CN109427577A - 形成集成电路的方法 - Google Patents

形成集成电路的方法 Download PDF

Info

Publication number
CN109427577A
CN109427577A CN201711278072.2A CN201711278072A CN109427577A CN 109427577 A CN109427577 A CN 109427577A CN 201711278072 A CN201711278072 A CN 201711278072A CN 109427577 A CN109427577 A CN 109427577A
Authority
CN
China
Prior art keywords
group
shape
layout
integrated circuit
line end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711278072.2A
Other languages
English (en)
Other versions
CN109427577B (zh
Inventor
廖显煌
谢东衡
杨宝如
张永丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109427577A publication Critical patent/CN109427577A/zh
Application granted granted Critical
Publication of CN109427577B publication Critical patent/CN109427577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本文公开了具有线端延伸部的集成电路布局的各种示例。在一个示例中，一种方法包括接收集成电路布局，该集成电路布局包括：在第一方向上平行延伸的第一组形状和第二组形状，其中，第一组形状的间距不同于第二组形状的间距。横向构件形状被插入到集成电路布局中，其在垂直于第一方向的第二方向上延伸，并且一组线端延伸部被插入到集成电路布局中，其从第一组形状和第二组形状中的每个形状延伸至横向构件形状。提供包括第一组形状、第二组形状、横向构件形状、和一组线端延伸部的集成电路布局用于制造集成电路。本申请的实施例还提供了形成集成电路的方法。

Description

形成集成电路的方法
技术领域
本申请涉及半导体领域，并且更具体地，涉及形成集成电路的方法。
背景技术
半导体集成电路(IC)产业经历了快速增长。在IC演进的过程中，功能密度(即，每一芯片面积上互连器件的数量)已普遍增加，而几何尺寸(即，使用制造工艺可产生的最小组件(或线))有所降低。该按比例缩小工艺通常通过提高生产效率和降低相关成本而提供益处。然而，这种按比例缩小也伴随着设计和制造包含这些IC的器件的复杂性的增加。制造中的平行进步允许有精度和可靠性地制造越加复杂的设计。
例如，一些进步补偿光刻极限附近发生的光效应和处理缺陷。在许多示例中，使用一组光刻掩模在半导体衬底上限定和形成IC部件。掩模具有由透射区域或反射区域形成的图案。在光刻曝光期间，诸如紫外光的辐射在撞击衬底上的光刻胶涂层之前穿过掩模或从掩模反射。掩模将图案转印至光刻胶上，然后光刻胶被选择性地去除以露出图案。然后，衬底经历利用剩余的光刻胶的形状的处理步骤以在衬底上产生电路部件。当处理步骤完成时，应用另一光刻胶并且使用下一掩模暴露衬底。通过这种方式，这些部件被分层以产生最终电路。
光的性质使得在衬底上形成的图案与掩模的图案不同。诸如衍射、弥散、和干涉行为之类的光的行为导致诸如边角圆化和边缘误差的变化。同样地，诸如蚀刻缺陷和图案塌陷的处理变化可能导致进一步的变化，特别是在边角和部件边缘处。
发明内容
根据本申请的实施例，提供了一种形成集成电路的方法，包括：接收集成电路布局，所述集成电路布局包括：第一组形状，在第一方向上平行延伸用于形成用于蚀刻衬底的第一组心轴；以及第二组形状，在所述第一方向上平行延伸用于形成用于蚀刻所述衬底的第二组心轴，其中，所述第一组形状的间距不同于所述第二组形状的间距；在所述集成电路布局中插入横向构件形状，所述横向构件形状在与所述第一方向垂直的第二方向上延伸跨越所述第一组形状和所述第二组形状；在所述集成电路布局中插入一组线端延伸部，所述一组线端延伸部从所述第一组形状和所述第二组形状的每个形状延伸至所述横向构件形状；以及提供包括所述第一组形状、所述第二组形状、所述横向构件形状、和所述一组线端延伸部的所述集成电路布局用于形成所述第一组心轴和所述第二组心轴并且用于基于所述第一组心轴和所述第二组心轴蚀刻所述衬底。
根据本申请的实施例，提供了一种形成集成电路的方法，包括：接收用于制造集成电路的布局，所述布局包括：用于形成用于蚀刻衬底的多重图案化工艺的第一组心轴的第一组平行线、以及用于形成用于所述多重图案化工艺的第二组心轴的第二组平行线；在所述第一组平行线和所述第二组平行线之间将横向构件插入所述布局中；将把所述第一组平行线和所述第二组平行线的线耦合至所述横向构件的一组线端延伸部插入所述布局中；以及提供包括所述第一组平行线、所述第二组平行线、所述横向构件、和所述一组线端延伸部的所述布局用于执行所述多重图案化工艺。
根据本申请的实施例，提供了一种形成集成电路的方法，包括：接收用于集成电路的制造的布局，其中，所述布局包括：第一组平行形状、第二组平行形状、以及所述第一组平行形状和所述第二组平行形状之间的间隙；在所述间隙中插入耦合至所述第一组平行形状的第一组线端延伸部；在所述间隙中插入将所述第二组平行形状耦合至所述第一组线端延伸部的第二组线端延伸部；以及提供所述布局用于所述集成电路的制造。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1A和图1B是根据本公开的各个方面的制造集成电路的方法的流程图。
图2至图7是根据本公开的各个方面的用于制造经历方法的集成电路的布局的一部分的图。
图8是根据本公开的各个方面的根据布局制造的光掩模的顶视图。
图9A、图10A和图11A是根据本公开的各个方面的对应于布局的工件的一部分的顶视图。
图9B、图10B、图11B、图13B、图14B、图15B、图16B、和图17至图22是根据本公开的各个方面的对应于布局的工件的一部分的横截面图。
图12是根据本公开的各个方面的根据布局200制造的切割光掩模的顶视图。
图13A、图14A、图15A、和图16A是根据本公开的各个方面的对应于布局的工件的一部分的顶视图。
图13B、图14B、图15B、图16B、和图17至图22是根据本公开的各个方面的对应于布局的工件的一部分的横截面图。
图23是根据本公开的各个方面的制造具有线端延伸部的集成电路的方法的流程图。
图24至图28是根据本公开的各个方面的用于制造经历方法的集成电路的布局的一部分的顶视图。
图29是根据本公开的各个方面的制造集成电路的包括添加填充单元的方法的流程图。
图30至图32是根据本公开的各个方面的用于制造经历制造方法的集成电路的具有填充单元的布局的一部分的顶视图。
图33是根据本公开的各个方面的根据具有填充单元的布局制造的工件的顶视图。
图34是根据本公开的各个方面的计算系统的框图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现本发明的不同特征。以下描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
此外，以下本发明中一个部件形成在另一个部件上、连接和/或联接至另一部件可以包括部件以直接接触的方式形成的实施例，并且也可以包括形成插入在部件之间的额外的部件，从而使得部件可以不直接接触的实施例。之上”、“在...上面”、“在...之下”、“在...下面”、“在...上方”、“在...下方”、“在...顶部”、“在...底部”等以及其衍生词(例如“水平地”、“向下地”、“向上地”等)这样的空间关系术语，以容易地描述如本发明中一个部件与另一个部件的关系。空间相对术语旨在覆盖包括部件的器件的不同定位。
随着部件尺寸缩小，设计形状与衬底上形成的图案之间的差异对器件性能产生更大的影响。在简单线条的示例中，在光刻期间的光学效应可能倾向于圆化线端，而不是产生清晰边角。此外，由于该部分暴露于来自多侧的蚀刻剂或其他处理反应物，所以蚀刻和其他处理步骤也可以圆化线端。当然，这些仅仅是集成电路形成中发生的部件差异的一些示例。其他厚度变化、位置变化、和不规则可以单独或组合发生。随着部件尺寸的缩小，这些变化的影响可能会加剧，因为变化保持不变或变大，并且因此缺陷相对于部件而增大。
如下所述，本公开提供了用于形成具有改善的规则性，特别是在部件线的端处的部件的技术。在一些示例中，该技术修改布局的包括第一组平行线、第二组平行线、以及其间的间隙的区域。该组平行线可具有不同的宽度、间距、和/或间隔。尽管可以通过在间隙中添加牺牲线端延伸部使得圆化包含在线端延伸部内来补偿线端缺陷，但是已经确定，部件尺寸越小，线端圆化变得更加显著和更不规则。这可能使其难以在线端延伸部内包含圆化而不显著地生长延伸部和间隙。
因此，为了在减小间隙尺寸的同时控制线端圆化，在一些示例中，布局被修改为包括将第一组平行线与第二组平行线结合的线端延伸部。由于延伸部结合线，所以可以完全避免一些线端，而其他线端可能仅仅经历厚度的变化，这可能产生不显著的圆化效果。在一些示例中，布局被修改为在垂直于第一组平行线和第二组平行线延伸的间隙中包括横向构件形状。线端延伸部可以将第一组平行线和第二组平行线的线连接至横向构件形状。由于延伸部连接到横向构件形状而不是终止，所以避免了线端和相关的制造问题。
在一些示例中，将填充形状添加到平行于第一组线和第二组线延伸的布局，并且填充形状可以设置在这些线之间以改善线的完整性。具有线端延伸部、横向构件形状、和/或填充形状的布局可以经历其他光学邻近效应修正(OPC)工艺以添加、去除、或以其他方式调整部件及其边界。之后，布局可以用于制造工艺中。
在一些示例中，线端延伸部被包括在被添加至布局的填充单元中。可以限定各种填充单元，每个填充单元被配置为对准特定的栅格或栅格集合。通过这种方式，对于局部栅格不符合布局的全局栅格的偏离栅格(off-grid)区域，可能存在特定的填充单元。
在一些示例中，由线端延伸部、横向构件形状、和/或填充形状形成的一些部件保留在最终工件中，以改善在其他低密度区域中的部件密度。这些部件可以在物理上加强低密度区域，以减少在制造期间的凸起、凹陷、和其他不规则性。
在一些这样的示例中，布局被用来创建光刻掩模。接着，光刻掩模用于光刻工艺中以限定衬底上的部件。部件可以以任何合适的材料形成并用于任何合适的制造目的。线端延伸部、横向构件形状、和/或填充形状增强了特别是但不限于线端处的第一组线和第二组线的完整性。改进的均匀性和精确度可以允许第一组和第二组之间的间隙减小并且可以增强电路性能和可靠性。因此，本公开的一些实施例因此提供更大的部件完整性，线段圆化减少。然而，除非另有说明，否则不需要任何实施例来提供任何特定的优点。
参考图1A、图1B、和图2至图22描述用于制造集成电路的技术。在这方面，图1A和图1B是根据本公开的各个方面的制造集成电路的方法100的流程图。对于方法100的其它实施例，可以在方法100之前、期间和之后提供额外的步骤，并且可以替换或消除所描述的步骤中的一些。图2至图7是根据本公开的各个方面的用于制造经历方法100的集成电路的布局200的一部分的图。图8是根据本公开的各方面的根据布局200制造的光掩模800的顶视图。图9A、图10A、图11A、图13A、图14A、图15A、和图16A是根据本公开的各个方面的对应于布局200的工件900的一部分的顶视图。图9B、图10B、图11B、图13B、图14B、图15B、图16B、和图17至图22是根据本公开的各个方面的对应于布局200的工件900的一部分的横截面图。图12是根据本公开的各方面的根据布局200制造的切割光掩模1200的顶视图。
首先参考图1A的框102和图2，布局200被接收并且包括由间隙206分开的第一组形状202和第二组形状204。在各个示例中，布局200采取存储在非暂时性计算机可读介质上的数据文件的形式，并且以诸如GDSII、OASIS、和/或应用材料公司的注册商标的设计标准来表示。布局200可以是集成电路的数字表示，并且布局200的形状202和形状204可以对应于并且定义集成电路工件的物理特征。
布局200可以包括任何数量的层上的任何数量的形状；但是为了清楚，仅示出了有限数量的形状。特别地，布局200包括在同一层中表示相似的部件的第一组的形状202和第二组的形状204。形状202沿第一方向208上延伸并且基本彼此平行。第一组的形状202可以具有任何合适的宽度212(在垂直于第一方向208的第二方向210上)，中心线与中心线间距214、以及最小间隔216(在第二方向210上)。在一些示例中，第一组的形状202具有沿在第二方向210上的公共边界218终止的线端。
第二组的形状204也在第一方向208上延伸并且基本彼此平行。第二组的形状204可以具有任何合适的宽度220(在第二方向210上)、中心线与中心线间距222、和最小间隔224(在第二方向210上)，并且诸如宽度、间距、和间隔的形状204的各方面可以不同于形状202的那些。例如，形状202可以对应于存储器区域的电路器件，而形状204对应于具有不同设计规则的标准单元区域中的电路器件。在一些示例中，形状202对应于主要功能区域中的电路器件，而形状204对应于具有不同设计规则的I/O区域中的电路器件。在一些示例中，形状202对应于低频和/或低功率区域中的电路器件，而形状204对应于具有不同设计规则的高频和/或高功率区域中的电路器件。
在一些示例中，第二组的形状204具有沿在第二方向210上的公共边界226终止的线端。间隙206在第一组的边界218和第二组的边界226之间延伸并且可以具有在第一方向208上任何合适的宽度228。在随后的图中更详细地描述间隙206在第一方向208上的宽度228。
参照图1A的框104和图3所示，横向构件形状302被插入在布局200中的间隙206内。横向构件形状302是印刷部件并且对应于在工件上将要形成的部件。在一些示例中，由横向构件形状302形成的部件随后可以在切割工艺中部分地或全部地被去除，留下由形状202和形状204形成的部件。通过连接至随后插入的线端部件，横向构件形状302通过提供从第一组的形状202延伸至第二组的形状204的连续形状而消除线端。
在一些示例中，横向构件形状302被插入在与第一组形状202的边界218和第二组形状204的边界226等距的间隙206的中心处。横向构件形状302在垂直于第一组的形状202和第二组的形状204的第二方向210上延伸。横向构件形状302可以延伸经过任何数量的形状202和/或形状204的任何量。此外，横向构件形状302可以具有在第一方向208上的任何合适的宽度304，并且在各个实施例中，宽度是基于最小部件宽度或间距的倍数(例如，至少2倍的最小的中心线与中心线的间距)。
参照图1A的框106和图4，填充形状402被插入在布局200中的第一组的形状202和/或第二组的形状204中。填充形状402是印刷部件并且对应于在工件上要形成的部件。在一些示例中，由填充形状402形成的部件随后在切割工艺中部分地或全部地被去除，留下由形状202和形状204形成的部件。
填充形状402在第一方向208上延伸并且可以延伸至并且耦合至横向构件形状302。这避免在填充形状402的末端处的线端并且可以避免相关的圆化。在一些示例中，由于由布局200实现的特定设计，填充形状402被插入在未被占据的第一组和/或第二组内的布线轨迹中。在这样的示例中，填充形状402可以布置在与形状202或形状204相同的中心线与中心线的间距和最小间隔处，填充形状402设置在形状202或204之间。填充形状402可以具有任何合适的宽度(在第二方向210上)，并且可以比其设置在之间的形状202和/或形状204更薄、更厚、或基本一样厚。在一些示例中，在形状202之间设置的填充形状402具有与在形状204之间设置的填充形状402不同的宽度、间隔、和/或间距。
参照图1A的框108和图5，线端延伸部502被插入在布局200中。线端延伸部502是印刷部件并且用于加长由形状202和/或形状204形成的部件。在一些示例中，由线端延伸部502形成的部件随后在切割工艺中被部分或全部去除，留下由形状202和形状204形成的部件。
线端延伸部502各自从第一组的形状202或第二组的形状204延伸至横向构件形状302并且将第一组的形状202或第二组的形状204耦合至横向构件形状302。这样，线端延伸部502可以避免在它们的终点处的线端。因此，线端延伸部502可在第一方向208上延伸任何长度504，并且在各个实施例中，该长度基于最小部件宽度或间距的倍数(例如，至少1.5倍的最小中心线与中心线的间距)。在其中横向构件形状302的宽度304为最小中心线与中心线间距的约2倍的这样的示例中，间隙206的总宽度228约为最小中心线与中心线间距的5倍。因此，横向构件形状302和/或线端延伸部502的添加可以允许间隙206比缺少一个或两个的其他示例更窄。
线端延伸部502的宽度(在第二方向210上)可以基于它们延伸的形状202或形状204。因此，在各个示例中，线端延伸部502比它们从其延伸的形状202和/或形状204更薄、更厚或基本上一样厚。在线端延伸部502与其邻接的形状202或形状204基本一样厚的情况下，该配置可以避免宽度和相关圆化效应的变化。
参照图1A的框110和图6所示，OPC形状602被插入在布局200中内。OPC形状602可以包括亚分辨率辅助图形(SRAFs)、衬线、锤头、其他部件和/或其他部件增强件。在一些示例中，OPC形状602包括在线端延伸部502或填充形状402与横向构件形状302相交的接合处添加的衬线形状。这些特定OPC形状602可以被配置为加厚印刷部件以避免缩颈和在接合处的其它不规则性。
可以使用任何合适的OPC技术来识别何处插入OPC形状602。在一些实施例中，基于规则的OPC技术将布局与一组设计规则(例如，间隔规则、特征规则等)比较以确定印刷错误的可能性较高的接合处和其他位置。在一些实施例中，基于图案的OPC技术使用图案匹配来识别印刷错误的可能性升高的位置。在基于规则和基于图案的技术中，OPC形状602可被插入错误概率超过阈值的任何位置。附加地或者可选地，基于仿真的OPC技术可以被用于使用布局200的部件来模拟光刻曝光。根据模拟的光刻结果，这样的技术识别所得部件超出规格的接合处和其它位置。
参照图1A的框112和图7，限定了切割形状702。切割形状702限定了部件将被去除的区域，并且在各个示例中，它们覆盖由以下形成的部件：横向构件形状302、一些或全部填充形状402、和/或一些或全部线端延伸部502。这些部件可以被部分地或全部地去除，并且单独的切割形状702可以被合并，使得单个切割形状702去除一个以上的部件。
在一些示例中，切割形状702用于产生与用于形成以下部件的掩模不同的切割掩模：形状202、形状204、横向构件形状302、填充形状402、和/或线端延伸部502。在后者掩模用于形成部件之后，使用切割掩模来去除那些不对应于形状202和形状204的无关部件。尽管切割掩模的额外的时间、花费、和复杂性，但是由横向构件形状302、填充形状402、和/或线端延伸部502提供的改善的保真度可证明其使用的合理性。因为切割形状702对应于不同的掩模，所以它们可以被添加至布局200和/或相应的但是分离的布局。
参照图1A的框114，布局200被提供用于制造其指定的集成电路。制造可以包括任何数量的工艺步骤，包括光刻、蚀刻、沉积、外延、退火、CMP、清洁、和/或生产物理集成电路器件的其他工艺。在一些示例中，制造工艺根据由形状202、形状204、横向构件形状302、填充形状402、线端延伸部502、和/或OPC形状602形成的部件来选择性地处理工件的部分。框116至框146以及图8至图22描述合适的集成电路制造工艺的各个示例。虽然这些示例中的一些示例使用这些部件来图案化材料层，但是可以设想并提供使用这些部件来选择性地执行其他制造工艺(例如，外延、沉积、注入等)的其他示例。
参照图1的框116和图8，基于形状202、形状204、横向构件形状302、填充形状402、线端延伸部502、和OPC形状602形成光掩模800。光掩模800具有含有不同的光学性质的区域802和区域804。对于反射光掩模800，区域802可以是反射区域并且区域804可以是吸收区域，反之亦然。对于透射光掩模800，区域802可以是透射区域并且区域804可以是吸收区域802，反之亦然。在随后的工艺中，由光掩模800反射或透射光掩模800的光被用于基于这些区域选择性地曝光工件。
参照图1A的框118以及图9A和图9B，工件900被接收并且包括衬底902、在衬底902上设置的硬掩模904、以及在硬掩模904上设置的光刻胶906。在各个示例中，衬底102包括诸如晶体结构的硅或锗的元素(单元素)半导体；诸如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；诸如钠钙玻璃、熔融硅石、熔融石英、和/或氟化钙(CaF2)的非半导体材料；和/或它们的组合。
衬底902可以是均匀的组合物，或者可以包括各个层。这些层可具有相似或不同的组合物，并且在各个实施例中，一些衬底层具有不均匀的组合物以引起器件应变并由此调整器件性能。分层衬底的示例包括绝缘体上硅(SOI)衬底902。在一些这样的示例中，衬底902的层可以包括绝缘体，诸如半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、和/或其他合适的绝缘体材料。
衬底902可以包括在其上设置的任何合适的硬掩模904。在一些示例中，硬掩模904包括用于在处理期间保护衬底902的下面区域的掩模材料。用于硬掩模904的合适材料包括电介质(例如，半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物、金属氧化物、其他金属化合物等)、金属、金属合金、多晶硅、和/或其他合适的材料。在一个示例中，硬掩模904包括氮化硅。
参考图1A的框120以及图10A和图10B，使用将光刻胶906的选定区域暴露于辐射的光掩模800在工件900上执行光刻曝光。曝光导致在光刻胶906的曝光区域中发生化学反应。曝光之后，将显影剂施加到光刻胶906。在正光刻胶显影工艺的情况下，显影剂溶解或以其他方式去除曝光的区域，在负光刻胶显影工艺的情况下，显影剂溶解或以其他方式去除未曝光的区域。合适的正显影剂包括TMAH(四甲基氢氧化铵)、KOH、和NaOH，并且合适的负显影剂包括诸如乙酸正丁酯、乙醇、己烷、苯、和甲苯的溶剂。在各个示例中，显影的光刻胶906暴露硬掩模904的不对应于布局200的形状202、形状204、横向构件形状302、填充形状402、线端延伸部502、和/或OPC形状602的部分。
参考图1A的框122以及图11A和图11B，在光刻胶906被显影之后，硬掩模904可以通过去除硬掩模904的由光刻胶906暴露的部分的蚀刻工艺来图案化。在各种示例中，蚀刻通过湿蚀刻、干蚀刻、反应离子蚀刻(RIE)、灰化、和/或使用诸如四氟化碳(CF4)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)、其它合适蚀刻剂、和/或其组合的蚀刻剂化学物质的其它蚀刻方法执行。可以选择蚀刻工艺和/或化学物质来蚀刻硬掩模904而不显著蚀刻光刻胶906和/或衬底902。在蚀刻硬掩模904之后，可以去除光刻胶906。图案化的硬掩模904可以具有对应于形状202、形状204、横向构件形状302、填充形状402、线端延伸部502、和/或OPC形状602的部件。
参照图1A的框124和图12所示，基于布局中的切割形状702形成切割光掩模1200。类似于光掩模800，切割光掩模1200具有含有不同的光学性质的区域1202和区域1204。对于反射切割光掩模1200，区域1202可以是反射区域并且区域1204可以是吸收区域，反之亦然。对于透射切割光掩模1200，区域1202可以是透射区域并且区域1204可以是吸收区域，反之亦然。在随后的工艺中，由切割光掩模1200反射或透射的光被用于基于这些区域选择性地曝光工件900。
参考图1B的框126以及图13A和图13B，在衬底902上形成第二光刻胶1302并且使用将第二光刻胶1302的选定区域暴露于辐射的切割光掩模1200在工件900上执行光刻曝光。这可基本上如图1A的框120中描述地来执行。在各个示例中，图案化的第二光刻胶1302基于切割形状702暴露硬掩模的与布局200的横向构件形状302、填充形状402、线端延伸部502、和/或OPC形状602相对应的部分，而不暴露对应于形状202和形状204的部分。
参照图1B的框128以及图14A和图14B，执行去除硬掩模904的由第二光刻胶1302暴露的部分的蚀刻工艺。在各种示例中，通过湿蚀刻、干蚀刻、RIE、灰化、和/或使用任何合适的蚀刻剂化学物质的其他蚀刻方法执行蚀刻。可选择蚀刻工艺和/或化学物质蚀刻硬掩模层904而不显著蚀刻第二光刻胶1302和/或衬底902。在蚀刻硬掩模904之后，可以去除第二光刻胶1302。蚀刻在剩余的硬掩模904材料中限定心轴1402。
注意，虽然框130至框144描述了使用硬掩模的心轴1402来蚀刻衬底902以限定用于FinFET器件的鳍，但是其他示例在蚀刻工艺中使用图案化的硬掩模904来限定栅极部件，以限定导电迹线和/或通孔、和/或限定其他部件。另外的示例在除了蚀刻(例如，外延、沉积、注入等)之外的工艺中使用图案化的硬掩模904。在一些示例中，心轴1402被用于双重图案化、四重图案化、或其他多重图案化以从每个心轴1402形成一个以上的形状。框130至框140和图15A至图20的示例描述了四重图案化工艺，但是应该理解，该工艺可以被修改以执行其他多重图案化工艺。
参考图1B的框130以及图15A和图15B，在硬掩模904的心轴1402上形成第一间隔件层1502。第一间隔件1502层可包括任何合适的材料(例如，半导体、半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物等)并且可选择为具有与硬掩模904不同的蚀刻剂选择性。第一间隔件层1502可通过包括CVD、HDP-CVD、ALD、PVD、和/或其他合适的沉积技术的任何合适的工艺形成。在一些这样的实施例中，通过CVD或ALD一致地沉积第一间隔件层1502。
参照图1B的框132以及图16A和图16B，在第一间隔件层1502上执行蚀刻工艺以从硬掩模904和衬底902的水平表面去除第一间隔件层1502。蚀刻工艺可以使用诸如各向异性等离子体蚀刻或其他合适的蚀刻技术的各向异性(定向)蚀刻技术来执行。从图16A和图16B可以看出，第一间隔件层1502的部分保留在硬掩模904的垂直表面上。
参照图1B的框134和图17所示，从衬底902去除硬掩模904的心轴1402。在各个示例中，通过湿蚀刻、干蚀刻、RIE、灰化、和/或使用任何合适的蚀刻剂化学物质的其他蚀刻方法去除心轴1402。可选择蚀刻工艺和/或化学物质蚀刻硬掩模层904而不显著蚀刻第一间隔件层1502和/或衬底902。
框130至框134的技术可重复任意次数以形成附加的间隔件部件。参考图1B的框136和图18，在图案化的第一间隔件层1502上形成第二间隔件层1802。第二间隔件层可包括任何合适的材料(例如，半导体、半导体氧化物、半导体氮化物、半导体氮氧化物、半导体碳化物等)并且可选择为具有与第一间隔件层1502不同的蚀刻剂选择性。第二间隔件层1802可通过包括CVD、HDP-CVD、ALD、PVD、和/或其他合适的沉积技术的任何合适的工艺沉积。在一些这样的实施例中，通过CVD或ALD一致地沉积第二间隔件层1802。
参照图1B的框138以及图19，在第二间隔件层1802上执行蚀刻工艺以从第一间隔件层1502和衬底902的水平表面去除第二间隔件层1802。蚀刻工艺可以使用诸如各向异性等离子体蚀刻或其他合适的蚀刻技术的各向异性蚀刻技术来执行。蚀刻之后，第二间隔件层1802的部分保留在第一间隔件层1502的垂直表面上。
参照图1B的框140以及图20，去除第一间隔层1502的剩余部分。在各个示例中，通过诸如湿蚀刻、干蚀刻、RIE、灰化、和/或使用任何合适的蚀刻剂化学物质的其他蚀刻方法的蚀刻工艺去除第一间隔件层1502。可选择蚀刻工艺和/或化学物质蚀刻第一间隔件层1502而不显著蚀刻第二间隔件层1802和/或衬底902。
如上所述，框130至框140的技术可重复任意次数以形成具有期望数量的间隔件部件的间隔件层。当期望的间隔件层已经形成时，其可以被用于蚀刻衬底902。例如，参照图1B的框142和图21中，执行蚀刻工艺以蚀刻衬底902并由此在其中限定鳍2102。在各个示例中，通过湿蚀刻、干蚀刻、RIE、灰化、和/或使用任何合适的蚀刻剂化学物质的其他蚀刻方法执行蚀刻。可选择蚀刻工艺和/或化学物质以蚀刻衬底902而不显著蚀刻第二间隔件层1802。蚀刻工艺的持续时间可被配置成产生任何合适尺寸的鳍2102。
参照图1B的框144以及图22，从衬底902去除第二间隔件层1802的剩余部分。在各个示例中，通过诸如湿蚀刻、干蚀刻、RIE、灰化、和/或使用任何合适的蚀刻剂化学物质的其他蚀刻方法的蚀刻去除第二间隔件层1802。可选择蚀刻工艺和/或化学物质以蚀刻第二间隔件层1802而不显著蚀刻衬底902。
参照图1B的框146，工件900被提供用于进一步制造集成电路。在各个示例中，制造包括：在鳍2102的沟道区域上方形成预留位置多晶栅极，在鳍2102上形成源极/漏极部件，用金属栅极代替预留位置多晶栅极，形成电耦合金属栅极和/或源极/漏极部件至电路的其余部分的互连件，和/或其他合适的制造工艺。
在一些示例中，可以省略横向构件形状并且可以延伸线端延伸部直到它们相遇。参考图23至图27描述了一些这样的示例。在这一点上，图23是根据本公开的各个方面的制造集成电路的方法2300的流程图。对于方法2300的其它实施例，可以在方法2300之前、期间和之后提供额外的步骤，并且可以替换或消除所描述的步骤中的一些。图24至图27是根据本公开的各个方面的用于制造经历方法2300的方法的集成电路的布局2400的一部分的顶视图。
首先参考图23的框2302和图24，布局2400被接收，其包括由间隙2406分开的第一组的形状2402和第二组的形状2404。在许多方面，布局2400可以基本上类似于图2至图7的布局200。布局2400可以是集成电路的数字表示，并且布局2400的形状2402和形状2404可以对应于并且限定工件的物理特征。
布局2400可以包括任何数量的层上的任何数量的形状。第一组的形状2402和第二组的形状2404表示在同一层中的相似的部件。形状2402在第一方向208上延伸并且基本彼此平行。第一组的形状2402可以具有任何合适的宽度2412(在第二方向210上)、中心线与中心线间距2414、以及最小间隔2416(在第二方向210上)。在一些示例中，第一组的形状2402具有沿在第二方向210上的公共边界2418终止的线端。
第二组的形状2404也在第一方向208上延伸并且基本彼此平行。第二组的形状2404可以具有任何合适的宽度2420(在第二方向210上)、中心线与中心线间距2422、和最小间隔2424(在第二方向210上)，并且诸如宽度、间距、和间隔的形状2404的各方面可以不同于形状2402的那些。在一些示例中，第二组的形状2404具有沿在第二方向210上的公共边界2426终止的线端。间隙2406在第一组的边界2418和第二组的边界2426之间延伸并且可以具有在第一方向208上任何合适的宽度2428。
参照图23的框2304和图25，填充形状2502被插入在布局2400中的第一组的形状2402和/或第二组的形状2404中。这可基本上如图1A的框106中描述地来执行。填充形状2502是印刷部件并且对应于在工件上要形成的部件。在一些示例中，由填充形状2502形成的部件随后在切割工艺中部分地或全部地被去除，留下由形状2402和形状2404形成的部件。
在一些示例中，填充形状2502被插入第一组和/或第二组内的未占用布线轨迹中。在这样的示例中，填充形状2502可以以与它们在其间设置的形状2402和/或形状2404相同的中心线与中心线的间距布置。填充形状2502可以具有任何合适的宽度(在第二方向210上)，并且可以比它们设置在其间的形状2402和/或2404形状更薄、更厚、或基本一样厚。在一些示例中，在形状2402之间设置的填充形状2502具有与在形状2404之间设置的填充形状2502不同的宽度、间隔、和/或间距。
填充形状2502可以在第一方向208上延伸至间隙2406的中心线。在第一组形状2402内设置的一些填充形状2502延伸至并且耦合至在第二组形状2404内设置的填充形状2502。取决于宽度、间距、和/或间隔，一些填充形状2502耦合至一个以上的其他填充形状2502。虽然耦合的填充形状2502可能不完全对齐，但所产生的微动或宽度变化可能不如线端突然。因此，耦合填充形状2502可以减小圆化严重性。
参照图23的框2306和图26，线端延伸部2602被插入在布局2400中。这可基本上如图1A的框108中描述地来执行。线端延伸部2602是印刷部件并且用于加长由形状2402和/或形状2404形成的部件。在一些示例中，由线端延伸部2602形成的部件随后在切割工艺中被部分或全部去除，留下由形状2402和形状2404形成的部件。
线端延伸部2602各自从第一组的形状2402或第二组的形状2404延伸至间隙2406的中心线。因此，线端延伸部2602可在第一方向208上延伸任何长度2604，并且在各个实施例中，该长度基于最小部件宽度或间距的倍数(例如，至少3倍的最小中心线与中心线的间距)。线端延伸部2602可以耦合至间隙2406中的其他线端延伸部2602和/或填充形状2502。取决于宽度、间距、和/或间隔，一些线端延伸部2602耦合至一个以上的其他的线端延伸部2602和/或填充形状2502。与填充形状2502一样，接合处的结果的微动或宽度的变化可能不如线端部突然。
线端延伸部2602的宽度(在第二方向210上)可以基于它们从其延伸的形状2402或形状2404。因此，在各个示例中，线端延伸部2602比它们从其延伸的形状2402和/或形状2404更薄、更厚或基本上一样厚。
参照图23的框2308和图27，OPC形状2702被插入在布局2400中内。这可基本上如图1A的框110中描述地来执行。在一些示例中，OPC形状2702包括在线端延伸部2602和/或填充形状2502耦合的接合处添加的衬线形状。这些特定OPC形状2702可以被配置为加厚印刷形状以避免缩颈和在接合处的其它不规则性。此外，一些OPC形状2702结合不会以其他方式耦合的线端延伸部2602和/或填充形状2502。
参照图23的框2310和图28，限定了切割形状2802。这可基本上如图1A的框112中描述地来执行。切割形状2802限定了部件将被去除的区域，并且在各个示例中，它们覆盖由以下形成的部件：一些或全部填充形状2502、和/或一些或全部线端延伸部2602。单独的切割形状2802可以被合并，使得单个切割形状2802去除一个以上的部件和/或延伸部。
参照图23的框2312，布局2400被提供用于制造掩模和用于制造其指定的集成电路。如图23的框2314所示，可以如图1A和图1B的框116至框146中描述的基本上执行该制造工艺。
在一些示例中，线端延伸部和其他形状被包含在添加至布局的填充单元中。填充单元可以被布置成使得它们所包含的线端延伸部耦合其它形状在一起以避免相应的线端。参考图29至图33描述了一些这样的示例。在该方面上，图29是根据本公开的各个方面的制造集成电路的包括添加填充单元的方法2900的流程图。对于方法2900的其它实施例，可以在方法2900之前、期间和之后提供额外的步骤，并且可以替换或消除所描述的一些步骤。图30至图32是根据本公开的各个方面的用于制造经历制造方法2900的集成电路的具有填充单元的布局3000的一部分的顶视图。图33是根据本公开的各个方面的根据具有填充单元的布局3000制造的工件3300的顶视图。
首先参考图29的框2902和图30，布局3000被接收，其包括由间隙3006分开的第一组形状3002和第二组形状3004。在许多方面，布局3000可以基本上类似于图2至图7的布局200和/或图24至图28的布局2400。布局3000可以是集成电路的数字表示，并且布局3000的形状3002和形状3004可以对应于并且限定工件的物理特征。
布局3000可以包括任何数量的层上的任何数量的形状。第一组的形状3002和第二组的形状3004表示在同一层中的相似的部件。形状3002在第一方向208上延伸并且基本彼此平行。第一组的形状3002可以具有任何合适的宽度(在第二方向210上)、中心线与中心线间距、以及最小间隔(在第二方向210上)。要注意的是，第一组的形状3002可以具有不同的宽度、中心线与中心线的间距和/或最小间隔。例如，布局3000的第一区域3008中的形状3002具有第一宽度3012、中心线与中心线间距3014、和最小间隔3016，而布局3000的第二区域3010中的形状3002具有不同于第一区域3008中的形状3002的那些的第二宽度3018、中心线与中心线间距3020、和最小间隔3022。
因此，形状3002可以符合限定形状3002的可用位置的一个或多个局部栅格。如果其符合布局3000的全局栅格，局部栅格以及相关的形状3002可以被认为是在栅格上，如果它不符合布局的全局栅格，局部栅格可以被认为在栅格外。在各个示例中，形状3002是偏离栅格，以便限定和形成用于存储器、I/O、低频、低功率、高频率、高功率、和/或其他专用应用的专用电路器件。
在一些示例中，第一组的形状3002具有沿在第二方向210上的公共边界3024终止的线端。
第二组的形状3004也在第一方向208上延伸并且基本彼此平行。第二组的形状3004可以具有任何合适的宽度(在第二方向210上)、中心线与中心线间距、和最小间隔(在第二方向210上)，并且诸如宽度、间距、和间隔的形状3004的各方面可以不同于形状3002的那些。与第一组的形状3002相比并且彼此比较，第二组的形状3004可以具有不同的宽度、中心线与中心线的间距、和/或最小间隔。例如，布局3000的第三区域3026中的形状3004具有第三宽度3030、中心线与中心线间距3032、和最小间隔3034，而布局3000的第四区域3028中的形状3004具有不同于第三区域3026中的形状3004的那些的第四宽度3036、中心线与中心线间距3038、和最小间隔3040。
与形状3002一样，形状3004可以符合限定形状3004的可用位置的一个或多个局部栅格。在各个示例中，形状3004是偏离栅格，以便限定用于存储器、I/O、低频率、低功率、高频率、高功率、和/或其他专用应用的专用电路器件。在一些示例中，形状3004的局部栅格与形状3002的局部栅格对齐，但是在其他示例中，局部网格不是。
在一些示例中，第二组的形状3004具有沿在第二方向210上的公共边界3042终止的线端。间隙3006在第一组的边界3024和第二组的边界3042之间延伸并且可以具有在第一方向208上任何合适的宽度3044。在随后的图中更详细地描述间隙3006的宽度3044。
参照图29的框2904和图31，包含线端延伸部3104的填充单元3102被插入在布局3000中。这可基本上按在图1A的框108和/或图23的框2306中描述的来执行。填充单元3102的线端延伸部3104是印刷部件并且用于加长由形状3002和/或形状3004形成的部件。在一些示例中，由线端延伸部3104形成的部件随后在切割工艺中被部分或全部去除，留下由形状3002和形状3004形成的部件。留下线端延伸部3104的至少一部分的一个优点是在工件上设置的对应部件可以用来加强诸如层间电介质(ILD)的其他材料。更详细地说，这些部件可以在ILD内形成，并且由于硬度的差异，即使在化学机械抛光/平坦化(CMP)工艺之后，没有被部件的一定密度增强的ILD材料的区域也可能经历凸起或凹陷。在一些示例中，线端延伸部3104的剩余部分通过加强间隙3006内的ILD来避免这些不规则性。
线端延伸部3104可以将第一组的形状3002耦合至第二组的形状3004，并且相应地，填充单元3102可以被配置为具有与形状3002和形状3004的局部栅格对齐的线端延伸部3104。在一些示例中，填充单元3102从基于形状3002和形状3004的局部栅格(以及通过延伸宽度、中心线与中心线间距、和/或最小间隔)的库中选择。因此，在一个这样的示例中，形状3002、形状3004、和填充单元3102的线端延伸部3104各自符合相同的偏离栅格局部栅格。
在一些示例中，即使形状3002和形状3004是偏离栅格，因为填充单元3102的线端延伸部3104与形状3002和形状3004对齐，所以间隙宽度3044由于填充在形状3002和形状3004之间而减小，以及填充单元3102被消除。类似地，在一些这样的示例中，因为填充单元3102的线端延伸部3104与形状3002和形状3004对齐，所以填充单元3102的宽度和相关的间隙宽度3044可以被减小。在一个示例中，与线端延伸部3104严格地在栅格上的具有填充单元3102的参考相比，这使得间隙宽度3044减少了三倍以上。
由于类似的原因，限定线端延伸部3104(在第二方向210上)的栅格(例如，宽度、间距、间隔等)的属性可以基于它们从其延伸的形状3002和形状3004。因此，在各个示例中，线端延伸部3104基本上与其在它们之间延伸并耦合的形状3002和形状3004的形状基本一样厚，以基本上相同的间距布置，并具有基本上相同的最小间隔。
参照图29的框2906和图32，限定切割形状3202。这可基本上按在图1A的框112和/或图23的框2310中描述的来执行。切割形状3202限定了部件将被去除的区域，并且在各个示例中，它们覆盖由一些或全部线端延伸部3104形成的一些或全部部件。如上所述，留下线端延伸部3104的至少一部分的一个优点是在工件上设置的对应部件可以用来加强诸如层间电介质(ILD)的其他材料。
在一些示例中，填充单元3102包含相应的切割形状3202。在一些示例中，在填充单元3102被插入之后，切割形状3202程序上地生成。程序生成的切割形状3202可以包括切割形状3202，其中线端延伸部3104符合诸如形状3002和形状3004的功能形状，同时省略其中线端延伸部3104与其他线端延伸部3104相交的切割形状3202(例如，填充-单元与填充-单元边界)。单个切割形状3202可以合并，使得单个切割形状3202从一个以上的填充单元3102去除一个以上的线端延伸部3104的一个以上部件。在一些示例中，切割形状3202具有足以去除足够的线端延伸部3104部件的宽度以可靠地保证线端延伸部3104的部件与形状3002和形状3004的部件电隔离，同时留出足够的线端延伸部3104以满足最小部件密度。
参照图29的框2908，布局3000被提供用于制造掩模和用于制造其指定的集成电路。如图29的框2910所示，可以如图1A和图1B的框116至框146中描述的基本上执行该制造工艺。
图33是根据具有填充单元3102的布局3000制造的示例性工件3300的一部分的顶视图。工件3300包括衬底3302，衬底3302可以基本上类似于图9至图11B和图13A至图22的衬底902。示例性制造工艺在衬底3302上形成多个鳍。这些鳍包括鳍3304A，其在使用布局3000的形状3002执行多重图案化工艺(例如，双重图案化、四重图案化)时产生。同样地，鳍3304B由使用布局3000的形状3004执行的多重图案化工艺产生，并且鳍3304C由使用线端延伸部3104的未被切割形状3202覆盖的部分执行的多重图案化工艺产生。
在各个实施例中，通过使用执行软件指令的专用固定功能计算元件和可编程计算元件的组合来执行该技术。因此，可以理解，方法100、方法2300、和/或方法2900的任何步骤可以由使用存储在处理系统可访问的非暂时性机器可读介质上或其中的对应指令的计算系统来实现。参考图34描述这样的系统和非暂时性机器可读介质的示例。在这方面，图34是根据本公开的各个方面的计算系统3400的框图。
计算系统3400包括处理资源3402，处理资源3402又可以包括诸如中央处理单元(CPU)、图形处理单元(GPU)、专用集成电路(ASIC)、微控制器、和/或其他合适的处理元件的任何数量和类型的处理元件。处理资源3402通信地耦合至有形的非暂时性机器可读介质3404以执行在介质3404上存储的指令。为了本说明的目的，有形非暂时性机器可读介质3404可为任何装置，该装置可存储用于通过或结合指令执行系统、装置或器件使用的程序。介质可包括非易失性存储器，该非易失性存储器包括磁存储器、固态存储器、光存储器、高速缓冲存储器、和/或电池供电的随机存取存储器(RAM)。
在各种示例中，有形的非暂时性机器可读介质3404存储使得处理资源3402执行方法100和/或2300的工艺的指令。在一些这样的示例中，介质3404存储使得处理资源3402接收用于制造包括第一组平行形状和第二组平行形状的集成电路的布局的指令。这可基本上如图1A的框102中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402在布局中在第一组平行形状和第二组平行形状之间插入横向构件形状的指令。这可基本上如图1A的框104中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402在第一组平行形状和第二组平行形状的形状中插入填充形状的指令。这可基本上如图1A的框106中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402插入从第一组平行形状和第二组平行形状的形状延伸至横向构件形状的线端形状的指令。这可基本上如图1A的框108中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402将OPC形状插入至布局中的指令。这可基本上如图1A的框110中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402限定用于横向构件形状、填充形状、和/或线端形状的切割形状的指令。这可基本上如图1A的框112中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402提供用于制造集成电路的布局的指令。这可基本上如图1A的框114中描述地来执行。
在另外的示例中，介质3404存储使得处理资源3402接收用于制造包括第一组平行形状和第二组平行形状的集成电路的布局的指令。这可基本上如图23的框2302中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402在第一组平行形状和第二组平行形状的形状中插入填充形状的指令。这可基本上如图23的框2304中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402插入从第一组平行形状和第二组平行形状的形状延伸至第一组和第二组之间的间隙的中心线的线端形状的指令。这可基本上如图23的框2306中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402将OPC形状插入至布局中的指令。这可基本上如图23的框2308中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402限定用于填充形状、和/或线端形状的切割形状的指令。这可基本上如图23的框2310中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402提供用于制造集成电路的布局的指令。这可基本上如图23的框2312中描述地来执行。
在另外的示例中，介质3404存储使得处理资源3402接收用于制造包括第一组平行形状和第二组平行形状的集成电路的布局的指令。这可基本上如图29的框2902中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402插入填充单元的指令，该填充单元包含在第一组形状和第二组形状之间延伸并且将第一组形状耦合至第二组形状的线端延伸部。这可基本上如图29的框2904中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402限定用于至少一部分的线端延伸部的部件的切割形状的指令。这可基本上如图29的框2906中描述地来执行。在一些这样的示例中，介质3404存储使得处理资源3402提供用于制造集成电路的布局的指令。这可基本上如图29的框2908中描述地来执行。
因此，本公开提供了使用辅助部件来形成部件以改善特别是在部件线的端部的规则性的系统和技术的示例。在一些实例中，一种方法，包括：接收集成电路布局，集成电路布局包括：第一组形状，在第一方向上平行延伸用于形成用于蚀刻衬底的第一组心轴；以及第二组形状，在第一方向上平行延伸用于形成用于蚀刻衬底的第二组心轴，其中，第一组形状的间距不同于第二组形状的间距。横向构件形状插入在集成电路布局中，横向构件形状在与第一方向垂直的第二方向上延伸跨越第一组形状和第二组形状；并且一组线端延伸部插入在集成电路布局中，一组线端延伸部从第一组形状和第二组形状的每个形状延伸至横向构件形状。提供包括第一组形状、第二组形状、横向构件形状、和一组线端延伸部的集成电路布局用于形成第一组心轴和第二组心轴并且用于基于第一组心轴和第二组心轴蚀刻衬底。在一些这样的实例中，第一组形状的间隔不同于第二组形状的间隔。在一些这样的实例中，第一组形状的宽度不同于第二组形状的宽度。在一些这样的实例中，该方法还包括限定一组切割形状以去除由横向构件和一组线端延伸部形成的部件。在一些这样的实例中，该方法还包括在集成电路布局中插入位于第一组形状的形状之间的第一组填充形状以及第二组形状的形状之间的第二组填充形状。第一组填充形状和第二组填充形状中的每个形状在第一方向上平行延伸，并且第一组填充形状和第二组填充形状中的每个形状均延伸至横向构件形状。在一些这样的实例中，该方法还包括限定一组切割形状以去除由横向构件、一组线端延伸部、和填充形状形成的部件。在一些这样的实例中，该方法还包括在集成电路布局上执行光学邻近效应修正工艺以将OPC形状添加至集成电路布局。在一些这样的实例中，OPC形状包括在横向构件形状和一组线端延伸部的线端延伸部的接合处的形状。在一些这样的实例中，从第一组形状延伸的一组线端延伸部的第一子组具有与第一组形状的宽度基本相同的宽度，并且从第二组形状延伸的一组线端延伸部的第二子组具有与第二组形状的宽度基本相同的宽度。
在其他实例中，一种方法包括接收用于制造集成电路的布局，布局包括：用于形成用于蚀刻衬底的多重图案化工艺的第一组心轴的第一组平行线、以及用于形成用于多重图案化工艺的第二组心轴的第二组平行线。横向构件在第一组平行线和第二组平行线之间插入布局中。一组线端延伸部插入布局中，其将第一组平行线和第二组平行线的线耦合至横向构件。提供包括第一组平行线、第二组平行线、横向构件、和一组线端延伸部的布局用于执行多重图案化工艺。在一些这样的实例中，第一组平行线与第二组平行线在以下的至少一个中不同：间距、宽度、或间隔。在一些这样的实例中，该方法还包括在第一组平行线的线之间将第一组填充线插入至布局中、以及在第二组平行线的线之间将第二组填充线插入至布局中。在一些这样的实例中，第一组填充线中的每个与第一组平行线在以下的至少一个中基本相同：间距、间隔和宽度，并且第二组填充线中的每个与第二组平行线在以下的至少一个中基本相同：间距、间隔和宽度。在一些这样的实例中，该方法还包括：在所述布局中插入一组切割线以去除由横向构件、一组线端延伸部、第一组填充线、第二组填充线形成的部件，而不去除由第一组平行线和第二组平行线形成的部件。在一些这样的实例中，该方法还包括在布局上执行光学邻近效应修正工艺以在布局中插入一组光学邻近效应修正线，一组光学邻近效应修正线包括在横向构件和一组线端延伸部的线端延伸部的接合处的线。在一些这样的实例中，一组光学邻近效应修正线还包括在横向构件和第一组填充线的填充线的接合处的另一条线。
在其他实例中，一种方法包括：接收用于集成电路的制造的布局，其中，布局包括：第一组平行形状、第二组平行形状、以及第一组平行形状和第二组平行形状之间的间隙；在间隙中插入耦合至第一组平行形状的第一组线端延伸部；在间隙中插入将第二组平行形状耦合至第一组线端延伸部的第二组线端延伸部；以及提供布局用于集成电路的制造。在一些这样的实例中，第一组平行形状与第二组平行形状在以下的至少一个中不同：间距、宽度、或间隔。在一些这样的实例中，该方法还包括：在布局中插入第一组平行形状中的第一组填充形状以及第二组平行形状中的第二组填充形状。在一些这样的实例中，第一组填充形状延伸至第二组填充形状和第二组线端延伸部；以及第二组填充形状延伸至第一组填充形状和第一组线端延伸部。
在另外的示例中，一种方法包括接收集成电路布局，其包括：在第一方向上平行延伸的第一组线和在第一方向上平行延伸的第二组线。第一组线包括第一线，并且第二组线包括第二线。第一组线的间距不同于第二组线的间距。耦合至第一组线的第一线的第一线端延伸部插入至布局中。耦合至第二组线的第二线和第一线端延伸部的第二线端延伸部插入至布局中。包含第一组线、第二组线、第一线端延伸部、和第二线端延伸部的集成电路布局被提供用于制造。
在另外示例中，一种方法包括接收布局，其包括第一组平行形状和第二组平行形状使得第一组平行形状和第二组平行形状相对于布局的全局栅格为偏离栅格。填充单元插入到布局中，其包括线端延伸部，线端延伸部在第一组平行形状的形状和第二组平行形状的形状之间延伸并且将第一组平行形状的形状耦合至第二组平行形状的形状。提供包含填充单元的布局以根据布局来制造集成电路。在一些这样的示例中，限定切割形状以去除由线端延伸部的延伸部形成的部件的至少一部分。在一些这样的示例中，由切割形状去除的部件的部分是第一部分，并且切割形状被配置为留下由线端延伸部的延伸部形成的部件的第二部分。在一些这样的示例中，切割形状具有构造成将由延伸部形成的部件的剩余的第二部分与由第一组平行形状形成的部件电隔离的宽度。在一些这样的示例中，填充单元被选择为使得线端延伸部与第一组平行形状和第二组平行形状对齐。在一些这样的示例中，第一组平行形状具有第一子组和第二子组，以及以下中的至少一个：第一子组和第二子组之间的间距、最小间隔、或宽度不同。在一些这样的示例中，其中，填充单元的线端延伸部包括与第一组平行形状的第一子组对齐的延伸部和与第一组平行形状的第二子组对齐的延伸部。
在又另外的示例中，一种方法包括：接收用于制造集成电路的布局，其中布局包括：第一组平行线、第二组平行线、以及其间的间隙；在间隙中插入包含将第一组平行线的第一线耦合至第二组平行线的第二线的线端延伸部的填充单元；以及提供布局用于制造集成电路。在一些这样的示例中，第一组平行线、第二组平行线、和填充单元中的每个符合相对于布局的全局栅格为偏离栅格的公共局部栅格。
根据本申请的实施例，提供了一种形成集成电路的方法，包括：接收集成电路布局，所述集成电路布局包括：第一组形状，在第一方向上平行延伸用于形成用于蚀刻衬底的第一组心轴；以及第二组形状，在所述第一方向上平行延伸用于形成用于蚀刻所述衬底的第二组心轴，其中，所述第一组形状的间距不同于所述第二组形状的间距；在所述集成电路布局中插入横向构件形状，所述横向构件形状在与所述第一方向垂直的第二方向上延伸跨越所述第一组形状和所述第二组形状；在所述集成电路布局中插入一组线端延伸部，所述一组线端延伸部从所述第一组形状和所述第二组形状的每个形状延伸至所述横向构件形状；以及提供包括所述第一组形状、所述第二组形状、所述横向构件形状、和所述一组线端延伸部的所述集成电路布局用于形成所述第一组心轴和所述第二组心轴并且用于基于所述第一组心轴和所述第二组心轴蚀刻所述衬底。
根据本申请的实施例，所述第一组形状的间隔不同于所述第二组形状的间隔。
根据本申请的实施例，所述第一组形状的宽度不同于所述第二组形状的宽度。
根据本申请的实施例，还包括：限定一组切割形状以去除由所述横向构件和所述一组线端延伸部形成的部件。
根据本申请的实施例，还包括：在所述集成电路布局中插入位于所述第一组形状的形状之间的第一组填充形状以及所述第二组形状的形状之间的第二组填充形状，其中：所述第一组填充形状和所述第二组填充形状中的每个形状在所述第一方向上平行延伸；并且所述第一组填充形状和所述第二组填充形状中的每个形状均延伸至所述横向构件形状。
根据本申请的实施例，还包括：限定一组切割形状以去除由所述横向构件、所述一组线端延伸部、和所述填充形状形成的部件。
根据本申请的实施例，还包括：在所述集成电路布局上执行光学邻近效应修正工艺以将OPC形状添加至所述集成电路布局。
根据本申请的实施例，OPC形状包括在所述横向构件形状和所述一组线端延伸部的线端延伸部的接合处的形状。
根据本申请的实施例，其中：从所述第一组形状延伸的所述一组线端延伸部的第一子组具有与所述第一组形状的宽度基本相同的宽度；以及从所述第二组形状延伸的所述一组线端延伸部的第二子组具有与所述第二组形状的宽度基本相同的宽度。
根据本申请的实施例，提供了一种形成集成电路的方法，包括：接收用于制造集成电路的布局，所述布局包括：用于形成用于蚀刻衬底的多重图案化工艺的第一组心轴的第一组平行线、以及用于形成用于所述多重图案化工艺的第二组心轴的第二组平行线；在所述第一组平行线和所述第二组平行线之间将横向构件插入所述布局中；将把所述第一组平行线和所述第二组平行线的线耦合至所述横向构件的一组线端延伸部插入所述布局中；以及提供包括所述第一组平行线、所述第二组平行线、所述横向构件、和所述一组线端延伸部的所述布局用于执行所述多重图案化工艺。
根据本申请的实施例，所述第一组平行线与所述第二组平行线在以下的至少一个中不同：间距、宽度、或间隔。
根据本申请的实施例，还包括：在所述第一组平行线的线之间将第一组填充线插入至所述布局中、以及在所述第二组平行线的线之间将第二组填充线插入至所述布局中。
根据本申请的实施例，其中：所述第一组填充线中的每个与所述第一组平行线在以下的至少一个中基本相同：间距、间隔和宽度；以及所述第二组填充线中的每个与所述第二组平行线在以下的至少一个中基本相同：间距、间隔和宽度。
根据本申请的实施例，还包括：在所述布局中插入一组切割线以去除由所述横向构件、所述一组线端延伸部、所述第一组填充线、所述第二组填充线形成的部件，而不去除由所述第一组平行线和所述第二组平行线形成的部件。
根据本申请的实施例，还包括在所述布局上执行光学邻近效应修正工艺以在所述布局中插入一组光学邻近效应修正线，所述一组光学邻近效应修正线包括在所述横向构件和所述一组线端延伸部的线端延伸部的接合处的线。
根据本申请的实施例，所述一组光学邻近效应修正线还包括在所述横向构件和所述第一组填充线的填充线的接合处的另一条线。
根据本申请的实施例，提供了一种形成集成电路的方法，包括：接收用于集成电路的制造的布局，其中，所述布局包括：第一组平行形状、第二组平行形状、以及所述第一组平行形状和所述第二组平行形状之间的间隙；在所述间隙中插入耦合至所述第一组平行形状的第一组线端延伸部；在所述间隙中插入将所述第二组平行形状耦合至所述第一组线端延伸部的第二组线端延伸部；以及提供所述布局用于所述集成电路的制造。
根据本申请的实施例，所述第一组平行形状与所述第二组平行形状在以下的至少一个中不同：间距、宽度、或间隔。
根据本申请的实施例，还包括：在所述布局中插入所述第一组平行形状中的第一组填充形状以及所述第二组平行形状中的第二组填充形状。
根据本申请的实施例，其中：所述第一组填充形状延伸至所述第二组填充形状和所述第二组线端延伸部；以及所述第二组填充形状延伸至所述第一组填充形状和所述第一组线端延伸部。
以上论述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍的实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成集成电路的方法，包括：
接收集成电路布局，所述集成电路布局包括：
第一组形状，在第一方向上平行延伸用于形成用于蚀刻衬底的第一组心轴；以及
第二组形状，在所述第一方向上平行延伸用于形成用于蚀刻所述衬底的第二组心轴，其中，所述第一组形状的间距不同于所述第二组形状的间距；
在所述集成电路布局中插入横向构件形状，所述横向构件形状在与所述第一方向垂直的第二方向上延伸跨越所述第一组形状和所述第二组形状；
在所述集成电路布局中插入一组线端延伸部，所述一组线端延伸部从所述第一组形状和所述第二组形状的每个形状延伸至所述横向构件形状；以及
提供包括所述第一组形状、所述第二组形状、所述横向构件形状、和所述一组线端延伸部的所述集成电路布局用于形成所述第一组心轴和所述第二组心轴并且用于基于所述第一组心轴和所述第二组心轴蚀刻所述衬底。
2.根据权利要求1所述的方法，其中，所述第一组形状的间隔不同于所述第二组形状的间隔。
3.根据权利要求2所述的方法，其中，所述第一组形状的宽度不同于所述第二组形状的宽度。
4.根据权利要求1所述的方法，还包括：
限定一组切割形状以去除由所述横向构件和所述一组线端延伸部形成的部件。
5.根据权利要求1所述的方法，还包括：
在所述集成电路布局中插入位于所述第一组形状的形状之间的第一组填充形状以及所述第二组形状的形状之间的第二组填充形状，其中：
所述第一组填充形状和所述第二组填充形状中的每个形状在所述第一方向上平行延伸；并且
所述第一组填充形状和所述第二组填充形状中的每个形状均延伸至所述横向构件形状。
6.根据权利要求5所述的方法，还包括：
限定一组切割形状以去除由所述横向构件、所述一组线端延伸部、和所述填充形状形成的部件。
7.根据权利要求1所述的方法，还包括：
在所述集成电路布局上执行光学邻近效应修正工艺以将OPC形状添加至所述集成电路布局。
8.根据权利要求1所述的方法，其中，OPC形状包括在所述横向构件形状和所述一组线端延伸部的线端延伸部的接合处的形状。
9.一种形成集成电路的方法，包括：
接收用于制造集成电路的布局，所述布局包括：用于形成用于蚀刻衬底的多重图案化工艺的第一组心轴的第一组平行线、以及用于形成用于所述多重图案化工艺的第二组心轴的第二组平行线；
在所述第一组平行线和所述第二组平行线之间将横向构件插入所述布局中；
将把所述第一组平行线和所述第二组平行线的线耦合至所述横向构件的一组线端延伸部插入所述布局中；以及
提供包括所述第一组平行线、所述第二组平行线、所述横向构件、和所述一组线端延伸部的所述布局用于执行所述多重图案化工艺。
10.一种形成集成电路的方法，包括：
接收用于集成电路的制造的布局，其中，所述布局包括：第一组平行形状、第二组平行形状、以及所述第一组平行形状和所述第二组平行形状之间的间隙；
在所述间隙中插入耦合至所述第一组平行形状的第一组线端延伸部；
在所述间隙中插入将所述第二组平行形状耦合至所述第一组线端延伸部的第二组线端延伸部；以及
提供所述布局用于所述集成电路的制造。
CN201711278072.2A 2017-08-29 2017-12-06 形成集成电路的方法 Active CN109427577B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/689,472 US10803227B2 (en) 2017-08-29 2017-08-29 Integrated circuit layouts with line-end extensions
US15/689,472 2017-08-29

Publications (2)

Publication Number Publication Date
CN109427577A true CN109427577A (zh) 2019-03-05
CN109427577B CN109427577B (zh) 2020-12-08

Family

ID=65321216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711278072.2A Active CN109427577B (zh) 2017-08-29 2017-12-06 形成集成电路的方法

Country Status (5)

Country Link
US (3) US10803227B2 (zh)
KR (1) KR102049101B1 (zh)
CN (1) CN109427577B (zh)
DE (1) DE102017120849B4 (zh)
TW (1) TWI663521B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10803227B2 (en) 2017-08-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layouts with line-end extensions
US11188703B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system, and method of forming the same
US10963616B1 (en) * 2019-12-30 2021-03-30 Cadence Design Systems, Inc. Systems and methods of aligning sets of wires with minimum spacing rules
JP2023524969A (ja) * 2020-05-06 2023-06-14 インプリア・コーポレイション 中間凍結工程による有機金属光パターニング可能層を用いたマルチパターニング
CN114169279A (zh) * 2020-11-03 2022-03-11 台湾积体电路制造股份有限公司 集成电路设计方法、系统和计算机程序产品
US20220216163A1 (en) * 2021-01-07 2022-07-07 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor mark, and semiconductor mark
US20230074402A1 (en) * 2021-08-31 2023-03-09 Invention And Collaboration Laboratory Pte. Ltd. Standard cell structure
US20230299069A1 (en) * 2021-09-27 2023-09-21 Invention And Collaboration Laboratory Pte. Ltd. Standard cell structure

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308880A1 (en) * 2007-06-15 2008-12-18 Kabushiki Kaisha Toshiba Semiconductor device
CN102468182A (zh) * 2010-11-12 2012-05-23 台湾积体电路制造股份有限公司 用于增加未对准鳍的鳍式器件密度的方法和器件
DE102012205914A1 (de) * 2011-12-29 2013-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Mandrelmodifzierung zum Erreichen einer einzelfinnen-finnähnlichen Feldeffekttransistor-(FINET-)Vorrichtung transistor (finest) device
US20160148815A1 (en) * 2012-02-09 2016-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Patterning a Plurality of Features For Fin-Like Field-Effect Transistor (FINFET) Devices
US20160380084A1 (en) * 2014-11-26 2016-12-29 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
CN106356333A (zh) * 2015-07-16 2017-01-25 台湾积体电路制造股份有限公司 用于芯轴和间隔件图案化的方法和结构
CN106415816A (zh) * 2014-01-23 2017-02-15 硅存储技术公司 形成半导体有源区和隔离区域的双重图案化方法
CN107039246A (zh) * 2015-11-02 2017-08-11 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212697A (ja) * 2009-08-21 2012-11-01 Panasonic Corp 半導体装置
US8675397B2 (en) * 2010-06-25 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Cell structure for dual-port SRAM
US9324866B2 (en) * 2012-01-23 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for transistor with line end extension
US9673328B2 (en) * 2010-05-28 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for providing line end extensions for fin-type active regions
US8418111B2 (en) * 2010-11-24 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for achieving multiple patterning technology compliant design layout
DE102010064281B4 (de) 2010-12-28 2017-03-23 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102011004506B4 (de) 2011-02-22 2012-10-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellungsverfahren für ein Halbleiterbauelement und Halbleiterbauelement als Stegtransistor, der auf einem strukturierten STI-Gebiet durch eine späte Stegätzung hergestellt ist
US8621406B2 (en) 2011-04-29 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US8887106B2 (en) * 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US10573751B2 (en) * 2012-01-23 2020-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for providing line end extensions for fin-type active regions
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US8723268B2 (en) * 2012-06-13 2014-05-13 Synopsys, Inc. N-channel and P-channel end-to-end finFET cell architecture with relaxed gate pitch
US8533651B1 (en) * 2012-07-18 2013-09-10 Globalfoundries Inc. Providing conversion of a planar design to a FinFET design
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US9501601B2 (en) 2013-03-14 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Layout optimization of a main pattern and a cut pattern
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9147028B2 (en) * 2013-05-24 2015-09-29 Globalfoundries Inc. Forming modified cell architecture for finFET technology and resulting device
US9379106B2 (en) * 2013-08-22 2016-06-28 Samsung Electronics Co., Ltd. Semiconductor devices having 3D channels, and methods of fabricating semiconductor devices having 3D channels
KR102025309B1 (ko) * 2013-08-22 2019-09-25 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8918746B1 (en) * 2013-09-04 2014-12-23 Globalfoundries Inc. Cut mask aware contact enclosure rule for grating and cut patterning solution
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
CN105321820B (zh) 2014-07-08 2018-09-14 台湾积体电路制造股份有限公司 通过opc修改布局设计以降低拐角圆化效应
US9373641B2 (en) * 2014-08-19 2016-06-21 International Business Machines Corporation Methods of forming field effect transistors using a gate cut process following final gate formation
US9437481B2 (en) * 2014-12-05 2016-09-06 Globalfoundries Inc. Self-aligned double patterning process for two dimensional patterns
US9496399B2 (en) * 2015-04-02 2016-11-15 International Business Machines Corporation FinFET devices with multiple channel lengths
US9779960B2 (en) * 2015-06-01 2017-10-03 Globalfoundries Inc. Hybrid fin cutting processes for FinFET semiconductor devices
US9798852B2 (en) * 2015-06-29 2017-10-24 Globalfoundries Inc. Methods of design rule checking of circuit designs
US9583600B1 (en) * 2015-10-08 2017-02-28 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US9735052B2 (en) 2015-10-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal lines for interconnect structure and method of manufacturing same
US9935199B2 (en) 2016-01-15 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure
US10002222B2 (en) * 2016-07-14 2018-06-19 Arm Limited System and method for perforating redundant metal in self-aligned multiple patterning
US10192021B1 (en) * 2017-02-21 2019-01-29 Cadence Design Systems, Inc. Generating and inserting metal and metal etch shapes in a layout to correct design rule errors
US10417369B2 (en) * 2017-05-26 2019-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, corresponding mask and method for generating layout of same
US10324369B2 (en) * 2017-08-25 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for generating a mandrel mask
US10803227B2 (en) 2017-08-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit layouts with line-end extensions

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080308880A1 (en) * 2007-06-15 2008-12-18 Kabushiki Kaisha Toshiba Semiconductor device
CN102468182A (zh) * 2010-11-12 2012-05-23 台湾积体电路制造股份有限公司 用于增加未对准鳍的鳍式器件密度的方法和器件
DE102012205914A1 (de) * 2011-12-29 2013-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Mandrelmodifzierung zum Erreichen einer einzelfinnen-finnähnlichen Feldeffekttransistor-(FINET-)Vorrichtung transistor (finest) device
US20160148815A1 (en) * 2012-02-09 2016-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Patterning a Plurality of Features For Fin-Like Field-Effect Transistor (FINFET) Devices
CN106415816A (zh) * 2014-01-23 2017-02-15 硅存储技术公司 形成半导体有源区和隔离区域的双重图案化方法
US20160380084A1 (en) * 2014-11-26 2016-12-29 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
CN106356333A (zh) * 2015-07-16 2017-01-25 台湾积体电路制造股份有限公司 用于芯轴和间隔件图案化的方法和结构
CN107039246A (zh) * 2015-11-02 2017-08-11 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20190065654A1 (en) 2019-02-28
KR102049101B1 (ko) 2019-11-27
US20210192121A1 (en) 2021-06-24
DE102017120849B4 (de) 2023-10-12
US20200082055A1 (en) 2020-03-12
US10943054B2 (en) 2021-03-09
TW201913422A (zh) 2019-04-01
US10803227B2 (en) 2020-10-13
KR20190024527A (ko) 2019-03-08
CN109427577B (zh) 2020-12-08
DE102017120849A1 (de) 2019-02-28
US11507725B2 (en) 2022-11-22
TWI663521B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
CN109427577A (zh) 形成集成电路的方法
US11748540B2 (en) Method and structure for mandrel and spacer patterning
KR101730709B1 (ko) 이중 패터닝을 사용한 자기-정렬 나노와이어 형성
CN104658892B (zh) 用于集成电路图案化的方法
CN103137493A (zh) 具有改进的栅极平坦性的FinFET
CN104681410B (zh) 形成图案的机制
US10763113B2 (en) Lithographic technique for feature cut by line-end shrink
US20220336325A1 (en) Semiconductor device having self-aligned interconnect structure and method of making
CN103066070B (zh) 采用三重图案化的集成电路方法
CN105789049B (zh) 图案化鳍式场效应晶体管（finfet）器件的多个部件的方法
KR102310077B1 (ko) 레이아웃 형성 방법 및 반도체 소자의 제조 방법
US20230031333A1 (en) Device level thermal dissipation
CN107342262B (zh) 集成电路制造方法
TW202216581A (zh) 半導體裝置及其製造方法
CN104037122B (zh) 多层金属接触件
US20220359225A1 (en) Method for cut metal gate etch dimensional control
US20230290766A1 (en) Integrated circuit and method of forming the same
US20230043669A1 (en) Self-aligned air spacers and methods for forming
KR20220078133A (ko) 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
CN115528020A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant