CN109427383A - 动态随机存取存储器及其操作方法 - Google Patents

动态随机存取存储器及其操作方法 Download PDF

Info

Publication number
CN109427383A
CN109427383A CN201810195323.9A CN201810195323A CN109427383A CN 109427383 A CN109427383 A CN 109427383A CN 201810195323 A CN201810195323 A CN 201810195323A CN 109427383 A CN109427383 A CN 109427383A
Authority
CN
China
Prior art keywords
updating unit
valid data
updating
moved
control element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810195323.9A
Other languages
English (en)
Inventor
李忠勋
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN109427383A publication Critical patent/CN109427383A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本公开提供一种动态随机存取存储器(dynamic random access memory，DRAM)及其操作方法。该DRAM包括一第一更新单元、一第二更新单元、一控制元件。该第一更新单元具有一第一数量的有效数据。该第二更新单元具有一第二数量的有效数据，其中该第二数量的有效数据小于该第一数量的有效数据。该控制元件经配置以判断出该第一更新单元具有比该第二更新单元更多量的有效数据、将该第二更新单元的有效数据移动到该第一更新单元、并且停止更新有效数据在之前已被移动到该第一更新单元的该第二更新单元。

Description

动态随机存取存储器及其操作方法
本公开主张2017年8月23日申请的美国正式申请案第15/684,524号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
技术领域
本公开关于一种动态随机存取存储器及其操作方法，尤其是指动态随机存取存储器的存储操作方法。
背景技术
动态随机存取存储器(dynamic random access memory，DRAM)是一种随机存取存储器的形态。该种形态的随机存取存储器将每个位元的数据存储在单独的电容器中。最简单的DRAM单元包括单个N型金属氧化物半导体(n-type metal-oxide-semiconductor，NMOS)晶体管和单个电容器。如果电荷存储在电容器中，则根据所使用的惯例，该单元被称为存储逻辑高。如果不存在电荷，则称该单元存储逻辑低。由于电容器中的电荷随时间消耗，因此DRAM系统需要额外的更新电路来周期性地更新存储在电容器中的电荷。由于电容器只能存储非常有限的电荷量，为了快速区分逻辑1和逻辑0之间的差异，通常每个位元使用两个位元线(bit line，BL)，其中位元线对中的第一位被称为位线真(bit line true，BLT)，另一个是位元线补数(bit line complement，BLC)。单个NMOS晶体管的栅极由字元线(word line，WL)控制。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)。该DRAM包括一第一更新单元、一第二更新单元、一控制元件。该第一更新单元具有一第一数量的有效数据。该第二更新单元具有一第二数量的有效数据，其中该第二数量的有效数据小于该第一数量的有效数据。该控制元件经配置以判断出该第一更新单元具有比该第二更新单元更多量的有效数据、将该第二更新单元的有效数据移动到该第一更新单元、并且停止更新有效数据在之前已被移动到该第一更新单元的该第二更新单元。
在本公开的一些实施例中，该控制元件经配置以继续更新该第一更新单元，其中该第一更新单元存储一被移动的有效数据，其中该第一更新单元，因应于该第二更新单元的有效数据移动到该第一更新单元，存储该被移动的有效数据。
在本公开的一些实施例中，该控制元件经配置以，通过向该第一更新单元提供相同于该第二更新单元的有效数据，将该第二更新单元的有效数据移动到该第一更新单元。
在本公开的一些实施例中，该控制元件经配置以，在更新该第二更新单元的期间，将该第二更新单元的有效数据移动到该第一更新单元中。
在本公开的一些实施例中，该控制元件经配置以建立一更新关系，以及当该控制元件要存取一被移动的有效数据时，基于该更新关系存取该第一更新单元，其中该第一更新单元，因应于该第二更新单元的有效数据移动到该第一更新单元，存储该被移动的有效数据，以及其中该更新关系指的是一逻辑地址及关联于该被移动的有效数据的一更新实体地址之间的关系。
在本公开的一些实施例中，当该控制元件建立该更新关系时，该控制元件移除一关系，该关系指的是该逻辑地址及关联于该第二更新单元的有效数据的一初始实体地址的关系。
在本公开的一些实施例中，该DRAM还包括一第三更新单元。该第三更新单元具有一第三数量的有效数据，其中该第二数量的有效数据大于该第三数量的有效数据。该控制元件还经配置以判断出该第一更新单元具有最大数量的有效数据。当该控制元件判断出该第一更新单元的容量足以存储一全部的该第二更新单元的有效数据及该第三更新单元的有效数据时，该控制元件将该全部的该第二更新单元的有效数据及该第三更新单元的有效数据移至该第一更新单元、停止更新该第二更新单元和第三更新单元、并继续更新该第一更新单元。
在本公开的一些实施例中，该DRAM还包括一第三更新单元。该第三更新单元具有一第三数量的有效数据，其中该第二数量的有效数据大于该第三数量的有效数据。该控制元件还经配置以判断出该第一更新单元具有最大数量的有效数据，以及该第二更新单元具有次大数量的有效数据。当该控制元件判断出该第一更新单元具有足够的容量来存储仅有一全部的该第三更新单元的有效数据时，该控制元件将该全部的该第三更新单元的有效数据移动到该第一更新单元、停止更新该第三更新单元、以及继续更新该第一更新单元和该第二更新单元。
在本公开的一些实施例中，该DRAM还包括一第三更新单元。该第三更新单元具有一第三数量的有效数据，其中该第三数量的有效数据小于该第二数量的有效数据。该控制元件还经配置以判断出该第一更新单元具有最大数量的有效数据，以及该第二更新单元具有次大数量的有效数据。当该控制元件判断该第一更新单元的容量不足以存储仅一全部的该第三更新单元的有效数据时，该控制元件将该全部的该第三更新单元的有效数据的一部分移入该第一更新单元、将该全部的该第三更新单元的有效数据的一剩余部分移入该第二更新单元、停止更新该第三更新单元、继续更新该第一更新单元和该第二更新单元。
本公开的另一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)。该DRAM包括一第一更新单元、一第二更新单元、一第三更新单元、一控制元件。该第一更新单元具有一第一数量的有效数据。该第二更新单元具有一第二数量的有效数据。该第三更新单元具有一第三数量的有效数据。该控制元件，经配置以基于该第一数量、该第二数量和该第三数量判断出该第一更新单元、该第二更新单元和该第三更新单元中的哪一个做为一目的地更新单元，其中另外两个更新单元的有效数据被移动至该目的地更新单元；经配置以基于该第一数量、该第二数量和该第三数量判断该另外两个更新单元中的一者的有效数据相较于该另外两个更新单元中的另一者具有被移动至该目的地更新单元的一较高优先权；经配置以基于该等判断对该第一更新单元、该第二更新单元和该第三更新单元执行一集中操作；经配置以继续更新该目的地更新单元；以及，经配置以停止更新未被识别为该目的地更新单元的该另外两个更新单元。
在本公开的一些实施例中，当该第一数量的有效数据大于该第二数量的有效数据与该第三数量的有效数据时，该控制元件判断该第一更新单元为该目的地更新单元。
在本公开的一些实施例中，当该第二数量的有效数据大于该第三数量的有效数据时，该控制元件判断该第三更新单元的有效数据的优先权高于该第二更新单元的有效数据。
本公开的又另一实施例中，提供一种动态随机存取存储器(dynamic randomaccess memory，DRAM)的操作方法。该操作方法包括：判断出一第一更新单元具有比一第二更新单元更多的有效数据量；将该第二更新单元的有效数据移动到该第一更新单元；以及停止更新其有效数据被移动到该第一更新单元的该第二更新单元。
在本公开的一些实施例中，该操作方法还包括：更新该第一更新单元，该第一更新单元存储一被移动的有效数据，其中该第一更新单元，因应于该第二更新单元的有效数据移动到该第一更新单元，存储该被移动的有效数据。
在本公开的一些实施例中，将该第二更新单元的有效数据移动到该第一更新单元的该操作包括：通过向该第一更新单元提供相同于该第二更新单元的有效数据，将该第二更新单元的有效数据移动到该第一更新单元。
在本公开的一些实施例中，将该第二更新单元的有效数据移动到该第一更新单元的该操作包括：在更新该第二更新单元的期间，将该第二更新单元的有效数据移动到该第一更新单元中。
在本公开的一些实施例中，操作方法还包括：建立一更新关系；以及当要存取一被移动的有效数据时，基于该更新关系存取该第一更新单元，其中该第一更新单元，因应于该第二更新单元的有效数据移动到该第一更新单元，存储该被移动的有效数据，以及其中该更新关系指的是一逻辑地址及关联于该被移动的有效数据的一更新实体地址之间的关系。
在本公开的一些实施例中，该操作方法还包括：判断出该第一更新单元具有最大数量的有效数据；当判断出该第一更新单元的容量足以存储一全部的该第二更新单元的有效数据及该第三更新单元的有效数据时，将该全部的该第二更新单元的有效数据及该第三更新单元的有效数据移至该第一更新单元；当判断出该第一更新单元的容量足以存储该全部的该第二更新单元的有效数据及该第三更新单元的有效数据时，停止更新该第二更新单元和第三更新单元；以及当判断出该第一更新单元的容量足以存储该全部的该第二更新单元的有效数据及该第三更新单元的有效数据时，继续更新该第一更新单元。
在本公开的一些实施例中，该操作方法，还包括：判断出该第一更新单元具有最大数量的有效数据；判断出该第二更新单元具有次大数量的有效数据；当判断出该第一更新单元具有足够的容量来存储仅有一全部的该第三更新单元的有效数据时，将该全部的该第三更新单元的有效数据移动到该第一更新单元；当判断出该第一更新单元具有足够的容量来存储仅有该全部的该第三更新单元的有效数据时，停止更新该第三更新单元；以及当判断出该第一更新单元具有足够的容量来存储仅有该全部的该第三更新单元的有效数据时，继续更新该第一更新单元和该第二更新单元。
在本公开的一些实施例中，该操作方法还包括：判断出该第一更新单元具有最大数量的有效数据；判断出该第二更新单元具有次大数量的有效数据；当判断该第一更新单元的容量不足以存储仅一全部的该第三更新单元的有效数据时，将该全部有效数据的一部分移入该第一更新单元；当判断该第一更新单元的容量不足以存储该全部的该第三更新单元的有效数据时，将该全部有效数据的一剩余部分移入该第二更新单元；以及当判断该第一更新单元的容量不足以存储该全部的该第三更新单元的有效数据时，继续更新该第一更新单元和该第二更新单元。
在本公开中，该控制元件能够将来自该第二更新单元和该第三更新单元的有效数据集中到该第一更新单元。完成该集中操作后，该控制元件停止更新不再存储有效数据的该第二更新单元和该第三更新单元。结果，存储器元件具有优选的功率消耗。此外，该控制元件还可以确定哪个更新单元具有较高优先权以作为一目的地更新单元，并且能够确定哪个更新单元的有效数据具有被集中到目的地更新单元的更高的优先权。如此，执行相对较少的写入和读取操作。因此，存储器元件具有优选的功率消耗。
在一些现有DRAM元件中，DRAM元件的DRAM控制器不能执行集中操作，并且尽管DRAM元件处于省电模式，DRAM元件的DRAM控制器仍更新DRAM元件中的所有更新单元。结果，现有DRAM元件具有较差的功率消耗。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1是根据本公开的一实施例的一动态随机存取存储器(dynamic random accessmemory，DRAM)系统的方框示意图。
图2的方框示意图图式说明根据本公开的一些实施例的图1所示的存储器元件的一容量状态。
图3的方框示意图图式说明根据本公开的一些实施例的图1的存储器元件基于图2所示的容量状态的一集中操作。
图4的方框示意图图式说明根据本公开的一些实施例的在图3所示的该集中操作后的图1所示的存储器元件的一更新操作。
图5为根据本公开的一实施例的一种DRAM的操作方法的流程图。
图6是根据本公开的另一实施例的一动态随机存取存储器(dynamic randomaccess memory，DRAM)系统的方框示意图。
图7的方框示意图图式说明根据本公开的一些实施例的图6所示的存储器元件的一容量状态。
图8的方框示意图图式说明根据本公开的一些实施例的图6的存储器元件基于图7所示的容量状态的一集中操作。
图9的方框示意图图式说明根据本公开的一些实施例的在图8所示的该集中操作后的图6所示的存储器元件的一更新操作。
图10是根据本公开的又另一实施例的一动态随机存取存储器(dynamic randomaccess memory，DRAM)系统的方框示意图。
图11的方框示意图图式说明根据本公开的一些实施例的图10所示的存储器元件的一容量状态。
图12的方框示意图图式说明根据本公开的一些实施例的图10的存储器元件基于图11所示的容量状态的一集中操作。
图13的方框示意图图式说明根据本公开的一些实施例的在图12所示的该集中操作后的图10所示的存储器元件的一更新操作。
图14为根据本公开的另一实施例的一种DRAM的操作方法的流程图。
图15为根据本公开的又另一实施例的一种DRAM的操作方法的流程图。
附图标记说明：
10 DRAM系统
12 处理器
14 存储器元件
16 控制元件
18 第一更新单元
19 第二更新单元
20 操作方法
22 操作
24 操作
26 操作
28 操作
30 DRAM系统
31 第一更新单元
33 第二更新单元
34 存储器元件
35 第三更新单元
44 存储器元件
46 第一更新单元
47 第二更新单元
48 第三更新单元
50 操作方法
60 操作方法
180 列
182 列
184 列
186 列
190 列
192 列
194 列
196 列
310 列
312 列
314 列
316 列
318 列
320 列
322 列
324 列
330 列
332 列
334 列
336 列
338 列
340 列
342 列
344 列
350 列
352 列
354 列
356 列
358 列
360 列
362 列
364 列
460 列
462 列
464 列
466 列
468 列
470 列
472 列
474 列
476 列
478 列
480 列
482 列
484 列
486 列
488 列
500 操作
502 操作
504 操作
508 操作
510 操作
512 操作
514 操作
516 操作
518 操作
520 操作
522 操作
600 操作
602 操作
604 操作
606 操作
608 操作
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制本领域技术人员已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
图1是根据本公开的一实施例的一动态随机存取存储器(dynamic random accessmemory，DRAM)系统10的方框示意图。参照图1，DRAM系统10包括一处理器12及一存储器元件14。存储器元件14可受控于处理器12。在一实施例中，处理器12包括中央处理单元(centralprocessing unit，CPU)或计算模块的一部分。
存储器元件14包括一控制元件16、一第一更新单元18、一第二更新单元19。第一更新单元18及第二更新单元19可受控于控制元件16。在一实施例中，控制元件16放置在存储器元件14之外，或者与处理器12集成在一起。
第一更新单元18用于存储数据。更详细地说，第一更新单元18包括列180、182、184和186，其中的每一列用于控制与其相关连用于存储数据的存储胞，并且列180、182、184和186中的每一列可受控于控制元件16。为了便于讨论，在下面的上下文中，当声明一列存储数据时，这样的声明意味着该列的存储胞存储数据。以列180为例，列180和其相关的存储胞之间的电路结构、连接和操作是众所周知的。因此，这里省略详细的描述。在本公开中，第一更新单元18包括比一个更多的列。然而，本公开不限于此。在一些实施例中，第一更新单元18包括单一个列。另外，在本实施例中，列180、182、184和186被布置在存储器元件14的同一存储库(bank)中。然而，本公开不限于此。
第二更新单元19用于存储数据。更详细地说，第二更新单元19包括列190、192、194和196，其中的每一列用于控制与其相关连用于存储数据的存储胞，并且列190、192、194和196中的每一列可受控于控制元件16。以列190为例，列190和其相关的存储胞之间的电路结构、连接和操作是众所周知的。因此，这里省略详细的描述。在本公开中，第二更新单元19包括比一个更多的列。然而，本公开不限于此。在一些实施例中，第二更新单元19包括单一个列。另外，在本实施例中，列190、192、194和196被布置在存储器元件14的同一存储库(bank)中。然而，本公开不限于此。
需要说明的是，在下面的讨论中，更新单元的数量和列的数量只是一个例子。本公开不限于此。
图2的方框示意图图式说明根据本公开的一些实施例的图1所示的存储器元件10的一容量状态。参照图2，第一更新单元18存储一第一数量的有效数据。更详细地说，在第一更新单元18中，列180、182、184存储有效数据，并且列186为可用的(available)。第二更新单元19存储一第二数量的有效数据。更详细地说，在第二更新单元19中，列190存储有效数据，列192、194、196为可用的。
在本公开中，可用的列的状态意味着该列没有存储数据，或者该列存储的数据是无效数据。
在本公开中，存储器元件14用于暂存数据。如果数据是一种在执行程序期间将被使用的数据，则该数据被称为有效数据。否则，数据被称为无效数据。
存储器元件14无法自行判断哪些数据是有效的或无效的。相反地，存储器元件14，基于来自处理器12的一命令COMM，来识别数据是否有效。更详细地，命令COMM包括关于存储有效数据的列的地址的信息。如此，存储器元件14的控制元件16能够基于从命令COMM得到的地址来判断哪些数据是有效的。
图3的方框示意图图式说明根据本公开的一些实施例的图1的存储器元件14基于图2所示的容量状态的一集中操作。参照图3，控制元件16判断出第一更新单元18存储比第二更新单元19更大量的有效数据。接下来，控制元件16将存储在第二更新单元19中的有效数据集中到第一更新单元18中。然而，本公开不限于此。在一些实施例中，控制元件16将存储在第一更新单元18中的有效数据集中到第二更新单元19。
与将有效数据量大的更新单元中存储的有效数据集中到有效数据量小的更新单元的实施例相比，将有效数据量小的更新单元中存储的有效数据集中到有效数据量大的更新单元，例如，需要较少的写入操作来写入要被集中的有效数据。结果，功率消耗相对是有效率的。
在一个实施例中，控制元件16，通过向第一更新单元18提供相同于第二更新单元19的有效数据，将存储在第二更新单元19的有效数据集中到第一更新单元18中。在另一实施例中，控制元件16，在更新第二更新单元19的期间，将存储在第二更新单元19的有效数据移动到第一更新单元18中。
在一个实施例中，在数据被集中到第一更新单元18之后，控制元件16建立一更新关系，该更新关系指的是一逻辑地址及关联于一被集中的有效数据的一更新实体地址之间的关系，其中第一更新单元18，因应于第二更新单元19的有效数据移动到第一更新单元18，存储该被移动的有效数据。在图3的实施例中的更新关系如下表1所示。为了便于讨论，列的数字可以指代该列，或者在适当的时候可以指存储在其中的有效数据。例如，数字190可指的是列190，或者在适当时可指的是有效数据190。
表1
逻辑地址 更新实体地址
LA_01 PA_05
LA_01代表关联于有效数据190的一逻辑地址；以及，PA_05代表有效数据190被集中以后所存储的列186的一实体地址。
当控制元件16要存取被集中的有效数据190时，控制元件16，基于该更新关系，来存取第一更新单元18的列186，而不是第二更新单元19的列190。
在一个实施例中，当控制元件建立该更新关系时，控制元件16移除一关系，该关系指的是该逻辑地址及关联于第二更新单元190的有效数据的一初始实体地址的关系。在图3的实施例中的该关系如下表2所示。
表2
逻辑地址 初始实体地址
LA_01 PA_09
LA_01代表关联于有效数据190的该逻辑地址；以及，PA_09代表在有效数据190被集中之前存储有效数据190的列190的初始实体地址。
图4的方框示意图图式说明根据本公开的一些实施例的在图3所示的该集中操作后的图1所示的存储器元件14的一更新操作。参照图4，控制元件16停止更新有效数据在之前已被集中到第一更新单元18的第二更新单元19。此外，控制元件16继续更新第一更新单元18，其中第一更新单元18存储一被集中的有效数据，其中第一更新单元18，因应于第二更新单元19的有效数据移动到第一更新单元18，存储该被集中的有效数据。
在本公开中，控制元件16能够将来自第二更新单元19的有效数据集中到第一更新单元18(或者，从第一更新单元18到第二更新单元19)。在该集中操作完成之后，控制元件16停止更新不再存储任何有效数据的第二更新单元19。结果，存储器元件14具有优选的功率消耗。此外，控制元件16还能够判断每个更新单元(例如，第一更新单元18和第二更新单元19)中的有效数据的数量。控制元件16，基于该判断，将存储在第二更新单元19中的较少量的有效数据集中到存储相对大量的有效数据的第一更新单元18中。如此，执行相对较少的写入和读取操作。结果，存储器元件14更加省电。
在一些现有DRAM元件中，该些现有DRAM元件的一DRAM控制器不能执行一集中操作，并且尽管DRAM元件处于省电模式，DRAM元件的DRAM控制器仍更新DRAM元件中的所有更新单元。结果，现有DRAM元件具有较差的功率消耗。
图5为根据本公开的一实施例的一种DRAM的操作方法20的流程图。参照图5，操作方法20包括操作22、24、26、28。操作方法20从操作22开始，判断出一第一更新单元比一第二更新单元存储更多数量的有效数据。操作方法20继续操作24，存储在该第二更新单元中的有效数据被集中到该第一更新单元中。操作方法20进行到操作26，存储该集中有效数据的该第一更新单元被更新。操作方法20以操作28结束，有效数据被集中到该第一更新单元中的该第二更新单元被停止更新。
在本公开中，有效数据能够从该第二更新单元被集中到该第一更新单元。在该集中操作完成后，不再存储任何有效数据的该第二更新单元不再被更新。结果，通过使用操作方法20来操作的一存储器元件，该存储器元件具有相对较高的功率效率。而且，可以判断在每个更新单元中的有效数据的数量。因此，能将存储在该第二更新单元中的较少量的有效数据集中到存储相对大量的有效数据的该第一更新单元中。如此，存储器元件更加省电。
图6是根据本公开的另一实施例的一动态随机存取存储器(dynamic randomaccess memory，DRAM)系统30的方框示意图。参照图6，DRAM系统30类似于参照图1描述和说明的DRAM系统10，差别在于，DRAM系统30包括包含了一第一更新单元31、一第二更新单元33和一第三更新单元35的一存储器元件34之外。
第一更新单元31用于存储数据。更详细地说，第一更新单元31包括列310、312、314、316、318、320、322和324，其中的每一列用于控制与其相关连用于存储数据的存储胞，并且列310、312、314、316、318、320、322和324中的每一列可受控于控制元件16。
第二更新单元33用于存储数据。更详细地，第二更新单元33包括列330、332、334、336、338、340、342和344，其中的每一列用于控制与其相关连用于存储数据的存储胞，并且列330、332、334、336、338、340、342和344中的每一列可受控于控制元件16。
第三更新单元35用于存储数据。更详细地说，第三更新单元35包括行350、352、354、356、358、360、362和364，其中的每一列用于控制与其相关连用于存储数据的存储胞，并且列350、352、354、356、358、360、362和364中的每一列可受控于控制元件16。
第一更新单元31、第二更新单元33和第三更新单元35的描述与上面图1至图4所描述及图式说明的第一更新单元18和第二更新单元19类似。因此，这里省略详细描述。
图7的方框示意图图式说明根据本公开的一些实施例的图6所示的存储器元件30的一容量状态。参照图7，第一更新单元31存储第一数量的有效数据。更详细地说，在第一更新单元31中，列310、312和314存储有效数据，并且列316、318、320、322和324为可用的。第二更新单元33存储第二数量的有效数据。更详细地说，在第二更新单元33中，列330和332存储有效数据，并且列334、336、338、340、342和344为可用的。第三更新单元35存储第三数量的有效数据。更详细地说，在第三更新单元35中，列350存储有效数据，并且列352、354、356、358、360、362和364为可用的。
图8的方框示意图图式说明根据本公开的一些实施例的图6的存储器元件30基于图7所示的容量状态的一集中操作。参照图8，控制元件16判断出第一更新单元31存储最大数量的有效数据、第二更新单元33存储次大数量的有效数据，并且第三更新单元35存储最小数量的有效数据。因此，控制元件16判断出第一更新单元31具有做为一目的地更新单元的最高优先权，并且第二更新单元33具有做为该目的地更新单元的次高优先权。更详细地说，因为第一更新单元31具有最高优先权，所以首先将有效数据集中到第一更新单元31。接下来，如果第一更新单元31的容量不足以存储要集中的所有有效数据，则将全部有效数据的一部分集中到具有次高优先权的第二更新单元33中。
此外，由于第二更新单元33存储次大数量的有效数据，并且第三更新单元35存储最小数量的有效数据，所以第三更新单元35的有效数据，比第二更新单元33的有效数据，具有被集中到目的地更新单元的更高的优先权。
在操作中，控制元件16判断出第一更新单元31的容量足以存储第二更新单元33和第三更新单元35中存储的全部有效数据。因此，控制元件16将全部有效数据集中到第一更新单元31。更具体地，控制元件16分别将存储在列350、330和332(在第二和第三更新单元33和35中)的有效数据集中到在第一更新单元31中的列320、316和318。
图9的方框示意图图式说明根据本公开的一些实施例的在图8所示的该集中操作后的图6所示的存储器元件30的一更新操作。参照图9，控制元件16停止更新第二更新单元33和第三更新单元35，并继续更新作为该目的地更新单元的第一更新单元31。
在本公开中，控制元件16能够将来自第二更新单元33和第三更新单元35的有效数据集中到第一更新单元31。在完成该集中操作之后，控制元件16停止更新第二更新单元33和第三更新单元35，其不再存储任何有效数据。结果，存储器元件34具有较高的功率效率。此外，控制元件16还可以判断哪一个更新单元优先作为目的地更新单元，并且控制元件16能够判断哪个更新单元的有效数据具有被集中到目的地更新单元的更高的优先权。如此，执行相对较少的写入和读取操作。结果，存储器元件34更加省电。
在一些现有DRAM元件中，DRAM元件的DRAM控制器不能执行集中操作，并且尽管DRAM元件处于省电模式，DRAM元件的DRAM控制器仍更新DRAM元件中的所有更新单元。结果，现有DRAM元件具有较差的功率消耗。
图10是根据本公开的又另一实施例的一动态随机存取存储器(dynamic randomaccess memory，DRAM)系统40的方框示意图。参照图10，DRAM系统40类似于参照图1描述和说明的DRAM系统10，除了例如DRAM系统40包括包含了一第一更新单元46、一第二更新单元47和一第三更新单元48的一存储器元件44之外。
第一更新单元46用于存储数据。更详细地说，第一更新单元46包括列460、462、464、466和468，其中的每一列用于控制与其相关连用于存储数据的存储胞，并且列460、462、464、466和468中的每一列可受控于控制元件16。
第二更新单元47用于存储数据。更详细地说，第二更新单元47包括列470、472、474、476和478，其中的每一列用于控制与其相关连用于存储数据的存储胞，并且列470、472、474、476和478中的每一列可受控于控制元件16。
第三更新单元48用于存储数据。更详细地说，第三更新单元48包括列480、482、484、486和488，其中的每一列用于控制与其相关连用于存储数据的存储胞，并且列480、482、484、486和488中的每一列可受控于控制元件16。
第一更新单元46，第二更新单元47和第三更新单元48的描述与上面图1至图4所描述及图式说明的第一更新单元18和第二更新单元19类似。因此，这里省略详细描述。
图11的方框示意图图式说明根据本公开的一些实施例的图10所示的存储器元件40的一容量状态。参照图11，第一更新单元46存储第一数量的有效数据。更详细地说，在第一更新单元46中，列460、462、464和466存储有效数据，并且列468为可用的。第二更新单元47存储第二数量的有效数据。更详细地说，在第二更新单元47中，列470、472和474存储有效数据，而列476和478为可用的。第三更新单元48存储第三数量的有效数据。更详细地说，在第三更新单元48中，列480和482存储有效数据，并且列484、486和488为可用的。
图12的方框示意图图式说明根据本公开的一些实施例的图10的存储器元件40基于图11所示的容量状态的一集中操作。参照图12，控制元件16判断出第一更新单元46存储最大数量的有效数据、第二更新单元47存储次大数量的有效数据，并且第三更新单元48存储最小数量的有效数据。因此，控制元件16判断出第一更新单元46具有做为一目的地更新单元的最高优先权，并且第二更新单元47具有作为一目的地更新单元的次高优先权，如在图8的实施例中所讨论的。
此外，由于第二更新单元47存储次大数量的有效数据，并且第三更新单元48存储最小数量的有效数据，所以第三更新单元48的有效数据，比第二更新单元47的有效数据，具有被集中到目的地更新单元的更高的优先权。
在操作中，控制元件16判断出第一更新单元46的容量不足以存储第二更新单元47和第三更新单元48中存储的全部有效数据。由于第三更新单元48具有被集中到目的地更新单元的更高的优先权，第二更新单元47作为目的地更新单元。据此，控制元件16将全部有效数据的一部分集中到第一更新单元46中，并将全部有效数据的剩余部分集中到第二更新单元47中。更详细地，控制元件16将存储在第三更新单元48的列480的有效数据集中到第一更新单元46的列468中，并且将存储在第三更新单元48的列482中的有效数据集中到第二更新单元47的列476中。
图13的方框示意图图式说明根据本公开的一些实施例的在图12所示的该集中操作后的图10所示的存储器元件40的一更新操作。参照图13，控制元件16停止更新第三更新单元48，并且继续更新作为目的地更新单元的第一更新单元46和第二更新单元47。
在本公开中，控制元件16能够将来自第三更新单元48的有效数据集中到第一更新单元46和第二更新单元47。在完成该集中操作之后，控制元件16停止更新不再存储任何有效数据的第三更新单元48。结果，存储器元件44的功率效率较高。此外，控制元件16还可以判断哪一个更新单元优先作为目的地更新单元，并且控制元件16能够判断哪个更新单元的有效数据具有被集中到目的地更新单元的更高的优先权。如此，执行相对较少的写入和读取操作。结果，存储器元件44更加省电。
在一些现有DRAM元件中，DRAM元件的DRAM控制器不能执行集中操作，并且尽管DRAM元件处于省电模式，DRAM元件的DRAM控制器仍更新DRAM元件中的所有更新单元。结果，现有DRAM元件具有较差的功率消耗。
图14为根据本公开的另一实施例的一种DRAM的操作方法60的流程图。参照图14，操作方法60包括操作600、602、604、606和608。操作方法60从操作600开始，其中判断一第一更新单元、一第二更新单元和一第三更新单元中的哪一个做为一目的地更新单元。操作方法60继续到操作602，其中判断另外两个更新单元中的一者的有效数据相较于该另外两个更新单元中的另一者具有被移动至该目的地更新单元的一较高优先权。操作方法60进行到操作604，其中基于操作600和602中的判断对该第一更新单元、该第二更新单元和该第三更新单元执行一集中操作。操作方法60继续到操作606，继续更新该目的地更新单元。操作方法60以操作608结束，其中未被标识为该目的地更新单元的更新单元停止被更新。
在本公开中，有效数据能够被集中到一目的地更新单元中。在该集中操作完成后，只继续更新该目的地更新单元。结果，通过使用操作方法60来操作存储器元件的一存储器元件，该存储器元件具有较高的功率效率。而且，可以判断哪个更新单元的有效数据具有被集中到该目的地更新单元的更高的优先权。因此，存储器元件的功率效率更高。
图15为根据本公开的又另一实施例的一种DRAM的一操作方法50的流程图。参照图15，操作方法50包括操作500、502、504、506、508、510、512、514、516、518、520和522。操作方法50从操作500开始，在操作500中，判断出一第一更新单元存储最大数量的有效数据。
操作方法50继续到操作502，其中判断出一第二更新单元存储次大数量的有效数据。
操作方法50继续到操作504，其中判断该第一更新单元的容量是否足以存储在该第二更新单元和该第三更新单元中存储的全部有效数据。如果是肯定的，则操作方法50进行到操作506，其中存储在该第二更新单元和该第三更新单元中的该全部有效数据被集中到该第一更新单元中。操作方法50进行到操作508，其中停止更新该第二更新单元及该第三更新单元。操作方法50进行到操作510，其中继续更新该第一更新单元。
如果是否定的，则操作504进行到操作512。在操作512中，判断该第一更新单元的容量是否足以仅存储仅在该第三更新单元中的全部有效数据，其中该第三更新单元被判断为存储最小有效数据量的更新单元。如果是肯定的，则操作方法50进行到操作514，其中存储在该第三更新单元中的全部有效数据被集中到该第一更新单元中。如果是否定的，则操作方法50进行到操作520，其中存储在该第三更新单元中的一部分有效数据被集中到该第一更新单元中。在操作520之后，在操作522中，将存储在该第三更新单元中的有效数据的剩余部分集中到该第二更新单元中。
在操作516中，做为该目的地更新单元的该第一更新单元和该第二更新单元继续被更新。在操作518中，不再存储任何有效数据的该第三更新单元被停止更新。
在本公开中，有效数据能够被集中到一目的地更新单元中。在该集中操作完成后，只有该目的地更新单元继续被更新。结果，通过使用操作方法50来操作存储器元件，存储器元件具有较高的功率效率。而且，可以判断哪个更新单元的有效数据具有集中的更高的优先权。因此，存储器元件的功率效率更高。
在本公开中，控制元件16能够将来自第二更新单元33和第三更新单元35的有效数据集中到第一更新单元31。在完成该集中操作之后，控制元件16停止更新第二更新单元33和第三更新单元35，其不再存储任何有效数据。结果，存储器元件34具有较高的功率效率。此外，控制元件16还可以判断哪一个更新单元优先作为目的地更新单元，并且控制元件16能够判断哪个更新单元的有效数据具有将被集中的较高的优先权。如此，执行相对较少的写入和读取操作。结果，存储器元件34更加省电。
在一些现有DRAM元件中，DRAM元件的DRAM控制器不能执行集中操作，并且尽管DRAM元件处于省电模式，DRAM元件的DRAM控制器仍更新DRAM元件中的所有更新单元。结果，现有DRAM元件具有较差的功率消耗。
在本公开的一实施例中，提供一种动态随机存取存储器(dynamic random accessmemory，DRAM)。该DRAM包括一第一更新单元、一第二更新单元、一控制元件。该第一更新单元具有一第一数量的有效数据。该第二更新单元具有一第二数量的有效数据，其中该第二数量的有效数据小于该第一数量的有效数据。该控制元件经配置以判断出该第一更新单元具有比该第二更新单元更多量的有效数据、将该第二更新单元的有效数据移动到该第一更新单元、并且停止更新有效数据在之前已被移动到该第一更新单元的该第二更新单元。
在本公开的另一实施例中，提供一种动态随机存取存储器(dynamic randomaccess memory，DRAM)。该DRAM包括一第一更新单元、一第二更新单元、一第三更新单元、一控制元件。该第一更新单元具有一第一数量的有效数据。该第二更新单元具有一第二数量的有效数据。该第三更新单元具有一第三数量的有效数据。该控制元件经配置以基于该第一数量、该第二数量和该第三数量判断出该第一更新单元、该第二更新单元和该第三更新单元中的哪一个做为一目的地更新单元，其中另外两个更新单元的有效数据被移动至该目的地更新单元；经配置以基于该第一数量、该第二数量和该第三数量判断该另外两个更新单元中的一者的有效数据相较于该另外两个更新单元中的另一者具有被移动至该目的地更新单元的一较高优先权；经配置以基于该等判断对该第一更新单元、该第二更新单元和该第三更新单元执行一集中操作；经配置以继续更新该目的地更新单元；以及，经配置以停止更新未被识别为该目的地更新单元的该另外两个更新单元。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域技术人员可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤包含于本公开的权利要求内。

Claims (20)

1.一种动态随机存取存储器，包括：
一第一更新单元，具有一第一数量的有效数据；
一第二更新单元，具有一第二数量的有效数据，其中该第二数量的有效数据小于该第一数量的有效数据；以及
一控制元件，经配置以判断出该第一更新单元具有比该第二更新单元更多量的有效数据、将该第二更新单元的有效数据移动到该第一更新单元、并且停止更新其有效数据在之前已被移动到该第一更新单元的该第二更新单元。
2.如权利要求1所述的动态随机存取存储器，其中该控制元件经配置以继续更新该第一更新单元，其中该第一更新单元存储一被移动的有效数据，其中该第一更新单元，因应于该第二更新单元的有效数据移动到该第一更新单元，存储该被移动的有效数据。
3.如权利要求1所述的动态随机存取存储器，其中该控制元件经配置以，通过向该第一更新单元提供相同于该第二更新单元的有效数据，将该第二更新单元的有效数据移动到该第一更新单元。
4.如权利要求3所述的动态随机存取存储器，其中该控制元件经配置以，在更新该第二更新单元的期间，将该第二更新单元的有效数据移动到该第一更新单元中。
5.如权利要求1所述的动态随机存取存储器，其中该控制元件经配置以建立一更新关系，以及当该控制元件要存取一被移动的有效数据时，基于该更新关系存取该第一更新单元，
其中该第一更新单元，因应于该第二更新单元的有效数据移动到该第一更新单元，存储该被移动的有效数据，以及
其中该更新关系指的是一逻辑地址及关联于该被移动的有效数据的一更新实体地址之间的关系。
6.如权利要求5所述的动态随机存取存储器，其中当该控制元件建立该更新关系时，该控制元件移除一关系，该关系指的是该逻辑地址及关联于该第二更新单元的有效数据的一初始实体地址的关系。
7.如权利要求1所述的动态随机存取存储器，还包括：
一第三更新单元，具有一第三数量的有效数据，其中该第二数量的有效数据大于该第三数量的有效数据，
其中该控制元件还经配置以判断出该第一更新单元具有最大数量的有效数据，
其中当该控制元件判断出该第一更新单元的容量足以存储一全部的该第二更新单元的有效数据及该第三更新单元的有效数据时，该控制元件将该全部的该第二更新单元的有效数据及该第三更新单元的有效数据移至该第一更新单元、停止更新该第二更新单元和第三更新单元、并继续更新该第一更新单元。
8.如权利要求1所述的动态随机存取存储器，还包括：
一第三更新单元，具有一第三数量的有效数据，其中该第二数量的有效数据大于该第三数量的有效数据，
其中该控制元件还经配置以判断出该第一更新单元具有最大数量的有效数据，以及该第二更新单元具有次大数量的有效数据，
其中当该控制元件判断出该第一更新单元具有足够的容量来存储仅有一全部的该第三更新单元的有效数据时，该控制元件将该全部的该第三更新单元的有效数据移动到该第一更新单元、停止更新该第三更新单元、以及继续更新该第一更新单元和该第二更新单元。
9.如权利要求1所述的动态随机存取存储器，还包括：
一第三更新单元，具有一第三数量的有效数据，其中该第三数量的有效数据小于该第二数量的有效数据，
其中，该控制元件还经配置以判断出该第一更新单元具有最大数量的有效数据，以及该第二更新单元具有次大数量的有效数据，
其中当该控制元件判断该第一更新单元的容量不足以存储仅一全部的该第三更新单元的有效数据时，该控制元件将该全部的该第三更新单元的有效数据的一部分移入该第一更新单元、将该全部的该第三更新单元的有效数据的一剩余部分移入该第二更新单元、停止更新该第三更新单元、继续更新该第一更新单元和该第二更新单元。
10.一种动态随机存取存储器，包括：
一第一更新单元，具有一第一数量的有效数据；
一第二更新单元，具有一第二数量的有效数据；
一第三更新单元，具有一第三数量的有效数据；以及
一控制元件，经配置以基于该第一数量、该第二数量和该第三数量判断出该第一更新单元、该第二更新单元和该第三更新单元中的哪一个做为一目的地更新单元，其中另外两个更新单元的有效数据被移动至该目的地更新单元；经配置以基于该第一数量、该第二数量和该第三数量判断该另外两个更新单元中的一者的有效数据相较于该另外两个更新单元中的另一者具有被移动至该目的地更新单元的一较高优先权；经配置以基于所述判断对该第一更新单元、该第二更新单元和该第三更新单元执行一集中操作；经配置以继续更新该目的地更新单元；以及，经配置以停止更新未被识别为该目的地更新单元的该另外两个更新单元。
11.如权利要求10所述的动态随机存取存储器，其中当该第一数量的有效数据大于该第二数量的有效数据与该第三数量的有效数据时，该控制元件判断该第一更新单元为该目的地更新单元。
12.如权利要求11所述的动态随机存取存储器，其中当该第二数量的有效数据大于该第三数量的有效数据时，该控制元件判断该第三更新单元的有效数据的优先权高于该第二更新单元的有效数据。
13.一种动态随机存取存储器的操作方法，包括：
判断出一第一更新单元具有比一第二更新单元更多的有效数据量；
将该第二更新单元的有效数据移动到该第一更新单元；以及
停止更新其有效数据被移动到该第一更新单元的该第二更新单元。
14.如权利要求13所述的操作方法，还包括：
更新该第一更新单元，该第一更新单元存储一被移动的有效数据，其中该第一更新单元，因应于该第二更新单元的有效数据移动到该第一更新单元，存储该被移动的有效数据。
15.如权利要求13所述的操作方法，其中将该第二更新单元的有效数据移动到该第一更新单元的该操作包括：
通过向该第一更新单元提供相同于该第二更新单元的有效数据，将该第二更新单元的有效数据移动到该第一更新单元。
16.如权利要求15所述的操作方法，其中将该第二更新单元的有效数据移动到该第一更新单元的该操作包括：
在更新该第二更新单元的期间，将该第二更新单元的有效数据移动到该第一更新单元中。
17.如权利要求13所述的操作方法，还包括：
建立一更新关系；以及
当要存取一被移动的有效数据时，基于该更新关系存取该第一更新单元，
其中该第一更新单元，因应于该第二更新单元的有效数据移动到该第一更新单元，存储该被移动的有效数据，以及
其中该更新关系指的是一逻辑地址及关联于该被移动的有效数据的一更新实体地址之间的关系。
18.如权利要求13所述的操作方法，还包括：
判断出该第一更新单元具有最大数量的有效数据；
当判断出该第一更新单元的容量足以存储一全部的该第二更新单元的有效数据及一第三更新单元的有效数据时，将该全部的该第二更新单元的有效数据及该第三更新单元的有效数据移至该第一更新单元；
当判断出该第一更新单元的容量足以存储该全部的该第二更新单元的有效数据及该第三更新单元的有效数据时，停止更新该第二更新单元和第三更新单元；以及
当判断出该第一更新单元的容量足以存储该全部的该第二更新单元的有效数据及该第三更新单元的有效数据时，继续更新该第一更新单元。
19.如权利要求13所述的操作方法，还包括：
判断出该第一更新单元具有最大数量的有效数据；
判断出该第二更新单元具有次大数量的有效数据；
当判断出该第一更新单元具有足够的容量来存储仅有一全部的一第三更新单元的有效数据时，将该全部的该第三更新单元的有效数据移动到该第一更新单元；
当判断出该第一更新单元具有足够的容量来存储仅有该全部的该第三更新单元的有效数据时，停止更新该第三更新单元；以及
当判断出该第一更新单元具有足够的容量来存储仅有该全部的该第三更新单元的有效数据时，继续更新该第一更新单元和该第二更新单元。
20.如权利要求13所述的操作方法，还包括：
判断出该第一更新单元具有最大数量的有效数据；
判断出该第二更新单元具有次大数量的有效数据；
当判断该第一更新单元的容量不足以存储仅一全部的一第三更新单元的有效数据时，将全部有效数据的一部分移入该第一更新单元；
当判断该第一更新单元的容量不足以存储该全部的该第三更新单元的有效数据时，将该全部有效数据的一剩余部分移入该第二更新单元；以及
当判断该第一更新单元的容量不足以存储该全部的该第三更新单元的有效数据时，继续更新该第一更新单元和该第二更新单元。
CN201810195323.9A 2017-08-23 2018-03-09 动态随机存取存储器及其操作方法 Pending CN109427383A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/684,524 US20190066765A1 (en) 2017-08-23 2017-08-23 Dram and method for operating the same
US15/684,524 2017-08-23

Publications (1)

Publication Number Publication Date
CN109427383A true CN109427383A (zh) 2019-03-05

Family

ID=65435491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810195323.9A Pending CN109427383A (zh) 2017-08-23 2018-03-09 动态随机存取存储器及其操作方法

Country Status (3)

Country Link
US (1) US20190066765A1 (zh)
CN (1) CN109427383A (zh)
TW (1) TW201913393A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6199146B1 (en) * 1998-03-12 2001-03-06 International Business Machines Corporation Storage management system and method for increasing capacity utilization of nonvolatile storage devices using partially filled substitute storage devices for continuing write operations
CN1519859A (zh) * 2000-08-09 2004-08-11 富士通株式会社 半导体存储器件及其控制方法
CN1710519A (zh) * 2004-06-18 2005-12-21 乐金电子(中国)研究开发中心有限公司 通过数据备份节省sdram的自刷新消耗电量的方法
US20090077307A1 (en) * 2007-09-18 2009-03-19 Nikos Kaburlasos DRAM selective self refresh
US20150234738A1 (en) * 2014-02-19 2015-08-20 Rambus Inc. Memory System With Activate-Leveling Method
US20170199813A1 (en) * 2016-01-12 2017-07-13 Realtek Semiconductor Corporation Weighting-type data relocation control device and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593866B2 (en) * 2011-11-11 2013-11-26 Sandisk Technologies Inc. Systems and methods for operating multi-bank nonvolatile memory
US20140310552A1 (en) * 2013-04-15 2014-10-16 Advanced Micro Devices, Inc. Reduced-power sleep state s3
US9880760B2 (en) * 2014-10-30 2018-01-30 Sandisk Technologies Llc Managing data stored in a nonvolatile storage device
US10606501B2 (en) * 2015-12-04 2020-03-31 International Business Machines Corporation Management of paging in compressed storage
US10168923B2 (en) * 2016-04-26 2019-01-01 International Business Machines Corporation Coherency management for volatile and non-volatile memory in a through-silicon via (TSV) module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6199146B1 (en) * 1998-03-12 2001-03-06 International Business Machines Corporation Storage management system and method for increasing capacity utilization of nonvolatile storage devices using partially filled substitute storage devices for continuing write operations
CN1519859A (zh) * 2000-08-09 2004-08-11 富士通株式会社 半导体存储器件及其控制方法
CN1710519A (zh) * 2004-06-18 2005-12-21 乐金电子(中国)研究开发中心有限公司 通过数据备份节省sdram的自刷新消耗电量的方法
US20090077307A1 (en) * 2007-09-18 2009-03-19 Nikos Kaburlasos DRAM selective self refresh
US20150234738A1 (en) * 2014-02-19 2015-08-20 Rambus Inc. Memory System With Activate-Leveling Method
US20170199813A1 (en) * 2016-01-12 2017-07-13 Realtek Semiconductor Corporation Weighting-type data relocation control device and method

Also Published As

Publication number Publication date
US20190066765A1 (en) 2019-02-28
TW201913393A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
US8711647B2 (en) DRAM refresh method and system
US9690505B2 (en) Refresh row address
CN106462500A (zh) 用于执行损耗均衡操作的设备及方法
CN106128498A (zh) 半导体存储器件
CN108701081A (zh) 用于同时存取非易失性存储器的多个分区的设备和方法
CN104919438B (zh) 存储器装置中的自动后台操作的主机控制的启用
CN104317739A (zh) 一种混合内存页面调度方法及装置
CN110059033A (zh) 数据中心中的共享存储器控制器
CN102347075A (zh) 半导体器件
CN108932959A (zh) 针对被干扰行执行照顾操作的存储器装置及其操作方法
CN104599700A (zh) 高密度存储器结构
CN109872742A (zh) 动态随机存取存储器
CN109215718A (zh) 能够支持多次读操作的存储装置
CN109960465A (zh) 混合存储器系统及其操作方法
CN109427383A (zh) 动态随机存取存储器及其操作方法
KR102501651B1 (ko) 리프레쉬 제어 장치
CN105931667A (zh) 一种闪存的编程方法
CN110046111A (zh) 融合式存储器件及其方法
KR20090126976A (ko) 자동 리프레쉬 제어회로
US20170017410A1 (en) Memory controller
CN109767796A (zh) 动态随机存取存储器及其操作方法
DE102013012234B4 (de) Speichervorrichtung und Verfahren zum Versetzen einer Speicherzelle in einen Zustand mit einer reduzierten Leckstromaufnahme
TWI722278B (zh) 動態隨機存取記憶體及其操作方法
CN102332287B (zh) 存储器电路及应用所述存储器电路进行数据读取的方法
CN109427385A (zh) 动态随机存取存储器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190305

WD01 Invention patent application deemed withdrawn after publication