CN109426743A - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN109426743A
CN109426743A CN201810301896.5A CN201810301896A CN109426743A CN 109426743 A CN109426743 A CN 109426743A CN 201810301896 A CN201810301896 A CN 201810301896A CN 109426743 A CN109426743 A CN 109426743A
Authority
CN
China
Prior art keywords
memory
storage device
memory controller
order
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810301896.5A
Other languages
English (en)
Other versions
CN109426743B (zh
Inventor
金真洙
辛崇善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109426743A publication Critical patent/CN109426743A/zh
Application granted granted Critical
Publication of CN109426743B publication Critical patent/CN109426743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C17/00—Compasses; Devices for ascertaining true or magnetic north for navigation or surveying purposes
    • G01C17/02—Magnetic compasses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01V—GEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
    • G01V7/00—Measuring gravitational fields or waves; Gravimetric prospecting or detecting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/45—Structures or tools for the administration of authentication
    • G06F21/46—Structures or tools for the administration of authentication by designing passwords or checking the strength of passwords
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0346—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of the device orientation or free movement in a 3D space, e.g. 3D mice, 6-DOF [six degrees of freedom] pointers using gyroscopes, accelerometers or tilt-sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Software Systems (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明可提供一种存储装置及其操作方法。用于在物理移动中保护存储装置的存储装置可包括：非易失性存储器装置；传感器单元，被配置成收集与存储装置的物理移动有关的信息；以及存储器控制器，被配置成基于从传感器单元获取的传感器值来执行装置锁定操作，装置锁定操作保护非易失性存储器装置中的数据。

Description

存储装置及其操作方法
相关申请的交叉引用
本申请要求于2017年8月22日提交的申请号为10-2017-0106134的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开的各个实施例总体涉及一种电子装置，且更特别地，涉及一种存储装置及该存储装置的操作方法。
背景技术
存储装置是在诸如计算机、智能电话或智能平板的主机装置的控制下，用于存储数据的装置。存储装置的示例包括用于将数据存储在磁盘中的装置，如硬盘驱动器(HDD)的情况，以及用于将数据存储在半导体存储器中，特别是存储在非易失性存储器中的装置，如固态驱动器(SSD)或存储卡的情况。
非易失性存储器的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
发明内容
本公开的各个实施例涉及一种存储装置及该存储装置的操作方法，其可保护存储装置免受物理移动所造成的损害。
本公开的实施例提供一种存储装置，其包括：非易失性存储器装置；传感器单元，被配置成收集与存储装置的物理移动有关的信息；以及存储器控制器，被配置成基于从传感器单元获取的传感器值来执行装置锁定操作，装置锁定操作保护非易失性存储器装置中的数据。
本公开的另一实施例提供了一种用于控制存储器装置的存储器控制器。存储器控制器可包括：装置锁定检测单元，其被配置成当从外部传感器单元获取的、与存储装置的物理移动有关的传感器值超过阈值时，输出检测信号；装置锁定模式设置单元，其被配置成当装置锁定模式处于启用状态并且检测信号被输入时，锁定存储装置并输出表示存储装置处于锁定状态的启用信号，装置锁定模式表示存储器装置中保护数据的装置锁定操作是否被激活；以及装置锁定处理单元，其被配置成响应于启用信号，将中止信号输出至外部主机而不执行从外部主机提供的命令。
从下面结合附图的详细描述，本发明的这些和其它特征与优点对于本发明所属领域技术人员将变得显而易见。
附图说明
图1是示出根据本公开的实施例的存储装置的示图。
图2是示出在图1所示的存储装置中采用的装置锁定控制单元的示例性配置的框图。
图3是示出根据本公开的实施例的存储器控制器的操作的流程图。
图4是示出根据本公开的实施例的存储器控制器的操作的流程图。
图5是示出根据本公开的实施例的存储器控制器的操作的流程图。
图6是示出图1所示的存储装置中采用的存储器装置的示例性结构的示图。
图7是示出图6所示的存储器单元阵列的示例性实施例的示图。
图8是示出图7所示的存储块BLK1至BLKz中的任何一个存储块BLKa的示例性配置的电路图。
图9是示出图7所示的存储块BLK1至BLKz中的任何一个存储块BLKb的示例性配置的电路图。
图10是示出图6所示的存储器单元阵列的实施例的电路图。
图11是示出图1所示的存储器控制器的实施例的示图。
图12是示出应用了根据本公开的实施例的存储装置的存储卡系统的框图。
图13是示出应用了根据本公开的实施例的存储装置的固态驱动器(SSD)系统的框图。
图14是示出根据本公开的实施例的采用存储装置的用户系统的框图。
具体实施方式
现在将参照附图在下文中更全面地描述示例性实施例；然而，其可以不同的形式来实施，并且不应被解释为限于在本文中阐述的实施例。相反地，提供这些实施例以便使本公开将是彻底且完整的，并且将示例性实施例的范围完全地传达给本领域的技术人员。
在附图中，为了说明清楚，可以夸大尺寸。将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
在下文中，将参照附图描述实施例。在本文中，参考作为实施例(和中间结构)的示意图的横截面图来描述实施例。这样，将预期到由于例如制造技术和/或容差而导致的图示形状的变化。因此，实施例不应被解释为限于在本文中所示的区域的特定形状，而是可包括例如由制造引起的形状偏差。在附图中，为清楚起见，可以夸大层和区域的长度和大小。附图中相同的附图标记表示相同的元件。
诸如“第一”和“第二”的术语可用于描述各个部件，但其不应限制各个部件。这些术语仅用于区分部件与其它部件的目的。例如，在不脱离本公开的实质和范围的情况下，第一部件可被称为第二部件，并且第二部件可被称为第一部件等。此外，“和/或”可包括所提及的部件中的任何一个或其组合。
此外，只要在语句中没有特别提及，则单数形式可包括复数形式。此外，在说明书中使用的术语“包括/包含”或“包括有/包含有”表示存在或添加一个或多个部件、步骤、操作和元件。
此外，除非另有定义，否则本说明书中使用的包括技术术语和科学术语的所有术语具有与相关领域的技术人员通常理解的含义相同的含义。在通用字典中定义的术语应被解释为具有与在相关技术的背景下解释的含义相同的含义，并且除非在本说明书中另有明确定义，否则其不应被解释为具有理想化或过于正式的含义。
还应注意的是，在本说明书中，“连接/联接”不仅指一个部件直接地联接另一部件，而且还指通过中间部件间接地联接另一部件。另一方面，“直接连接/直接联接”指一个部件直接地联接另一部件而没有中间部件。
图1是示出根据本公开的实施例的存储装置50的示图。
参照图1，存储装置50可包括存储器装置100、存储器控制器200和传感器单元220。
存储器装置100可存储用于主机300的数据，主机300可操作地联接到存储器装置。存储器装置100在存储器控制器200的控制下操作。存储器装置100可包括存储器单元阵列，存储器单元阵列包括数据存储在其中的多个存储器单元。存储器装置100的示例性实施例可包括：双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、竖直NAND闪速存储器、NOR闪速存储器装置、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移扭矩随机存取存储器(STT-RAM)。在实施例中，存储器装置100可被实施为三维(3D)结构。本公开不仅可应用于其中电荷存储层被实施为导电浮栅(FG)的闪速存储器，而且还可应用于其中电荷存储层被实施为绝缘层的电荷撷取闪速(CTF)存储器。
存储器装置100可从存储器控制器200接收命令和地址，并且访问响应于地址而在存储器单元阵列中选择的存储器区域。也就是说，存储器装置100可对响应于地址而被选择的存储器区域执行对应于命令的操作。例如，存储器装置100可执行编程操作、读取操作或擦除操作。在编程操作期间，存储器装置100可将数据编程在响应于地址而选择的存储器区域中。在读取操作期间，存储器装置100可从响应于该地址而选择的存储器区域读取数据。在擦除操作期间，存储器装置100可擦除响应于地址而选择的存储器区域中存储的数据。
存储器控制器200可控制存储器装置100的全部操作。存储器控制器200可响应于从主机300接收到的请求来控制存储器装置100的操作，或者不考虑从主机300接收到的请求而控制存储器装置100的操作。
例如，存储器控制器200可响应于从主机300接收到的请求来控制存储器装置100，从而执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可向存储器装置100提供编程命令、地址和数据。在读取操作期间，存储器控制器200可向存储器装置100提供读取命令和地址。在擦除操作期间，存储器控制器200可向存储器装置100提供擦除命令和地址。
在实施例中，存储器控制器200可在没有从主机接收请求的情况下自主地生成编程命令、地址和数据，并且将它们传输到存储器装置100。例如，存储器控制器200可将命令、地址及数据提供至存储器装置100以执行后台操作，诸如损耗均衡操作或垃圾收集操作。
存储器控制器200可运行用于控制存储器装置100的固件(FW)。例如，存储器装置100可以是闪速存储器装置，并且存储器控制器200可操作诸如闪存转换层(FTL)的固件来控制主机300与闪速存储器装置100之间的通信。例如，诸如FTL的固件的功能中的一个可以是使存储器控制器200能够将从主机300接收到的请求中包括的逻辑地址转换成物理地址，即待提供至存储器装置100的地址ADD，并且该物理地址对应于存储器装置100的存储器区域。
根据本公开的实施例的存储器控制器200可包括装置锁定控制单元210。
装置锁定控制单元210基于存储装置50的移动来控制存储装置50的操作，以防止由于移动所造成的数据损坏和/或丢失。
在操作中，装置锁定控制单元210可保护存储在存储装置50中的数据或存储装置50中包括的存储器装置100中的数据，并且确保存储装置50的操作稳定性。装置锁定控制单元210结合传感器单元220可以执行装置锁定操作，装置锁定操作可包括收集与存储装置50的物理移动有关的信息，并且当检测到存储装置50的物理移动超过可接受移动阈值时，阻止或中断对从主机300接收到的请求或命令的执行。
装置锁定操作可根据装置锁定模式是否被启用而被激活或去激活。也就是说，当启用装置锁定模式时，装置锁定操作可被激活，并且当停用装置锁定模式时，装置锁定操作不可被激活。
装置锁定模式的启用或停用可根据主机的控制而改变。
例如，主机300可向存储器控制器200的装置锁定控制单元210提供指示启用装置锁定模式的命令。在实施例中，可使用设置特征命令来提供用于指示启用装置锁定模式的命令。设置特征命令可以是用于改变存储有装置锁定模式信息的寄存器的值的命令。寄存器可被包括在存储器控制器200中。当从主机300输入用于指示启用装置锁定模式的设置特征命令时，装置锁定模式可被改变成启用状态。
在实施例中，设置特征命令，其包括用于存储器控制器200以启用装置锁定模式的指令，可由主机300提供至存储器控制器200。用于启用装置锁定模式的设置特征命令中可包括密码。装置锁定控制单元210可存储从主机300提供的密码。
主机300可向存储器控制器200的装置锁定控制单元210提供指示禁用装置锁定模式的命令。用于指示禁用装置锁定模式的命令可以是设置特征命令。当从主机300输入用于指示禁用装置锁定模式的设置特征命令时，装置锁定模式可被改变成禁用模式。
存储器控制器200可根据从主机300接收到的命令，在启用装置锁定模式或禁用装置锁定模式下操作存储装置50。
例如，在装置锁定模式被启用的情况下，当检测到存储装置50的物理移动超过可接受移动阈值时，装置锁定控制单元210可锁定存储装置50，使得从主机300接收的任何请求或命令的执行被中断或忽略。相反的，在装置锁定模式被禁用的情况下，即使当检测到存储装置50的物理移动超过可接受移动阈值时，装置锁定控制单元210也不锁定存储装置50。
当存储装置50被锁定时，存储器控制器200可将中止(abort)信号输出至主机300，而不执行从主机300提供的任何请求或命令。
可响应于从主机300提供的、用于指示解锁被锁定的存储装置50的命令来解锁被锁定的存储装置50。此处，主机300可将用于指示解锁存储装置50的命令和用于解锁存储装置50的密码同时地或顺序地提供至存储器控制器200。
例如，当从主机提供的密码与装置锁定模式被启用时存储的密码匹配时，装置锁定控制单元210可解锁锁定的存储装置50。
稍后将参照图2详细描述装置锁定控制单元210的详细操作。
传感器单元220可收集与存储装置50的物理移动有关的信息。虽然传感器单元220被示出为位于图1中的存储器控制器200的外部，但在其它实施例中，传感器单元220可被包括在存储器控制器200中。
传感器单元220可包括用于收集与存储装置50的物理移动有关的信息的一个或多个传感器。该信息可被存储器控制器用于检测存储装置50的物理移动，并且用于确定检测到的移动是否超过可接受移动阈值。可选地，传感器单元可直接检测存储装置50的物理移动，将存储装置50的物理移动与可接受移动阈值进行比较，并且当检测到的移动超过可接受移动阈值时将锁定信号提供至移动锁定控制单元。在实施例中，包括在传感器单元220中的一个或多个传感器可包括加速度传感器、重力传感器、地磁传感器或陀螺仪传感器。
传感器单元220可向存储器控制器200提供从包括在传感器单元220中的一个或多个传感器收集的、与物理移动有关的传感器值。在各个实施例中，由传感器单元220测量的传感器值可通过存储器控制器200的通用输入/输出(GPIO)端口而被输入到存储器控制器200。
主机300可使用诸如以下的各种通信方法中的至少一种来与存储装置50通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)以及低负载DIMM(LRDIMM)通信方法。
图2是示出图1的装置锁定控制单元210的示例性配置及其示例性操作的框图。
参照图2，装置锁定控制单元210可包括装置锁定检测单元211、装置锁定模式设置单元212、装置锁定信息存储单元213和装置锁定处理单元214。
装置锁定检测单元211可从传感器单元220接收传感器值。传感器单元220可不考虑装置锁定控制单元210的控制而将传感器值输出至装置锁定控制单元210，并且装置锁定检测单元211可在装置锁定控制单元210的控制下周期地或随机地获取传感器值。
装置锁定检测单元211可将每一个传感器值与预设可接受的移动阈值TH进行比较，并且当传感器值超过预设可接受移动阈值TH时，装置锁定检测单元211可将检测信号DET输出至装置锁定模式设置单元212。
装置锁定模式设置单元212可控制装置锁定操作的启用或禁用。详细地，装置锁定模式设置单元212可从主机300接收用于指示启用装置锁定模式的命令或用于指示禁用装置锁定模式的命令。在实施例中，用于指示启用装置锁定模式的命令或用于指示禁用装置锁定模式的命令可以是设置特征命令。
当接收到用于指示启用装置锁定模式的设置特征命令时，装置锁定模式设置单元212可改变存储有装置锁定模式信息的寄存器的值以指示装置锁定模式的启用状态。可选地，当接收到用于指示禁用装置锁定模式的设置特征命令时，装置锁定模式设置单元212可改变存储有装置锁定模式信息的寄存器的值以指示装置锁定模式的禁用状态。
在从主机300接收到用于指示启用装置锁定模式的设置特征命令之后，装置锁定模式设置单元212可另外地接收用于解锁被锁定的存储装置50的密码。在各个实施例中，该密码和包括在用于指示启用装置锁定模式的设置特征命令中的密码可以被提供至装置锁定模式设置单元212。
装置锁定模式设置单元212可将接收到的密码存储在装置锁定信息存储单元213中。
响应于从主机300提供的设置特征命令，即用于指示启用装置锁定模式的设置特征命令或用于指示禁用装置锁定模式的设置特征命令，装置锁定模式设置单元212可改变存储有装置锁定模式信息的寄存器的值以指示装置锁定模式的启用状态或禁用状态。在响应于从主机300提供的设置特征命令，即用于指示启用装置锁定模式的设置特征命令或用于指示禁用装置锁定模式的设置特征命令，装置锁定模式已被成功启用或禁用的情况下，装置锁定模式设置单元212可将设置成功信号输出至主机300，而在装置锁定模式的设置已经失败的情况下，可将设置失败信号输出至主机300。
在实施例中，当装置锁定模式启用时，如果从装置锁定检测单元211提供了检测信号DET，则装置锁定模式设置单元212可锁定存储装置50。当装置锁定模式被禁用时，即使接收到检测信号DET，装置锁定模式设置单元212也不能锁定存储装置50。
当装置锁定模式处于启用状态并且检测信号DET从装置锁定检测单元211被输入时，装置锁定模式设置单元212锁定存储装置50并将与存储装置50的锁定状态有关的信息(例如，密码)存储在装置锁定信息存储单元213中。
当存储装置50被锁定时，装置锁定模式设置单元212可将指示存储装置50的锁定状态的启用信号ENABLE提供至装置锁定处理单元214。
在实施例中，装置锁定模式设置单元212可从主机300接收用于指示解锁被锁定的存储装置50的命令。此处，可同时或顺序地接收到用于指示解锁被锁定的存储装置50的命令和密码。用于指示解锁被锁定的存储装置50的命令可以是设置特征命令。
当从主机300接收到用于指示解锁存储装置50的命令时，装置锁定模式设置单元212可将与来自主机300的命令被同时地或顺序地接收的密码与存储在装置锁定信息存储单元213中的密码进行比较。基于与来自主机300的命令被同时地或顺序地接收的密码与存储在装置锁定信息存储单元213中的密码之间的比较结果，装置锁定模式设置单元212可解锁锁定的存储装置50。当锁定的存储装置50变成被解锁时，装置锁定模式设置单元212可将与存储装置50的解锁状态有关的信息存储在装置锁定信息存储单元213中。当锁定的存储装置50变成被解锁时，装置锁定模式设置单元212可将表示存储装置50的解锁状态的禁用信号DISABLE提供至装置锁定处理单元214。
装置锁定信息存储单元213可存储与存储装置50的锁定状态或解锁状态有关的信息。装置锁定信息存储单元213可存储与用于指示启用装置锁定模式的命令被同时地或顺序地接收的密码。在实施例中，装置锁定信息存储单元213可以是非易失性存储器。可选地，装置锁定信息存储单元213可表示存储器装置100中的、用于存储与存储装置50的锁定状态或解锁状态有关的信息的特定区域。
装置锁定处理单元214可接收表示存储装置50处于锁定状态的启用信号ENABLE或表示存储装置50处于解锁状态的禁用信号DISABLE。当在装置锁定模式处于启用状态ENABLE的同时，从主机300接收到用于访问存储器装置100的命令COMMAND时，装置锁定处理单元214将中止信号输出至主机300而不执行接收到的命令。当在装置锁定模式处于禁用状态DISABLE的同时，从主机300接收到用于访问存储器装置的命令COMMAND时，装置锁定处理单元214执行接收到的命令。
在实施例中，当表示存储装置50处于锁定状态的启用信号被输入时，装置锁定处理单元214可执行与先前从主机300提供的命令相对应的操作，或者执行将被缓冲在存储器控制器中包括的写入高速缓冲器中的数据存储在存储器装置100中的刷新操作。然而，即使在这种情况下，在表示存储装置50处于锁定状态的启用信号ENABLE已被输入之后，装置锁定处理单元214可不执行从主机300输入的、与访问存储器装置100有关的命令。
在各个实施例中，与访问存储器装置100有关的命令COMMAND可以是写入命令或读取命令。
图3是示出根据本公开的实施例的存储器控制器200的示例性操作的流程图。图3示出了将装置锁定模式设置成启用状态的存储器控制器200的操作。
参照图3，在步骤S301中，存储器控制器200可确定装置锁定模式是否处于启用状态。当装置锁定模式处于启用状态时，存储器控制器200终止将装置锁定模式设置成启用状态的操作，而当装置锁定模式处于禁用状态时，存储器控制器继续进行至步骤S302。
在步骤S302中，存储器控制器200可从主机300接收启用装置锁定模式的请求。详细地，存储器控制器200可接收用于指示启用装置锁定模式的命令。在实施例中，用于指示启用装置锁定模式的命令可以是设置特征命令。在各个实施例中，存储器控制器200可同时地或顺序地接收密码和用于指示启用装置锁定模式的命令。
在步骤S303中，存储器控制器200可存储密码，并且可改变存储有装置锁定模式信息的寄存器的值，以指示装置锁定模式的启用状态。
在步骤S304中，存储器控制器200可确定装置锁定模式是否已被成功启用。如果确定装置锁定模式已被成功启用，则存储器控制器200可继续进行至步骤S305，否则存储器控制器200可继续进行至步骤S306。
在步骤S305中，存储器控制器200可将启用成功信号输出至主机300。
在步骤S306中，存储器控制器200可将启用失败信号输出至主机300。
图4是示出根据本公开的实施例的存储器控制器200的操作的流程图。图4示出了将装置锁定模式设置成禁用状态的存储器控制器200的操作。
参照图4，在步骤S401中，存储器控制器200可确定装置锁定模式是否处于启用状态。当装置锁定模式处于启用状态时，存储器控制器200可继续进行至步骤S402，而当装置锁定模式处于禁用状态时，存储器控制器200可终止将装置锁定模式设置成禁用状态的操作。
在步骤S402中，存储器控制器200可从主机300接收禁用装置锁定模式的请求。详细地，存储器控制器200可接收用于指示禁用装置锁定模式的命令。在实施例中，用于指示禁用装置锁定模式的命令可以是设置特征命令。
在步骤S403中，存储器控制器200可存储密码，并且可改变存储有装置锁定模式信息的寄存器的值，以指示装置锁定模式的禁用状态。
在步骤S404中，存储器控制器200可确定装置锁定模式是否已被成功禁用。如果确定装置锁定模式已被成功禁用，则存储器控制器200可继续进行至步骤S405，否则存储器控制器200可继续进行至步骤S406。
在步骤S405中，存储器控制器200可将禁用成功信号输出至主机300。
在步骤S406中，存储器控制器200可将禁用失败信号输出至主机300。
图5是示出根据本公开的实施例的存储器控制器200的操作的流程图。图5示出了当装置锁定模式处于启用状态时，锁定或解锁存储装置50的存储器控制器200的操作。
参照图5，在步骤S501中，存储器控制器200可确定装置锁定模式是否处于启用状态。当装置锁定模式处于启用状态时，存储器控制器200可继续进行至步骤S502。
在步骤S502中，存储器控制器200可从传感器单元220获取传感器值。传感器值可表示检测到的、存储装置50的物理移动。详细地，传感器单元220可收集与存储装置50的物理移动有关的信息。在实施例中，传感器单元220可包括用于收集与存储装置50的物理移动有关的信息的一个或多个传感器。包括在传感器单元220中的一个或多个传感器可包括加速度传感器、重力传感器、地磁传感器或陀螺仪传感器。在各个实施例中，存储器控制器200可通过通用输入/输出(GPIO)端口获取由传感器单元220测量的传感器值。
在步骤S503中，存储器控制器200可将每一个传感器值与预设的可接受移动阈值TH进行比较，并且可确定传感器值是否超过预设可接受移动阈值TH。如果传感器值超过可接受移动阈值TH，则存储器控制器200可继续进行至步骤S504，而如果传感器值未超过可接受移动阈值TH，则存储器控制器200可以预设时间间隔返回至步骤S502，然后可获取传感器值。
在步骤S504中，存储器控制器200可锁定存储装置50。详细地，存储器控制器200可锁定存储装置50，并且可存储与存储装置50的锁定状态有关的信息作为装置锁定信息。在实施例中，存储器控制器200可将指示存储装置50的锁定状态的装置锁定信息或者存储在包括在存储器控制器200中的非易失性存储器中，或者存储在由存储器控制器200控制的、存储器装置100的存储器区域中。
在步骤S505中，存储器控制器200可执行与先前从主机300提供的命令相对应的操作。在实施例中，存储器控制器200可执行将被缓冲在存储器控制器200中包括的写入高速缓冲器中的数据存储在存储器装置100中的刷新操作。在各个实施例中，可省略步骤S505。
在步骤S506中，存储器控制器200可从主机300接收命令。
在步骤S507中，存储器控制器200可确定接收到的命令是否是指示解锁被锁定的存储装置50的命令。当从主机300提供的命令不是指示解锁被锁定的存储装置50的命令时，接收到的命令可以是与访问存储器装置100有关的命令。在实施例中，与访问存储器装置100有关的命令可以是或对应于写入命令或读取命令。当接收到的命令指示被解锁锁定的存储装置50时，存储器控制器200可继续进行至步骤S509，而当接收到的命令未指示解锁被锁定的存储装置50时，存储器控制器200可继续进行至步骤S508。
在步骤S508中，存储器控制器200中止接收到的命令的执行，而不执行该命令。此处，存储器控制器200将中止信号输出至主机300。
在步骤S509中，存储器控制器200可确定在步骤S507中、与指示解锁被锁定的存储装置50的命令被同时地或顺序地接收的密码是否与先前存储的密码相匹配。如果确定接收到的密码与先前存储的密码相匹配，则存储器控制器200可继续进行至步骤S510，而如果确定接收到的密码与先前存储的密码不匹配，则存储器控制器200可返回至步骤S506。
在步骤S510中，存储器控制器200可解锁被锁定的存储装置50。在这种情况下，与存储装置50的解锁状态有关的信息可作为装置锁定信息被存储。
图6是示出图1的存储器装置100的示例性结构的示图。
参照图6，存储器装置100可包括存储器单元阵列110、外围电路120和控制逻辑130。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL联接到地址解码器121。存储块BLK1至BLKz通过位线BL1至BLm联接到读取和写入电路123。存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施例中，多个存储器单元为非易失性存储器单元。在多个存储器单元中，联接到相同字线的存储器单元可被称为单个页面。也就是说，存储器单元阵列110可包括多个页面。在实施例中，包括在存储器单元阵列110中的多个存储块BLK1至BLKz中的每一个还可包括多个虚拟单元。一个或多个虚拟单元可串联联接在漏极选择晶体管与存储器单元之间以及源极选择晶体管与存储器单元之间。
存储器装置100的存储器单元可各自被实施为能够存储单个数据位的单层单元(SLC)，以及能够存储两个或多个数据位的多层单元(MLC)，诸如能够存储三个数据位的三层单元(TLC)或能够存储四个数据位的四层单元(QLC)。
外围电路120可包括地址解码器121、电压发生器122、读取和写入电路123以及数据输入/输出电路124。
外围电路120可驱动存储器单元阵列110。例如，外围电路120可驱动存储器单元阵列110，使得编程操作、读取操作和擦除操作被执行。
地址解码器121通过行线RL联接到存储器单元阵列110。行线RL可包括漏极选择线、字线、源极选择线和共源线。在实施例中，字线可包括正常字线和虚拟字线。在实施例中，行线RL可进一步包括管道选择线。
地址解码器121被配置成在控制逻辑130的控制下操作。地址解码器121从控制逻辑130接收地址ADDR。
地址解码器121可被配置成对接收到的地址ADDR的块地址进行解码。地址解码器121可响应于解码的块地址从存储块BLK1至BLKz中选择至少一个存储块。地址解码器121可被配置成对接收到的地址ADDR的行地址进行解码。地址解码器121可响应于解码的行地址，通过将从电压发生器122提供的电压施加到至少一个字线WL来选择所选择的存储块的至少一个字线。
在编程操作期间，地址解码器121可将编程电压施加到所选择的字线并且将电平低于编程电压的通过电压施加到未选择的字线。在编程验证操作期间，地址解码器121可将验证电压施加到所选择的字线并且将高于验证电压的验证通过电压施加到未被选择的字线。
在读取操作期间，地址解码器121可将读取电压施加到所选择的字线并将高于读取电压的读取通过电压施加到未被选择的字线。
在实施例中，可以基于存储块执行存储器装置100的擦除操作。在擦除操作期间，输入到存储器装置100的地址ADDR可包括块地址。地址解码器121可对块地址进行解码，并响应于被解码的块地址来选择单个存储块。在擦除操作期间，地址解码器121可将接地电压施加到与所选择的存储块联接的字线。
在实施例中，地址解码器121可被配置成对接收到的地址ADDR的列地址进行解码。被解码的列地址DCA可被传输到读取和写入电路123。在示例性实施例中，地址解码器121可包括诸如行解码器、列解码器和地址缓冲器的部件。
电压发生器122被配置成使用被提供至存储器装置100的外部供给电压来生成多个电压。电压发生器122在控制逻辑130的控制下操作。
在实施例中，电压发生器122可通过调节外部供给电压来生成内部供给电压。由电压发生器122生成的内部供给电压用作存储器装置100的操作电压。
在实施例中，电压发生器122可使用外部供给电压或内部供给电压来生成多个电压。电压发生器122可被配置成生成存储器装置100所需的各种电压。例如，电压发生器122可生成多个擦除电压、多个编程电压、多个通过电压、多个选择读取电压以及多个未选择读取电压。
电压发生器122可包括用于接收内部供给电压的多个泵浦电容器(pumpingcapacitor)，以生成具有各种电压电平的多个电压，并且可在控制逻辑130的控制下通过选择性地激活泵浦电容器来生成多个电压。
所生成的电压可通过地址解码器121供给至存储器单元阵列110。
读取和写入电路123包括第一至第m页面缓冲器PB1至PBm。第一至第m页面缓冲器PB1至PBm分别通过第一至第m位线BL1至BLm联接到存储器单元阵列110。第一至第m页面缓冲器PB1至PBm在控制逻辑130的控制下操作。
第一至第m页面缓冲器PB1至PBm执行与数据输入/输出电路124的数据通信。在编程操作期间，第一至第m页面缓冲器PB1至PBm通过数据输入/输出电路124和数据线DL接收待存储的数据DATA。
在编程操作期间，当对每一个所选择的字线施加编程脉冲时，第一至第m页面缓冲器PB1至PBm可通过位线BL1到BLm，将通过数据输入/输出电路124接收到的数据DATA传输到所选择的存储器单元。基于所传输的数据DATA，所选择的页面中的存储器单元被编程。联接到被施加有编程许可电压(例如，接地电压)的位线的存储器单元可具有增加的阈值电压。联接到被施加有编程禁止电压(例如，供给电压)的位线的存储器单元的阈值电压可被保持。在编程验证操作期间，第一至第m页面缓冲器可通过位线BL1至BLm，从所选择的存储器单元读取数据，其中存储器单元的阈值电压作为验证电压被存储。
在读取操作期间，读取和写入电路123通过位线BL从所选择的页面中的存储器单元读取数据DATA，并将读取的数据DATA输出到数据输入/输出电路124。
在擦除操作期间，读取和写入电路123可允许位线BL浮动。在实施例中，读取和写入电路123可包括列选择电路。
数据输入/输出电路124通过数据线DL联接到第一至第m页面缓冲器PB1至PBm。数据输入/输出电路124在控制逻辑130的控制下操作。
数据输入/输出电路124可包括用于接收输入数据的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收待存储的数据DATA。在读取操作期间，数据输入/输出电路124将从包括在读取和写入电路123中的第一至第m页面缓冲器PB1至PBm提供的数据输出到外部控制器。
控制逻辑130可联接到地址解码器121、电压发生器122、读取和写入电路123以及数据输入/输出电路124。控制逻辑130可控制存储器装置100的全部操作。控制逻辑130可响应于从外部装置接收到的命令CMD而进行操作。
图7是示出图6的存储器单元阵列的实施例的示图。
参照图7，存储器单元阵列110包括多个存储块BLK1至BLKz。每一个存储块都具有三维(3D)结构。每一个存储块都包括堆叠在衬底上的多个存储器单元。这种存储器单元沿正X(+X)方向、正Y(+Y)方向和正Z(+Z)方向布置。下面将参照图8和图9详细描述示例性存储块结构。
图8是示出图7的存储块BLK1至BLKz中的任何一个存储块BLKa的示例性配置的电路图。
参照图8，存储块BLKa包括多个单元串CS11至CS1m和CS21至CS2m。在实施例中，单元串CS11至CS1m和CS21至CS2m中的每一个可形成为“U”型。在存储块BLKa中，在行方向(即，正(+)X方向)上布置m个单元串。在图8中，示出在列方向(即，正(+)Y方向)上布置两个单元串。然而，这种说明是为了便于描述，并且将理解的是，可在列方向上布置三个或更多个单元串。
多个单元串CS11至CS1m和CS21至CS2m中的每一个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管(pipe transistor)PT以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可分别具有相似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可包括通道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可对每一个单元串设置用于提供通道层的柱(pillar)。在实施例中，可对每一个单元串设置用于提供通道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每一个单元串的源极选择晶体管SST连接在共源线CSL与存储器单元MC1至MCp之间。
在实施例中，布置在相同行中的单元串的源极选择晶体管联接到在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管联接到不同的源极选择线。在图8中，第一行中的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。
在实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可共同联接到单个源极选择线。
每一个单元串中的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可被划分成第一至第p存储器单元MC1至MCp以及第p+1至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp被顺序地布置在与正(+)Z方向相反的方向上，并且串联连接在源极选择晶体管SST和管道晶体管PT之间。第p+1至第n存储器单元MCp+1至MCn被顺序地布置在+Z方向上，并且串联连接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第p+1至第n存储器单元MCp+1至MCn通过管道晶体管PT而彼此联接。每一个单元串的第一至第n存储器单元MC1至MCn的栅极分别联接到第一至第n字线WL1至WLn。
每一个单元串的管道晶体管PT的栅极联接到管线PL。
每一个单元串的漏极选择晶体管DST连接在相应位线和存储器单元MCp+1至MCn之间。行方向上的单元串联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管联接到第二漏极选择线DSL2。
在列方向上布置的单元串联接到在列方向上延伸的位线。在图4中，第一列中的单元串CS11和CS21联接到第一位线BL1。第m列中的单元串CS1m和CS2m联接到第m位线BLm。
在行方向上布置的单元串中的、联接到相同字线的存储器单元构成单个页面。例如，第一行中的单元串CS11至CS1m之中的、联接到第一字线WL1的存储器单元构成单个页面。第二行中的单元串CS21至CS2m之中的、联接到第一字线WL1的存储器单元构成单个附加页面。可通过选择漏极选择线DSL1和DSL2中的任何一个来选择在单个行的方向上布置的单元串。可通过选择字线WL1至WLn中的任何一个来从所选择的单元串中选择单个页面。
在实施例中，可提供偶数位线和奇数位线，而非第一至第m位线BL1至BLm。此外，在行方向上布置的单元串CS11至CS1m或CS21至CS2m之中的偶数编号的单元串可分别联接到偶数位线，以及在行方向上布置的单元串CS11至CS1m或CS21至CS2m之中的奇数编号的单元串可分别联接到奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的一个或多个可用作虚拟存储器单元。例如，提供一个或多个虚拟存储器单元以减少源极选择晶体管SST与存储器单元MC1至MCp之间的电场。可选地，提供一个或多个虚拟存储器单元以减少漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当更多的虚拟存储器单元被提供时，存储块BLKa的操作的可靠性被提高，但存储块BLKa的大小被增加。当提供更少的存储器单元时，存储块BLKa的大小被减小，但存储块BLKa的操作的可靠性可能恶化。
为了有效地控制一个或多个虚拟存储器单元，虚拟存储器单元中的每一个可具有所需的阈值电压。在执行存储块BLKa的擦除操作之前或之后，可对全部或部分虚拟存储器单元执行编程操作。当编程操作已被执行之后执行擦除操作时，虚拟存储器单元的阈值电压控制被施加到与各个虚拟存储器单元联接的虚拟字线的电压，因此虚拟存储器单元可具有所需的阈值电压。
图9是示出图7的存储块BLK1至BLKz中的任何一个存储块BLKb的示例的电路图。
参照图9，存储块BLKb包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿正Z(+Z)方向延伸。单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括堆叠在存储块BLKb下方的衬底(未示出)上的至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每一个单元串的源极选择晶体管SST连接在共源线CSL和存储器单元MC1至MCn之间。布置在相同行中的单元串的源极选择晶体管联接到相同的源极选择线。布置在第一行中的单元串CS11'至CS1m'的源极选择晶体管联接到第一源极选择线SSL1。布置在第二行中的单元串CS21'至CS2m'的源极选择晶体管联接到第二源极选择线SSL2。在实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可共同联接到单个源极选择线。
每一个单元串中的第一至第n存储器单元MC1至MCn串联连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极分别联接到第一至第n字线WL1至WLn。
每一个单元串的漏极选择晶体管DST连接在相应位线与存储器单元MC1至MCn之间。在行方向上布置的单元串的漏极选择晶体管联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11'至CS1m'的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21'至CS2m'的漏极选择晶体管联接到第二漏极选择线DSL2。
因此，除了将管道晶体管PT从每一个单元串排除以外，图9的存储块BLKb具有与图8的存储块BLKa类似的等效电路。
在实施例中，可提供偶数位线和奇数位线，而非第一至第m位线BL1至BLm。进一步地，在行方向上布置的单元串CS11'至CS1m'或CS21'至CS2m'之中的偶数编号的单元串可分别联接到偶数位线，以及在行方向上布置的单元串CS11'至CS1m'或CS21'至CS2m'之中的奇数编号的单元串可分别联接到奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的一个或多个可用作虚拟存储器单元。例如，提供一个或多个虚拟存储器单元以减少源极选择晶体管SST与存储器单元MC1至MCn之间的电场。可选地，提供一个或多个虚拟存储器单元以减少漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。当更多的虚拟存储器单元被提供时，存储块BLKb的操作的可靠性被提高，但存储块BLKb的大小被增加。当提供较少的存储器单元时，存储块BLKb的大小被减小，但存储块BLKb的操作的可靠性可能恶化。
为了有效地控制一个或多个虚拟存储器单元，虚拟存储器单元中的每一个可具有所需的阈值电压。在执行存储块BLKb的擦除操作之前或之后，可对全部或部分虚拟存储器单元执行编程操作。当在编程操作已被执行之后执行擦除操作时，虚拟存储器单元的阈值电压控制施加到与各个虚拟存储器单元联接的虚拟字线的电压，因此虚拟存储器单元可具有所需的阈值电压。
图10是示出图6的存储器单元阵列的实施例的电路图。
参照图10，存储器单元阵列可具有二维(2D)平面结构，而非以上参照图7至图9描述的3D结构。
在图10中，存储块BLKc包括多个单元串CS1至CSm。多个单元串CS1至CSm可分别联接到多个位线BL1至BLm。单元串CS1至CSm中的每一个包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可具有相似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可包括通道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可在每一个单元串中设置用于提供通道层的柱。在实施例中，可在每一个单元串中设置用于提供通道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每一个单元串的源极选择晶体管SST联接在共源线CSL和存储器单元MC1至MCn之间。
每一个单元串中的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
每一个单元串的漏极选择晶体管DST联接在相应位线和存储器单元MC1至MCn之间。
联接到相同字线的存储器单元可构成单个页面。可通过选择漏极选择线DSL来选择单元串CS1至CSm。通过选择字线WL1至WLn中的任何一个，可从所选择的单元串中选择一个页面。
在其它实施例中，可提供偶数位线和奇数位线，而非第一至第m位线BL1至BLm。在单元串CS1至CSm中，偶数编号的单元串可分别联接到偶数位线，并且奇数编号的单元串可分别联接到奇数位线。
图11是示出图1的存储器控制器200的实施例的示图。
存储器控制器1000可联接到主机和存储器装置。响应于从主机提供的请求，存储器控制器1000可访问存储器装置。例如，存储器控制器1000可被配置成控制存储器装置的写入操作、读取操作、擦除操作和后台操作中的至少一个。存储器控制器1000提供存储器装置与主机之间的接口连接。存储器控制器1000可运行用于控制存储器装置的固件，诸如FTL。
参照图11，存储器控制器1000可包括处理器1010、存储器缓冲器1020、错误校正码(ECC)块1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
总线1070可提供存储器控制器1000的各个部件之间的通信和电力通道。
处理器1010可控制存储器控制器1000的全部操作。处理器1010可执行逻辑操作。处理器1010可通过主机接口1040与外部主机通信。处理器可通过存储器接口1060与存储器装置通信。处理器1010可通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可通过使用存储器缓冲器1020作为工作存储器、高速缓冲存储器或缓冲存储器来控制存储装置的操作。
处理器1010可执行闪存转换层(FTL)的功能。处理器1010可通过FTL将由主机提供的逻辑块地址(LBA)转换成物理块地址(PBA)。FTL可使用映射表接收LBA并将LBA转换成PBA。根据映射单元，通过FTL执行的地址映射方法的示例可包括各种方法。代表性地址映射方法包括页面映射方法、块映射方法和混合映射方法。
处理器1010可使从主机提供的数据随机化。例如，处理单元1010可使用随机化种子来使从主机提供的数据随机化。可将随机化数据作为待存储的数据提供至存储器装置，并且可被编程在存储器单元阵列中。
处理器可使在读取操作期间从存储器装置提供的数据去随机化。例如，处理器1010可使用去随机化种子使从存储器装置提供的数据去随机化。去随机化的数据可被输出到主机。
在实施例中，处理器1010可运行软件、固件或其组合来执行随机化和去随机化操作。
在实施例中，处理器1010可包括装置锁定控制单元210，并且可执行以上参照图1和图2描述的装置锁定控制单元210的操作。可选地，图1和图2的装置锁定控制单元210可以是存储器控制器1000的单独部件。
存储器缓冲器1020可用作处理器1010的工作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器1020可存储由处理器1010执行的代码和命令。存储器缓冲器1020可存储由处理器1010处理的数据。存储器缓冲器1020可包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC块1030可执行错误校正。ECC块1030可基于待通过存储器接口1060写入到存储器装置的数据来执行ECC编码。经ECC编码的数据可通过存储器接口1060传输到存储器装置。ECC块1030可基于通过存储器接口1060从存储器装置提供的数据，执行ECC解码。在示例中，ECC块1030可作为存储器接口1060的部件而被包括在存储器接口1060中。
主机接口1040可在处理器1010的控制下与外部主机通信。主机接口1040可使用诸如以下的各种通信方法中的至少一种来执行通信：通用串行总线(USB)、串行AT附件(SATA)、串列SCSI(SAS)、高速芯片(HSIC)、小型计算机系统接口(SCSI)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)以及低负载DIMM(LRDIMM)通信方法。
缓冲器控制电路1050可在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060可在处理器1010的控制下与存储器装置通信。存储器接口1060可通过通道向/从存储器装置传输/接收命令、地址和数据。
在实施例中，存储器控制器1000可不包括存储器缓冲器1020和缓冲器控制电路1050。
在实施例中，处理器1010可使用代码来控制存储器控制器1000的操作。处理器1010可从设置在存储器控制器1000中的非易失性存储器装置(例如，ROM)中加载代码。在实施例中，处理器1010可通过存储器接口1060从存储器装置加载代码。
在实施例中，存储器控制器1000的总线1070可被划分成控制总线和数据总线。数据总线可被配置成在存储器控制器1000中传输数据，控制总线可被配置成在存储器控制器1000中传输诸如命令或地址的控制信息。数据总线和控制总线可彼此隔离，并且可既不互相干扰也不互相影响。数据总线可联接到主机接口1040、缓冲器控制电路1050、ECC块1030和存储器接口1060。控制总线可联接到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。
在实施例中，存储器控制器1000和存储器装置100可被集成到单个半导体装置中。在实施例中，存储器控制器1000和存储器装置100可被集成到单个半导体装置中以配置固态驱动器(SSD)。存储器控制器1000和存储器装置100可被集成到单个半导体装置中以配置存储卡。例如，存储器控制器1000和存储器装置100可被集成到单个半导体装置中以配置诸如以下的存储卡：PC卡(个人计算机存储卡国际协会：PCMCIA)、标准闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用闪存(UFS)。
图12是示出应用了根据本公开的实施例的存储装置的存储卡系统的框图。
参照图12，存储卡系统2000可包括存储器控制器2100、存储器装置2200和连接器2300。
存储器控制器2100联接到存储器装置2200。存储器控制器2100可访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100可提供存储器装置2200与主机之间的接口连接。存储器控制器2100可运行用于控制存储器装置2200的固件。存储器控制器2100可以与以上参照图1和图2描述的存储器控制器200相同的方式来实施。
在实施例中，存储器控制器2100可包括诸如RAM、处理单元、主机接口、存储器接口和ECC块的部件。
存储器控制器2100可通过连接器2300与外部装置通信。存储器控制器2100可基于特定的通信协议与外部装置(例如，主机)通信。在实施例中，存储器控制器2100可通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙以及高速非易失性存储器(NVMe)协议。在实施例中，连接器2300可由上述各种通信协议中的至少一种来定义。
在实施例中，存储器装置2200可实施成诸如以下的各种非易失性存储器装置中的任何一种：电可擦除可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋力矩转移磁性RAM(STT-MRAM)。
以上参照图1至图5描述的存储器控制器的装置锁定操作可由存储器控制器2100执行。此处，以上参照图1描述的传感器单元220可被设置在存储器装置2200的内部。可选地，虽然未在附图中示出，但传感器单元220可独立于存储器控制器2100和存储器装置2200而在存储卡系统2000上实施。
在实施例中，存储器控制器2100或存储器装置2200可以诸如以下的任何合适的封装类型进行封装：堆叠式封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件中的管芯、晶圆形式中的管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外型集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理堆叠封装(WSP)等，并且可被提供为单个半导体封装。可选地，存储器装置2200可包括多个非易失性存储器芯片，其可基于上述封装类型进行封装并且可被提供为单个半导体封装。
在实施例中，存储器装置2200可以是以上参照图1和图6至图10描述的存储器装置100。
图13是示出应用了根据本公开的实施例的存储装置的固态驱动器(SSD)系统的示例的框图。
参照图13，SSD系统3000可包括主机3100和SSD 3200。SSD 3200可通过信号连接器3001与主机3100交换信号，并且可通过电源连接器3002接收电力PWR。SSD 3200可包括SSD控制器3210、多个闪速存储器3221至322n、辅助电源3230和缓冲存储器3240。
在实施例中，SSD控制器3210可执行以上参照图1和图2描述的存储器控制器200的功能。
SSD控制器3210可响应于从主机3100接收的信号SIG来控制多个闪速存储器3221至322n。在实施例中，信号SIG可以是基于主机3100和SSD 3200的接口的信号。例如，信号SIG可以是由诸如以下的各种接口中的至少一种定义的信号：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪速存储(UFS)、Wi-Fi、蓝牙以及高速非易失性存储器(NVMe)接口。
辅助电源3230可通过电源连接器3002联接到主机3100。辅助电源3230可被提供有来自主机3100的电力PWR并且可被充电。当没有从主机3100平稳供应电力供应时，辅助电源3230可供应SSD 3200的电力。辅助电源3230可位于在SSD 3200内部或位于SSD 3200外部。例如，辅助电源3230可被设置在主板中，并且向SSD 3200供应辅助电力。
缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可临时存储从主机3100提供的数据或从多个闪速存储器3221至322n提供的数据，或者可临时存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可利用诸如DRAM、SDRAM、DDRSDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。
在实施例中，非易失性存储器3221至322n中的每一个可以是以上参照图1和图6至图10描述的存储器装置100。
图14是示出应用了根据本公开的实施例的存储装置的用户系统的框图。
参照图14，用户系统4000可包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可运行包括在用户系统4000、操作系统(OS)或用户程序中的部件。在实施例中，应用处理器4100可包括用于控制包括在用户系统4000中的部件的控制器、接口、图形引擎等。应用处理器4100可被设置为片上系统(SoC)。
存储器模块4200可用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块4200可包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDR SDRAM和LPDDR3SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。在实施例中，应用处理器4100和存储器模块4200可基于堆叠封装(POP)被封装并且然后可被提供为单个半导体封装来。
网络模块4300可与外部装置通信。例如，网络模块4300可支持诸如以下的无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙或Wi-Fi通信。在实施例中，网络模块4300可包括在应用处理器4100中。
存储模块4400可存储数据。例如，存储模块4400可存储从应用处理器4100提供的数据。可选地，存储模块4400可将存储在存储模块4400中的数据传输到应用处理器4100。在实施例中，存储模块4400可被实施为诸如以下的非易失性半导体存储器装置：相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪速存储器、NOR闪速存储器或具有三维(3D)结构的NAND闪速存储器。在实施例中，存储模块4400可被提供为用户系统4000的可移动存储介质(即，可移动驱动器)，诸如存储卡或外部驱动器。
在实施例中，存储模块4400可包括多个非易失性存储器装置，并且多个非易失性存储器装置中的每一个可以是以上参照图1和图6至图10描述的存储器装置100。
用户接口4500可包括将数据或指令输入到应用处理器4100或将数据输出到外部装置的接口。在实施例中，用户接口4500可包括诸如以下的用户输入接口：键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电装置。用户接口4500可进一步包括诸如以下的用户输出接口：液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和电动机。
根据本公开，提供了一种存储装置及其操作方法，其可在物理移动中保护存储装置。
虽然为了说明的目的公开了本公开的示例性实施例，但本领域技术人员将理解的是，可进行各种修改、添加和替换。因此，本公开的范围必须由所附权利要求及其等同物来限定，而非由上述实施例来限定。
虽然已经公开了本公开的实施例，但本领域的技术人员将理解的是，在不脱离本公开的范围和实质的情况下，可进行各种修改、添加和替换。
在以上讨论的实施例中，可选择性地执行或跳过所有步骤。另外，并非总以常规顺序来执行每一个实施例中的步骤。此外，本说明书和附图中公开的实施例旨在帮助本领域普通技术人员更清楚地理解本公开，而不是旨在限制本公开的范围。本公开所属领域的普通技术人员将能够容易地理解，基于本公开的技术范围，可以进行各种修改。
已经参照附图描述了本公开的实施例，并且在说明书中使用的特定术语或词语应当根据本公开的实质来解释，而不限制其主题。应当理解的是，本文描述的基本发明构思的许多变化和修改将仍然落入如所附权利要求及其等同物所限定的本公开的实质和范围内。

Claims (20)

1.一种存储装置，其包括：
非易失性存储器装置；
传感器单元，其被配置成收集与所述存储装置的物理移动有关的信息；以及
存储器控制器，其被配置成基于从所述传感器单元获取的传感器值来执行装置锁定操作，所述装置锁定操作保护所述非易失性存储器装置中的数据。
2.根据权利要求1所述的存储装置，其中所述存储器控制器被配置成根据装置锁定模式的启用状态或停用状态来执行所述装置锁定操作，所述装置锁定模式的启用状态或停用状态表示所述装置锁定操作是否已被激活。
3.根据权利要求2所述的存储装置，其中所述存储器控制器被配置成：
响应于用于指示启用或停用所述装置锁定模式的命令，将所述装置锁定模式改变成启用状态或停用状态，所述命令从外部主机提供。
4.根据权利要求3所述的存储装置，其中所述存储器控制器被配置成当所述装置锁定模式处于启用状态并且所述传感器值超过阈值时，锁定所述存储装置。
5.根据权利要求4所述的存储装置，其中所述存储器控制器被配置成从所述外部主机同时地或顺序地接收用于解锁处于锁定状态的所述存储装置的密码和用于指示启用所述装置锁定模式的命令，并且将所接收的密码存储在所述非易失性存储器装置中。
6.根据权利要求4所述的存储装置，其中所述存储器控制器被配置成在所述存储装置处于锁定状态时，中止执行从所述外部主机提供的命令之中的、与访问所述非易失性存储器装置有关的命令。
7.根据权利要求6所述的存储装置，其中与访问有关的命令为读取命令和写入命令中的任何一个。
8.根据权利要求4所述的存储装置，其中所述存储器控制器被配置成执行与在所述存储装置处于锁定状态之前接收的命令相对应的操作。
9.根据权利要求5所述的存储装置，其中所述存储器控制器被配置成当用于指示解锁处于所述锁定状态的所述存储装置的命令被从所述外部主机提供时，将与用于指示解锁处于所述锁定状态的所述存储装置的命令同时地或顺序地接收的密码与存储在所述非易失性存储器装置中的密码进行比较。
10.根据权利要求9所述的存储装置，其中所述存储器控制器被配置成当与用于指示解锁处于所述锁定状态的所述存储装置的命令同时地或顺序地接收的密码与存储在所述非易失性存储器装置中的密码相匹配时，解锁处于所述锁定状态的所述存储装置。
11.根据权利要求1所述的存储装置，其中所述传感器单元包括被配置成收集与移动有关的信息的一个或多个传感器。
12.根据权利要求11所述的存储装置，其中所述一个或多个传感器包括加速度传感器、重力传感器、地磁传感器和陀螺仪传感器中的至少一个。
13.一种用于控制存储器装置的存储器控制器，其包括：
装置锁定检测单元，其被配置成当从外部传感器单元获取的、与存储装置的物理移动相关的传感器值超过阈值时，输出检测信号；
装置锁定模式设置单元，其被配置成当装置锁定模式处于启用状态并且所述检测信号被输入时，锁定所述存储装置并输出表示所述存储装置处于锁定状态的启用信号，所述装置锁定模式表示保护所述存储器装置中的数据的装置锁定操作是否被激活；以及
装置锁定处理单元，其被配置成响应于所述启用信号，将中止信号输出至外部主机而不执行从所述外部主机提供的命令。
14.根据权利要求13所述的存储器控制器，其中所述装置锁定模式设置单元被配置成响应于用于指示启用或停用所述装置锁定模式的命令，将所述装置锁定模式改变成启用状态或停用状态，所述命令从所述外部主机提供。
15.根据权利要求14所述的存储器控制器，其中所述装置锁定模式设置单元被配置成从所述外部主机同时地或顺序地接收用于解锁处于锁定状态的所述存储装置的密码和用于指示启用所述装置锁定模式的命令。
16.根据权利要求15所述的存储器控制器，其进一步包括：装置锁定信息存储单元，所述装置锁定信息存储单元被配置成存储所述密码和包括所述存储装置的锁定状态的装置锁定信息。
17.根据权利要求16所述的存储器控制器，其中所述装置锁定模式设置单元被配置成当用于指示解锁处于所述锁定状态的所述存储装置的命令和密码被从所述外部主机提供时，基于所接收到的密码与所述装置锁定信息中包括的密码之间的比较结果来解锁处于所述锁定状态的所述存储装置。
18.根据权利要求16所述的存储器控制器，其中所述装置锁定信息存储单元是包括在所述存储器控制器中的或包括在所述存储器装置中的非易失性存储器。
19.根据权利要求13所述的存储器控制器，其中所述外部传感器单元包括被配置成收集与物理移动有关的所述传感器值的一个或多个传感器。
20.根据权利要求19所述的存储器控制器，其中所述一个或多个传感器包括加速度传感器、重力传感器、地磁传感器和陀螺仪传感器中的至少一个。
CN201810301896.5A 2017-08-22 2018-04-04 存储装置及其操作方法 Active CN109426743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0106134 2017-08-22
KR1020170106134A KR102389431B1 (ko) 2017-08-22 2017-08-22 저장 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN109426743A true CN109426743A (zh) 2019-03-05
CN109426743B CN109426743B (zh) 2023-04-07

Family

ID=65437665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810301896.5A Active CN109426743B (zh) 2017-08-22 2018-04-04 存储装置及其操作方法

Country Status (3)

Country Link
US (3) US10503436B2 (zh)
KR (1) KR102389431B1 (zh)
CN (1) CN109426743B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102501776B1 (ko) * 2018-01-31 2023-02-21 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10496548B2 (en) 2018-02-07 2019-12-03 Alibaba Group Holding Limited Method and system for user-space storage I/O stack with user-space flash translation layer
WO2019222958A1 (en) 2018-05-24 2019-11-28 Alibaba Group Holding Limited System and method for flash storage management using multiple open page stripes
US11816043B2 (en) 2018-06-25 2023-11-14 Alibaba Group Holding Limited System and method for managing resources of a storage device and quantifying the cost of I/O requests
US10996886B2 (en) 2018-08-02 2021-05-04 Alibaba Group Holding Limited Method and system for facilitating atomicity and latency assurance on variable sized I/O
US11327929B2 (en) 2018-09-17 2022-05-10 Alibaba Group Holding Limited Method and system for reduced data movement compression using in-storage computing and a customized file system
US10977122B2 (en) 2018-12-31 2021-04-13 Alibaba Group Holding Limited System and method for facilitating differentiated error correction in high-density flash devices
US11061735B2 (en) 2019-01-02 2021-07-13 Alibaba Group Holding Limited System and method for offloading computation to storage nodes in distributed system
US11200337B2 (en) 2019-02-11 2021-12-14 Alibaba Group Holding Limited System and method for user data isolation
US10860223B1 (en) 2019-07-18 2020-12-08 Alibaba Group Holding Limited Method and system for enhancing a distributed storage system by decoupling computation and network tasks
US11617282B2 (en) 2019-10-01 2023-03-28 Alibaba Group Holding Limited System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers
US11086804B2 (en) * 2019-12-09 2021-08-10 Western Digital Technologies, Inc. Storage system and method for reducing read-retry duration
KR20210078109A (ko) * 2019-12-18 2021-06-28 삼성전자주식회사 스토리지 장치 및 이를 포함하는 시스템
US11449455B2 (en) 2020-01-15 2022-09-20 Alibaba Group Holding Limited Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility
US11379447B2 (en) 2020-02-06 2022-07-05 Alibaba Group Holding Limited Method and system for enhancing IOPS of a hard disk drive system based on storing metadata in host volatile memory and data in non-volatile memory using a shared controller
US11449386B2 (en) 2020-03-20 2022-09-20 Alibaba Group Holding Limited Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory
US11385833B2 (en) 2020-04-20 2022-07-12 Alibaba Group Holding Limited Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources
US11301173B2 (en) 2020-04-20 2022-04-12 Alibaba Group Holding Limited Method and system for facilitating evaluation of data access frequency and allocation of storage device resources
US11281575B2 (en) 2020-05-11 2022-03-22 Alibaba Group Holding Limited Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks
US11461262B2 (en) 2020-05-13 2022-10-04 Alibaba Group Holding Limited Method and system for facilitating a converged computation and storage node in a distributed storage system
US11494115B2 (en) 2020-05-13 2022-11-08 Alibaba Group Holding Limited System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC)
US11556277B2 (en) 2020-05-19 2023-01-17 Alibaba Group Holding Limited System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification
US11507499B2 (en) 2020-05-19 2022-11-22 Alibaba Group Holding Limited System and method for facilitating mitigation of read/write amplification in data compression
US11263132B2 (en) 2020-06-11 2022-03-01 Alibaba Group Holding Limited Method and system for facilitating log-structure data organization
US11422931B2 (en) 2020-06-17 2022-08-23 Alibaba Group Holding Limited Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization
US11354200B2 (en) 2020-06-17 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating data recovery and version rollback in a storage device
US11354233B2 (en) 2020-07-27 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating fast crash recovery in a storage device
US11372774B2 (en) 2020-08-24 2022-06-28 Alibaba Group Holding Limited Method and system for a solid state drive with on-chip memory integration
US11487465B2 (en) 2020-12-11 2022-11-01 Alibaba Group Holding Limited Method and system for a local storage engine collaborating with a solid state drive controller
KR20220091955A (ko) * 2020-12-24 2022-07-01 에스케이하이닉스 주식회사 메모리 시스템 폐기 방법 및 그 메모리 시스템
US11734115B2 (en) 2020-12-28 2023-08-22 Alibaba Group Holding Limited Method and system for facilitating write latency reduction in a queue depth of one scenario
US11416365B2 (en) 2020-12-30 2022-08-16 Alibaba Group Holding Limited Method and system for open NAND block detection and correction in an open-channel SSD
US11726699B2 (en) 2021-03-30 2023-08-15 Alibaba Singapore Holding Private Limited Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification
US11461173B1 (en) 2021-04-21 2022-10-04 Alibaba Singapore Holding Private Limited Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement
US11476874B1 (en) 2021-05-14 2022-10-18 Alibaba Singapore Holding Private Limited Method and system for facilitating a storage server with hybrid memory for journaling and data storage
US20230152976A1 (en) * 2021-11-15 2023-05-18 Samsung Electronics Co., Ltd. Memory systems including memory controllers that use status input pins to check memory operation statuses of memory devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060010340A1 (en) * 2004-07-09 2006-01-12 Nokia Corporation Protection of non-volatile memory component against data corruption due to physical shock
CN101310292A (zh) * 2004-04-06 2008-11-19 讯宝科技公司 用于监视移动计算产品/装置的系统和方法
US20160335011A1 (en) * 2015-05-12 2016-11-17 Samsung Electronics Co., Ltd Method for operating a non volatile memory of an electronic device and the electronic device implementing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005149715A (ja) * 2003-11-13 2005-06-09 Samsung Electronics Co Ltd Ｏｔｐブロックが含まれたフラッシュメモリを有するメモリシステム
KR20060010340A (ko) * 2004-07-28 2006-02-02 현대자동차주식회사 버스용 벨트 라인 몰딩
US8005347B2 (en) * 2005-07-13 2011-08-23 Victor Company Of Japan, Limited Recording/reproducing device capable of avoiding or reducing various malfunctions caused by dropping
US7626355B2 (en) * 2005-11-29 2009-12-01 Motorola, Inc. Portable electronic device and method to protect same
US8621644B2 (en) 2011-12-29 2013-12-31 Elwha Llc System and method for protecting data stored on a removable data storage device
US8745320B2 (en) * 2012-05-04 2014-06-03 Riverbed Technology, Inc. Ensuring write operation consistency using multiple storage devices
US9311101B2 (en) * 2012-06-15 2016-04-12 International Business Machines Corporation Intra-instructional transaction abort handling
DE102013212018A1 (de) * 2013-06-25 2015-01-08 Evonik Industries Ag Metalloxid-Prekursoren, sie enthaltende Beschichtungszusammensetzungen, und ihre Verwendung
WO2016024967A1 (en) 2014-08-13 2016-02-18 Hewlett Packard Enterprise Development Lp Secure non-volatile random access memory
US10824348B2 (en) * 2016-08-02 2020-11-03 Samsung Electronics Co., Ltd. Method of executing conditional data scrubbing inside a smart storage device
US10387333B2 (en) * 2017-01-05 2019-08-20 Qualcomm Incorporated Non-volatile random access memory with gated security access

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101310292A (zh) * 2004-04-06 2008-11-19 讯宝科技公司 用于监视移动计算产品/装置的系统和方法
US20060010340A1 (en) * 2004-07-09 2006-01-12 Nokia Corporation Protection of non-volatile memory component against data corruption due to physical shock
US20160335011A1 (en) * 2015-05-12 2016-11-17 Samsung Electronics Co., Ltd Method for operating a non volatile memory of an electronic device and the electronic device implementing the same

Also Published As

Publication number Publication date
US10503436B2 (en) 2019-12-10
US20200348888A1 (en) 2020-11-05
CN109426743B (zh) 2023-04-07
US20200065031A1 (en) 2020-02-27
US11150843B2 (en) 2021-10-19
US20190065113A1 (en) 2019-02-28
US10754586B2 (en) 2020-08-25
KR102389431B1 (ko) 2022-04-25
KR20190021050A (ko) 2019-03-05

Similar Documents

Publication Publication Date Title
CN109426743A (zh) 存储装置及其操作方法
KR102524916B1 (ko) 저장 장치 및 그 동작 방법
CN110096908A (zh) 存储装置及存储装置的操作方法
CN110083304A (zh) 存储器控制器及其操作方法
CN110069212A (zh) 存储装置及存储装置的操作方法
CN110503997A (zh) 存储器装置及其操作方法
KR102391499B1 (ko) 저장 장치 및 그 동작 방법
CN113035254A (zh) 存储装置及其操作方法
US20200151117A1 (en) Storage device and method of operating the same
CN110399092A (zh) 存储装置以及操作存储装置的方法
CN110175133B (zh) 存储装置及其操作方法
KR20220082509A (ko) 저장 장치 및 그 동작 방법
US10991432B2 (en) Storage device and method of operating the same
CN111445939B (zh) 存储装置及其操作方法
KR20220009294A (ko) 메모리 장치 및 그 동작 방법
KR20210076497A (ko) 스토리지 장치 및 그 동작 방법
CN112527189B (zh) 存储器装置及其操作方法
CN112783431A (zh) 存储装置及其操作方法
US11031084B1 (en) Memory device and method of operating the same
KR20220055302A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20230020858A (ko) 메모리 장치 및 그 동작 방법
KR20220079235A (ko) 저장 장치 및 그 동작 방법
CN114496045A (zh) 存储器设备和操作存储器设备的方法
KR20220163205A (ko) 메모리 장치 및 그 동작 방법
KR20220048377A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant