CN110096908A - 存储装置及存储装置的操作方法 - Google Patents

存储装置及存储装置的操作方法 Download PDF

Info

Publication number
CN110096908A
CN110096908A CN201811105691.6A CN201811105691A CN110096908A CN 110096908 A CN110096908 A CN 110096908A CN 201811105691 A CN201811105691 A CN 201811105691A CN 110096908 A CN110096908 A CN 110096908A
Authority
CN
China
Prior art keywords
rpmb
data
memory
storage device
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811105691.6A
Other languages
English (en)
Inventor
金光秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110096908A publication Critical patent/CN110096908A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2206/00—Indexing scheme related to dedicated interfaces for computers
    • G06F2206/10—Indexing scheme related to storage interfaces for computers, indexing schema related to group G06F3/06
    • G06F2206/1014—One time programmable [OTP] memory, e.g. PROM, WORM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Abstract

本发明可以提供一种存储装置及操作该存储装置的方法。操作包括重放保护存储块(RPMB)的存储装置的方法可以包括：从外部主机接收对RPMB的写入请求，基于认证操作，将数据选择性地存储在RPMB中，从外部主机接收读取请求，并且响应于读取请求，将结果数据提供至外部主机，其中读取请求包括消息，该消息指示随后待从外部主机接收的读取命令是与结果数据相关的命令。

Description

存储装置及存储装置的操作方法
相关申请的交叉引用
本申请要求于2018年1月31日提交的申请号为10-2018-0012287的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本公开的各个实施例总体涉及一种电子装置。特别地，实施例涉及一种存储装置及该存储装置的操作方法。
背景技术
存储装置在诸如计算机、智能电话或平板电脑的主机装置的控制下存储数据。存储装置可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。存储器装置可以是易失性存储器装置或非易失性存储器装置。
在易失性存储器装置中，当电源被中断时，存储在易失性存储器装置中的数据丢失。易失性存储器装置的示例包括静态随机存取存储器(SRAM)、动态RAM(DRAM)以及同步DRAM(SDRAM)。
在非易失性存储器装置中，即使当电源被中断时，存储在非易失性存储器装置中的数据也被保留。非易失性存储器装置的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)以及铁电RAM(FRAM)。
发明内容
本公开的各个实施例涉及一种具有提高的操作速度的存储装置以及该存储装置的操作方法。
本公开的实施例可以提供一种操作存储装置的方法，该存储装置包括重放保护存储块(replay protected memory block，RPMB)。该方法可以包括：从外部主机接收对RPMB的写入请求，基于认证操作，将数据选择性地存储在RPMB中，从外部主机接收读取请求，并且响应于读取请求，将结果数据提供至外部主机，其中读取请求包括消息，该消息指示随后待从外部主机接收的读取命令是与结果数据相关的命令。
本公开的实施例可以提供一种存储装置。存储装置可以包括：存储器装置，其包括重放保护存储块(RPMB)；以及存储器控制器，其被配置为控制存储器装置，其中存储器控制器可以包括RPMB引擎，其被配置为从外部主机接收对RPMB的写入请求，基于认证操作，将数据选择性地存储在RPMB中，并且响应于从外部主机接收的读取请求，将写入请求的结果数据提供至外部主机，并且其中读取请求可以包括消息，该消息指示随后待从外部主机接收的读取命令是与结果数据相关的命令。
本公开的实施例可以提供一种存储器系统。存储器系统可以包括：存储器装置，其包括重放保护存储块(RPMB)，通过哈希算法保护存储或待存储在RPMB中的数据；以及控制器，其被配置为：响应于经认证的访问请求控制存储器装置访问RPMB；并且响应于经认证的报告请求将访问结果提供至RPMB，其中报告请求包括由RPMB操作规范定义的块计数设置命令，以及其中块计数命令具有表示对结果的请求的位。
附图说明
图1是示出根据本公开的实施例的存储装置的示图。
图2是示出图1的重放保护存储块(RPMB)引擎和RPMB的配置的示图。
图3是用于解释根据本公开的实施例的主机执行将数据写入到存储装置的RPMB的操作的流程的示图。
图4是示出根据本公开的实施例的用于对RPMB的写入或读取请求和响应的数据包的结构的示图。
图5是示出根据本公开的实施例的指示对RPMB的操作结果的数据结构的示图。
图6是示出在图3的步骤S303处传输的数据包的示图。
图7是示出在图3的步骤S306处传输的数据包的示图。
图8是示出在图3的步骤S309处传输的数据包的示图。
图9是用于解释根据本公开的实施例的用于对RPMB的写入请求的块计数设置命令的参数的示图。
图10是示出根据本公开的实施例的存储装置的操作方法的示图。
图11是示出图1的存储器装置的结构的示图。
图12是示出图11的存储器单元阵列的实施例的示图。
图13是示出图12的存储块BLK1至BLKz的示例性存储块BLKa的电路图。
图14是示出图12的存储块BLK1至BLKz的存储块BLKb的示例的电路图。
图15是示出图11的存储器单元阵列的实施例的电路图。
图16是示出图1的存储器控制器的实施例的示图。
图17是示出应用根据本公开的实施例的存储装置的存储卡系统的框图。
图18是示出应用根据本公开的实施例的存储装置的用户系统的框图。
具体实施方式
现在将参照附图更全面地描述各个实施例；然而，本公开的元件和特征可以与本文所示和所述不同地配置或布置。因此，本发明不限于本文阐述的实施例。相反，提供这些实施例使得本公开是彻底且完全的，并且向本领域技术人员完全传达实施例的范围。还注意的是，在整个说明书中，对“实施例”等的参考不一定仅仅针对一个实施例，并且对“实施例”等的不同参考不一定针对相同的实施例。
在附图中，为了清楚起见，尺寸可能被放大。将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件，或也可存在一个或多个中间元件。
将参照附图描述实施例。参照部件和中间结构的截面图和示意图来描述实施例。这样，可预期由于例如制造技术和/或公差而导致的图示的形状变化。因此，实施例不应被解释为限于本文所示的部件、结构或其区域的特定形状。相反，实施例可以包括例如由制造而导致的形状偏差。在附图中，为了清楚起见，层和区域的长度和尺寸可能被放大。附图中相同的附图标记表示相同的元件。
诸如“第一”和“第二”的术语可以用于识别各种部件，但是它们不应该限制各种部件。这些术语仅用于将部件与以其它方式具有相同或相似名称的其它部件进行区分。例如，在不脱离本公开的精神和范围的情况下，第一部件可以被称为第二部件，并且第二部件可以被称为第一部件等。此外，“和/或”可以包括所提及部件中的任何一种或组合。
此外，单数形式可以包括复数形式，并且反之亦然，除非上下文另有说明。此外，说明书中使用的“包括/包含”或“包括有/包含有”表示存在一个或多个所述部件、步骤、操作和/或元件，但是不排除添加未说明的部件、步骤、操作和/或元件。
此外，除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与相关领域的技术人员通常理解的含义相同的含义。在常用词典中限定的术语应被理解为具有与它们在相关领域的上下文中的含义一致的含义，并且除非在本说明书中明确地限定，否则不应被解释为具有理想化或过于正式的含义。
还应注意的是，在本说明书中，“连接/联接”指一个部件不仅直接联接另一部件，而且还通过一个或多个中间部件间接联接另一部件。另一方面，“直接连接/直接联接”指一个部件直接联接另一部件而没有中间部件。
图1是示出根据本公开的实施例的存储装置的示图。
参照图1，存储装置50可以包括存储器装置100和存储器控制器200。
存储器装置100可以存储数据。存储器装置100响应于存储器控制器200的控制而操作。存储器装置100可以包括存储器单元阵列(未示出)，存储器单元阵列包括存储数据的多个存储器单元。在实施例中，存储器装置100的示例可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率DDR SDRAM第四代(LPDDR4SDRAM)、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、Rambus DRAM(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器装置、电阻式RAM(RRAM)、相变存储器(PRAM)、磁阻RAM(MRAM)、铁电RAM(FRAM)或自旋转移力矩RAM(STT-RAM)。
存储器装置100可以从存储器控制器200接收命令和地址并且访问存储器区域101中的响应于地址选择的分区(region)。即，存储器装置100可以对响应于地址选择的分区执行与命令相对应的操作。例如，存储器装置100可以执行编程操作、读取操作和擦除操作。在编程操作期间，存储器装置100可以将数据编程在响应于地址选择的分区中。在读取操作期间，存储器装置100可以从响应于地址选择的分区读取数据。在擦除操作期间，存储器装置100可以擦除存储在响应于地址选择的分区中的数据。
在实施例中，可以页面为单位来执行编程操作和读取操作，并且可以块为单位来执行擦除操作。
根据本公开的实施例，存储器装置100可以包括重放保护存储块(RPMB)160。
重放保护存储块(RPMB)160可以是存储器装置100中的区域。存储器装置100可以被划分或分隔为多个区域。在实施例中，存储器装置100可以包括启动区域、数据区域和RPMB区域。
RPMB区域可以包括一个或多个RPMB 160。对RPMB区域的访问是受限制的，即，需要对RPMB区域的经认证的访问，以防止免受尝试的未授权访问，诸如重放攻击。可以响应于选择命令，诸如经认证的命令来访问RPMB区域。存储在RPMB区域中的数据对于用户可能是重要的或私密的，并且因此可能需要高度的安全性。
可以防止存储在RPMB 160中的数据免受重放攻击。通过重放攻击，在主机300和存储器装置100之间传输的有效数据被攻击者(attacker)拦截，并且然后拦截的数据被记录并且在之后回放。
存储器控制器200可以控制存储器装置100的全部操作。存储器控制器200可以响应于从主机300接收的请求或者不管从主机300接收的请求，来控制存储器装置100的操作。
例如，存储器控制器200可以控制存储器装置100，使得响应于从主机300接收的请求来执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以将编程命令、地址和数据提供至存储器装置100。在读取操作期间，存储器控制器200可以将读取命令和地址提供至存储器装置100。在擦除操作期间，存储器控制器200可以将擦除命令和地址提供至存储器装置100。
在实施例中，存储器控制器200可以在不从主机接收请求的情况下自主地生成编程命令、地址和数据并且将编程命令、地址和数据传输到存储器装置100。例如，存储器控制器200可以将命令、地址和数据提供至存储器装置100以执行后台操作，诸如用于损耗均衡的编程操作和用于垃圾收集的编程操作。
存储器控制器200可以运行固件(FW)用于控制存储器装置100。当存储器装置100是闪速存储器装置时，存储器控制器200可以操作诸如闪存转换层(FTL)的固件以用于控制主机300与存储器装置100之间的通信。更具体地，存储器控制器200可以将从主机300接收的请求中的逻辑地址转换为物理地址，该物理地址是待被提供至存储器装置100的地址ADD。
在实施例中，存储器控制器200可以包括用于主机300访问RPMB 160的RPMB引擎210。
RPMB引擎210可以使用认证密钥来控制对RPMB 160的读取操作和写入操作。在实施例中，认证密钥可以使用消息认证码(MAC)来允许对RPMB 160的读取操作和写入操作。可以在安全环境中预先编程认证密钥。认证密钥可以被存储在RPMB 160中。
在实施例中，RPMB引擎210可以使用诸如哈希算法(hash algorithm)的安全方案。根据哈希算法，存储或待被存储在RPMB区域中的数据和认证密钥两者可以被用于计算MAC。例如，主机300可以根据待被存储在RPMB区域中的数据和认证密钥通过使用哈希算法来计算MAC，并且可以将计算的MAC和数据提供至存储装置50。
RPMB引擎210可以根据提供的数据和存储在RPMB 160中的认证密钥通过使用哈希算法来计算MAC，并且可以将计算的MAC与从主机300接收的MAC进行比较。当计算的MAC与从主机300接收的MAC匹配时，RPMB引擎210可以确定从主机300接收的数据未受到损害(compromise)。
主机300可以使用诸如以下的各种通信方法中的至少一种与存储装置50通信：通用串行总线(USB)通信方法、串行AT附件(SATA)通信方法、串列SCSI(SAS)通信方法、高速片间(HSIC)通信方法、小型计算机系统接口(SCSI)通信方法、外围组件互联(PCI)通信方法、高速PCI(PCIe)通信方法、高速非易失性存储器(NVMe)通信方法、通用闪存(UFS)通信方法、安全数字(SD)通信方法、多媒体卡(MMC)通信方法、嵌入式MMC(eMMC)通信方法、双列直插式存储器模块(DIMM)通信方法、寄存式DIMM(RDIMM)通信方法和低负载DIMM(LRDIMM)通信方法。
图2是示出图1的RPMB引擎210和RPMB 160的配置的示图。
参照图2，RPMB 160可以包括认证密钥寄存器161、写入计数器162和数据分区163。
认证密钥寄存器161可以存储认证密钥。在实施例中，认证密钥寄存器161可以是一次性可编程(OTP)寄存器。认证密钥寄存器161既不被重写也不被擦除。当RPMB引擎210的MAC计算器202针对由主机300请求的数据计算MAC时，可以使用存储在认证密钥寄存器161中的认证密钥。在实施例中，认证密钥可以具有32字节的长度。
写入计数器162可以存储指示经认证的数据写入请求和经认证的装置配置写入请求的数量的计数器值。写入计数器162可以具有4字节的长度。初始计数器值可以是0x00000000。计数器值不能被重新设置，并且当计数器值达到最大值0xFFFF FFFF时不能进一步增加。在实施例中，当写入计数器162的值达到最大值时，可以永久地设置结果寄存器203的特定位。
数据分区163可以以128千字节为单位存储数据片段。可以仅通过经认证的访问来对RPMB 160的数据分区163进行读取或写入。
RPMB引擎210可以包括RPMB访问控制器201、MAC计算器202和结果寄存器203。
RPMB访问控制器201可以控制从主机300接收的、对RPMB 160的读取请求和写入请求的处理。RPMB访问控制器210可以从主机300接收对RPMB 160的读取请求和写入请求，并且可以将这些读取请求和写入请求的处理结果存储在结果寄存器203中。RPMB访问控制器201可以输出存储在结果寄存器203中的值，作为对来自主机300的、对RPMB 160的读取请求和写入请求的响应。
MAC计算器202可以针对从主机300输入的、对RPMB 160的读取请求或写入请求计算MAC。在实施例中，MAC计算器202可以使用哈希算法来计算MAC。例如，MAC计算器202可以使用哈希运算消息认证码(HMAC)安全哈希算法(SHA)-256来计算MAC。
结果寄存器203可以存储来自主机300的、对RPMB 160的每个访问请求的结果。稍后将参照图5详细描述存储在结果寄存器203中的结果数据。
图3是用于解释主机300执行将数据写入到存储装置50的RPMB的操作的流程的示图。
参照图3，在步骤S301处，主机300可以将块计数设置命令CMD23传输到存储装置50。块计数可以是待被存储在RPMB 160中的数据单位，例如块的数量。例如，数据单位可以是具有256字节的大小的半个扇区。
在步骤S302处，主机300可以提供多块写入命令CMD25。
此后，在步骤S303处，主机300可以将待被存储在RPMB 160中的数据提供至存储装置50。存储装置50可以接收数据，并且可以针对相应写入请求计算MAC。当计算的MAC与包括在来自主机300的写入请求中的MAC匹配时，存储装置50可以将数据存储在RPMB 160中。
详细地，当包括在来自主机300的写入请求中的MAC与计算的MAC匹配时，存储装置50可以将包括在写入请求中的写入计数器值与存储在写入计数器162中的写入计数器值进行比较。当写入计数器值彼此相同时，可以确定来自主机300的写入请求被认证。
可以响应于来自主机300的附加请求来检查对RPMB 160的数据写入操作的成功。在步骤S304处，主机300可以将块计数设置命令CMD23传输到存储装置50，以检查对RPMB160的数据写入操作是否已经成功。
在步骤S305处，主机300可以提供多块写入命令CMD25。此后，在步骤S306处，主机300可以提供指示步骤S304和S305处提供的命令请求步骤S301至S303处提供的写入请求的结果的数据。可以在步骤S306处，以数据包的格式提供由主机300提供的数据。
在步骤S307处，主机300可以将块计数设置命令CMD23传输到存储装置50。此后，在步骤S308处，主机300可以将多块读取命令CMD18提供至存储装置50。
在步骤S309处，存储装置50可以以数据包的格式向主机300提供存储在结果寄存器203中的结果数据。
根据图3的实施例，可以主要通过三次信息交换(handshake)来执行由主机300请求的、对RPMB 160的写入操作。即，通过步骤S301至S303处的允许主机300传递对RPMB 160的写入请求的第一次信息交换、步骤S304至S306处的允许主机300传递指示随后待传输的读取请求是对结果寄存器203的读取请求的数据的第二次信息交换，以及步骤S307至S309处的允许主机300请求读取数据并且允许存储装置50响应于读取请求而提供结果寄存器203中的值的第三次信息交换，可以对RPMB 160执行写入操作。
图4是示出用于对RPMB 160的写入请求或读取请求和来自存储装置50的响应的数据包的结构的示图。
图6是示出在图3的步骤S303处传输的数据包的示图。
图7是示出在图3的步骤S306处传输的数据包的示图。
图8是示出在图3的步骤S309处传输的数据包的示图。
在图4中描述的RPMB数据包可以是包括在从主机300接收的请求中或者包括在从存储装置50接收的响应中的数据。图4和图6-8中的数据包包括填充字节(Stuff Bytes)、密钥(key)/(MAC)、数据(Data)、新鲜值(Nonce)、写入计数器(Write Counter)、地址(Address)、块计数(Block Count)、结果(Result)、REQ/RESP、CRC16等中的一个或多个。
参照图4，REQ/RESP字段定义了相应数据包是从主机300提供至存储装置50的请求还是从存储装置50提供至主机300的响应。即，REQ/RESP字段中的值可以确定包括相应数据包的消息类型。在实施例中，REQ/RESP字段可以具有2字节的长度。
下面的表1示出基于包括在RPMB数据包中的REQ/RESP字段的值的消息类型。
表1
参照表1和图6，参照图3描述的在步骤S303处提供的数据的数据包中包括的REQ/RESP字段的值是0x0003。
参照表1和图7，参照图3描述的在步骤S306处提供的数据的数据包中包括的REQ/RESP字段的值是0x0005。
参照表1和图8，参照图3描述的在步骤S309处提供的数据的数据包中包括的REQ/RESP字段的值是0x0300。
图5是示出指示RPMB 160的操作结果的数据结构的示图。
指示RPMB 160的操作结果的数据可以具有2字节的长度。位[7]可以是指示写入计数器的值是否已达到最大值的位。位[6:0]的值可以指示由主机300请求的对RPMB 160的操作的结果是成功还是失败。
下面的表2示出基于指示对RPMB 160的操作结果的、数据结构中的位[6:0]的值的结果数据。
表2
参照图5和图8以及表2，在参照图3描述的步骤S309处提供的数据的数据包中包括的数据可以具有图5的指示对RPMB 160的操作结果的数据结构。当来自主机300的写入请求成功时，操作结果位[6:0]可以指示值0x0000。当来自主机300的写入请求失败时，操作结果可以根据失败原因而指示从0x0001至0x0007的范围内的值。
图9是用于解释根据本公开的实施例的用于对RPMB 160的写入请求的块计数设置命令CMD23的参数(arguments)的示图。图9中的块计数设置命令CMD23的参数包括[31]可靠写入请求(Reliable Write Request)、[30]‘0’非包装(‘0’non-packed)、[29]结果读取请求(Result Read Request)、[28:25]上下文ID(context ID)、[24]:强制编程(forcedprogramming)、[23:16]设置为0(set to 0)、[15:0]块的数量(number of blocks)等中的一个或多个。
在参照图3描述的第一次至第三次信息交换中，第二次信息交换可以如第一次信息交换的情况那样传输多块写入命令，但是第二次信息交换可以不是请求对RPMB 160的写入操作的信息交换。即，第二次信息交换是指示随后待由主机300请求的多块读取命令CMD18是用于请求存储在结果寄存器203中的结果数据的命令的过程。因此，即使不执行参照图3描述的步骤S307至S309处的第二次信息交换，只要存储装置50可以识别随后待从主机300接收的多块读取命令CMD18是用于请求存储在结果寄存器203中的结果数据的命令，则存储装置50不需要执行参照图3描述的第二次信息交换。
参照图9，块计数设置命令CMD23的位[29]可以用于检查写入请求的结果。即，在参照图3描述的第三次信息交换操作的步骤S307处，主机300可以向存储装置50提供块计数设置命令CMD23，该块计数设置命令CMD23指示随后待提供至存储装置50的多块读取命令CMD18是用于请求存储在存储装置50的结果寄存器203中的结果数据的命令。
图10是示出根据本公开的实施例的存储装置50的操作方法的示图。
参照图10，在步骤S1001处，主机300可以将块计数设置命令CMD23传输到存储装置50。块计数可以是主机300期望存储在RPMB160中的数据块的数量。例如，数据单位可以是具有256字节大小的半个扇区。
在步骤S1002处，主机300可以提供多块写入命令CMD25。
接下来，在步骤S1003处，主机300可以将待被存储在RPMB 160中的数据提供至存储装置50。存储装置50可以接收数据，并且可以针对相应写入请求来计算MAC。当计算的MAC与包括在来自主机300的写入请求中的MAC匹配时，存储装置50可以将数据存储在RPMB 160中。
详细地，当包括在来自主机300的写入请求中的MAC与计算的MAC匹配时，存储装置50可以将包括在写入请求中的写入计数器值与存储在写入计数器162中的写入计数器值进行比较。当写入计数器值彼此相同时，可以确定来自主机300的写入请求被认证。
可以响应于来自主机300的附加请求来检查对RPMB 160的数据写入操作是否成功。在步骤S1004处，主机300可以将块计数设置命令CMD23传输到存储装置50，以检查对RPMB 160的数据写入操作是否已经成功。在步骤S1004处，由主机300提供的块计数设置命令CMD23可以包括消息，该消息指示随后待提供的多块读取命令CMD18是用于请求在步骤S1001至S1003进行的写入请求的结果的命令。
根据本发明的实施例，主机300可以使用块计数设置命令CMD23的位[29]作为用于检查写入请求的结果的位。例如，主机300可以将位[29]设置为启用状态和停用状态中的一个，并且然后可以将具有设置的位[29]的块计数设置命令CMD23提供至存储装置50。存储装置50可以通过从主机300接收的块计数设置命令CMD23的位[29]的值，来识别随后待在步骤S1005处提供的多块读取命令CMD18是用于请求结果寄存器203中的结果数据的命令。
在步骤S1005处，主机300可以将多块读取命令CMD18提供至存储装置50。
在步骤S1006处，存储装置50可以以数据包的格式向主机300提供存储在结果寄存器203中的结果数据。
根据图10的实施例，主机300使用块计数设置命令CMD23的位[29]作为用于检查写入请求的结果的位，并且因此主机300可以在不执行参照图3描述的第二信息交换过程(即，步骤S304至S306)的情况下，请求对RPMB 160的写入操作的执行结果。
因此，根据图10的实施例，与图3的实施例不同，主机300和存储装置50可以通过两次信息交换，即第一次信息交换和第二次信息交换，来请求对RPMB 160的写入操作的执行结果。与图3的实施例相比，可以省略不必要的信息交换过程，并且因此可以对RPMB 160执行更快速的写入操作。
图11是示出图1的存储器装置100的结构的示图。
参照图11，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
存储器单元阵列110可以包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL联接到地址解码器121。存储块BLK1至BLKz通过位线BL1至BLm联接到读取和写入电路123。存储块BLK1至BLKz中的每一个可以包括多个存储器单元。在实施例中，多个存储器单元是非易失性存储器单元。联接到相同字线的存储器单元被定义为单个页面。即，存储器单元阵列110由多个页面构成。在实施例中，存储器单元阵列110中的多个存储块BLK1至BLKz中的每一个可以包括多个虚拟单元。一个或多个虚拟单元可以串联地联接在漏极选择晶体管和存储器单元之间以及源极选择晶体管和存储器单元之间。
存储器装置100的存储器单元中的每一个可以被实施为能够存储单个数据位的单层单元(SLC)、能够存储两个数据位的多层单元(MLC)、能够存储三个数据位的三层单元(TLC)或能够存储四个数据位的四层单元(QLC)。
外围电路120可以包括地址解码器121、电压发生器122、读取和写入电路123以及数据输入/输出电路124。
外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110，使得编程操作、读取操作和擦除操作被执行。
地址解码器121通过行线RL联接到存储器单元阵列110。行线RL可以包括漏极选择线、字线、源极选择线和共源线。在实施例中，字线可以包括正常字线和虚拟字线。在实施例中，行线RL可以进一步包括管道选择线。
地址解码器121被配置成在控制逻辑130的控制下操作。地址解码器121从控制逻辑130接收地址ADDR。
地址解码器121被配置成对接收的地址ADDR的块地址进行解码。地址解码器121响应于解码的块地址，从存储块BLK1至BLKz中选择至少一个存储块。地址解码器121被配置成对接收的地址ADDR的行地址进行解码。地址解码器121可以响应于解码的行地址，通过将从电压发生器122供给的电压施加到字线WL来选择所选择的存储块的至少一个字线。
在编程操作期间，地址解码器121可以将编程电压施加到所选择字线并且将电平低于编程电压的通过电压施加到未选择字线。在编程验证操作期间，地址解码器121可以将验证电压施加到所选择字线并且将高于验证电压的验证通过电压施加到未选择字线。
在读取操作期间，地址解码器121可以将读取电压施加到所选择字线并且将高于读取电压的读取通过电压施加到未选择字线。
在实施例中，可以存储块为单位来执行存储器装置100的擦除操作。在擦除操作期间，输入到存储器装置100的地址ADDR包括块地址。地址解码器121可以对块地址进行解码并且响应于解码的块地址来选择单个存储块。在擦除操作期间，地址解码器121可将接地电压施加到与所选择存储块联接的字线。
在实施例中，地址解码器121可以被配置成对接收的地址ADDR的列地址进行解码。解码的列地址可以被传递到读取和写入电路123。在实施例中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的部件。
电压发生器122可以通过使用被提供至存储器装置100的外部供应电压来生成多个电压。可以在控制逻辑130的控制下操作电压发生器122。
在实施例中，电压发生器122可以通过调节外部供应电压来生成内部供应电压。由电压发生器122生成的内部供应电压被用作存储器装置100的操作电压。
在实施例中，电压发生器122可通过使用外部供应电压或内部供应电压来生成多个电压。电压发生器122可以生成存储器装置100所需的各种电压。例如，电压发生器122可以生成多个擦除电压、多个编程电压、多个通过电压、多个所选择读取电压和多个未选择读取电压。
电压发生器122可以包括多个泵送电容器(pumping capacitors)，其中泵送电容器接收内部供应电压以生成具有各种电压电平的多个电压，并且电压发生器122可以在控制逻辑130的控制下通过选择性地激活泵送电容器来生成多个电压。
生成的电压可以通过地址解码器121被供应到存储器单元阵列110。
读取和写入电路123可以包括分别通过第一至第m位线BL1至BLm联接到存储器单元阵列110的第一至第m页面缓冲器PB1至PBm。在控制逻辑130的控制下操作第一页面缓冲器PB1至第m页面缓冲器PBm。
第一至第m页面缓冲器PB1至PBm可以执行与数据输入/输出电路124的数据通信。在编程操作期间，第一至第m页面缓冲器PB1至PBm可以通过数据输入/输出电路124和数据线DL来接收待存储的数据DATA。
在编程操作期间，当编程脉冲被施加到各个所选择字线时，第一至第m页面缓冲器PB1至PBm可以通过位线BL1至BLm，将通过数据输入/输出电路124接收的数据传递到所选择存储器单元。基于传递的数据来对所选择页面中的存储器单元进行编程。联接到被施加编程许可电压(例如，接地电压)的位线的存储器单元可以具有增加的阈值电压。可以保持联接到被施加编程禁止电压(例如，供应电压)的位线的存储器单元的阈值电压。在编程验证操作期间，第一至第m页面缓冲器可以通过位线BL1至BLm从所选择存储器单元读取数据，其中存储器单元的阈值电压被存储为验证电压。
在读取操作期间，读取和写入电路123可以通过位线BL从所选择页面中的存储器单元读取数据，并且可以将读取的数据存储在第一至第m页面缓冲器PB1至PBm中。
在擦除操作期间，读取和写入电路123可以使得位线BL浮置。在实施例中，读取和写入电路123可以包括列选择电路。
数据输入/输出电路124通过数据线DL联接到第一至第m页面缓冲器PB1至PBm。在控制逻辑130的控制下操作数据输入/输出电路124。
数据输入/输出电路124可以包括用于接收输入数据的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收待被存储的数据DATA。在读取操作期间，数据输入/输出电路124将从包括在读取和写入电路123中的第一至第m页面缓冲器PB1至PBm接收的数据输出到外部控制器。
控制逻辑130可以联接到地址解码器121、电压发生器122、读取和写入电路123和数据输入/输出电路124。控制逻辑130可以控制存储器装置100的全部操作。控制逻辑130可以响应于从外部装置接收的命令CMD而操作。
图12是示出图11的存储器单元阵列的实施例的示图。
参照图12，存储器单元阵列110可以包括多个存储块BLK1至BLKz。每个存储块具有三维(3D)结构。每个存储块包括堆叠在衬底上的多个存储器单元。这些存储器单元沿正X(+X)方向、正Y(+Y)方向和正Z(+Z)方向布置。下面将参照图13和图14详细地描述每个存储块的结构。
图13是示出图12的存储块BLK1至BLKz的任何一个存储块BLKa的示例的电路图。
参照图13，存储块BLKa可以包括多个单元串CS11至CS1m和CS21至CS2m。在实施例中，单元串CS11至CS1m和CS21至CS2m中的每一个可以形成为‘U’型。在存储块BLKa中，m个单元串被布置在行方向(即，正(+)X方向)上。在图13中，两个单元串被示出为被布置在列方向(即，正(+)Y方向)上。然而，该图示是作为示例；将理解的是，三个或更多个单元串可以被布置在列方向上。
多个单元串CS11至CS1m和CS21至CS2m中的每一个可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST具有类似的结构，存储器单元MC1至MCn也具有类似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在实施例中，可以对每个单元串设置用于提供沟道层的柱(pillar)。在实施例中，可以对每个单元串设置用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱。
每个单元串的源极选择晶体管SST连接在公共源极线CSL与存储器单元MC1至MCp之间。
在实施例中，布置在相同行中的单元串的源极选择晶体管联接到在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管联接到不同的源极选择线。在图13中，第一行中的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。
在实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同地联接到单个源极选择线。
每个单元串中的第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可以被划分成第一至第p存储器单元MC1至MCp以及第p+1至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp被顺序地布置在负(-)Z方向上并且串联地连接在源极选择晶体管SST与管道晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn被顺序地布置在正(+)Z方向上并且串联地连接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp以及第p+1至第n存储器单元MCp+1至MCn通过管道晶体管PT彼此联接。每个单元串的第一至第n存储器单元MC1至MCn的栅极分别联接到第一至第n字线WL1至WLn。
每个单元串的管道晶体管PT的栅极联接到管线PL。
每个单元串的漏极选择晶体管DST连接在相应位线和存储器单元MCp+1至MCn之间。在行方向上的单元串联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管联接到第二漏极选择线DSL2。
在列方向上布置的单元串联接到在列方向上延伸的位线。在图13中，第一列中的单元串CS11和CS21联接到第一位线BL1。第m列中的单元串CS1m和CS2m联接到第m位线BLm。
行方向上布置的单元串中的、联接到相同字线的存储器单元构成单个页面。例如，第一行中的单元串CS11至CS1m中的、联接到第一字线WL1的存储器单元构成单个页面。第二行中的单元串CS21到CS2m中的、联接到第一字线WL1的存储器单元构成另一单个页面。可以通过选择漏极选择线DSL1和DSL2中的任何一个来选择单个行方向上布置的单元串。可以通过选择字线WL1至WLn中的任何一个而从所选择单元串中选择单个页面。
在实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。进一步地，在行方向上布置的单元串CS11至CS1m或CS21至CS2m中的、偶数单元串可以分别联接到偶数位线，并且在行方向上布置的单元串CS11至CS1m或CS21至CS2m中的、奇数单元串可以分别联接到奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的一个或多个可以用作虚拟存储器单元。例如，设置一个或多个虚拟存储器单元以减少源极选择晶体管SST与存储器单元MC1至MCp之间的电场。可选地，设置虚拟存储器单元以减少漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当设置较多的虚拟存储器单元时，存储块BLKa的操作可靠性得到提高，但是存储块BLKa的大小增加。当设置较少的存储器单元时，存储块BLKa的大小减小，但是存储块BLKa的操作可靠性会被劣化。
为了高效地控制虚拟存储器单元，每个虚拟存储器单元可以具有所需的阈值电压。在执行存储块BLKa的擦除操作之前或之后，可以对虚拟存储器单元的全部或一些执行编程操作。当在已经执行编程操作之后的情况下执行擦除操作时，虚拟存储器单元的阈值电压控制被施加到与各个虚拟存储器单元联接的虚拟字线的电压，并且因此虚拟存储器单元可以具有所需的阈值电压。
图14是示出图12的存储块BLK1至BLKz的任何一个存储块BLKb的示例的电路图。
参照图14，存储块BLKb可以包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿着正Z(+Z)方向延伸。单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括在衬底(未示出)上方堆叠的至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST，其中衬底位于存储块BLKb的下方。
每个单元串的源极选择晶体管SST连接在公共源极线CSL与存储器单元MC1至MCn之间。在相同行中布置的单元串的源极选择晶体管联接到相同的源极选择线。在第一行中布置的单元串CS11'至CS1m'的源极选择晶体管联接到第一源极选择线SSL1。在第二行中布置单元串CS21'至CS2m'的源极选择晶体管联接到第二源极选择线SSL2。在实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同地联接到单个源极选择线。
每个单元串中的第一至第n存储器单元MC1至MCn串联地连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极分别联接到第一字线WL1至第n字线WLn。
每个单元串的漏极选择晶体管DST连接在相应位线和存储器单元MC1至MCn之间。在行方向上布置的单元串的漏极选择晶体管联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11'至CS1m'的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21'至CS2m'的漏极选择晶体管联接到第二漏极选择线DSL2。
因此，图14的存储块BLKb具有与图13的存储块BLKa的电路类似的电路。然而，从图14中所示的实施例中的每个单元串中排除了图13中所示的管道晶体管PT。
在实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。进一步地，在行方向上布置的单元串CS11'至CS1m'或CS21'至CS2m'中的偶数单元串可以分别联接到偶数位线，并且在行方向上布置的单元串CS11'至CS1m'或CS21'至CS2m'中的奇数单元串可以分别联接到奇数位线。
在实施例中，第一至第n存储器单元MC1至MCn中的一个或多个可以用作虚拟存储器单元。例如，设置虚拟存储器单元以减少源极选择晶体管SST与存储器单元MC1至MCn之间的电场。可选地，设置虚拟存储器单元以减少漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。当设置较多的虚拟存储器单元时，存储块BLKb的操作可靠性得到提高，但是存储块BLKb的大小增加。当设置较少的存储器单元时，存储块BLKb的大小减小，但是存储块BLKb的操作可靠性会劣化。
为了高效地控制虚拟存储器单元，每个虚拟存储器单元可以具有所需的阈值电压。在执行存储块BLKb的擦除操作之前或之后，可以对虚拟存储器单元的全部或一些执行编程操作。当在已经执行编程操作之后的情况下执行擦除操作时，虚拟存储器单元的阈值电压控制被施加到与各个虚拟存储器单元联接的虚拟字线的电压，并且因此虚拟存储器单元可以具有所需的阈值电压。
图15是示出图11的存储器单元阵列的实施例的电路图。
参照图15，存储器单元阵列可以具有二维(2D)平面结构，而不是以上参照图12至图14描述的3D结构。
在图15中，存储块BLKc包括多个单元串CS1至CSm。多个单元串CS1至CSm可以分别联接到多个位线BL1到BLm。单元串CS1至CSm中的每一个可以包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以具有相似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在实施例中，用于提供沟道层的柱可以被设置在每个单元串中。在实施例中，用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱可以被设置在每个单元串中。
每个单元串的源极选择晶体管SST联接在公共源极线CSL与存储器单元MC1至MCn之间。
在每个单元串中，第一至第n存储器单元MC1至MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
每个单元串的漏极选择晶体管DST联接在相应位线和存储器单元MC1至MCn之间。
联接到相同字线的存储器单元可以构成单个页面。可以通过选择漏极选择线DSL来选择单元串CS1至CSm。可以通过选择字线WL1至WLn中的任何一个而从所选择单元串中选择一个页面。
在其它实施例中，可以设置偶数位线和奇数位线来代替第一至第m位线BL1至BLm。在单元串CS1至CSm中，偶数编号的单元串可以分别联接到偶数位线，并且奇数编号的单元串可以分别联接到奇数位线。
图16是示出图1的存储器控制器的实施例的示图。
存储器控制器1000联接到主机和存储器装置。响应于从主机接收的请求，存储器控制器1000可以访问存储器装置。例如，存储器控制器1000可以被配置为控制存储器装置的写入操作、读取操作、擦除操作和后台操作。存储器控制器1000可以提供存储器装置和主机之间的接口。存储器控制器1000可以运行固件以用于控制存储器装置。
参照图16，存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误检查和校正(ECC)单元1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。
总线1070可以提供存储器控制器1000的部件之间的通信通道。
处理器1010可以控制存储器控制器1000的全部操作并且可以执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信并且还可以通过存储器接口1060与存储器装置通信。进一步地，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以通过使用存储器缓冲器1020作为工作存储器、高速缓冲存储器或缓冲存储器来控制存储装置的操作。
处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以通过FTL将由主机提供的逻辑块地址(LBA)转换成物理块地址(PBA)。FTL可以使用映射表接收LBA，并且可以根据基于映射单元的任何合适的地址映射方法将LBA转换为PBA。代表性的地址映射方法包括页面映射方法、块映射方法和混合映射方法。
处理器1010可以随机化从主机接收的数据。例如，处理器1010可以使用随机化种子来随机化从主机接收的数据。随机化数据可以作为待被存储的数据而被提供至存储器装置并且可以被编程在存储器单元阵列中。
在读取操作期间，处理器可以去随机化从存储器装置接收的数据。例如，处理器1010可以使用去随机化种子来去随机化从存储器装置接收的数据。去随机化数据可以被输出到主机。
在实施例中，处理器1010可以运行软件或固件以执行随机化操作和去随机化操作。
在实施例中，处理器1010可以执行以上参照图1和图2描述的RPMB引擎210的操作。
存储器缓冲器1020可以用作处理器1010的工作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010执行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC单元1030可以执行错误校正。ECC单元1030可以基于待通过存储器接口1060而被写入到存储器装置的数据来执行错误校正码(ECC)编码。经ECC编码的数据可以通过存储器接口1060而被传输到存储器装置。ECC单元1030可以基于通过存储器接口1060而从存储器装置接收的数据来执行ECC解码。在示例中，ECC单元1030可以作为存储器接口1060的部件而被包括在存储器接口1060中。
主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用诸如以下的各种通信方法中的至少一种执行通信：通用串行总线(USB)通信方法、串行AT附件(SATA)通信方法、串列SCSI(SAS)通信方法、高速片间(HSIC)通信方法、小型计算机系统接口(SCSI)通信方法、外围组件互联(PCI)通信方法、高速PCI(PCIe)通信方法、高速非易失性存储器(NVMe)通信方法、通用闪存(UFS)通信方法、安全数字(SD)通信方法、多媒体卡(MMC)通信方法、嵌入式MMC(eMMC)通信方法、双列直插式存储器模块(DIMM)通信方法、寄存式DIMM(RDIMM)通信方法和低负载DIMM(LRDIMM)通信方法。
缓冲器控制电路1050可以在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060可以在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道将命令、地址和数据传输到存储器装置/从存储器装置接收命令、地址和数据。
在实施例中，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制电路1050。存储器缓冲器1020和缓冲器控制电路1050中的一个或两个可以被单独设置，或者将存储器缓冲器1020和缓冲器控制电路1050的功能合并在一个或多个合适的部件中。
在实施例中，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从设置在存储器控制器1000中的非易失性存储器装置(例如，ROM)加载代码。在实施例中，处理器1010可以通过存储器接口1060从存储器装置加载代码。
在实施例中，存储器控制器1000的总线1070可以被划分成控制总线和数据总线。数据总线可以被配置成在存储器控制器1000中传输数据，并且控制总线可以被配置成在存储器控制器1000中传输诸如命令或地址的控制信息。数据总线和控制总线可以彼此隔离，使得既不彼此干扰也不彼此影响。数据总线可以联接到主机接口1040、缓冲器控制电路1050、ECC单元1030和存储器接口1060。控制总线可以联接到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。
图17是示出应用根据本公开的实施例的存储装置的存储卡系统的框图。
参照图17，存储卡系统2000可以包括存储器控制器2100、存储器装置2200和连接器2300。
存储器控制器2100联接到存储器装置2200。存储器控制器2100可以访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100可以提供存储器装置2200和主机之间的接口。存储器控制器2100可以运行固件以用于控制存储器装置2200。存储器控制器2100可以以与以上参照图1描述的存储器控制器200相同的方式来实施。
在实施例中，存储器控制器2100可以包括诸如RAM、处理器、主机接口、存储器接口和ECC单元的部件。
存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以基于具体通信协议与外部装置(例如，主机)通信。在实施例中，存储器控制器2100可以通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA(SATA)协议、并行ATA(PATA)协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、电子集成驱动器(IDE)协议、火线协议、通用闪存(UFS)协议、Wi-Fi协议、蓝牙协议和高速非易失性存储器(NVMe)协议。在实施例中，连接器2300可以由上述各种通信协议中的至少一种定义。
在实施例中，存储器装置2200可以被实施为诸如以下的各种非易失性存储器装置中的任意一种：电可擦除可编程ROM(EPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁阻RAM(STT-MRAM)。
可以由存储器控制器2100执行以上参照图1和图2描述的RPMB引擎210的操作。
在实施例中，存储器控制器2100或存储器装置2200可以被封装为堆叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、芯片封装、芯片晶片、片上芯片(COB)、陶瓷双列直插封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形(SOIC)、收缩型小外形封装(SSOP)、薄型小外形(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理堆叠封装(WSP)等，并且可以被设置为单个半导体封装。可选地，存储器装置2200可以包括可以如上述封装类型中的任意一种进行封装并且可以被设置为单个半导体封装的多个非易失性存储器芯片。
在实施例中，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中。在实施例中，存储器控制器2100和存储器装置2200可以被集成以形成固态硬盘(SSD)。在另一实施例中，存储器控制器1200和存储器装置1100可以被集成以形成诸如以下的存储卡：PC卡(个人计算机存储卡国际协会：PCMCIA)、标准闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用闪存(UFS)。
在实施例中，存储器装置2200可以是以上参照图1和图11描述的存储器装置100。
图18是示出应用根据本公开的实施例的存储装置的用户系统的框图。
参照图18，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以运行包括在用户系统4000、操作系统(OS)或用户程序中的部件。在实施例中，应用处理器4100可以包括用于控制包括在用户系统4000中的部件的控制器、接口、图形引擎等。应用处理器4100可以被设置为片上系统(SoC)。
存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDRAM和LPDDR3 SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。在实施例中，应用处理器4100和存储器模块4200可以基于堆叠封装(POP)来封装并且然后可以被设置为单个半导体封装。
网络模块4300可以与外部装置通信。例如，网络模块4300可以支持诸如以下的无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙、或Wi-Fi通信。在实施例中，网络模块4300可以被包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。可选地，存储模块4400可以将存储在存储模块4400中的数据传输到应用处理器4100。在实施例中，存储模块4400可以被实施为诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪速存储器、NOR闪速存储器或具有三维(3D)结构的NAND闪速存储器的非易失性半导体存储器装置。在实施例中，存储模块4400可以被设置为诸如用户系统400的存储卡或外部驱动器的可移除存储介质(即，可移除驱动器)。
在实施例中，存储模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置中的每一个可以是以上参照图1和图11描述的存储器装置100。进一步地，存储装置4400可以是以上参照图1描述的存储装置50。
用户接口4500可以包括将数据或指令输入到应用处理器4100或将数据输出到外部装置的接口。在实施例中，用户接口4500可以包括诸如以下的用户输入接口：键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄影机、麦克风、陀螺仪传感器、振动传感器和/或压电装置。用户接口4500可以进一步包括诸如以下的用户输出接口：液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和电动机。
因此，本公开的实施例提供一种具有提高的操作速度的存储装置及该存储装置的操作方法。
虽然已经为了说明的目的公开了本公开的实施例，但是本领域技术人员将理解，根据以上描述，在不脱离本公开的技术方案的情况下，各种变型、添加和替换是可能的。因此，本公开的范围不受上述实施例的限制，而是由所附权利要求及其等同物限定。
在以上讨论的实施例中，可以选择性地执行所有步骤或跳过步骤。另外，可并不总是以常规顺序执行每个实施例中的步骤。此外，在本说明书和附图中公开的实施例旨在帮助本领域技术人员更清楚地理解本公开，而不是旨在限制本公开的范围。换言之，本公开所属领域的技术人员将能够容易地理解，基于本公开的技术范围，各种变型是可能的。
已经参照附图描述了本公开的实施例，并且在本说明书中使用的特定术语或词语应当根据本公开的技术方案来解释，而不限制本公开的主题。应当理解的是，本文所述的基本发明构思的许多变化和变型将仍然落入如所附权利要求及其等同物所限定的本公开的技术方案中。

Claims (19)

1.一种操作存储装置的方法，所述存储装置包括重放保护存储块，即RPMB，所述方法包括：
从外部主机接收对所述RPMB的写入请求；
基于认证操作，将数据选择性地存储在所述RPMB中；
从所述外部主机接收读取请求；并且
响应于所述读取请求，将结果数据提供至所述外部主机，
其中所述读取请求包括消息，所述消息指示随后待从所述外部主机接收的读取命令是与所述结果数据相关的命令。
2.根据权利要求1所述的方法，其中所述RPMB是在所述存储装置的存储器装置的存储器区域中的由认证密钥访问的区域。
3.根据权利要求2所述的方法，其中所述认证密钥被存储在所述存储器区域的一次性可编程寄存器，即OTP寄存器中。
4.根据权利要求1所述的方法，其中接收所述写入请求包括：
从所述外部主机接收用于设置待被存储在所述RPMB中的数据块的数量的块计数设置命令；
从所述外部主机接收针对响应于所述块计数设置命令而设置的块的多块写入命令；并且
接收包括消息的写入数据，所述消息指示所述多块写入命令是对所述RPMB的写入请求。
5.根据权利要求4所述的方法，其中选择性地存储所述数据包括：
通过将所述写入数据中的消息认证码与由所述存储装置计算的消息认证码进行比较，对所述写入请求执行认证操作；并且
基于所述认证操作的结果，确定是否将所述写入数据存储在所述RPMB中。
6.根据权利要求5所述的方法，其中使用哈希运算消息认证码来计算所述消息认证码。
7.根据权利要求5所述的方法，进一步包括当所述写入数据中的消息认证码与由所述存储装置计算的消息认证码匹配时，将所述写入数据中的写入计数器值与存储在所述存储装置中的写入计数器值进行比较。
8.根据权利要求1所述的方法，其中接收所述读取请求包括：
从所述外部主机接收用于设置存储在所述RPMB中的数据块的数量的块计数设置命令；并且
从所述外部主机接收针对响应于所述块计数设置命令而设置的块的多块读取命令，
其中所述块计数设置命令包括消息，所述消息指示所述多块读取命令是与所述写入请求的结果数据相关的命令。
9.根据权利要求1所述的方法，其中所述存储装置是嵌入式多媒体卡，即eMMC。
10.一种存储装置，包括：
存储器装置，包括重放保护存储块，即RPMB；以及
存储器控制器，控制所述存储器装置，
其中所述存储器控制器包括RPMB引擎，所述RPMB引擎从外部主机接收对所述RPMB的写入请求，基于认证操作将数据选择性地存储在所述RPMB中，并且响应于从所述外部主机接收的读取请求，将所述写入请求的结果数据提供至所述外部主机，以及
其中所述读取请求包括消息，所述消息指示随后待从所述外部主机接收的读取命令是与所述结果数据相关的命令。
11.根据权利要求10所述的存储装置，其中所述RPMB是在所述存储器装置的存储器区域中的由认证密钥访问的区域。
12.根据权利要求10所述的存储装置，其中所述认证密钥被存储在所述存储器区域的一次性可编程寄存器，即OTP寄存器中。
13.根据权利要求11所述的存储装置，其中所述RPMB引擎包括RPMB访问控制器，所述RPMB访问控制器从所述外部主机接收用于设置待被存储在所述RPMB中的数据块的数量的块计数设置命令、从所述外部主机接收针对响应于所述块计数设置命令而设置的块的多块写入命令、并且接收包括信息的写入数据，所述消息指示所述多块写入命令是对所述RPMB的写入请求。
14.根据权利要求12所述的存储装置，其中：
所述RPMB引擎进一步包括消息认证码计算器，所述消息认证码计算器使用所述认证密钥和哈希算法来计算所述存储装置的消息认证码，以及
所述RPMB访问控制器将所述写入数据中的消息认证码与所述存储装置的消息认证码进行比较。
15.根据权利要求13所述的存储装置，其中当所述写入数据中的消息认证码与所述存储装置的消息认证码匹配时，所述RPMB访问控制器将所述写入数据中的写入计数器值与存储在所述RPMB中的写入计数器值进行比较。
16.根据权利要求14所述的存储装置，其中所述RPMB引擎进一步包括结果寄存器，所述结果寄存器存储所述写入请求的处理结果。
17.根据权利要求10所述的存储装置，其中：
所述RPMB引擎从所述外部主机接收用于设置存储在所述RPMB中的数据块的数量的块计数设置命令和针对响应于所述块计数设置命令而设置的块的多块读取命令，以及
所述块计数设置命令包括消息，所述消息指示所述多块读取命令是与所述写入请求的结果数据相关的命令。
18.根据权利要求10所述的存储装置，其中所述存储装置是嵌入式多媒体卡，即eMMC。
19.一种存储器系统，包括：
存储器装置，包括重放保护存储块，即RPMB，通过哈希算法保护存储或待存储在所述RPMB中的数据；以及
控制器：
响应于经认证的访问请求控制所述存储器装置访问所述RPMB；以及
响应于经认证的报告请求将访问结果提供至所述RPMB，
其中所述报告请求包括由RPMB操作规范定义的块计数设置命令，以及
其中所述块计数命令具有表示对所述结果的请求的位。
CN201811105691.6A 2018-01-31 2018-09-21 存储装置及存储装置的操作方法 Pending CN110096908A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180012287A KR102501776B1 (ko) 2018-01-31 2018-01-31 저장 장치 및 그 동작 방법
KR10-2018-0012287 2018-01-31

Publications (1)

Publication Number Publication Date
CN110096908A true CN110096908A (zh) 2019-08-06

Family

ID=67393486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811105691.6A Pending CN110096908A (zh) 2018-01-31 2018-09-21 存储装置及存储装置的操作方法

Country Status (3)

Country Link
US (3) US10671544B2 (zh)
KR (1) KR102501776B1 (zh)
CN (1) CN110096908A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110633055A (zh) * 2019-09-18 2019-12-31 东软集团股份有限公司 一种访问rpmb分区的方法、装置及相关设备
CN110795364A (zh) * 2019-10-31 2020-02-14 四川效率源信息安全技术股份有限公司 一种ide模式下访问硬盘的方法
CN112133356A (zh) * 2020-09-11 2020-12-25 深圳市宏旺微电子有限公司 eMMC中RPMB的功能测试方法、装置和计算机设备
CN112328265A (zh) * 2020-09-29 2021-02-05 福建联迪商用设备有限公司 一种eMMC验证方法及智能POS
CN113377692A (zh) * 2020-03-09 2021-09-10 爱思开海力士有限公司 计算系统及其操作方法
CN113377691A (zh) * 2020-03-09 2021-09-10 爱思开海力士有限公司 计算系统及其操作方法
CN114692124A (zh) * 2022-04-18 2022-07-01 镁佳(北京)科技有限公司 一种数据读取、写入方法、装置和电子设备
US11868624B2 (en) 2020-03-09 2024-01-09 SK Hynix Inc. Computing system and operating method thereof
CN113377691B (zh) * 2020-03-09 2024-05-17 爱思开海力士有限公司 计算系统及其操作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418115B2 (en) * 2017-07-07 2019-09-17 Micron Technology, Inc. Managed NAND performance throttling
CN112154408A (zh) * 2018-04-12 2020-12-29 美光科技公司 重放受保护存储器块命令队列
US11088845B2 (en) * 2018-07-03 2021-08-10 Western Digital Technologies, Inc. Non-volatile memory with replay protected memory block having dual key
US20220058295A1 (en) * 2020-08-20 2022-02-24 Micron Technology, Inc. Safety and security for memory
US11977667B2 (en) 2020-11-25 2024-05-07 Micron Technology, Inc. Purging data at a memory device
CN112784301B (zh) * 2021-01-22 2022-12-20 珠海妙存科技有限公司 改善rpmb分区数据安全性的方法、装置及介质
JP2023039217A (ja) * 2021-09-08 2023-03-20 キオクシア株式会社 Ｉ／ｏコマンド制御装置および情報記録装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013155963A1 (zh) * 2012-04-17 2013-10-24 惠州Tcl移动通信有限公司 基于emmc芯片的移动终端安全信息存储方法及系统
US20140095918A1 (en) * 2012-09-28 2014-04-03 Per Ståhl Method and Apparatus for Maintaining Secure Time
CN104392188A (zh) * 2014-11-06 2015-03-04 三星电子（中国）研发中心 一种安全数据存储方法和系统
US20150286585A1 (en) * 2014-04-08 2015-10-08 Micron Technology, Inc. Apparatuses and methods for securing an access protection scheme
KR20150139420A (ko) * 2014-05-29 2015-12-11 삼성전자주식회사 스토리지 시스템 및 그것의 보안 쓰기 방지 수행 방법
US20160034683A1 (en) * 2014-08-01 2016-02-04 Samsung Electronics Co., Ltd. Memory card and storage system having authentication program and method for operating thereof
KR20160103236A (ko) * 2015-02-23 2016-09-01 삼성전자주식회사 저장 장치 및 그것의 동작 방법
CN107240418A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2828759A4 (en) * 2012-03-20 2015-09-30 Rubicon Labs Inc METHOD AND SYSTEM FOR WORKING PROCESS SET INSULATION
JP6017379B2 (ja) * 2013-07-12 2016-11-02 株式会社東芝 メモリシステム及びホスト機器
US9329992B2 (en) * 2013-12-04 2016-05-03 Silicon Motion, Inc. Data storage device and flash memory control method
KR102389431B1 (ko) * 2017-08-22 2022-04-25 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013155963A1 (zh) * 2012-04-17 2013-10-24 惠州Tcl移动通信有限公司 基于emmc芯片的移动终端安全信息存储方法及系统
US20140095918A1 (en) * 2012-09-28 2014-04-03 Per Ståhl Method and Apparatus for Maintaining Secure Time
US20150286585A1 (en) * 2014-04-08 2015-10-08 Micron Technology, Inc. Apparatuses and methods for securing an access protection scheme
CN106462509A (zh) * 2014-04-08 2017-02-22 美光科技公司 用于保全存取保护方案的设备及方法
KR20150139420A (ko) * 2014-05-29 2015-12-11 삼성전자주식회사 스토리지 시스템 및 그것의 보안 쓰기 방지 수행 방법
US20160034683A1 (en) * 2014-08-01 2016-02-04 Samsung Electronics Co., Ltd. Memory card and storage system having authentication program and method for operating thereof
CN104392188A (zh) * 2014-11-06 2015-03-04 三星电子（中国）研发中心 一种安全数据存储方法和系统
KR20160103236A (ko) * 2015-02-23 2016-09-01 삼성전자주식회사 저장 장치 및 그것의 동작 방법
CN107240418A (zh) * 2016-03-28 2017-10-10 爱思开海力士有限公司 存储器系统及其操作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110633055A (zh) * 2019-09-18 2019-12-31 东软集团股份有限公司 一种访问rpmb分区的方法、装置及相关设备
CN110633055B (zh) * 2019-09-18 2023-05-16 东软集团股份有限公司 一种访问rpmb分区的方法、装置及相关设备
CN110795364A (zh) * 2019-10-31 2020-02-14 四川效率源信息安全技术股份有限公司 一种ide模式下访问硬盘的方法
CN113377692A (zh) * 2020-03-09 2021-09-10 爱思开海力士有限公司 计算系统及其操作方法
CN113377691A (zh) * 2020-03-09 2021-09-10 爱思开海力士有限公司 计算系统及其操作方法
US11868624B2 (en) 2020-03-09 2024-01-09 SK Hynix Inc. Computing system and operating method thereof
CN113377691B (zh) * 2020-03-09 2024-05-17 爱思开海力士有限公司 计算系统及其操作方法
CN112133356A (zh) * 2020-09-11 2020-12-25 深圳市宏旺微电子有限公司 eMMC中RPMB的功能测试方法、装置和计算机设备
CN112328265A (zh) * 2020-09-29 2021-02-05 福建联迪商用设备有限公司 一种eMMC验证方法及智能POS
CN114692124A (zh) * 2022-04-18 2022-07-01 镁佳(北京)科技有限公司 一种数据读取、写入方法、装置和电子设备

Also Published As

Publication number Publication date
US10671544B2 (en) 2020-06-02
US20190236031A1 (en) 2019-08-01
US11580033B2 (en) 2023-02-14
US20230118843A1 (en) 2023-04-20
KR102501776B1 (ko) 2023-02-21
US11914526B2 (en) 2024-02-27
US20200293458A1 (en) 2020-09-17
KR20190092948A (ko) 2019-08-08

Similar Documents

Publication Publication Date Title
CN110096908A (zh) 存储装置及存储装置的操作方法
CN109426743B (zh) 存储装置及其操作方法
CN110503997A (zh) 存储器装置及其操作方法
KR102442216B1 (ko) 메모리 장치 및 그 동작 방법
CN110083304A (zh) 存储器控制器及其操作方法
CN108986852A (zh) 存储装置及其操作方法
CN110069212A (zh) 存储装置及存储装置的操作方法
CN111258919B (zh) 储存设备及其操作方法
CN110176267A (zh) 存储器系统及其操作方法
CN111105832B (zh) 存储装置和操作存储装置的方法
CN109388578A (zh) 存储装置及其操作方法
US11119950B2 (en) Storage device and method of operating the same
CN109933540A (zh) 存储装置及其操作方法
CN110175132A (zh) 存储装置及其操作方法
CN110175133B (zh) 存储装置及其操作方法
CN113760794A (zh) 存储装置和操作存储装置的方法
CN110389717A (zh) 存储装置及其操作方法
CN110399092A (zh) 存储装置以及操作存储装置的方法
CN111445939B (zh) 存储装置及其操作方法
CN111338978B (zh) 存储装置以及操作存储装置的方法
CN112527189A (zh) 存储器装置及其操作方法
CN111341372B (zh) 存储装置以及操作存储装置的方法
CN114360593A (zh) 存储装置及其操作方法
CN114496045A (zh) 存储器设备和操作存储器设备的方法
KR20220055302A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination