KR20220091955A - 메모리 시스템 폐기 방법 및 그 메모리 시스템 - Google Patents

메모리 시스템 폐기 방법 및 그 메모리 시스템 Download PDF

Info

Publication number
KR20220091955A
KR20220091955A KR1020200183202A KR20200183202A KR20220091955A KR 20220091955 A KR20220091955 A KR 20220091955A KR 1020200183202 A KR1020200183202 A KR 1020200183202A KR 20200183202 A KR20200183202 A KR 20200183202A KR 20220091955 A KR20220091955 A KR 20220091955A
Authority
KR
South Korea
Prior art keywords
memory
memory system
discard
data
controller
Prior art date
Application number
KR1020200183202A
Other languages
English (en)
Inventor
최한
김대희
김재완
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200183202A priority Critical patent/KR20220091955A/ko
Priority to US17/313,685 priority patent/US11531476B2/en
Priority to CN202111225620.1A priority patent/CN114678055A/zh
Publication of KR20220091955A publication Critical patent/KR20220091955A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/575—Secure boot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping

Abstract

본 발명은 메모리 시스템 및 메모리 시스템 폐기 방법이 적용된 메모리 시스템에 관한 것으로, 메모리 시스템 폐기 활성화를 기록하고 폐기 활성화가 된 메모리 시스템에 대한 읽기 명령을 차단하는 방법과 그 시스템에 관한 것이다.

Description

메모리 시스템 폐기 방법 및 그 메모리 시스템{MEMORY SYSTEM DISCARDING METHOD AND MEMORY SYSTEM THEREOF}
본 발명은 메모리 시스템 및 메모리 시스템 폐기 방법이 적용된 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 시스템 폐기 활성화를 기록하고 폐기 활성화가 된 메모리 시스템에 대한 읽기 명령을 차단하는 방법과 그 시스템에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예에 따른 메모리 시스템 폐기 방법 및 그 시스템은 메모리 시스템 폐기 활성화를 기록하는 방법 및 그 시스템을 제공하기 위한 것이다.
또한, 본 발명의 실시예에 따른 메모리 시스템 폐기 방법 및 그 시스템은 메모리 시스템에 대한 부팅을 차단하는 방법 및 그 시스템을 제공하기 위한 것이다.
또한, 본 발명의 실시예에 따른 메모리 시스템 폐기 방법 및 그 시스템은 메모리 시스템에 대한 읽기 명령을 차단하는 방법 및 그 시스템을 제공하기 위한 것이다.
또한, 본 발명의 실시예에 따른 메모리 시스템 폐기 방법 및 그 시스템은 메모리 장치가 수명 만료된 후 삭제 명령을 수신하면 메모리 시스템을 폐기하는 방법 및 그 시스템을 제공하기 위한 것이다.
본 발명의 실시예에 따른 메모리 시스템은, 메모리 시스템 폐기 요청을 입력한 사용자를 인증하고, 상기 사용자가 적법한 사용자로 인증되면 상기 메모리 시스템 폐기 요청이 유효한지 검증하며, 상기 메모리 시스템 폐기 요청이 유효하면 상기 메모리 시스템의 폐기 활성화를 기록하고 메모리 장치로 상기 메모리 시스템 폐기 요청을 전송하는 컨트롤러; 상기 전송받은 메모리 시스템 폐기 요청의 유효성을 판단하고 상기 메모리 시스템 폐기 요청이 유효하면 상기 메모리 시스템의 폐기 활성화를 기록하는 메모리 장치;를 포함할 수 있다.
본 발명의 실시예에 따른 메모리 시스템 폐기 방법은, 컨트롤러가 메모리 시스템 폐기 요청을 입력한 사용자를 인증하는 단계; 상기 컨트롤러가 상기 사용자가 적법한 사용자로 인증되면 상기 메모리 시스템 폐기 요청이 유효한지 검증하는 단계; 상기 컨트롤러가 상기 메모리 시스템 폐기 요청이 유효하면 상기 메모리 시스템의 폐기 활성화를 기록하고 메모리 장치로 상기 메모리 시스템 폐기 요청을 전송하는 단계; 상기 메모리 장치가 상기 전송받은 메모리 시스템 폐기 요청의 유효성을 판단하고 상기 메모리 시스템 폐기 요청이 유효하면 상기 메모리 시스템의 폐기 활성화를 기록하는 단계;를 포함할 수 있다.
본 발명의 실시예에 따른 메모리 시스템 폐기 방법은, 컨트롤러가 메모리 장치의 데이터에 대한 삭제 명령을 수신하는 단계; 상기 컨트롤러가 상기 메모리 장치의 상기 삭제 명령 수행 가능 여부를 검사하는 단계; 상기 메모리 장치가 수명 만료되어 상기 삭제 명령 수행이 가능하지 않으면 상기 메모리 장치를 포함하는 메모리 시스템의 폐기 활성화를 기록하는 단계; 를 포함할 수 있다.
본 발명의 실시예에 따른 메모리 시스템 폐기 방법 및 그 시스템은 메모리 시스템 폐기 활성화를 기록하는 방법 및 그 시스템을 제공할 수 있다.
또한, 본 발명의 실시예에 따른 메모리 시스템 폐기 방법 및 그 시스템은 메모리 시스템에 대한 부팅을 차단하는 방법 및 그 시스템을 제공할 수 있다.
또한, 본 발명의 실시예에 따른 메모리 시스템 폐기 방법 및 그 시스템은 메모리 시스템에 대한 읽기 명령을 차단하는 방법 및 그 시스템을 제공할 수 있다.
또한, 본 발명의 실시예에 따른 메모리 시스템 폐기 방법 및 그 시스템은 메모리 장치가 수명 만료된 후 삭제 명령을 수신하면 메모리 시스템을 폐기하는 방법 및 그 시스템을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시예에 따른 메모리 시스템 내 컨트롤러를 도시한 도면이다.
도 3은 본 발명의 실시예에 따른 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 4는 본 발명의 실시예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 6은 메모리 시스템의 읽기 동작을 제어하는 방법을 도시한 도면이다.
도 7은 본 발명의 실시예에 따른 메모리 시스템 폐기 방법을 나타내는 순서도이다.
도 8은 본 발명의 실시예에 따른 사용자 인증 및 메모리 시스템 폐기 요청의 유효성 검사 순서도이다.
도 9는 본 발명의 실시예에 따른 EOL에 도달한 메모리 장치를 포함하는 메모리 시스템 폐기 과정을 나타내는 순서도이다.
도 10은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 11는 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 12는 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 13은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 14 내지 도 17은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 18은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은, 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템으로, 윈도우(windows) 및 크롬(chrome) 등을 포함하고, 기업용 운영 시스템은, 고성능을 확보 및 지원하도록 특성화된 시스템으로, 윈도 서버(windows server), 리눅스(linux) 및 유닉스(unix) 등을 포함할 수 있다. 아울러, 운영 시스템에서의 모바일 운영 시스템은, 사용자들에게 이동성 서비스 제공 기능 및 시스템의 절전 기능을 지원하도록 특성화된 시스템으로, 안드로이드(android), iOS, 윈도 모바일(windows mobile) 등을 포함할 수 있다. 이때, 호스트(102)는, 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다, 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 예를 들면, 메모리 시스템(110)은, 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
그리고, 메모리 시스템(110)은, 호스트(102)에 의해서 액세스되는 데이터를 저장하는 메모리 장치(150), 및 메모리 장치(150)로의 데이터 저장을 제어하는 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD를 구성할 수 있다. 메모리 시스템(110)이 SSD로 이용되는 경우, 메모리 시스템(110)에 연결되는 호스트(102)의 동작 속도는 보다 개선될 수 있다. 아울러, 컨트롤러(130) 및 메모리 장치(150)는, 하나의 반도체 장치로 집적되어 메모리 카드를 구성할 수도 있으며, 일 예로 PC 카드(PCMCIA: Personal Computer Memory Card International Association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨터, UMPC(Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA(Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB(Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID(radio frequency identification) 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들(152,154,156)을 포함하며, 각각의 메모리 블록들(152,154,156)은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들(152,154,156)이 각각 포함된 복수의 플레인들(plane)을 포함하며, 특히 복수의 플레인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 플래시 변환 계층(FTL) 유닛(40), 파워 관리 유닛(PMU: Power Management Unit)(140), 메모리 인터페이스(Memory I/F) 유닛(142), 및 메모리(Memory)(144)를 포함한다.
호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
플래시 변환 계층(FTL:Flash Translation Layer,이하 'FTL'이라 칭하기로 함) 유닛(40)은 메모리 시스템(110)의 제반 동작을 제어할 수 있다. 즉, 호스트 인터페이스 유닛(132)으로부터 읽기 명령(READ Command) 및 읽기 명령에 대응하는 데이터의 논리 주소를 제공받을 수 있으며 제공받은 데이터의 논리주소를 메모리 장치(150)의 물리 주소로 변환할 L2P(Logical to Physical) 맵을 포함할 수 있다. 여기서 플래시 변환 계층(FTL) 유닛(40)은 프로세서(134)에 의해 구동되는 펌웨어(firmware)일 수 있다.
플래시 변환 계층(FTL) 유닛(40)은 L2P맵을 이용하여 호스트 인터페이스 유닛(132)으로부터 제공받은 데이터의 논리주소를 데이터의 논리주소에 대응하는 메모리 장치(150)의 물리 주소로 변환하고 데이터의 물리 주소를 메모리 인터페이스 유닛(142)으로 전달할 수 있다.
또한 플래시 변환 계층(FTL) 유닛(40)은 메모리 시스템 폐기를 요청한 사용자를 인증하고 사용자의 메모리 시스템 폐기 요청이 유효한 것인지 검증하고, 메모리 시스템 폐기 요청이 유효하면 메모리 시스템 폐기 기록부(146)에 메모리 시스템 폐기 요청을 전달할 수 있다.
한편, 플래시 변환 계층(FTL) 유닛(40)은 ECC 유닛(138)을 포함할 수 있다. ECC 유닛(138)은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 다시 말해, ECC 유닛(138)은, 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. 이때, ECC 유닛(138)은, 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
여기서, ECC 유닛(138)은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛(138)는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다. 본 실시예에서는 ECC 유닛(138)이 플래시 변환 계층(FTL) 유닛(40)에 포함되는 것으로 설명되었으나 실시예에 따라, ECC 유닛(138)은 컨트롤러(130)내 별도의 모듈, 회로 또는 펌웨어 등으로 구현될 수도 있다.
PMU(140)는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다. 여기서, 메모리 인터페이스 유닛(142)은, 메모리 장치(150)가 플래시 메모리, 특히 일 예로 메모리 장치(150)가 NAND 플래시 메모리일 경우에 NAND 플래시 컨트롤러(NFC: NAND Flash Controller)로서, 프로세서(134)의 제어에 따라, 메모리 장치(150)의 제어 신호를 생성하고 데이터를 처리한다. 그리고, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)와 메모리 장치(150) 간의 커맨드 및 데이터를 처리하는 인터페이스, 일 예로 NAND 플래시 인터페이스의 동작, 특히 컨트롤러(130)와 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고 받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
아울러, 메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다. 보다 구체적으로 설명하면, 메모리(144)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어, 예컨대 컨트롤러(130)가, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)가, 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 이러한 동작을 메모리 시스템(110), 즉 컨트롤러(130)와 메모리 장치(150) 간이 수행하기 위해 필요한 데이터를 저장한다.
여기서, 메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 2에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스 유닛(142)을 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(144)는, 전술한 바와 같이, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
프로세서(134)는 메모리 시스템 폐기 기록부(146) 및 메모리 시스템 폐기 검사 및 실행부(148)를 포함할 수 있다.
메모리 시스템 폐기 기록부(146)는 플래시 변환 계층(FTL) 유닛(40)으로부터 전달받은 메모리 시스템 폐기 요청에 따라 메모리 시스템 폐기가 활성화된 것을 컨트롤러(130)에 내부에 기록할 수 있으며, 메모리 장치(150)에 메모리 시스템 폐기 요청을 전달할 수 있다.
또한, 메모리 시스템 폐기 검사 및 실행부(148)는 메모리 시스템 폐기 활성화 여부를 검사하여 메모리 시스템 폐기가 활성화된 경우 메모리 시스템 부팅을 차단하거나 메모리 시스템에 대한 읽기 명령을 차단할 수 있으며 메모리 시스템 폐기와 관련한 메모리 시스템 폐기 기록부(146) 및 메모리 시스템 폐기 검사 및 실행부(148)의 동작과 관련한 상세한 설명은 후술한다.
컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 여기서, 컨트롤러(130)는, 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작으로 포그라운드(foreground) 동작을 수행, 예컨대 라이트 커맨드에 해당하는 프로그램 동작, 리드 커맨드에 해당하는 리드 동작, 이레이즈 커맨드(erase command)에 해당하는 이레이즈 동작, 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등을 수행할 수 있다.
그리고, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 메모리 장치(150)의 메모리 블록들(152,154,156)에서 임의의 메모리 블록에 저장된 데이터를 다른 임의의 메모리 블록으로 카피(copy)하여 처리하는 동작, 일 예로 가비지 컬렉션(GC: Garbage Collection) 동작, 메모리 장치(150)의 메모리 블록들(152, 154, 156) 간 또는 메모리 블록들(152, 154, 156)에 저장된 데이터 간을 스왑(swap)하여 처리하는 동작, 일 예로 웨어 레벨링(WL: Wear Leveling) 동작, 컨트롤러(130)에 저장된 맵 데이터를 메모리 장치(150)의 메모리 블록들(152, 154, 156)로 저장하는 동작, 일 예로 맵 플러시(map flush) 동작, 또는 메모리 장치(150)에 대한 배드 관리(bad management)하는 동작, 일 예로 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)에서 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 일 예로, 컨트롤러(130)가, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 복수의 커맨드 동작들, 예컨대 복수의 라이트 커맨드들에 해당하는 복수의 프로그램 동작들, 복수의 리드 커맨드들에 해당하는 복수의 리드 동작들, 및 복수의 이레이즈 커맨드들에 해당하는 복수의 이레이즈 동작들을 메모리 장치(150)에서 수행할 경우, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널(channel)들(또는 웨이(way)들)에서, 최상(best)의 채널들(또는 웨이들)을 결정한 후, 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 커맨드들 해당하는 메모리 다이들로 전송하며, 또한 커맨드들에 해당하는 커맨드 동작들을 수행한 메모리 다이들로부터 커맨드 동작들의 수행 결과들을, 최상의 채널들(또는 웨이들)을 통해, 수신한 후, 커맨드 동작들의 수행 결과들을 호스트(120)로 제공한다. 특히, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 복수의 커맨드들을 수신할 경우, 메모리 장치(150)의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인한 후, 채널들(또는 웨이들)의 상태에 상응하여 최상의 전송 채널들(또는 전송 웨이들)을 결정하며, 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 메모리 다이들로 전송한다. 또한, 본 발명의 실시 예에 따른 메모리 시스템에서는, 호스트(102)로부터 수신된 복수의 커맨드들을 해당하는 커맨드 동작들을 메모리 장치(150)의 메모리 다이들에서 수행한 후, 메모리 장치(150)의 메모리 다이들에 연결된 복수의 채널들(또는 웨이들)에서, 채널들(또는 웨이들)의 상태에 상응한 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들에 대한 수행 결과들을, 메모리 장치(150)의 메모리 다이들로부터 수신하며, 메모리 장치(150)의 메모리 다이들로부터 수신된 수행 결과들을, 호스트(102)로부터 수신된 복수의 커맨드들에 대한 응답으로, 호스트(102)로 제공한다.
여기서, 컨트롤러(130)는, 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들(또는 웨이들)의 상태를 확인, 예컨대 채널들(또는 웨이들)의 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등을 확인한 후, 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들을, 해당하는 메모리 다이들로 전송, 다시 말해 최상의 전송 채널들(또는 전송 웨이들)을 통해, 호스트(102)로부터 수신된 복수의 커맨드들에 해당하는 커맨드 동작들의 수행을, 해당하는 메모리 다이들로 요청한다. 또한, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통한 커맨드 동작들의 수행 요청에 상응하여, 해당하는 메모리 다이들로부터 커맨드 동작들의 수행 결과들을 수신하며, 이때 채널들(또는 웨이들)의 상태에 따라 최상의 채널들(또는 웨이들), 다시 말해 최상의 수신 채널들(또는 수신 웨이들)을 통해, 커맨드 동작들의 수행 결과들을 수신한다. 그리고, 컨트롤러(130)는, 최상의 전송 채널들(또는 전송 웨이들)을 통해 전송되는 커맨드들의 디스크립터(descriptor)와, 최상의 수신 채널들(또는 수신 웨이들)을 통해 수신되는 수행 결과들의 디스크립터 간을, 매칭(matching)한 후, 호스트(102)로부터 수신된 커맨드들에 해당하는 커맨드 동작들의 수행 결과들을, 호스트(102)로 제공한다.
여기서, 커맨드들의 디스크립터에는, 커맨드들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들 또는 리드 커맨드들에 해당하는 데이터의 어드레스(일 예로, 데이터의 논리적 페이지 번호) 또는 데이터가 저장된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 또한, 수행 결과들의 디스크립터에는, 수행 결과들에 해당하는 데이터 정보 또는 위치 정보, 예컨대 라이트 커맨드들에 해당하는 프로그램 동작들의 데이터 또는 리드 커맨드들에 해당하는 리드 동작들의 데이터에 대한 어드레스(일 예로, 데이터에 대한 논리적 페이지 번호) 또는 프로그램 동작들 또는 리드 동작들이 수행된 위치의 어드레스(일 예로, 메모리 장치(150)의 물리적 페이지 정보) 등, 및 커맨드 동작들이 요청된 채널들(또는 웨이들), 다시 말해 커맨드들이 전송된 전송 채널들(또는 전송 웨이들)의 지시 정보, 예컨대 전송 채널들(또는 전송 웨이들)의 식별자(일 예로, 채널 번호(또는 웨이 번호)) 등이 포함될 수 있다. 아울러, 커맨드들의 디스크립터 및 수행 결과들의 디스크립터에 포함된 정보들, 예컨대 데이터 정보, 위치 정보, 또는 채널들(또는 웨이들)의 지시 정보는, 컨텍스트(context) 형태 또는 태그(tag) 형태로, 디스크립터에 포함될 수 있다.
한편, 메모리 장치를 이용하여 데이터를 저장하는 메모리 시스템(110)은 데이터를 암호화하거나 사용자 인증 등의 다양한 방법을 통해 사용자 데이터를 보호할 수 있다. 이러한 데이터 보호는 메모리 시스템(110)을 사용할 때 뿐만 아니라 메모리 시스템(110)을 폐기할 때도 요구되며 메모리 시스템(110)을 폐기하는 경우 메모리 장치의 데이터를 물리적으로 제거하거나 데이터가 암호화되어 있는 경우에는 암호화에 사용된 암호화 키를 파기하는 방법으로 데이터의 유출을 방지할 수 있다.
하지만 메모리 장치의 데이터를 물리적으로 제거하는 방법은 복구가 불가능한 반면 시간이 많이 소요되는 단점이 있으므로 메모리 시스템(110)의 데이터를 암호화하고 암호화에 사용된 암호화 키를 제거하는 방식이 선호되고 있다.
그러나 암호화 키가 사전에 유출되었거나 메모리 시스템(110)의 메모리 장치(150)가 데이터를 쓰거나 지울 수 없는 상태에 도달하여 암호화 키를 폐기할 수 없는 경우에는 메모리 장치(150)로부터 직접 데이터 추출이 가능하며, 또한 암호화 키가 폐기된 경우에도 메모리 장치(150)의 I/O를 직접 접근하여 암호화 키를 무차별적으로 대입함으로써 암호화를 해제한 후 데이터를 유출할 수 있는 위험성이 존재한다.
도 2는 본 발명의 실시예에 따른 메모리 시스템 내 컨트롤러를 도시한 도면이다.
도 2를 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 전술한 호스트 인터페이스 유닛(132), 플래시 변환 계층(FTL) 유닛(40), 메모리 인터페이스 유닛(142) 및 메모리(144)를 포함할 수 있다.
호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스 유닛(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL) 유닛(40)으로 전달할 지 결정할 수 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL) 유닛(40)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL) 유닛(40)은 이벤트큐(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다.
예를 들면, 호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스 유닛(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리적-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 1 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스 유닛(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리적-물리적 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메모리(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스 유닛(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
메모리 장치(150)는, 복수의 메모리 블록들을, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록 및 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록 등으로 포함할 수 있다. 여기서, SLC 메모리 블록은, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, 데이터 연산 성능이 빠르며 내구성이 높다. 그리고, MLC 메모리 블록은, 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하며, SLC 메모리 블록보다 큰 데이터 저장 공간을 가지며, 다시 말해 고집적화할 수 있다. 특히, 메모리 장치(150)는, MLC 메모리 블록으로, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 MLC 메모리 블록뿐만 아니라, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
여기서, 본 발명의 실시 예에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
이하에서는, 도 3 내지 도 5를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 4는 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 5는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 3을 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리 블록들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리 블록, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
메모리 장치(150)는 단일 레벨 셀 메모리 블록보다 다중 레벨 셀 메모리 블록에 더 많은 양의 데이터를 저장할 수 있다. 다만, 메모리 장치(150)는 다중 레벨 셀 메모리 블록을 활용하여 데이터를 처리하는 것보다 단일 레벨 셀 메모리 블록을 활용하여 더 신속하게 데이터를 처리할 수 있다. 즉, 단일 레벨 셀 메모리 블록과 다중 레벨 셀 메모리 블록은 서로 다른 장단점을 가지고 있다. 그렇기 때문에, 프로세서(134)는, 신속한 데이터 처리가 필요한 경우, 단일 레벨 셀 메모리 블록에 데이터를 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 반면에, 많은 양의 저장 공간이 필요한 경우, 프로세서(134)는 다중 레벨 셀 메모리 블록에 데이터를 프로그램하도록 메모리 장치(150)를 제어할 수 있다. 결과적으로, 상황에 따라서 프로세서(134)는 데이터가 저장될 메모리 블록의 종류를 결정할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 4를 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들은 메모리 셀 어레이(330)로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 4는, 낸드 플래시 메모리 셀로 구성된 각 메모리 셀 어레이(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급 회로(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급 회로(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 5에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 5는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들을 보여주는 블록도로서, 각각의 메모리 블록들은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 셀 어레이(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 셀 어레이 (330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 셀 어레이 (330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 셀 어레이(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 6은 메모리 시스템의 읽기 동작을 제어하는 방법을 도시한 도면이다.
도 2 및 도 6을 참조하면, 호스트(102)는 호스트 인터페이스 유닛(132)를 통하여 읽기 명령(READ Command) 및 읽기 명령에 대응하는 데이터의 논리주소를 컨트롤러(130)로 제공할 수 있다. 호스트 인터페이스 유닛(132)은 제공받은 읽기 명령 및 읽기 명령에 대응하는 데이터에 대한 논리 주소를 플래시 변환 계층(FTL) 유닛(40)으로 전달할 수 있다(1단계).
플래시 변환 계층(FTL) 유닛(40)은 데이터의 논리주소를 L2P(Logical to Physical) 맵을 이용하여 데이터의 논리주소에 대응하는 메모리 장치(150)의 물리 주소로 변환하고, 데이터의 물리 주소를 컨트롤러(130)의 메모리 인터페이스 유닛(142)으로 전달할 수 있다(2단계).
그 후, 프로세서(134)는 메모리 인터페이스 유닛(142)를 통하여 메모리 장치(150)로 물리 주소에 대응하는 데이터 읽기를 요청할 수 있다(3단계).
메모리 장치(150)는 물리 주소에 대응하는 위치에 저장된 데이터를 읽어 들여 메모리 인터페이스 유닛(142)로 전달할 수 있다(4단계). 그 후, 프로세서(134)는 메모리 인터페이스 유닛(142)를 통하여 전달받은 데이터를 컨트롤러(130)의 메모리(144)에 저장할 수 있다(5단계). 프로세서(134)에 의해 메모리(144)에 저장된 데이터는 호스트 인터페이스 유닛(132)를 통하여 호스트(102)에 전달될 수 있다(6단계).
사용자는 메모리 시스템(110) 폐기 기능을 활성화한 이후 메모리 시스템(110) 부팅 자체를 불가능하도록 하거나 전술한 데이터 읽기 명령에 대한 각 단계를 실행하지 않음으로써 데이터 추출을 근본적으로 차단하고 데이터 복구가 불가능하도록 할 수 있다.
플래시 변환 계층(FTL) 유닛(40)은 사용자로부터 메모리 시스템(110) 폐기 요청을 수신한 경우 메모리 시스템(110) 폐기를 요청한 사용자의 폐기 권한을 검사하고 적법한 사용자로 판단되면 메모리 시스템 폐기 기록부(146)로 메모리 시스템(110) 폐기를 요청할 수 있다. 여기서 사용자의 폐기 권한 검사는 사용자 인증 및 메모리 시스템(110) 폐기 요청 유효성 검사를 포함할 수 있다. 본 발명의 다른 실시예에 따라서는 호스트 인터페이스 유닛(132)이 메모리 시스템(110) 폐기를 요청한 사용자의 폐기 권한을 검사하고 적법한 사용자로 판단되면 메모리 시스템 폐기 기록부(146)로 메모리 시스템 폐기를 요청하거나 플래시 변환 계층(FTL) 유닛(40)으로 메모리 시스템(110) 폐기를 요청할 수 있으며 호스트 인터페이스 유닛(132)이 사용자 인증만을 수행할 수 있다.
사용자는 사전에 결정된 방식을 이용하여 메모리 시스템(110) 폐기를 요청할 수 있다. 사전에 결정된 방식이란 사용자 인증에 사용되는 인증 방식 및/또는 어떤 명령을 사용할 것인지를 의미할 수 있는데, 메모리 시스템(110) 폐기 요청이 승인되면 취소가 불가능하므로 폐기 요청 승인은 폐기를 요청한 사용자의 인증 및 폐기 요청에 대한 유효성 여부 검증 단계의 2단계로 구분될 수 있다.
사용자 인증은 사용자의 메모리 시스템(110) 폐기 권한에 대한 인증으로서 다양한 방식으로 수행될 수 있다.
이를 테면, 메모리 시스템(110)은 메모리 시스템(110)의 구매 후 최초 부팅시 또는 최초 관리프로그램 실행시에 사용자로부터 암호, 패턴(pattern), 휴대폰 번호, 주민등록번호, 신용카드번호 등을 입력받거나 지문, 홍채, 안면인식 등을 수행하고 그 데이터를 저장하거나 공인인증서를 저장할 수 있다. 또는 제조사나 판매사가 제공하는 시리얼 번호 또는 키(key)를 입력받아 암호화한 후 저장할 수 있다.
사용자 인증은 사용자가 저장한 암호, 패턴, 휴대폰 번호, 주민등록번호, 신용카드번호, 지문, 홍채, 안면인식 데이터 또는 공인인증서와 사용자가 입력한 데이터가 일치하는지 여부로 수행될 수 있으며 제조사나 판매사가 제공하는 시리얼 번호 또는 키(key)와의 일치여부 검사가 중첩적으로 또는 개별적으로 수행될 수 있다.
예컨대, 사용자가 호스트(102) 상에서 메모리 시스템(110)의 폐기를 요청한 경우, 호스트(102)는 제조사나 판매사에서 제공하는 메모리 시스템(110)의 시리얼 번호를 사용자에게 질의하고, 사용자가 이에 대해 응답하면 호스트(102)는 사용자의 응답을 암호화하여 호스트 인터페이스 유닛(132)을 통해 플래시 변환 계층(FTL) 유닛(40)으로 전송할 수 있으며, 플래시 변환 계층(FTL) 유닛(40)은 시리얼 번호의 일치 여부를 검사하여 사용자를 인증할 수 있다. 본 발명의 다른 실시예에 따라서는 호스트 인터페이스 유닛(132)이 시리얼 번호를 수신하고 일치 여부를 검사하여 사용자를 인증할 수 있다.
플래시 변환 계층(FTL) 유닛(40)은 사용자 인증 완료 이후에 전술한 인증 방식을 다시 사용하여 폐기 요청의 유효성을 검증할 수 있다. 즉, 사용자가 저장한 암호, 패턴, 휴대폰 번호, 주민등록번호, 신용카드 번호, 지문, 홍채, 안면인식, 공인인증서 또는 제조사나 판매사가 제공하는 시리얼 번호 또는 키가 폐기 요청의 유효성 검증시 다시 한번 사용될 수 있다. 플래시 변환 계층(FTL) 유닛(40)은 폐기 요청의 유효성 검증시에 사용자 인증에서 사용된 방식과는 다른 방식을 사용할 수 있는데, 예를 들어 사용자 인증에서 패스워드가 사용된 경우에 시리얼 번호 입력으로 폐기 요청의 유효성을 검증할 수 있다.
플래시 변환 계층(FTL) 유닛(40)은 인증이 완료된 사용자가 유효한 폐기 요청을 하는 경우 메모리 시스템 폐기 기록부(146)로 메모리 시스템(110) 폐기 요청을 할 수 있다.
메모리 시스템 폐기 기록부(146)는 플래시 변환 계층(FTL) 유닛(40)으로부터 폐기 요청을 전달받으면 전자퓨즈(e-fuse)를 버닝(burning)하여 메모리 시스템(110)에 대한 폐기 기능이 활성화됐음을 기록할 수 있다. 전자퓨즈는 칩을 실시간으로 재프로그래밍할 수 있는 기술로서 한 번 버닝되어 재프로그래밍되면 복구할 수 없으므로 폐기 요청에 대한 회복이 불가능하며 메모리 시스템 폐기 검사 및 실행부(146)는 전자퓨즈의 버닝 여부를 체크하여 메모리 시스템(110) 폐기 기능이 활성화된 이후 데이터 읽기 커맨드 취소 여부를 판단할 수 있다. 다만 이는 하나의 실시예일 뿐이며 전자퓨즈가 아닌 취소나 복구가 불가능한 다른 장치가 사용될 수 있음은 물론이다.
전자퓨즈가 버닝되어 폐기 기능이 활성화되면 메모리 시스템 폐기 검사 및 실행부(146)는 호스트(102)로부터 읽기 명령을 제공받더라도 전술한 6단계의 단계 중 어느 하나의 단계를 취소, 무시하여 호스트(102)로 데이터를 전달하지 않거나 임의의 데이터를 응답으로 전송할 수 있다. 이 경우 플래시 변환 계층(FTL) 유닛(40)으로 명령을 전달하는 단계를 취소하는 것이 가장 신뢰성이 높을 수 있다.
이를테면, 전술한 2단계 및 3단계는 데이터의 물리 주소 검색이 완료되어 물리 주소를 컨트롤러(130)나 메모리 장치(150)에 전달하는 단계이므로 데이터의 물리 주소가 노출될 수 있으며, 4단계 및 5단계는 메모리 장치(150)가 물리 주소를 통해 검색된 데이터를 컨트롤러(130)로 전송하거나 컨트롤러(130)가 메모리 장치(150)로부터 수신한 데이터를 저장하는 단계로서 데이터가 컨트롤러(130) 외부로 노출될 수 있다.
또한, 6단계는 메모리(144)가 메모리 장치(150)로부터 수신하여 저장한 데이터를 호스트(102)로 전송하는 단계로서 데이터가 메모리(144)에 저장되어 있는 상태이므로, 1단계를 제외한 나머지 단계에서는 데이터에 대한 물리 주소나 데이터 자체의 노출 위험성이 존재할 수 있다.
다른 실시예로서, 컨트롤러(130)는 메모리 시스템(110) 폐기 기능이 활성화되면 메모리 시스템(110)에 대한 부팅(booting)을 제어하여 메모리 시스템(110)에 대한 사용을 차단할 수 있다. 이러한 경우 메모리 시스템(110)에 대한 정보를 수집하는 명령을 포함한 메모리 시스템(110)에 대한 모든 명령이 근본적으로 차단될 수 있다.
한편, 메모리 장치(150)는 메모리 시스템(110)에서 분리되어 사용될 수 있어 데이터 유출의 위험성이 존재하므로 메모리 장치(150) 또한 폐기 기능 활성화 여부를 기록해야 하며 이를 위해 메모리 장치(150) 자체에서 플래시 변환 계층(FTL) 유닛(40)의 폐기 요청에 대하여 그 유효성 여부를 다시 한번 검증할 수 있다.
즉, 플래시 변환 계층(FTL) 유닛(40)은 메모리 장치(150)로 메모리 시스템(110) 폐기 요청을 전송할 수 있으며 메모리 장치(150)는 전술한 플래시 변환 계층(FTL) 유닛(40)에서 사용한 방식을 이용하여 폐기 요청의 유효성을 검증할 수 있고, 메모리 시스템(110) 폐기 요청이 유효한 경우 메모리 장치(150)가 폐기 활성화된 것을 기록할 수 있다.
이 경우 폐기 활성화 복구를 막기 위해 메모리 장치(150)는 레지스터와 같은 한번만 기록이 가능하고 이후 수정이 불가능한 OTP(One Time Programmable) 메모리(144)를 사용하여 메모리 장치(150)의 폐기 활성화를 기록할 수 있다.
메모리 장치(150)에 메모리 시스템(110)의 폐기 활성화가 기록되면 이후 메모리 장치(150)는 전술한 컨트롤러(130)가 메모리 장치(150)로 물리 주소에 대응하는 데이터에 대한 읽기를 요청하는 3단계를 무시 및/또는 취소하거나, 물리 주소에 대응하는 데이터를 읽어 들여 컨트롤러(130)로 전달하는 4단계에서 올바른 데이터 대신 임의의 데이터로 전송할 수 있다.
도 7은 본 발명의 실시예에 따른 메모리 시스템 폐기 방법을 나타내는 순서도이다. 도 7을 참조하면, 단계 610에서 호스트(102)는 메모리 시스템(110) 부팅 차단여부에 대한 입력화면을 표시할 수 있다. 호스트(102)는 메모리 시스템(110)에 저장된 응용프로그램 및/또는 펌웨어를 실행하여 메모리 시스템(110) 부팅 차단여부에 대한 입력화면을 표시할 수 있다.
메모리 시스템(110) 부팅 차단여부에 대한 입력화면은 메모리 시스템(110)에 대한 관리 프로그램의 일부 기능으로서 관리 프로그램이 실행될 때 표시되거나 메모리 관리 프로그램과 독립적으로 저장된 메모리 시스템(110) 폐기 프로그램이 실행될 때 표시될 수 있으며, 메모리 시스템(110) 부팅 영구 차단 및 부팅 후 읽기 명령 차단여부에 대한 질의를 표시할 수 있다.
단계 620에서 호스트(102)는 메모리 시스템(110) 부팅 차단여부를 사용자로부터 수신할 수 있다. 사용자가 메모리 시스템(110) 부팅 차단을 선택하면(단계 620에서 Y), 단계 640으로 진행하여 사용자 인증 및 메모리 시스템(110) 부팅 차단 요청에 대한 유효성을 검사할 수 있다.
사용자가 메모리 시스템(110) 부팅 차단을 선택하지 않으면(단계 620에서 N), 단계 630에서 부팅 후 읽기 명령 차단여부를 수신할 수 있다. 사용자가 부팅 후 읽기 명령 차단을 선택하면(단계 630에서 Y) 단계 650에서 사용자 인증 및 부팅 후 읽기 명령 차단 요청에 대한 유효성을 검사할 수 있다. 단계 640 및 단계 650의 시스템 부팅 차단 요청과 부팅 후 읽기 명령 차단 요청에 대한 사용자 인증 및 유효성 검사는 메모리 시스템(110)에서 수행되며 이는 도 8과 관련하여 상술한다.
본 도면에서는 부팅 차단 여부와 부팅 후 읽기 명령 차단 여부에 대한 질의가 단계적으로 호스트(102)에 표시되는 것으로 도시되었으나 본 발명의 실시예는 이에 한정되지 않으며 하나의 화면에서 부팅 차단 여부와 부팅 후 읽기 명령 차단 여부에 대한 질의를 동시에 표시할 수 있다.
단계 640에서 사용자가 인증되고 메모리 시스템(110) 부팅 차단 요청의 유효성이 확인되면 이후 시스템 부팅 및 메모리 시스템(110)에 대한 모든 명령이 차단될 수 있다(단계 660).
마찬가지로 단계 650에서 사용자가 인증되고 부팅 후 읽기 명령 차단 요청의 유효성이 확인되면 부팅 후 읽기 명령이 차단될 수 있다(단계 670). 여기서 읽기 명령을 차단한다는 것은 읽기 명령을 취소하거나 읽기 명령에 대해 응답하지 않거나 읽기 명령에 대한 응답으로 임의의 데이터를 전송하는 것을 포함할 수 있다.
도 8은 본 발명의 실시예에 따른 사용자 인증 및 메모리 시스템 폐기 요청의 유효성 검사 순서도이다. 메모리 시스템(110) 폐기 요청은 부팅 차단 명령 또는 읽기 명령 차단 명령을 포함하는 것으로, 도 8은 도 7의 단계 640 또는 단계 650의 사용자 인증 및 부팅 차단 명령 또는 사용자 인증 및 읽기 명령 차단 명령의 유효성 검사 단계를 상세히 도시한 것이다.
단계 710에서 플래시 변환 계층(FTL) 유닛(40)은 호스트 인터페이스 유닛(132)를 통하여 수신한 메모리 시스템(110) 폐기 요청에 대하여 사용자 인증을 수행할 수 있다.
사용자 인증은 사용자가 저장한 암호, 패턴, 휴대폰 번호, 주민등록번호, 신용카드번호, 지문, 홍채, 안면인식 데이터 또는 공인인증서와 사용자가 입력한 데이터가 일치하는지 여부로 수행될 수 있으며 제조사나 판매사가 제공하는 시리얼 번호 또는 키(key)와의 일치여부 검사가 중첩적으로 수행될 수 있다.
전술한 바와 같이 사용자가 호스트(102) 상에서 메모리 시스템(110)의 폐기를 요청한 경우, 호스트(102)는 제조사나 판매사에서 제공하는 메모리 시스템(110)의 시리얼 번호를 사용자에게 질의하고, 사용자가 이에 대해 응답하면 호스트(102)는 사용자의 응답을 암호화하여 호스트 인터페이스 유닛(132)을 통해 플래시 변환 계층(FTL) 유닛(40)으로 전송할 수 있으며, 플래시 변환 계층(FTL) 유닛(40)은 시리얼 번호의 일치 여부를 검사하여 사용자를 인증할 수 있다. 다만 이는 하나의 실시예로서 사용자를 인증하는 방법이 이에 국한되는 것은 아니다.
인증이 성공하면 (단계 710에서 Y), 단계 720에서 플래시 변환 계층(FTL) 유닛(40)은 폐기 요청의 유효성 여부를 검증할 수 있으며 인증이 실패한 경우 (단계 710에서 N) 플래시 변환 계층(FTL) 유닛(40)은 메모리 시스템(110) 폐기 요청을 종료할 수 있다.
플래시 변환 계층(FTL) 유닛(40)은 사용자 인증 완료 이후에 전술한 인증 방식을 사용하여 폐기 요청의 유효성을 검증할 수 있다. 폐기 요청의 유효성 검증은 메모리 시스템 폐기 전 마지막 단계이며 메모리 시스템이 폐기되면 복구가 불가능하므로 절차의 안정을 기하기 위한 검증 방식이 사용될 수 있다. 즉, 전술한 사용자가 저장한 암호, 패턴, 휴대폰 번호, 주민등록번호, 신용카드 번호, 지문, 홍채, 안면인식, 공인인증서 또는 제조사나 판매사가 제공하는 시리얼 번호 또는 키가 폐기 요청의 유효성 검증시 다시 한번 사용될 수 있다. 이 경우, 플래시 변환 계층(FTL) 유닛(40)은 사용자 인증에서 사용된 방식과는 다른 방식을 사용할 수 있는데, 사용자 인증에서 패스워드가 사용된 경우에 메모리 시스템(110)이 포함하는 시리얼 번호 입력으로 폐기 요청의 유효성을 검증할 수 있다.
예를 들어 호스트(102)는 사용자로부터 원타임 패스워드(One Time Password)를 입력받거나 숫자, 문자 및/또는 특수문자의 조합을 표시하고 사용자가 이를 입력하도록 할 수 있으며 사용자로부터 입력받은 원타임 패스워드 또는 숫자,문자 및/또는 특수문자의 조합을 호스트 인터페이스 유닛(132) 또는 플래시 변환 계층(FTL) 유닛(40)으로 전송하며, 호스트 인터페이스 유닛(132) 또는 플래시 변환 계층(FTL) 유닛(40)은 일치 여부를 검사하여 폐기 요청의 유효성을 확인할 수 있다.
폐기 요청이 유효하면(단계 720에서 Y), 단계 730에서 플래시 변환 계층(FTL) 유닛(40)은 메모리 시스템 폐기 기록부(146)와 메모리 장치(150)에 메모리 시스템(110) 폐기 요청을 전달할 수 있다. 여기서 메모리 시스템(110) 폐기 요청은 메모리 시스템(110) 부팅 차단과 부팅 후 읽기 명령 차단을 포함할 수 있다.
이와 달리, 폐기 요청이 유효하지 않으면(단계 720에서 No), 플래시 변환 계층(FTL) 유닛(40)은 메모리 시스템(110) 폐기 요청을 종료할 수 있다.
한편, 메모리 시스템(110) 폐기 요청을 수신한 메모리 시스템 폐기 기록부(146)는 단계 740에서 전자 퓨즈를 버닝하여 메모리 시스템(110) 폐기 활성화를 기록할 수 있다. 전자 퓨즈가 버닝되어 메모리 시스템(110) 폐기가 활성화되면 복구가 불가능하며 전자 퓨즈가 버닝된 컨트롤러(130)는 메모리 시스템(110) 폐기 요청이 메모리 시스템(110) 부팅 차단인 경우 전자 퓨즈 버닝 이후 메모리 시스템(110)에 대한 부팅과 모든 명령을 차단하며, 메모리 시스템(110) 부팅 후 읽기 명령 차단인 경우 이후 호스트(102)로부터 전달되는 읽기 명령을 취소하거나 명령에 응답하지 않거나 임의의 데이터를 전송함으로써 메모리 시스템(110)에 저장된 데이터 읽기를 차단할 수 있다.
메모리 시스템 폐기 기록부(146)는 사용자가 선택한 메모리 시스템 폐기 방식이 부팅 차단 방식인지 또는 읽기 명령 차단 방식인지 구분하기 위해 각각 다른 전자 퓨즈를 버닝할 수 있다. 다른 실시예에 의하면 메모리 시스템 폐기를 나타내는 공통적인 전자 퓨즈와 메모리 시스템 폐기 방식을 나타내는(즉, 부팅 차단인지 읽기 명령 차단인지 나타내는) 각기 다른 전자 퓨즈를 버닝할 수 있다.
읽기 명령은 전술한 바와 같이 호스트(102)로부터 제공받은 읽기 명령 및 읽기 명령에 대응하는 데이터에 대한 논리 주소를 제공받는 단계, 데이터의 논리 주소에 대응하는 물리 주소를 전달하는 단계, 메모리 장치(150)로 물리 주소에 대응하는 데이터 읽기를 요청하는 단계, 물리 주소에 대응하는 위치에 저장된 데이터를 컨트롤러(130)로 전달하는 단계, 메모리 장치(150)로부터 전달받은 데이터를 컨트롤러(130)가 메모리에 저장하는 단계, 메모리에 저장된 데이터를 호스트(102)로 전달하는 단계를 포함하며, 메모리 시스템 폐기가 활성화된 경우, 메모리 시스템 폐기 검사 및 실행부(148)는 위의 단계 중 적어도 하나의 단계를 취소하거나 적어도 하나의 단계에 대하여 응답하지 않음으로써 읽기 명령을 차단할 수 있다.
구체적으로, 메모리 시스템 폐기 검사 및 실행부(148)는 호스트 인터페이스 유닛(132)을 제어하여 호스트(102)로부터 전달되는 읽기 명령을 수신하지 않거나, 플래시 변환 계층(FTL) 유닛(40)으로 전달하지 않도록 하거나, 호스트(102)로부터 전달된 데이터의 논리주소가 변환된 물리 주소를 메모리 인터페이스 유닛(142)에 전달하지 않도록 플래시 변환 계층(FTL) 유닛(40)을 제어할 수 있다.
또한, 메모리 시스템 폐기 검사 및 실행부(148)는 메모리 인터페이스 유닛(142)가 읽기 명령 및 물리 주소를 메모리 장치(150)에 전달하지 않도록 하거나, 메모리 장치(150)로부터 수신되는 데이터를 무시하도록 제어할 수 있으며, 또한 메모리 인터페이스 유닛(142)이 메모리(144)에 메모리 장치(150)로부터 수신한 데이터를 저장하지 않도록 하거나, 임의의 데이터를 저장하도록 제어할 수 있다. 이 경우 저장된 임의의 데이터는 호스트 인터페이스 유닛(132)을 통하여 호스트(102)로 전달될 수 있다. 다른 실시예에 따라서는 메모리 시스템 폐기 검사 및 실행부(148)는 메모리(144)나 호스트 인터페이스 유닛(132)이 데이터를 호스트(102)로 전달하지 않도록 제어할 수 있다.
한편 전자 퓨즈가 버닝된 이후 메모리 시스템 폐기 검사 및 실행부(148)는 전자 퓨즈의 버닝 여부를 체크하여 읽기 명령을 취소하거나 무시할 지 결정할 수 있다.
또한, 메모리 시스템(110) 폐기를 요청받은 메모리 장치(150)는 폐기 요청이 유효한지 여부를 검증할 수 있다(단계 750).
메모리 장치(150)는 전술한 플래시 변환 계층(FTL) 유닛(40)에서 사용한 방식을 이용하여 폐기 요청의 유효성을 검증할 수 있다. 폐기 요청이 유효한 경우(단계 750에서 Y), 예를 들어 메모리 시스템(110)의 시리얼 번호가 폐기 요청에 포함된 경우, 메모리 장치(150)는 메모리 시스템(110) 폐기 활성화를 레지스터와 같은 OTP 메모리에 기록할 수 있다(단계 760). 한편 폐기 요청이 유효하지 않은 경우(단계 750에서 N), 예를 들어 메모리 시스템(110)의 시리얼 번호가 폐기 요청에 포함되지 않은 경우, 메모리 장치(150)는 메모리 시스템(110) 폐기 요청을 종료할 수 있다.
한편, 본 도면과 관련하여 메모리 시스템 폐기 기록부(146)가 메모리 시스템(110) 폐기 과정을 수행하는 것으로 기술되었으나 이는 컨트롤러(130)가 메모리 시스템(110) 폐기의 각 단계를 수행하는 것으로 설명될 수 있는 것은 물론이며, 호스트 인터페이스 유닛(132)이 사용자 인증 및 폐기 요청의 유효성을 검증하고 인증 및 검증이 완료되면 폐기 요청을 메모리 시스템 폐기 기록부(146) 및 메모리 장치(150)로 전달하거나 사용자 인증 단계만을 호스트 인터페이스 유닛(132)이 수행할 수 있다.
또한, 호스트 인터페이스 유닛(132)은 플래시 변환 계층(FTL) 유닛(40)이 폐기 요청을 메모리 시스템 폐기 기록부(146) 및 메모리 장치(150)로 전달하도록 플래시 변환 계층(FTL) 유닛(40)에 메모리 시스템(110) 폐기를 요청할 수 있다.
도 9는 본 발명의 실시예에 따른 EOL에 도달한 메모리 장치를 포함하는 메모리 시스템 폐기 과정을 나타내는 순서도이다. 메모리 장치(150)가 데이터를 쓰거나 삭제할 수 없는 상태(EOL, End Of Life)에 이르게 되면 호스트(102)로부터의 명령을 수행할 수 없어 포맷(format)이나 새니타이즈(sanitize)와 같은 데이터 삭제와 관련된 명령을 처리할 수 없다. 따라서 데이터가 삭제되지 않는 상태가 지속되고 데이터의 유출 위험성이 있을 수 있다.
도 9를 참조하면, 단계 810에서 플래시 변환 계층(FTL) 유닛(40)은 호스트(102)로부터 데이터 삭제 명령을 수신하고 메모리 시스템(110) 폐기 요청을 메모리 시스템 폐기 기록부(146)와 메모리 장치(150)에 전달할 수 있다. 이 때의 데이터 삭제 명령은 포맷(format), 새니타이즈(sanitize), 시큐어 이레이즈(secure erase) 등 데이터 삭제 또는 메모리 장치(150) 초기화 명령을 포함할 수 있다.
플래시 변환 계층(FTL) 유닛(40)은 메모리 장치(150)가 데이터 삭제 명령을 수행가능한지 검사할 수 있다. 플래시 변환 계층(FTL) 유닛(40)은 메모리 장치(150)가 수명이 만료된 상태, 즉 EOL(End Of Life)에 도달하였는지 검사할 수 있으며 메모리 장치(150)가 EOL에 도달하여 삭제 명령 수행이 불가능하다고 판단되면, 호스트(102)로부터 수신한 데이터 삭제 명령을 메모리 시스템 폐기 기록부(146)와 메모리 장치(150)에 전달할 수 있다.
단계 840에서 데이터 삭제 명령을 전달받은 메모리 시스템 폐기 기록부(146)는 전자 퓨즈를 버닝(burning)하여 메모리 시스템(110)의 폐기 활성화를 기록할 수 있다. 전술한 바와 같이 메모리 시스템(110)의 폐기 활성화가 기록되면 메모리 시스템(110)에 대한 모든 읽기 명령이 차단될 수 있으며, 부팅 차단이나 읽기 명령 차단의 경우와 마찬가지로 메모리 시스템(110) 폐기를 나타내는 공통적인 전자 퓨즈와 읽기 명령 차단을 나타내는 전자 퓨즈가 버닝되거나 부팅 차단을 나타내는 전자퓨즈가 아닌 읽기 명령 차단을 나타내는 전자 퓨즈가 버닝될 수 있다.
단계 860에서 데이터 삭제 명령을 전달받은 메모리 장치(150)는 메모리 시스템(110) 폐기 활성화를 레지스터와 같은 OTP 메모리에 기록할 수 있다.
단계 840과 단계 860의 메모리 시스템(110) 폐기 활성화 이후의 과정은 도 8에서 상술한 바와 같이 메모리 시스템(110)에 대한 부팅이 차단되거나 부팅 후 읽기 명령이 차단될 수 있다.
본 발명에 따르면 메모리 장치(150)가 수명을 다한 경우에 메모리 장치(150)의 데이터를 직접 삭제할 수는 없으나 컨트롤러(130) 또는 메모리 장치(150)에서 메모리 시스템(110) 폐기 활성화를 기록하고 메모리 시스템(110) 폐기 활성화가 기록된 이후에는 메모리 장치(150)의 데이터 읽기를 차단할 수 있으므로 데이터 유출이 방지될 수 있다.
그러면 이하에서는, 도 10 내지 도 18을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 9에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 10은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 10은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 10을 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 11은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 11을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 11에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 12는 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 12를 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 13은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 13을 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 14 내지 도 17은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 14 내지 도 17을 참조하면, 각각의 UFS 시스템들 (6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 11 내지 도 13에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 10에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 18은 본 발명의 실시예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다.
도 18을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 12 내지 도 17에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 메모리 시스템 폐기 요청을 입력한 사용자를 인증하고, 상기 사용자가 적법한 사용자로 인증되면 상기 메모리 시스템 폐기 요청이 유효한지 검증하며, 상기 메모리 시스템 폐기 요청이 유효하면 상기 메모리 시스템의 폐기 활성화를 기록하고 메모리 장치로 상기 메모리 시스템 폐기 요청을 전송하는 컨트롤러;
    상기 전송받은 메모리 시스템 폐기 요청의 유효성을 판단하고 상기 메모리 시스템 폐기 요청이 유효하면 상기 메모리 시스템의 폐기 활성화를 기록하는 메모리 장치;를 포함하는 메모리 시스템.
  2. 제 1항에 있어서,
    상기 메모리 시스템 폐기 요청은 부팅 차단 또는 부팅 후 읽기 명령 차단을 포함하는 메모리 시스템.
  3. 제 2항에 있어서,
    상기 컨트롤러는 상기 사용자가 상기 부팅 차단을 선택하면 상기 메모리 시스템의 폐기 활성화가 기록된 이후 상기 메모리 시스템에 대한 부팅을 차단하는 메모리 시스템.
  4. 제 2항에 있어서,
    상기 컨트롤러는 상기 사용자가 부팅 후 읽기 명령 차단을 선택하면 상기 메모리 시스템의 폐기 활성화가 기록된 이후, 상기 메모리 시스템의 부팅 후 상기 메모리 시스템에 대한 읽기 명령을 차단하는 메모리 시스템.
  5. 제 1 항에 있어서,
    상기 컨트롤러 또는 상기 메모리 장치는 상기 메모리 시스템의 폐기 활성화가 기록된 경우 상기 컨트롤러 또는 상기 메모리 장치로 입력되는 읽기 명령에 대하여 응답하지 않거나 상기 읽기 명령을 취소하는 메모리 시스템.
  6. 제 1 항에 있어서,
    상기 컨트롤러는 전자 퓨즈(e-fuse)를 버닝하여 상기 메모리 시스템의 폐기 활성화를 기록하는 메모리 시스템.
  7. 제 1항에 있어서,
    상기 메모리 장치는 레지스터에 상기 메모리 시스템의 폐기 활성화를 기록하고, 상기 레지스터는 OTP(One Time Programmable) 메모리인 메모리 시스템.
  8. 제 2 항에 있어서,
    상기 읽기 명령은 호스트로부터 제공받은 읽기 명령 및 읽기 명령에 대응하는 데이터에 대한 논리 주소를 제공받는 단계, 상기 데이터의 상기 논리 주소에 대응하는 물리 주소를 전달하는 단계, 상기 메모리 장치로 상기 물리 주소에 대응하는 데이터 읽기를 요청하는 단계, 상기 물리 주소에 대응하는 위치에 저장된 상기 데이터를 상기 컨트롤러로 전달하는 단계, 상기 메모리 장치로부터 전달받은 상기 데이터를 상기 컨트롤러가 메모리에 저장하는 단계, 상기 데이터를 상기 호스트로 전달하는 단계를 포함하고,
    상기 컨트롤러는 상기 단계 중 적어도 하나의 단계를 취소하거나 적어도 하나의 단계에 대하여 응답하지 않는 메모리 시스템.
  9. 제 6 항에 있어서,
    상기 전자 퓨즈는 상기 메모리 시스템의 폐기를 나타내는 공통 전자 퓨즈와 상기 메모리 시스템의 폐기 방식을 나타내는 전자 퓨즈를 포함하는 메모리 시스템.
  10. 컨트롤러가 메모리 시스템 폐기 요청을 입력한 사용자를 인증하는 단계;
    상기 컨트롤러가 상기 사용자가 적법한 사용자로 인증되면 상기 메모리 시스템 폐기 요청이 유효한지 검증하는 단계;
    상기 컨트롤러가 상기 메모리 시스템 폐기 요청이 유효하면 상기 메모리 시스템의 폐기 활성화를 기록하고 메모리 장치로 상기 메모리 시스템 폐기 요청을 전송하는 단계;
    상기 메모리 장치가 상기 전송받은 메모리 시스템 폐기 요청의 유효성을 판단하고 상기 메모리 시스템 폐기 요청이 유효하면 상기 메모리 시스템의 폐기 활성화를 기록하는 단계;를 포함하는 메모리 시스템 폐기 방법.
  11. 제 10항에 있어서,
    상기 메모리 시스템 폐기 요청은 부팅 차단 또는 부팅 후 읽기 명령 차단을 포함하는 메모리 시스템 폐기 방법.
  12. 제 11항에 있어서,
    상기 컨트롤러는 상기 사용자가 상기 부팅 차단을 선택하면 상기 메모리 시스템의 폐기 활성화가 기록된 이후 상기 메모리 시스템에 대한 부팅을 차단하는 메모리 시스템 폐기 방법.
  13. 제 11항에 있어서,
    상기 컨트롤러는 상기 사용자가 부팅 후 읽기 명령 차단을 선택하면 상기 메모리 시스템의 폐기 활성화가 기록된 이후, 상기 메모리 시스템의 부팅 후 상기 메모리 시스템에 대한 읽기 명령을 차단하는 메모리 시스템 폐기 방법.
  14. 제 10 항에 있어서,
    상기 컨트롤러 또는 상기 메모리 장치는 상기 메모리 시스템의 폐기 활성화가 기록된 경우 상기 컨트롤러 또는 상기 메모리 장치로 입력되는 읽기 명령에 대하여 응답하지 않거나 상기 읽기 명령을 취소하는 메모리 시스템 폐기 방법.
  15. 제 10 항에 있어서,
    상기 컨트롤러는 전자 퓨즈(e-fuse)를 버닝하여 상기 메모리 시스템의 폐기 활성화를 기록하는 메모리 시스템 폐기 방법.
  16. 제 10항에 있어서,
    상기 메모리 장치는 레지스터에 상기 메모리 시스템의 폐기 활성화를 기록하고, 상기 레지스터는 OTP(One Time Programmable) 메모리인 메모리 시스템 폐기 방법.
  17. 제 11 항에 있어서,
    상기 읽기 명령은 호스트로부터 제공받은 읽기 명령 및 읽기 명령에 대응하는 데이터에 대한 논리 주소를 제공받는 단계, 상기 데이터의 상기 논리 주소에 대응하는 물리 주소를 전달하는 단계, 상기 메모리 장치로 상기 물리 주소에 대응하는 데이터 읽기를 요청하는 단계, 상기 물리 주소에 대응하는 위치에 저장된 상기 데이터를 상기 컨트롤러로 전달하는 단계, 상기 메모리 장치로부터 전달받은 상기 데이터를 상기 컨트롤러가 메모리에 저장하는 단계, 상기 데이터를 상기 호스트로 전달하는 단계를 포함하고,
    상기 컨트롤러는 상기 단계 중 적어도 하나의 단계를 취소하거나 적어도 하나의 단계에 대하여 응답하지 않는 메모리 시스템 폐기 방법.
  18. 제 15 항에 있어서,
    상기 전자 퓨즈는 상기 메모리 시스템의 폐기를 나타내는 공통 전자 퓨즈와 상기 메모리 시스템의 폐기 방식을 나타내는 전자 퓨즈를 포함하는 메모리 시스템 폐기 방법.
  19. 컨트롤러가 메모리 장치의 데이터에 대한 삭제 명령을 수신하는 단계;
    상기 컨트롤러가 상기 메모리 장치의 상기 삭제 명령 수행 가능 여부를 검사하는 단계;
    상기 메모리 장치가 수명 만료되어 상기 삭제 명령 수행이 가능하지 않으면 상기 메모리 장치를 포함하는 메모리 시스템의 폐기 활성화를 기록하는 단계;를 포함하는 메모리 시스템 폐기 방법.
  20. 제 19항에 있어서,
    상기 컨트롤러는 전자 퓨즈(e-fuse)를 버닝하여 상기 메모리 시스템의 폐기 활성화를 기록하는 메모리 시스템 폐기 방법.
KR1020200183202A 2020-12-24 2020-12-24 메모리 시스템 폐기 방법 및 그 메모리 시스템 KR20220091955A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200183202A KR20220091955A (ko) 2020-12-24 2020-12-24 메모리 시스템 폐기 방법 및 그 메모리 시스템
US17/313,685 US11531476B2 (en) 2020-12-24 2021-05-06 Memory system and memory system discard method
CN202111225620.1A CN114678055A (zh) 2020-12-24 2021-10-21 存储器系统及存储器系统丢弃方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200183202A KR20220091955A (ko) 2020-12-24 2020-12-24 메모리 시스템 폐기 방법 및 그 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20220091955A true KR20220091955A (ko) 2022-07-01

Family

ID=82069888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200183202A KR20220091955A (ko) 2020-12-24 2020-12-24 메모리 시스템 폐기 방법 및 그 메모리 시스템

Country Status (3)

Country Link
US (1) US11531476B2 (ko)
KR (1) KR20220091955A (ko)
CN (1) CN114678055A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7413300B2 (ja) * 2021-03-15 2024-01-15 株式会社東芝 記憶装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711690B2 (en) * 2001-09-17 2004-03-23 International Business Machines Corporation Secure write blocking circuit and method for preventing unauthorized write access to nonvolatile memory
US8131995B2 (en) * 2006-01-24 2012-03-06 Vixs Systems, Inc. Processing feature revocation and reinvocation
US20070290715A1 (en) * 2006-06-19 2007-12-20 David Baer Method And System For Using One-Time Programmable (OTP) Read-Only Memory (ROM) To Configure Chip Usage Features
KR101061313B1 (ko) * 2010-01-28 2011-08-31 주식회사 하이닉스반도체 보안 제어장치를 포함하는 반도체 메모리 장치
US8924495B2 (en) * 2011-03-31 2014-12-30 Loment, Inc. Delivery control for HTTP communications among multiple end user communication devices
US9785801B2 (en) * 2014-06-27 2017-10-10 Intel Corporation Management of authenticated variables
KR20160129924A (ko) 2015-04-02 2016-11-10 김동범 솔리드 스테이트 드라이브의 데이터 정보 유출 방지 보안장치
US9749319B2 (en) * 2015-05-20 2017-08-29 Google Inc. Address validation using signatures
US11258599B2 (en) * 2016-08-04 2022-02-22 Macronix International Co., Ltd. Stable physically unclonable function
KR102389431B1 (ko) * 2017-08-22 2022-04-25 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10817200B2 (en) * 2017-10-26 2020-10-27 Silicon Laboratories Inc. Memory interface for a secure NOR flash memory
US11113070B1 (en) * 2019-07-31 2021-09-07 American Megatrends International, Llc Automated identification and disablement of system devices in a computing system
US11126518B1 (en) * 2020-03-16 2021-09-21 Quanta Computer Inc. Method and system for optimal boot path for a network device

Also Published As

Publication number Publication date
US11531476B2 (en) 2022-12-20
CN114678055A (zh) 2022-06-28
US20220206692A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
KR102615593B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102430791B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
US10403369B2 (en) Memory system with file level secure erase and operating method thereof
KR20180049338A (ko) 저장 장치 및 그것의 동작 방법
CN110046506B (zh) 存储设备和包括存储设备的存储系统及使用其进行操作的方法
KR102564774B1 (ko) 메모리 시스템 혹은 데이터 처리 시스템의 동작을 진단하는 장치 혹은 진단을 통해 신뢰성을 확보하는 방법
KR20180123265A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200011831A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190017550A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20170131796A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102553170B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200007595A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20180135188A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20200011832A (ko) 메모리 시스템에서의 데이터 처리 방법 및 장치
KR20180023267A (ko) 메모리 시스템 및 그의 동작 방법
KR20180031851A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102612918B1 (ko) 컨트롤러 및 컨트롤러의 동작방법
KR102431238B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180076425A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20180008966A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190128284A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20210077230A (ko) 메모리 시스템의 동작 방법 및 장치
KR20180109142A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190102790A (ko) 컨트롤러 및 그 동작 방법과, 이를 포함하는 메모리 시스템
US11531476B2 (en) Memory system and memory system discard method