KR20190021050A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20190021050A
KR20190021050A KR1020170106134A KR20170106134A KR20190021050A KR 20190021050 A KR20190021050 A KR 20190021050A KR 1020170106134 A KR1020170106134 A KR 1020170106134A KR 20170106134 A KR20170106134 A KR 20170106134A KR 20190021050 A KR20190021050 A KR 20190021050A
Authority
KR
South Korea
Prior art keywords
operation lock
memory
sensor
memory controller
command
Prior art date
Application number
KR1020170106134A
Other languages
English (en)
Other versions
KR102389431B1 (ko
Inventor
김진수
신숭선
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170106134A priority Critical patent/KR102389431B1/ko
Priority to US15/919,704 priority patent/US10503436B2/en
Priority to CN201810301896.5A priority patent/CN109426743B/zh
Publication of KR20190021050A publication Critical patent/KR20190021050A/ko
Priority to US16/673,525 priority patent/US10754586B2/en
Priority to US16/930,857 priority patent/US11150843B2/en
Application granted granted Critical
Publication of KR102389431B1 publication Critical patent/KR102389431B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C17/00—Compasses; Devices for ascertaining true or magnetic north for navigation or surveying purposes
    • G01C17/02—Magnetic compasses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01V—GEOPHYSICS; GRAVITATIONAL MEASUREMENTS; DETECTING MASSES OR OBJECTS; TAGS
    • G01V7/00—Measuring gravitational fields or waves; Gravimetric prospecting or detecting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/45—Structures or tools for the administration of authentication
    • G06F21/46—Structures or tools for the administration of authentication by designing passwords or checking the strength of passwords
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0346—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of the device orientation or free movement in a 3D space, e.g. 3D mice, 6-DOF [six degrees of freedom] pointers using gyroscopes, accelerometers or tilt-sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Software Systems (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Read Only Memory (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 물리적인 움직임으로부터 저장 장치를 보호하는 저장 장치는, 비휘발성 메모리 장치, 물리적인 움직임에 관한 정보를 수집하는 센서부 및 센서부로부터 획득한 센서 값을 기초로 비휘발성 메모리 장치의 데이터를 보호하는 동작 잠금 동작을 수행하는 메모리 컨트롤러를 포함한다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치, 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 물리적인 움직임으로부터 저장 장치를 보호하는 저장 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 저장 장치는, 비휘발성 메모리 장치, 물리적인 움직임에 관한 정보를 수집하는 센서부 및 상기 센서부로부터 획득한 센서 값을 기초로 상기 비휘발성 메모리 장치의 데이터를 보호하는 동작 잠금 동작을 수행하는 메모리 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 메모리 장치를 제어하는 메모리 컨트롤러는, 외부 센서부로부터 획득한 물리적인 움직임에 대한 센서 값이 임계 값을 초과하는 경우 감지 신호를 출력하는 동작 잠금 감지부, 물리적인 움직임으로부터 상기 메모리 장치의 데이터를 보호하는 동작 잠금 동작의 활성화 여부를 나타내는 동작 잠금 모드가 설정 상태이고, 상기 감지 신호가 입력되면 동작 잠금을 설정 상태로 설정하고, 동작 잠금이 설정 상태임을 나타내는 인에이블 신호를 출력하는 동작 잠금 모드 설정부 및 상기 인에이블 신호에 따라 외부 호스트로부터 입력되는 커맨드를 수행하지 않고 중단 신호를 상기 외부 호스트로 출력하는 동작 잠금 처리부를 포함한다.
본 기술에 따르면, 물리적인 움직임으로부터 저장 장치를 보호하는 저장 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 동작 잠금 제어부의 구조를 설명하기 위한 블록도이다.
도 3은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 4는 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 5는 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 6은 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 7은 도 6의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 8은 도 7의 메모리 블록들(BLK1~BLKz) 중 어느 하나(BLK1)를 보여주는 회로도이다.
도 9는 도 7의 메모리 블록들(BLK1~BLKz) 중 어느 하나(BLK1)의 다른 실시 예(BLK1')를 보여주는 회로도이다.
도 10은 도 6의 메모리 셀 어레이의 다른 실시 예를 보여주는 회로도이다.
도 11은 도 1의 메모리 컨트롤러를 다른 실시 예를 설명하기 위한 도면이다.
도 12는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 13은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100), 메모리 컨트롤러(200) 및 센서부 (220)를 포함할 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 실시 예에서, 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 프로그램 동작, 읽기 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 메모리 장치(100)의 전반적인 동작을 제어할 수 있다. 메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 또는 호스트(300)의 요청과 무관하게 메모리 장치(100)의 동작을 제어할 수 있다.
예를 들어, 메모리 컨트롤러(200)는 호스트(300)의 요청에 따라 프로그램 동작, 읽기 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 읽기 동작 시, 메모리 컨트롤러(200)는 읽기 커맨드 및 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
메모리 컨트롤러(200)는 메모리 장치(100)를 제어하기 위한 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 운용하도록 구성될 수 있다. 구체적으로 메모리 컨트롤러(200)는 호스트(300)로부터의 요청(request)에 포함된 논리 어드레스(Logical Address)를 메모리 장치(100)에 제공할 어드레스(ADD)인 물리 어드레스(Physical Address)로 변환할 수 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러(200)는 동작 잠금 제어부(210)를 포함할 수 있다.
동작 잠금 제어부(210)는 저장 장치(50)의 동작 잠금 동작(Movement Lock Operation)을 제어한다.
동작 잠금 동작(Movement Lock Operation)은 저장 장치(50) 그 자체 또는 저장 장치(50)에 포함된 메모리 장치(100)에 저장된 데이터를 보호하고, 저장 장치(50)의 동작 안정성을 확보하기 위한 기능이다. 동작 잠금 동작(Movement Lock Operation)은 물리적인 움직임에 대한 정보를 수집하고, 임계치 이상의 물리적임 움직임이 감지되면, 호스트(300)의 요청이나 커맨드를 더 이상 수행하지 않는 동작일 수 있다.
동작 잠금 동작(Movement Lock Operation)은 동작 잠금 모드(Movement Lock Mode)의 설정(Enable) 또는 해제(Disable)에 의해 활성화 되거나 비활성화될 수 있다. 즉, 동작 잠금 동작(Movement Lock Operation)은 동작 잠금 모드(Movement Lock Mode)가 설정 상태에 있을 때 동작하고, 해제 상태에 있을 때 동작하지 않을 수 있다.
동작 잠금 모드(Movement Lock Mode)의 설정 또는 해제는 호스트(Host)의 제어에 따라 변경될 수 있다.
예를 들어, 호스트(Host)는 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 커맨드를 메모리 컨트롤러(200)의 동작 잠금 제어부(210)에 제공할 수 있다. 실시 예에서, 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 커맨드는 특징 설정(Set Feature) 커맨드를 이용하여 제공될 수 있다. 특징 설정(Set Feature) 커맨드는 메모리 컨트롤러(200)에 포함된 동작 잠금 모드 정보가 저장된 레지스터 값을 변경하는 커맨드일 수 있다. 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 특징 설정(Set Feature) 커맨드가 호스트(300)로부터 입력되면, 동작 잠금 모드(Movement Lock Mode)가 설정 상태로 변경될 수 있다.
실시 예에서, 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 특징 설정(Set Feature) 커맨드가 입력된 뒤, 호스트(300)는 동작 잠금(Movement Lock) 설정 상태(lock status)를 해제하는데 사용되는 패스워드를 제공할 수 있다. 다양한 실시 예에서, 패스워드는 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 특징 설정(Set Feature) 커맨드에 포함되어 메모리 컨트롤러(200)에 제공될 수 있다. 동작 잠금 제어부(210)는 호스트(300)로부터 제공된 패스워드를 저장할 수 있다.
실시 예에서, 호스트(Host)는 동작 잠금 모드(Movement Lock Mode)의 해제를 지시하는 커맨드를 메모리 컨트롤러(200)의 동작 잠금 제어부(210)에 제공할 수 있다. 동작 잠금 모드(Movement Lock Mode)의 해제를 지시하는 커맨드는 특징 설정(Set Feature) 커맨드를 이용하여 제공될 수 있다. 동작 잠금 모드(Movement Lock Mode)의 해제를 지시하는 특징 설정(Set Feature) 커맨드가 호스트(300)로부터 입력되면, 동작 잠금 모드(Movement Lock Mode)가 해제 상태로 변경될 수 있다.
메모리 컨트롤러(200)는 동작 잠금 모드(Movement Lock Mode)의 설정 또는 해제여부를 동작 잠금 모드 정보를 통해 판단할 수 있다.
동작 잠금 모드(Movement Lock Mode)가 설정 상태(Enable)인 경우, 동작 잠금 제어부(210)는 임계치 이상의 물리적임 움직임이 감지되면, 호스트(300)의 요청이나 커맨드를 더 이상 수행하지 않는 동작 잠금(Movement Lock)을 설정 상태(lock status)로 설정할 수 있다. 반대로 동작 잠금 모드(Movement Lock Mode)가 해제 상태(Disable)인 경우에는, 임계치 이상의 물리적임 움직임이 감지되더라도, 동작 잠금 제어부(210)는 동작 잠금(Movement Lock)을 설정 상태(lock status)로 설정하지 않을 수 있다.
동작 잠금(Movement Lock)이 설정 상태(lock status)에 있으면, 메모리 컨트롤러(200)는 호스트(300)의 요청이나 커맨드를 수행하지 않고, 중단(abort) 신호를 호스트(Host)로 출력할 수 있다.
동작 잠금(Movement Lock)의 설정 상태(lock status)는 호스트(300)로부터 입력되는 동작 잠금(Movement Lock)의 해제(unlock)를 지시하는 커맨드에 의해 해제 상태(unlock status)로 변경될 수 있다. 이 경우, 호스트(300)는 동작 잠금(Movement Lock)의 해제(unlock)를 지시하는 커맨드와 패스워드를 동시에 또는 순차적으로 메모리 컨트롤러(200)에 제공할 수 있다.
동작 잠금 제어부(210)는 호스트로부터 제공된 패스워드가 동작 잠금 모드(Movement Lock Mode)가 설정된 때 저장된 패스워드와 일치하면 동작 잠금(Movement Lock)을 해제 상태(unlock status)로 변경할 수 있다.
동작 잠금 제어부(210)의 구체적인 동작에 대해서는 후술하는 도 2에 대한 설명에서 보다 상세하게 설명한다.
센서부(220)는 저장 장치(50)의 물리적인 움직임에 대한 정보를 수집할 수 있다. 도 1에서는 센서부(220)가 메모리 컨트롤러(200)의 외부에 위치하는 것으로 도시되어 있으나, 실시 예에서 센서부(220)는 메모리 컨트롤러(200) 내부에 포함될 수도 있다.
센서부(220)는 저장 장치(50)의 물리적인 움직임에 대한 정보를 수집하기 위한 적어도 하나 이상의 센서를 포함할 수 있다. 실시 예에서, 센서부(220)에 포함된 적어도 하나 이상의 센서는 가속도 센서(acceleration sensor), 중력 센서(gravitational sensor), 지자기 센서(terrestrial magnetism sensor) 또는 자이로스코프 센서(gyroscope sensor)일 수 있다.
센서부(220)는 센서부(220)에 포함된 적어도 하나 이상의 센서들로부터 수집한 물리적인 움직임에 관한 센서 값을 메모리 컨트롤러(200)에 제공할 수 있다. 다양한 실시 예에서, 센서부(220)가 측정한 센서 값은 메모리 컨트롤러(200)의 범용 입출력 포트(General Purpose Input/Output port, GPIO)를 통해 메모리 컨트롤러(200)에 입력될 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
도 2는 도 1의 동작 잠금 제어부(210)의 동작을 설명하기 위한 블록도이다.
도 2를 참조하면, 동작 잠금 제어부(210)는 동작 잠금 감지부(211), 동작 잠금 모드 설정부(212), 동작 잠금 정보 저장부(213) 및 동작 잠금 처리부(214)를 포함할 수 있다.
동작 잠금 감지부(211)는 도 1을 참조하여 설명된 센서부(220)로부터 센서부(220)에 포함된 적어도 하나 이상의 센서들이 측정한 센서 값(sensor value)를 수신할 수 있다. 센서부(220)는 동작 잠금 제어부(210)의 제어와 무관하게 센서 값(sensor value)을 동작 잠금 제어부(210)로 출력할 수 있고, 동작 잠금 감지부(211)는 기 설정된 시간마다 또는 동작 잠금 제어부(210)의 제어에 따라 센서 값(sensor value)를 획득할 수 있다.
동작 잠금 감지부(211)는 센서 값(sensor)과 기 설정된 임계값(TH)을 비교하고, 센서 값(sensor value)이 임계값(TH)을 초과하면, 감지 신호(DET)를 동작 잠금 모드 설정부(212)로 출력한다.
동작 잠금 모드 설정부(212)는 동작 잠금 동작(Movement Lock Operation)의 설정(Enable) 또는 해제(Disable)를 제어할 수 있다. 구체적으로, 동작 잠금 모드 설정부(212)는 호스트로부터 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 커맨드 또는 동작 잠금 모드(Movement Lock Mode)의 해제를 지시하는 커맨드를 수신할 수 있다. 실시 예에서, 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 커맨드 또는 동작 잠금 모드(Movement Lock Mode)의 해제를 지시하는 커맨드는 특징 설정(Set Feature) 커맨드일 수 있다.
동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 특징 설정(Set Feature) 커맨드를 수신하면, 동작 잠금 모드 설정부(212)는 동작 잠금 모드 정보를 저장하는 레지스터의 값을 설정 상태(Enable)로 변경한다. 또는 동작 잠금 모드(Movement Lock Mode)의 해제를 지시하는 특징 설정(Set Feature) 커맨드를 수신하면, 동작 잠금 모드 설정부(212)는 동작 잠금 모드 정보를 저장하는 레지스터의 값을 해제 상태(Disable)로 변경한다.
동작 잠금 모드 설정부(212)는 호스트로부터 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 특징 설정(Set Feature) 커맨드를 수신한 뒤, 동작 잠금(Movement Lock) 설정 상태(lock status)를 해제하는데 사용되는 패스워드를 추가적으로 수신할 수 있다(set password). 다양한 실시 예에서, 패스워드는 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 특징 설정(Set Feature) 커맨드에 포함되어 동작 잠금 모드 설정부(212)로 제공될 수 있다.
동작 잠금 모드 설정부(212)는 수신된 패스워드를 동작 잠금 정보 저장부(213)에 저장할 수 있다.
동작 잠금 모드 설정부(212)는 호스트로부터 수신된 모드(Movement Lock Mode)의 설정을 지시하는 특징 설정(Set Feature) 커맨드 또는 동작 잠금 모드(Movement Lock Mode)의 해제를 지시하는 특징 설정(Set Feature) 커맨드에 따라 동작 잠금 모드 정보를 저장하는 레지스터의 값을 설정 상태(Enable) 또는 해제 상태(Disable)로 변경할 수 있다. 동작 잠금 모드 설정부(212)는 호스트로부터 수신된 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 특징 설정(Set Feature) 커맨드 또는 동작 잠금 모드(Movement Lock Mode)의 해제를 지시하는 특징 설정(Set Feature) 커맨드에 따라 동작 잠금 모드(Movement Lock Mode)를 성공적으로 설정 또는 해제한 경우 설정 성공(OK) 신호를 호스트로 출력하고, 실패한 경우, 설정 실패(abort) 신호를 호스트로 출력할 수 있다.
실시 예에서, 동작 잠금 모드 설정부(212)는 동작 잠금 모드 정보가 설정 상태(Enable)에 있을 때, 동작 잠금 감지부(211)로부터 감지 신호(DET)를 수신하면, 동작 잠금(Movement Lock)을 설정 상태(lock status)로 설정할 수 있다. 동작 잠금 모드(Movement Lock Mode)가 해제 상태(Disable)인 경우에는 감지 신호(DET)가 수신되더라도, 동작 잠금 모드 설정부(212)는 동작 잠금(Movement Lock)을 설정 상태(lock status)로 설정하지 않을 수 있다.
동작 잠금 모드 설정부(212)는 동작 잠금 모드 정보가 설정 상태(Enable)에 있고, 동작 잠금 감지부(211)로부터 감지 신호(DET)가 입력되면, 동작 잠금(Movement Lock)을 설정 상태(lock status)로 설정하고, 동작 잠금(Movement Lock)의 설정 상태(lock status)를 동작 잠금 정보 저장부(213)에 저장할 수 있다.
동작 잠금 모드 설정부(212)는 동작 잠금(Movement Lock)을 설정 상태(lock status)로 설정하는 경우, 동작 잠금(Movement Lock)의 설정 상태(lock status)를 나타내는 인에이블 신호(ENABLE)를 동작 잠금 처리부(214)에 제공할 수 있다.
실시 예에서, 동작 잠금 모드 설정부(212)는 호스트로부터 동작 잠금(Movement Lock)의 해제(unlock)를 지시하는 커맨드를 수신할 수 있다. 이 때, 동작 잠금(Movement Lock)의 해제(unlock)를 지시하는 커맨드와 패스워드가 동시에 또는 순차적으로 수신될 수 있다. 동작 잠금(Movement Lock)의 해제(unlock)를 지시하는 커맨드는 특징 설정(Set Feature) 커맨드일 수 있다.
동작 잠금 모드 설정부(212)는 호스트로부터 동작 잠금(Movement Lock)의 해제(unlock)를 지시하는 커맨드를 수신하면, 호스트로부터 동시에 또는 순차적으로 수신되는 패스워드와 동작 잠금 정보 저장부(213)에 저장된 패스워드를 비교할 수 있다. 동작 잠금 모드 설정부(212)는 호스트로부터 동시에 또는 순차적으로 수신되는 패스워드와 동작 잠금 정보 저장부(213)에 저장된 패스워드와의 비교 결과에 따라 동작 잠금(Movement Lock)을 해제 상태(unlock status)로 설정할 수 있다. 동작 잠금 모드 설정부(212)는 동작 잠금(Movement Lock)을 해제 상태(unlock status)로 설정하면, 동작 잠금(Movement Lock)의 해제 상태(unlock status)를 동작 잠금 정보 저장부(213)에 저장할 수 있다. 동작 잠금 모드 설정부(212)는 동작 잠금(Movement Lock)을 해제 상태(unlock status)로 설정하면, 동작 잠금 모드 설정부(212)는 동작 잠금(Movement Lock)의 해제 상태(unlock status)로 설정하는 경우, 동작 잠금(Movement Lock)의 해제 상태(unlock status)를 나타내는 디스에이블 신호(DISABLE)를 동작 잠금 처리부(214)에 제공할 수 있다.
동작 잠금 정보 저장부(213)는 동작 잠금(Movement Lock)의 설정 상태(lock status) 또는 해제 상태(unlock status)를 저장할 수 있다. 동작 잠금 정보 저장부(213)는 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 커맨드를 입력 받을 때 함께 또는 순차적으로 입력되는 패스 워드를 저장할 수 있다. 실시 예에서, 동작 잠금 정보 저장부(213)는 비휘발성 메모리일 수 있다. 또는 동작 잠금 정보 저장부(213)는 도 1을 참조하여 설명된 메모리 장치(100)에 저장되는 특정 영역을 나타낼 수 있다.
동작 잠금 처리부(214)는 동작 잠금(Movement Lock)이 설정 상태(lock status)에 있음을 나타내는 인에이블 신호(ENABLE) 또는 동작 잠금(Movement Lock)이 해제 상태(unlock status)에 있음을 나타내는 디스에이블 신호(DISABLE)를 수신할 수 있다. 동작 잠금 처리부(214)는 인에이블 (ENABLE) 상태에 있는 동안 호스트로부터 메모리 장치의 엑세스와 관련된 커맨드(COMMAND)가 수신되면, 수신된 커맨드를 수행하지 않고, 중단 신호(abort)를 호스트로 출력할 수 있다. 동작 잠금 처리부(214)는 디스에이블(DISABLE) 상태에 있는 동안 호스트로부터 메모리 장치의 엑세스와 관련된 커맨드(COMMAND)가 수신되면, 수신된 커맨드를 수행할 수 있다.
실시 예에서, 동작 잠금 처리부(214)는 동작 잠금(Movement Lock)이 설정 상태(lock status)에 있음을 나타내는 인에이블 신호(ENABLE)가 입력되면, 이전에 호스트로부터 수신된 커맨드에 대응되는 동작을 수행하거나, 메모리 컨트롤러에 포함된 쓰기 캐시 버퍼(write cache buffer)에 저장된 데이터를 메모리 장치에 저장하는 플러쉬(Flush) 동작을 수행할 수 있다. 단, 이 경우에도 동작 잠금 처리부(214)는 동작 잠금(Movement Lock)이 설정 상태(lock status)에 있음을 나타내는 인에이블 신호(ENABLE)가 입력된 뒤에 호스트로부터 입력되는 메모리 장치의 엑세스와 관련된 커맨드(COMMAND)는 수행하지 않을 수 있다.
다양한 실시 예에서, 메모리 장치의 엑세스와 관련된 커맨드(COMMAND)는 쓰기 커맨드 또는 읽기 커맨드 중 어느 하나에 해당할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다. 도 3은 동작 잠금 모드(Movement Lock Mode)를 설정 상태(Enable)로 설정하는 메모리 컨트롤러의 동작을 나타낸다.
도 3을 참조하면, 메모리 컨트롤러는 S301단계에서, 동작 잠금 모드(Movement Lock Mode)가 설정 상태(Enable)에 있는지 여부를 판단할 수 있다. 동작 잠금 모드(Movement Lock Mode)가 설정 상태(Enable)에 있으면, 동작을 종료하고, 동작 잠금 모드(Movement Lock Mode)가 해제 상태(Disable)에 있으면 S302단계로 진행한다.
S302단계에서, 메모리 컨트롤러는 호스트로부터 동작 잠금 모드(Movement Lock Mode)의 설정(Enable) 요청을 수신할 수 있다. 구체적으로, 메모리 컨트롤러는 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 커맨드를 수신할 수 있다. 실시 예에서, 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 커맨드는 특징 설정(Set Feature) 커맨드일 수 있다. 다양한 실시 예에서, 메모리 컨트롤러는 동작 잠금 모드(Movement Lock Mode)의 설정을 지시하는 커맨드와 동시에 또는 순차적으로 패스워드를 수신할 수 있다.
S303단계에서, 메모리 컨트롤러는 패스워드를 저장하고, 동작 잠금 모드 정보가 저장된 레지스터 값을 설정 상태(Enable)로 변경할 수 있다.
S304단계에서, 메모리 컨트롤러는 동작 잠금 모드(Movement Lock Mode)의 설정이 성공적으로 수행되었는지 여부를 판단할 수 있다. 판단 결과 성공적으로 설정한 경우 S305단계로 진행하고, 그렇지 않은 경우 S306단계로 진행할 수 있다.
S305단계에서, 메모리 컨트롤러는 설정 성공(OK) 신호를 호스트로 출력할 수 있다.
S306단계에서, 메모리 컨트롤러는 설정 실패(abort) 신호를 호스트로 출력할 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다. 도 4는 동작 잠금 모드(Movement Lock Mode)를 해제 상태(Disable)로 설정하는 메모리 컨트롤러의 동작을 나타낸다.
도 4를 참조하면, 메모리 컨트롤러는 S401단계에서, 동작 잠금 모드(Movement Lock Mode)가 설정 상태(Enable)에 있는지 여부를 판단할 수 있다. 동작 잠금 모드(Movement Lock Mode)가 설정 상태(Enable)에 있으면, S402단계로 진행하고, 동작 잠금 모드(Movement Lock Mode)가 해제 상태(Disable)에 있으면 동작을 종료할 수 있다.
S402단계에서, 메모리 컨트롤러는 호스트로부터 동작 잠금 모드(Movement Lock Mode)의 해제(Disable) 요청을 수신할 수 있다. 구체적으로, 메모리 컨트롤러는 동작 잠금 모드(Movement Lock Mode)의 해제를 지시하는 커맨드를 수신할 수 있다. 실시 예에서, 동작 잠금 모드(Movement Lock Mode)의 해제를 지시하는 커맨드는 특징 설정(Set Feature) 커맨드일 수 있다.
S403단계에서, 메모리 컨트롤러는 동작 잠금 모드 정보가 저장된 레지스터 값을 해제 상태(Disable)로 변경할 수 있다.
S404단계에서, 메모리 컨트롤러는 동작 잠금 모드(Movement Lock Mode)의 해제가 성공적으로 수행되었는지 여부를 판단할 수 있다. 판단 결과 성공적으로 해제한 경우 S405단계로 진행하고, 그렇지 않은 경우 S406단계로 진행할 수 있다.
S405단계에서, 메모리 컨트롤러는 해제 성공(OK) 신호를 호스트로 출력할 수 있다.
S406단계에서, 메모리 컨트롤러는 해제 실패(abort) 신호를 호스트로 출력할 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다. 도 5는 동작 잠금 모드(Movement Lock Mode)가 설정 상태(Enable)에 있을 때, 동작 잠금(Movement Lock)을 설정 상태(lock status)로 설정하거나, 해제 상태(unlock status)로 설정하는 메모리 컨트롤러의 동작을 나타낸다.
도 5를 참조하면, S501단계에서, 메모리 컨트롤러는 동작 잠금 모드(Movement Lock Mode)가 설정 상태(Enable)에 있는지 여부를 판단할 수 있다. 동작 잠금 모드(Movement Lock Mode)가 설정 상태(Enable)에 있지 않는 경우에는 동작 잠금(Movement Lock) 동작을 수행하지 않을 것이다. 동작 잠금 모드(Movement Lock Mode)가 설정 상태(Enable)에 있으면, S502단계로 진행한다.
S502단계에서, 메모리 컨트롤러는 센서부로부터 센서 값(sensor value)을 획득할 수 있다. 구체적으로 센서부는 저장 장치(50)의 물리적인 움직임에 대한 정보를 수집할 수 있다. 실시 예에서, 센서부는 물리적인 움직임에 대한 정보를 수집하기 위한 적어도 하나 이상의 센서를 포함할 수 있다. 센서부에 포함된 적어도 하나 이상의 센서는 가속도 센서(acceleration sensor), 중력 센서(gravitational sensor), 지자기 센서(terrestrial magnetism sensor) 또는 자이로스코프 센서(gyroscope sensor)일 수 있다. 다양한 실시 예에서, 메모리 컨트롤러는 범용 입출력 포트(General Purpose Input/Output port, GPIO)를 통해 센서부가 측정한 센서 값(sensor value)을 획득할 수 있다.
S503단계에서, 메모리 컨트롤러는 센서 값(sensor)과 기 설정된 임계값(TH)을 비교하고, 센서 값(sensor value)이 임계값(TH)을 초과하는지 여부를 판단할 수 있다. 메모리 컨트롤러는 센서 값(sensor value)이 임계값(TH)을 초과하면 S504단계로 진행하고, 센서 값(sensor value)이 임계값(TH)을 초과하지 않으면 기 설정된 시간마다 S502단계로 되돌아가서 센서 값(sensor value)을 획득할 수 있다.
S504단계에서, 메모리 컨트롤러는 동작 잠금(Movement Lock)을 설정 상태(lock status)로 설정할 수 있다. 구체적으로 메모리 컨트롤러는 동작 잠금(Movement Lock)을 설정 상태(lock status)로 설정하고, 동작 잠금(Movement Lock)의 설정 상태(lock status)를 동작 잠금 정보로서 저장할 수 있다. 실시 예에서, 메모리 컨트롤러는 동작 잠금(Movement Lock)의 설정 상태(lock status)를 나타내는 동작 잠금 정보를 메모리 컨트롤러에 포함된 비휘발성 메모리에 저장하거나, 메모리 컨트롤러가 제어하는 메모리 장치에 저장할 수 있다.
S505단계에서, 메모리 컨트롤러는 이전에 호스트로부터 수신된 커맨드에 대응되는 동작을 수행할 수 있다. 실시 예에서, 메모리 컨트롤러는 내부에 포함된 쓰기 캐시 버퍼(write cache buffer)에 저장된 데이터를 메모리 장치에 저장하는 플러쉬(Flush) 동작을 수행할 수 있다. 다양한 실시 예에서 S505단계는 생략될 수 있다.
S506단계에서, 메모리 컨트롤러는 호스트로부터 커맨드를 수신할 수 있다.
S507단계에서, 메모리 컨트롤러는 호스트로부터 수신된 커맨드가 동작 잠금(Movement Lock)의 해제(unlock)를 지시하는 커맨드인지 여부를 판단한다. 호스트로부터 수신된 커맨드가 동작 잠금(Movement Lock)의 해제(unlock)를 지시하는 커맨드가 아니면, 수신된 커맨드는 메모리 장치의 엑세스와 관련된 커맨드일 수 있다. 실시 예에서, 메모리 장치의 엑세스와 관련된 커맨드는 쓰기 커맨드 또는 읽기 커맨드 중 어느 하나에 해당할 수 있다. 메모리 컨트롤러는 호스트로부터 수신된 커맨드가 동작 잠금(Movement Lock)의 해제(unlock)를 지시하는 커맨드이면, S509단계로 진행하고, 호스트로부터 수신된 커맨드가 동작 잠금(Movement Lock)의 해제(unlock)를 지시하는 커맨드가 아니면 S508단계로 진행할 수 있다.
S508단계에서, 메모리 컨트롤러는 수신된 커맨드를 수행하지 않고 커맨드의 수행을 중단할 수 있다. 이 때 메모리 컨트롤러는 중단 신호(abort)를 호스트로 출력할 수 있다.
S509단계에서, 메모리 컨트롤러는 S507단계에서 수신된 동작 잠금(Movement Lock)의 해제(unlock)를 지시하는 커맨드와 동시에 또는 순차적으로 수신된 패스워드를 기 저장된 패스워드와 일치하는지 여부를 판단할 수 있다. 판단결과 일치하면 S510단계로 진행하고, 일치하지 않으면 동작 잠금(Movement Lock)의 설정 상태(lock status)를 유지하고 S506단계로 되돌아 갈 수 있다.
S510단계에서, 메모리 컨트롤러는 동작 잠금(Movement Lock)을 해제 상태(unlock status)로 설정할 수 있다. 이 경우, 동작 잠금(Movement Lock)의 해제 상태(unlock status)를 동작 잠금 정보로써 저장할 수 있다.
도 6은 도 1의 메모리 장치(100)의 구조를 설명하기 위한 도면이다.
도 6을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들은 동일 워드라인에 연결된 메모리 셀들을 하나의 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 페이지로 구성된다. 실시 예에서, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 읽기 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(100)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드 라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 발생기(122)로부터 제공받은 전압들을 적어도 하나의 워드 라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다.
읽기 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 읽기 전압을 인가하고, 비선택된 워드 라인들에 읽기 전압보다 높은 읽기 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드 라인들에 접지 전압을 인가할 수 있다.
실시 예에서, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 열 어드레스(DCA)는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 발생기(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 발생기(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 전압 발생기(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 발생기(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 발생기(122)는 다양한 전압 레벨들을 갖는 복수의 전압들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(100)에 연결된다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직 (130)의 제어에 응답하여 동작한다.
제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 메모리 셀들의 문턱 전압들이 검증 전압을 에 저장된 데이터를 읽는다.
읽기 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 데이터 입출력 회로(124)로 출력한다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 읽기 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터를 외부 컨트롤러로 출력한다.
제어 로직(130)은 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
도 7은 도 6의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 7을 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 갖는다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 8 및 도 9를 참조하여 더 상세히 설명된다.
도 8는 도 7의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 8을 참조하면 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 8에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)을 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 8에서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)은 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 3에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 9는 도 7의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 9를 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)은 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)과 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 9의 메모리 블록(BLKb)은 도 8의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 10은 도 6의 메모리 셀 어레이의 다른 실시 예를 보여주는 회로도이다.
도 10을 참조하면, 메모리 셀 어레이는 도 7 내지 9를 참조하여 설명된 3차원 구조가 아닌 2차원 평면 구조를 가질 수 있다.
도 10에서, 메모리 블록(BKLc)은 복수의 셀 스트링들(CS1~CSm)을 포함한다. 복수의 셀 스트링들(CS1~CSm)은 복수의 비트 라인들(BL1~BLm)에 각각 연결될 수 있다. 복수의 셀 스트링들(CS1~CSm)각각은 적어도 하나 이상의 소스 선택 트랜지스터(SST), 제1 내지 제n 메모리 셀들(MC1~MCn), 및 적어도 하나 이상의 드레인 선택 트랜지스터(DST)를 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)은 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다.
동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 드레인 선택 라인(DSL)이 선택됨으로써 셀 스트링들(CS1~CSm)이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 셀 스트링들(CS1~CSm) 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
도 11은 도 1의 메모리 컨트롤러를 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치(1000)을 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 11을 참조하면, 메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 읽기 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
실시 예에서, 프로세서부(1010)는 도 1 및 도 2를 참조하여 설명된 동작 잠금 제어부(210)의 동작을 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 12는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 12를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치 (2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
도 1 내지 도 5를 참조하여 설명된 메모리 컨트롤러의 동작 잠금 동작은 메모리 컨트롤러(2100)에 의해 수행될 수 있다. 이 경우 도 1을 참조하여 설명된 센서부(220)는 메모리 장치(2200) 내부에 위치할 수 있다 또는 미도시 되었지만 센서부(220)은 메모리 카드 시스템(2000)상에 메모리 컨트롤러(2100) 및 메모리 장치(2200)와 독립적으로 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100) 또는 메모리 장치(2200)는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다. 또는, 메모리 장치(2200)는 복수의 불휘발성 메모리 칩들을 포함하고, 복수의 불휘발성 메모리 칩들은 상술된 패키지 방식들을 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
예시적으로, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
예시적으로, 메모리 장치(2200)는 도 1, 도 6 내지 도 10을 참조하여 설명된 메모리 장치(100)일 수 있다.
도 13은 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 13을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
예시적으로, 불휘발성 메모리들(3221~322n)은 도 1, 도 6 내지 도 10을 참조하여 설명된 메모리 장치(100)일 수 있다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 14를 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(3100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(30000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-FI 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 1, 도 6 내지 도 10을 참조하여 설명된 메모리 장치(100)일 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(3500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 동작 잠금 제어부
220: 센서부
300: 호스트

Claims (20)

  1. 비휘발성 메모리 장치;
    물리적인 움직임에 관한 정보를 수집하는 센서부; 및
    상기 센서부로부터 획득한 센서 값을 기초로 상기 비휘발성 메모리 장치의 데이터를 보호하는 동작 잠금 동작을 수행하는 메모리 컨트롤러;를 포함하는 저장 장치.
  2. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 동작 잠금 동작의 활성화 여부를 나타내는 동작 잠금 모드의 설정 상태 또는 해제 상태에 따라 상기 동작 잠금 동작을 수행하는 저장 장치.
  3. 제 2항에 있어서, 상기 메모리 컨트롤러는,
    외부 호스트로부터 입력되는 상기 동작 잠금 모드의 설정 또는 해제를 지시하는 커맨드에 따라 상기 동작 잠금 모드를 설정 상태 또는 해제 상태로 변경하는 저장 장치.
  4. 제 3항에 있어서, 상기 메모리 컨트롤러는,
    상기 동작 잠금 모드가 설정 상태이고, 상기 센서 값이 임계 값을 초과하면 상기 외부 호스트로부터 입력되는 커맨드의 수행을 중단하는 동작 잠금을 설정 상태로 설정하는 저장 장치.
  5. 제 4항에 있어서, 상기 메모리 컨트롤러는,
    상기 외부 호스트로부터 상기 동작 잠금 모드의 설정을 지시하는 커맨드의 수신과 동시에 또는 순차적으로 상기 동작 잠금을 해제하는데 사용될 패스워드를 수신하고, 수신된 패스워드를 상기 비휘발성 메모리 장치에 저장하는 저장 장치.
  6. 제 4항에 있어서, 상기 메모리 컨트롤러는,
    상기 동작 잠금이 설정 상태인 동안, 상기 외부 호스트로부터 입력되는 커맨드들 중 상기 비휘발성 메모리 장치의 엑세스와 관련된 커맨드의 수행을 중단하는 저장 장치.
  7. 제 6항에 있어서, 상기 엑세스와 관련된 커맨드는,
    읽기 커맨드 또는 쓰기 커맨드 중 어느 하나인 저장 장치.
  8. 제 4항에 있어서, 상기 메모리 컨트롤러는,
    상기 동작 잠금을 설정 상태로 설정하기 전에 수신된 커맨드들에 대응하는 동작을 수행하는 저장 장치.
  9. 제 5항에 있어서, 상기 메모리 컨트롤러는,
    상기 동작 잠금이 설정 상태에 있는 동안 외부 호스트로부터 상기 동작 잠금을 해제 상태로 변경할 것을 지시하는 커맨드가 입력되면, 상기 동작 잠금을 해제 상태로 변경할 것을 지시하는 커맨드와 동시에 또는 순차적으로 입력되는 패스워드와 상기 비휘발성 메모리 장치에 저장된 패스워드를 비교하는 저장 장치.
  10. 제 9항에 있어서, 상기 메모리 컨트롤러는,
    상기 동작 잠금을 해제 상태로 변경할 것을 지시하는 커맨드와 동시에 또는 순차적으로 입력되는 패스워드와 상기 비휘발성 메모리 장치에 저장된 패스워드가 일치하면, 상기 동작 잠금을 해제 상태로 변경하는 저장 장치.
  11. 제 1항에 있어서, 상기 센서부는,
    상기 움직임에 관한 정보를 수집하는 적어도 하나 이상의 센서들을 포함하는 저장 장치.
  12. 제 11항에 있어서, 상기 적어도 하나 이상의 센서들은
    가속도 센서(acceleration sensor), 중력 센서(gravitational sensor), 지자기 센서(terrestrial magnetism sensor) 또는 자이로스코프 센서(gyroscope sensor) 중 적어도 하나 이상의 센서를 포함하는 저장 장치.
  13. 메모리 장치를 제어하는 메모리 컨트롤러에 있어서,
    외부 센서부로부터 획득한 물리적인 움직임에 대한 센서 값이 임계 값을 초과하는 경우 감지 신호를 출력하는 동작 잠금 감지부;
    물리적인 움직임으로부터 상기 메모리 장치의 데이터를 보호하는 동작 잠금 동작의 활성화 여부를 나타내는 동작 잠금 모드가 설정 상태이고, 상기 감지 신호가 입력되면 동작 잠금을 설정 상태로 설정하고, 동작 잠금이 설정 상태임을 나타내는 인에이블 신호를 출력하는 동작 잠금 모드 설정부; 및
    상기 인에이블 신호에 따라 외부 호스트로부터 입력되는 커맨드를 수행하지 않고 중단 신호를 상기 외부 호스트로 출력하는 동작 잠금 처리부;를 포함하는 메모리 컨트롤러.
  14. 제 13항에 있어서, 상기 동작 잠금 모드 설정부는,
    상기 외부 호스트로부터 상기 동작 잠금 모드의 설정 또는 해제를 지시하는 커맨드의 입력에 따라 상기 동작 잠금 모드를 설정 상태 또는 해제 상태로 변경하는 메모리 컨트롤러.
  15. 제 14항에 있어서, 상기 동작 잠금 모드 설정부는,
    상기 동작 잠금 모드의 설정을 지시하는 커맨드와 동시에 또는 순차적으로 상기 동작 잠금을 해제 상태로 설정할 사용될 패스워드를 상기 외부 호스트로부터 수신하는 메모리 컨트롤러.
  16. 제 15항에 있어서,
    상기 패스워드와 상기 동작 잠금의 설정 상태를 포함하는 동작 잠금 정보를 저장하는 동작 잠금 정보 저장부;를 더 포함하는 메모리 컨트롤러.
  17. 제 16항에 있어서, 상기 동작 잠금 모드 설정부는,
    상기 동작 잠금이 설정 상태인 동안, 상기 동작 잠금의 해제를 지시하는 커맨드와 패스워드를 상기 외부 호스트로부터 수신하면, 상기 패스워드와 상기 동작 잠금 정보에 포함된 패스워드를 비교한 결과를 기초로 상기 동작 잠금을 해제 상태로 변경하는 메모리 컨트롤러.
  18. 제 16항에 있어서, 상기 동작 잠금 정보 저장부는,
    상기 메모리 컨트롤러에 포함된 비휘발성 메모리이거나, 상기 메모리 장치에 포함되는 메모리 컨트롤러.
  19. 제 13항에 있어서, 상기 외부 센서부는,
    상기 물리적인 움직임에 대한 센서 값을 수집하는 적어도 하나 이상의 센서들을 포함하는 메모리 컨트롤러.
  20. 제 19항에 있어서, 상기 적어도 하나 이상의 센서들은,
    가속도 센서(acceleration sensor), 중력 센서(gravitational sensor), 지자기 센서(terrestrial magnetism sensor) 또는 자이로스코프 센서(gyroscope sensor) 중 적어도 하나 이상의 센서를 포함하는 메모리 컨트롤러.
KR1020170106134A 2017-08-22 2017-08-22 저장 장치 및 그 동작 방법 KR102389431B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170106134A KR102389431B1 (ko) 2017-08-22 2017-08-22 저장 장치 및 그 동작 방법
US15/919,704 US10503436B2 (en) 2017-08-22 2018-03-13 Storage device and method of operating the same
CN201810301896.5A CN109426743B (zh) 2017-08-22 2018-04-04 存储装置及其操作方法
US16/673,525 US10754586B2 (en) 2017-08-22 2019-11-04 Storage device and method of operating the same
US16/930,857 US11150843B2 (en) 2017-08-22 2020-07-16 Storage device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170106134A KR102389431B1 (ko) 2017-08-22 2017-08-22 저장 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20190021050A true KR20190021050A (ko) 2019-03-05
KR102389431B1 KR102389431B1 (ko) 2022-04-25

Family

ID=65437665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170106134A KR102389431B1 (ko) 2017-08-22 2017-08-22 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (3) US10503436B2 (ko)
KR (1) KR102389431B1 (ko)
CN (1) CN109426743B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102501776B1 (ko) * 2018-01-31 2023-02-21 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10496548B2 (en) 2018-02-07 2019-12-03 Alibaba Group Holding Limited Method and system for user-space storage I/O stack with user-space flash translation layer
US11379155B2 (en) 2018-05-24 2022-07-05 Alibaba Group Holding Limited System and method for flash storage management using multiple open page stripes
US11816043B2 (en) 2018-06-25 2023-11-14 Alibaba Group Holding Limited System and method for managing resources of a storage device and quantifying the cost of I/O requests
US10996886B2 (en) 2018-08-02 2021-05-04 Alibaba Group Holding Limited Method and system for facilitating atomicity and latency assurance on variable sized I/O
US11327929B2 (en) 2018-09-17 2022-05-10 Alibaba Group Holding Limited Method and system for reduced data movement compression using in-storage computing and a customized file system
US10977122B2 (en) 2018-12-31 2021-04-13 Alibaba Group Holding Limited System and method for facilitating differentiated error correction in high-density flash devices
US11061735B2 (en) 2019-01-02 2021-07-13 Alibaba Group Holding Limited System and method for offloading computation to storage nodes in distributed system
US11200337B2 (en) 2019-02-11 2021-12-14 Alibaba Group Holding Limited System and method for user data isolation
US10860223B1 (en) 2019-07-18 2020-12-08 Alibaba Group Holding Limited Method and system for enhancing a distributed storage system by decoupling computation and network tasks
US11617282B2 (en) 2019-10-01 2023-03-28 Alibaba Group Holding Limited System and method for reshaping power budget of cabinet to facilitate improved deployment density of servers
US11086804B2 (en) * 2019-12-09 2021-08-10 Western Digital Technologies, Inc. Storage system and method for reducing read-retry duration
KR20210078109A (ko) * 2019-12-18 2021-06-28 삼성전자주식회사 스토리지 장치 및 이를 포함하는 시스템
US11449455B2 (en) 2020-01-15 2022-09-20 Alibaba Group Holding Limited Method and system for facilitating a high-capacity object storage system with configuration agility and mixed deployment flexibility
US11379447B2 (en) 2020-02-06 2022-07-05 Alibaba Group Holding Limited Method and system for enhancing IOPS of a hard disk drive system based on storing metadata in host volatile memory and data in non-volatile memory using a shared controller
US11449386B2 (en) 2020-03-20 2022-09-20 Alibaba Group Holding Limited Method and system for optimizing persistent memory on data retention, endurance, and performance for host memory
US11301173B2 (en) 2020-04-20 2022-04-12 Alibaba Group Holding Limited Method and system for facilitating evaluation of data access frequency and allocation of storage device resources
US11385833B2 (en) 2020-04-20 2022-07-12 Alibaba Group Holding Limited Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources
US11281575B2 (en) 2020-05-11 2022-03-22 Alibaba Group Holding Limited Method and system for facilitating data placement and control of physical addresses with multi-queue I/O blocks
US11461262B2 (en) 2020-05-13 2022-10-04 Alibaba Group Holding Limited Method and system for facilitating a converged computation and storage node in a distributed storage system
US11494115B2 (en) 2020-05-13 2022-11-08 Alibaba Group Holding Limited System method for facilitating memory media as file storage device based on real-time hashing by performing integrity check with a cyclical redundancy check (CRC)
US11507499B2 (en) 2020-05-19 2022-11-22 Alibaba Group Holding Limited System and method for facilitating mitigation of read/write amplification in data compression
US11556277B2 (en) 2020-05-19 2023-01-17 Alibaba Group Holding Limited System and method for facilitating improved performance in ordering key-value storage with input/output stack simplification
US11263132B2 (en) 2020-06-11 2022-03-01 Alibaba Group Holding Limited Method and system for facilitating log-structure data organization
US11354200B2 (en) 2020-06-17 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating data recovery and version rollback in a storage device
US11422931B2 (en) 2020-06-17 2022-08-23 Alibaba Group Holding Limited Method and system for facilitating a physically isolated storage unit for multi-tenancy virtualization
US11354233B2 (en) 2020-07-27 2022-06-07 Alibaba Group Holding Limited Method and system for facilitating fast crash recovery in a storage device
US11372774B2 (en) 2020-08-24 2022-06-28 Alibaba Group Holding Limited Method and system for a solid state drive with on-chip memory integration
US11487465B2 (en) 2020-12-11 2022-11-01 Alibaba Group Holding Limited Method and system for a local storage engine collaborating with a solid state drive controller
KR20220091955A (ko) * 2020-12-24 2022-07-01 에스케이하이닉스 주식회사 메모리 시스템 폐기 방법 및 그 메모리 시스템
US11734115B2 (en) 2020-12-28 2023-08-22 Alibaba Group Holding Limited Method and system for facilitating write latency reduction in a queue depth of one scenario
US11416365B2 (en) 2020-12-30 2022-08-16 Alibaba Group Holding Limited Method and system for open NAND block detection and correction in an open-channel SSD
US11726699B2 (en) 2021-03-30 2023-08-15 Alibaba Singapore Holding Private Limited Method and system for facilitating multi-stream sequential read performance improvement with reduced read amplification
US11461173B1 (en) 2021-04-21 2022-10-04 Alibaba Singapore Holding Private Limited Method and system for facilitating efficient data compression based on error correction code and reorganization of data placement
US11476874B1 (en) 2021-05-14 2022-10-18 Alibaba Singapore Holding Private Limited Method and system for facilitating a storage server with hybrid memory for journaling and data storage
US20230152976A1 (en) * 2021-11-15 2023-05-18 Samsung Electronics Co., Ltd. Memory systems including memory controllers that use status input pins to check memory operation statuses of memory devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060010340A (ko) * 2004-07-28 2006-02-02 현대자동차주식회사 버스용 벨트 라인 몰딩
KR20160024967A (ko) * 2013-06-25 2016-03-07 에보닉 데구사 게엠베하 금속 산화물 전구체, 이를 함유하는 코팅 조성물, 및 이의 용도

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004056088B4 (de) * 2003-11-13 2008-12-18 Samsung Electronics Co., Ltd., Suwon Speichersystem mit Flashspeicher
CN101310292A (zh) * 2004-04-06 2008-11-19 讯宝科技公司 用于监视移动计算产品/装置的系统和方法
US7318170B2 (en) * 2004-07-09 2008-01-08 Spyder Navigations, Llc Protection of non-volatile memory component against data corruption due to physical shock
CN1897140B (zh) * 2005-07-13 2012-07-18 日本胜利株式会社 记录再生装置
US7626355B2 (en) * 2005-11-29 2009-12-01 Motorola, Inc. Portable electronic device and method to protect same
US8621644B2 (en) 2011-12-29 2013-12-31 Elwha Llc System and method for protecting data stored on a removable data storage device
US8745320B2 (en) * 2012-05-04 2014-06-03 Riverbed Technology, Inc. Ensuring write operation consistency using multiple storage devices
US9311101B2 (en) * 2012-06-15 2016-04-12 International Business Machines Corporation Intra-instructional transaction abort handling
WO2016024967A1 (en) 2014-08-13 2016-02-18 Hewlett Packard Enterprise Development Lp Secure non-volatile random access memory
KR20160133283A (ko) * 2015-05-12 2016-11-22 삼성전자주식회사 비휘발성 메모리 저장장치를 운영하는 방법 및 이를 구현한 전자장치
US10824348B2 (en) * 2016-08-02 2020-11-03 Samsung Electronics Co., Ltd. Method of executing conditional data scrubbing inside a smart storage device
US10387333B2 (en) * 2017-01-05 2019-08-20 Qualcomm Incorporated Non-volatile random access memory with gated security access

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060010340A (ko) * 2004-07-28 2006-02-02 현대자동차주식회사 버스용 벨트 라인 몰딩
KR20160024967A (ko) * 2013-06-25 2016-03-07 에보닉 데구사 게엠베하 금속 산화물 전구체, 이를 함유하는 코팅 조성물, 및 이의 용도

Also Published As

Publication number Publication date
KR102389431B1 (ko) 2022-04-25
CN109426743A (zh) 2019-03-05
US20190065113A1 (en) 2019-02-28
US10503436B2 (en) 2019-12-10
US20200065031A1 (en) 2020-02-27
US10754586B2 (en) 2020-08-25
US20200348888A1 (en) 2020-11-05
US11150843B2 (en) 2021-10-19
CN109426743B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US11150843B2 (en) Storage device and method of operating the same
US11340790B2 (en) Storage device for migrating data based on random read workload and operating method of the same
CN110275672B (zh) 存储装置及其操作方法
US20180349243A1 (en) Storage device and method of operating the same
US10847247B2 (en) Storage device and method of operating the same
KR20190089365A (ko) 저장 장치 및 그 동작 방법
KR102675307B1 (ko) 저장 장치 및 그 동작 방법
KR20210081641A (ko) 스토리지 장치 및 그 동작 방법
US20190259457A1 (en) Storage device and method of operating the same
US10606747B2 (en) Storage device and method of operating the same
KR102645740B1 (ko) 저장 장치 및 그 동작 방법
US11061757B2 (en) Storage device and method of operating the same
US11422905B2 (en) Storage device and method of operating the same
KR102651440B1 (ko) 저장 장치 및 그 동작 방법
US11688464B2 (en) Storage device and method of operating the same
US11513946B2 (en) Memory controller generating mapping data and method of operating the same
KR102444208B1 (ko) 저장 장치 및 그 동작 방법
KR20230012334A (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant