CN109378341A - 一种二硫化钼隧穿晶体管及其制备方法 - Google Patents

一种二硫化钼隧穿晶体管及其制备方法 Download PDF

Info

Publication number
CN109378341A
CN109378341A CN201811098347.9A CN201811098347A CN109378341A CN 109378341 A CN109378341 A CN 109378341A CN 201811098347 A CN201811098347 A CN 201811098347A CN 109378341 A CN109378341 A CN 109378341A
Authority
CN
China
Prior art keywords
molybdenum disulfide
tunneling transistor
source
layer deposition
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811098347.9A
Other languages
English (en)
Inventor
陈琳
刘浩
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201811098347.9A priority Critical patent/CN109378341A/zh
Publication of CN109378341A publication Critical patent/CN109378341A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391Gated diode structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于半导体技术领域,具体为一种二硫化钼隧穿晶体管及其制备方法。本发明隧穿晶体管以二硫化钼薄膜线条作为隧穿晶体管的沟道;源漏电极形成在所述沟道两侧,与所述二硫化钼薄膜线条形成肖特基接触;顶栅介质层采用高K材料,形成在所述沟道区上并覆盖所述源漏电极。本发明通过原子层沉积工艺生长二硫化钼并在硫氛围下进行高温退火,材料性能得到极大提升,在此基础上制备的顶栅晶体管,开关比在104以上,迁移率可达到10以上。本发明工艺更加安全,并且有效降低了原材料成本,能够满足大规模生产的需要。

Description

一种二硫化钼隧穿晶体管及其制备方法
技术领域
本发明属于半导体技术领域,具体涉及一种二硫化钼隧穿晶体管及其制备方法。
背景技术
随着半导体器件特征尺寸的进一步等比例缩小,传统的半导体器件将达到尺寸的极限。为进一步提高器件的性能,技术人员开始对新结构、新材料、新工艺进行积极的探索。
近年来,二维半导体材料凭借其新颖的物理化学性质成为一个全球科学研究热点。2010年,物理诺贝尔奖涉及的石墨烯就是一种只有原子厚度的二维导电材料,其在各个领域的研究和应用至今方兴未艾。随着石墨烯的发现,过渡金属硫族化物(二硫化钼,二硫化钨,二硒化钨等),黑磷等二维材料由于结构与石墨烯类似,又重新成为研究焦点。其中,过渡金属硫族化物凭借出色的环境适应性,易使用、易制备性得到极大关注和研究。以二硫化钼为例,单层结构的材料,除了表现出高的迁移率、高开关比等优异电学性质外,更重要的是它还具有石墨烯所不具备的~1.9 eV的带隙。这些新发现的二维材料体系可以很好的应用到下一代半导体器件中。
目前二维材料制备的主要方法集中在机械剥离和化学气相沉积(CVD)等方式。这些制备方式为科学研究中提供了极大方便,但在工业生产中,这些制备方法均不能保证材料在大尺寸范围下的均匀性,极大影响二维材料的工业化应用。
发明内容
为了解决上述问题,本发明的目的在于提供器件性能好、适于大规模制备的二硫化钼隧穿晶体管及其制备方法。
本发明提供的二硫化钼隧穿晶体管制备方法,包括以下步骤:
采用原子层沉积工艺在衬底上形成二硫化钼薄膜并进行高温退火;
图形化二硫化钼,进行光刻、刻蚀得到二硫化钼线条,作为隧穿晶体管的沟道;
再次进行光刻,在所述沟道两侧曝光形成源漏电极图案,淀积金属并剥离后形成源漏电极,与所述二硫化钼线条形成肖特基接触;以及
采用原子层沉积工艺在所述沟道上淀积高K材料作为顶栅介质层,进行光刻曝光形成顶栅图案,淀积金属并剥离后形成顶栅。
本发明的二硫化钼隧穿晶体管制备方法中,优选为,所述衬底为SiO2/Si、Al2O3、GaN、GaAs、GexSi1-x或SiC。
本发明的二硫化钼隧穿晶体管制备方法中,优选为,所述源漏电极材料为Cr/Au、Ni/Au、Ti/Au或Pt。
本发明的二硫化钼隧穿晶体管制备方法中,优选为,所述顶栅介质层为氧化铝、氧化铪、氧化锆或氧化钽。
本发明的二硫化钼隧穿晶体管制备方法中,优选为,所述顶栅材料为Cr/Au或Pt。
本发明的二硫化钼隧穿晶体管制备方法中,优选为,采用原子层沉积工艺在衬底上形成二硫化钼薄膜包括以下几个步骤:
将加热的固态Mo源反应前驱体挥发出的气体以脉冲形式导入到原子层淀积反应腔中,脉冲时间为2~5s;
将非活性气体以脉冲形式导入到原子层淀积反应腔中,清除腔中未反应掉而多余的前驱体以及反应副产物,脉冲时间为5~20s;
将液态的硫源前驱体以脉冲形式导入到原子层淀积反应腔中,脉冲时间为1~5s;
将非活性气体以脉冲形式导入到原子层淀积反应腔中,清除腔中未反应掉而多余的前驱体以及反应副产物,脉冲时间为5~20s,以上为原子层淀积过程的一个周期,根据所需生长厚度,可重复进行相应多个周期,原子层沉积过程中原子层沉积设备的反应腔温度保持在300~450℃,气压维持在0.5~5torr,固态Mo源的温度加热到110~125℃。
一种由上述制备方法制备得到的二硫化钼隧穿晶体管,以二硫化钼薄膜线条作为隧穿晶体管的沟道;源漏电极形成在所述沟道两侧,与所述二硫化钼薄膜线条形成肖特基接触;顶栅介质层采用高K材料,形成在所述沟道区上并覆盖所述源漏电极;顶栅形成在所述沟道区的所述顶栅介质层上,采用与源漏电极功函数相同的金属。
本发明的二硫化钼隧穿晶体管中,优选为,所述源漏电极材料为Cr/Au、Ni/Au、Ti/Au或Pt。
本发明的二硫化钼隧穿晶体管中,优选为,所述顶栅介质层为氧化铝、氧化铪、氧化锆或氧化钽。
本发明的二硫化钼隧穿晶体管中,优选为,所述顶栅材料为Cr/Au或Pt。
本发明采用原子层淀积方法生长二硫化钼,工艺更加安全可靠并且有效降低了原材料成本。经过在硫氛围下高温退火后,材料性能得到极大提升,在此基础上制备的顶栅晶体管,开关比在104以上,迁移率可达到10以上。顶栅结构设计相比沟道材料直接暴露在空气中的背栅器件性能更为稳定,在极长时间内性能都不会退化。另外,基于原子层淀积方法生长的优势,可以实现二维材料器件的大规模制备,为制备逻辑器件及更复杂的电路提供可能,更能与工业制造接轨。
附图说明
图1是本发明的二硫化钼隧穿晶体管制备方法的流程图。
图2是形成沟道后的器件结构示意图。
图3是形成源漏电极后的器件结构示意图。
图4是形成栅介质层后的器件结构示意图。
图5是形成顶栅电极后的器件结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
此外,在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。除非在下文中特别指出,器件中的各个部分可以由本领域的技术人员公知的材料构成,或者可以采用将来开发的具有类似功能的材料。
下面参照附图对本发明的示例性实施方式作详细说明。在图中,为了方便说明,放大或缩小了层和区域的厚度,图中所示大小并不代表实际尺寸,图示比例也不代表实际比例。尽管这些图并不能完全准确的反映出器件的实际大小,但是它们还是完整的反应了区域和组成结构之间的相互位置,特别是组成结构之间的上线和相邻关系。
在本实施例中以氧化铝作为衬底。但是本发明不限定于此,衬底还可以是SiO2/Si、GaN、GaAs、GexSi1-x、SiC等材料。图1是本发明的二硫化钼隧穿晶体管制备方法的流程图。如图1所示,在步骤S1中,首先对氧化铝衬底100进行标准化清洗,以保证表面清洁。然后,在其表面上用原子层淀积(ALD)的工艺方法生长二硫化钼薄膜。
在原子层淀积过程中原子层淀积反应腔温度保持在300℃ ~450℃,气压维持在0.5torr~5torr,固态Mo源(MoCl5)的温度加热到110℃~125℃。原子层淀积工艺生长二硫化钼(MoS2)的具体步骤如下:
步骤S11,将加热的固态Mo源反应前驱体(MoCl5)挥发出的气体以脉冲形式导入到原子层淀积反应腔中,脉冲时间为2s ~5s;可以通过两种方式实现,一种方式是先向储存反应前驱体的钢瓶内打入一定量的非活性气体(N2,Ar等),而后再开阀将前驱体气体导入到反应腔中;另一种方式是直接打开存储反应前驱体的钢瓶的阀门,让前驱体气体进入到反应腔中;
步骤S12,将非活性气体,如N2、Ar等,以脉冲形式导入到原子层淀积反应腔中,清除腔中残余的前驱体以及反应副产物,脉冲时间为5s ~20s;
步骤S13,将液态的硫源前驱体六甲基二硅硫烷(HMDST)以脉冲形式导入到原子层淀积反应腔中,脉冲时间为1s ~5s;
步骤S14,将非活性气体(N2,Ar等)以脉冲形式导入到原子层淀积反应腔中,清除腔中残余的前驱体以及反应副产物,脉冲时间为5s ~20s;
以上步骤S11~S14是原子层淀积过程的一个周期;根据需要生长的二硫化钼薄膜的厚度和已知的生长速率,设置相应生长的周期数,重复上述步骤S11~S14即可;
步骤S2,将二硫化钼薄膜在化学气相沉积(CVD)设备中,在硫氛围下高温退火(温度为700-900℃之间),以提高材料性能;
步骤S3,悬涂光刻胶,用紫外光刻机曝光出二硫化钼薄膜线条并显影;然后,使用CF4气体进行干法刻蚀,去胶得到二硫化钼薄膜线条作为隧穿晶体管的沟道101,所得结构如图2所示;线条的尺寸可以根据需要进行设定;
步骤S4,悬涂光刻胶,在沟道两侧用紫外光刻机曝光出源漏电极图案并显影;然后,采用物理气相沉积方法(PVD)生长源漏电极材料,然后采用剥离工艺形成源漏电极102,103,所得结构如图3所示;源漏电极与二硫化钼的界面处形成肖特基势垒;源漏电极材料可以采用如Cr/Au、Ni/Au、Ti/Au、Pt等;
步骤S5,使用原子层淀积(ALD)生长5nm厚度的氧化钛作为栅介质104,如图4所示;栅介质材料还可以选用氧化铝、氧化铪、氧化锆、氧化钽等高-k材料;
步骤S6,悬涂光刻胶,用紫外光刻机曝光出顶栅电极图案并显影;PVD生长顶栅电极材料,然后采用剥离工艺形成顶栅电极105,所得结构如图5所示;顶栅电极材料可选用Cr/Au、Pt等;源电极、漏电极和顶栅电极可以选用相同功函数的金属材料。
本发明的二硫化钼隧穿晶体管包括,衬底100,以二硫化钼薄膜线条101作为隧穿晶体管的沟道。金属源漏电极102,103形成在沟道两侧,与二硫化钼薄膜线条101形成肖特基接触;顶栅介质层104采用高K材料,形成在沟道区上并覆盖源漏电极;顶栅105采用与源漏电极功函数相同的金属,形成在沟道区的顶栅介质层104上。其中,源漏电极材料可以是Cr/Au、Ni/Au、Ti/Au或Pt等。顶栅介质层可选用氧化铝、氧化铪、氧化锆、氧化钽等。顶栅材料可以选用Cr/Au、Pt等。
本发明原子层淀积生长二硫化钼所用到的前驱体分别是五氯化钼(MoCl5)和六甲基二硅硫烷(HMDST),其中五氯化钼易获取且价格便宜,能够节约原材料成本,而六甲基二硅硫烷相比常用的硫源如H2S,DEDS,DES等毒性更小,更为安全。经过在CVD中高温硫氛围下退火后,材料性能得到极大提升,在此基础上制备的顶栅晶体管,开关比在104以上,迁移率可达到10以上。顶栅结构器件相比沟道材料直接暴露在空气中的背栅器件性能更为稳定,在极长时间内性能都不会退化。而基于ALD生长的优势,可以实现二维材料器件的大规模制备,为制备逻辑器件及更复杂的电路提供可能,更能与工业制造接轨。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种二硫化钼隧穿晶体管制备方法,其特征在于,具体步骤为:
采用原子层沉积工艺在衬底上形成二硫化钼薄膜,并进行高温退火;
图形化二硫化钼,进行光刻、刻蚀得到二硫化钼线条,作为隧穿晶体管的沟道;
再次进行光刻,在所述沟道两侧曝光形成源漏电极图案,淀积金属并剥离后形成源漏电极,与所述二硫化钼线条形成肖特基接触;
采用原子层沉积工艺在所述沟道上淀积高K材料作为顶栅介质层,进行光刻曝光形成顶栅图案,淀积金属并剥离后形成顶栅。
2.根据权利要求1所述的二硫化钼隧穿晶体管制备方法,其特征在于,所述衬底材料为SiO2/Si、Al2O3、GaN、GaAs、GexSi1-x或SiC。
3.根据权利要求1所述的二硫化钼隧穿晶体管制备方法,其特征在于,所述源漏电极材料为Cr/Au、Ni/Au、Ti/Au或Pt。
4.根据权利要求1所述的二硫化钼隧穿晶体管制备方法,其特征在于,所述顶栅介质层材料为氧化铝、氧化铪、氧化锆或氧化钽。
5.根据权利要求1所述的二硫化钼隧穿晶体管制备方法,其特征在于,所述顶栅材料为Cr/Au或Pt。
6.根据权利要求1所述的二硫化钼隧穿晶体管制备方法,其特征在于,采用原子层沉积工艺在衬底上形成二硫化钼薄膜,具体步骤为:
将加热的固态Mo源反应前驱体挥发出的气体以脉冲形式导入到原子层淀积反应腔中,脉冲时间为2s~5s;
将非活性气体以脉冲形式导入到原子层淀积反应腔中,清除腔中残余的前驱体以及反应副产物,脉冲时间为5s~20s;
将液态的硫源前驱体以脉冲形式导入到原子层淀积反应腔中,脉冲时间为1s ~5s;
将非活性气体以脉冲形式导入到原子层淀积反应腔中,清除腔中残余的前驱体以及反应副产物,脉冲时间为5s~20s;
以上为原子层淀积过程的一个周期,根据所需生长厚度,重复进行相应多个周期;
原子层沉积过程中原子层沉积设备的反应腔温度保持在300℃~450℃,气压维持在0.5torr~5torr,固态Mo源的温度加热到110℃~125℃。
7.一种由权利要求1所述的方法制备的二硫化钼隧穿晶体管,其特征在于,
以二硫化钼薄膜线条作为隧穿晶体管的沟道;
源漏电极形成在所述沟道两侧,与所述二硫化钼薄膜线条形成肖特基接触;
顶栅介质层采用高K材料,形成在所述沟道区上并覆盖所述源漏电极;
顶栅形成在所述沟道区的所述顶栅介质层上。
8.根据权利要求7所述的二硫化钼隧穿晶体管,其特征在于,所述源漏电极材料为Cr/Au、Ni/Au、Ti/Au或Pt。
9.根据权利要求7所述的二硫化钼隧穿晶体管,其特征在于,所述顶栅介质层材料为氧化铝、氧化铪、氧化锆或氧化钽。
10.根据权利要求7所述的二硫化钼隧穿晶体管,其特征在于,所述顶栅材料为Cr/Au或Pt。
CN201811098347.9A 2018-09-20 2018-09-20 一种二硫化钼隧穿晶体管及其制备方法 Pending CN109378341A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811098347.9A CN109378341A (zh) 2018-09-20 2018-09-20 一种二硫化钼隧穿晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811098347.9A CN109378341A (zh) 2018-09-20 2018-09-20 一种二硫化钼隧穿晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN109378341A true CN109378341A (zh) 2019-02-22

Family

ID=65405684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811098347.9A Pending CN109378341A (zh) 2018-09-20 2018-09-20 一种二硫化钼隧穿晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN109378341A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707606A (zh) * 2021-09-15 2021-11-26 复旦大学 一种基于晶圆级二维材料的反相器、制备方法及逻辑电路
CN113774356A (zh) * 2021-09-15 2021-12-10 复旦大学 一种晶圆级二维材料生长方法
CN114808117A (zh) * 2022-03-10 2022-07-29 嘉兴科民电子设备技术有限公司 一种结晶硫化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200900526A (en) * 2007-06-23 2009-01-01 Promos Technologies Inc Method of precursor clean process of atomic layer deposition
CN105742435A (zh) * 2016-04-20 2016-07-06 安徽三安光电有限公司 一种发光二极管及其制备方法
CN108365012A (zh) * 2018-01-23 2018-08-03 东南大学 一种基于原子层沉积制备二硫化钼场效应管的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200900526A (en) * 2007-06-23 2009-01-01 Promos Technologies Inc Method of precursor clean process of atomic layer deposition
CN105742435A (zh) * 2016-04-20 2016-07-06 安徽三安光电有限公司 一种发光二极管及其制备方法
CN108365012A (zh) * 2018-01-23 2018-08-03 东南大学 一种基于原子层沉积制备二硫化钼场效应管的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707606A (zh) * 2021-09-15 2021-11-26 复旦大学 一种基于晶圆级二维材料的反相器、制备方法及逻辑电路
CN113774356A (zh) * 2021-09-15 2021-12-10 复旦大学 一种晶圆级二维材料生长方法
CN114808117A (zh) * 2022-03-10 2022-07-29 嘉兴科民电子设备技术有限公司 一种结晶硫化方法

Similar Documents

Publication Publication Date Title
US9349802B2 (en) Memory devices including two-dimensional material, methods of manufacturing the same, and methods of operating the same
CN106910776B (zh) 基于高k栅介质的大面积二硫化钼场效应晶体管及其制备
JP5109648B2 (ja) 層状炭素構造体の製造方法および半導体装置の製造方法
CN109378341A (zh) 一种二硫化钼隧穿晶体管及其制备方法
KR101129930B1 (ko) 반도체 소자 및 그의 형성 방법
CN109196651B (zh) 场效应晶体管结构及其制作方法
TW201138106A (en) Transistor
CN114171392B (zh) 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法
US20100038627A1 (en) Method for fabricating carbon nanotube transistors on a silicon or soi substrate
Liu et al. Atomic layer deposited 2D MoS 2 atomic crystals: From material to circuit
CN103985762A (zh) 超低欧姆接触电阻石墨烯晶体管及其制备方法
CN105374882A (zh) 一种低温多晶硅薄膜晶体管及其制备方法
JP2019512881A (ja) グラフェン薄膜トランジスタの製造方法
CN105161617B (zh) 一种平面结构的阻变存储器及其制备方法
CN107611033A (zh) 基于铁电栅介质的负电容二硫化钼晶体管及其制备方法
CN105097904B (zh) 隧穿碳纳米管场效应晶体管及其制造方法
CN107012443A (zh) 一种绝缘衬底图形化直接生长石墨烯的工艺方法
Jeong et al. Physisorbed-precursor-assisted atomic layer deposition of reliable ultrathin dielectric films on inert graphene surfaces for low-power electronics
CN109728096A (zh) 基于氧化铝材料内嵌纳米晶的铁电场效应晶体管及制备方法
JP2004165297A (ja) 半導体装置
WO2018195761A1 (zh) 一种基于二维材料的晶体管及其制备方法和晶体管阵列器件
CN103187249B (zh) 一种半导体纳米材料器件的制作方法
CN115312604A (zh) 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法
CN106409917B (zh) 半导体装置以及半导体装置的制造方法
CN103840003A (zh) 以三氧化二铝为栅介质的双栅石墨烯晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190222

RJ01 Rejection of invention patent application after publication