CN109360822A - 一种瞬态电压抑制器及其制作方法 - Google Patents
一种瞬态电压抑制器及其制作方法 Download PDFInfo
- Publication number
- CN109360822A CN109360822A CN201811093615.8A CN201811093615A CN109360822A CN 109360822 A CN109360822 A CN 109360822A CN 201811093615 A CN201811093615 A CN 201811093615A CN 109360822 A CN109360822 A CN 109360822A
- Authority
- CN
- China
- Prior art keywords
- groove
- substrate
- layer
- epitaxial layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 62
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000000927 vapour-phase epitaxy Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000000080 chela (arthropods) Anatomy 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种瞬态电压抑制器及其制作方法，包括：在第一导电类型的衬底中形成第一沟槽和第二沟槽；形成第二导电类型的外延层，包括形成于所述衬底上表面的第一部分，以及分别形成于所述第一沟槽和所述第二沟槽内形成的第二部分；在所述衬底和所述外延层交界处形成覆盖所述第一沟槽和所述第二沟槽上表面，以及所述第一沟槽和所述第二沟槽之间的所述衬底上表面的第一介质层；在所述衬底内形成覆盖所述第一沟槽下表面的第二介质层以及覆盖所述第二沟槽下表面的第三介质层，所述第二介质层和所述第三介质层分别沿着相互背离的方向延伸至所述外延层边缘；在所述外延层上表面形成第一电极；在所述衬底下表面形成第二电极，从而降低了器件制造成本。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种瞬态电压抑制器及 其制作方法。
背景技术
瞬态电压抑制器(TVS，即Transient Voltage Suppressor)是一种用 来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的 固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小 和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应 用。低电容TVS适用于高频电路的保护器件，因为它可以减少寄生 电容对电路的干扰，降低高频电路信号的衰减。
静电放电(ESD，Electro-Static discharge)以及其他一些电压浪 涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半 导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易 受到电压浪涌的影响，甚至导致致命的伤害。从静电放电到闪电等 各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器通常用来保 护敏感电路受到浪涌的冲击。基于不同的应用，瞬态电压抑制器可 以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。
目前常用的沟槽瞬态电压抑制器只能实现单向保护，如果需要 进行双向保护需要将多个瞬态电压抑制器串联或并联在一起，增大 了器件面积和制造成本。
发明内容
本发明正是基于上述问题，提出了一种瞬态电压抑制器及其制 作方法，能够简化工艺，从而极大地降低了器件制造成本。
有鉴于此，本发明实施例一方面提出了一种瞬态电压抑制器， 该瞬态电压抑制器包括：
第一导电类型的衬底；
第一沟槽和第二沟槽，形成于所述外延层内；
第二导电类型的外延层，包括形成于所述衬底上表面的第一部 分，以及分别形成于所述第一沟槽和所述第二沟槽内的第二部分；
第一介质层，注入形成于所述衬底和所述外延层交界处并覆盖 所述第一沟槽和所述第二沟槽的上表面，以及所述第一沟槽和所述 第二沟槽之间的所述衬底的上表面；
第二介质层和第三介质层，分别注入形成于所述衬底内并覆盖 所述第一沟槽和所述第二沟槽的下表面，所述第二介质层和所述第 三介质层分别沿着相互背离的方向延伸至所述外延层的边缘；
第一电极，形成于所述外延层的上表面并与所述外延层连接；
第二电极，形成于所述衬底的下表面并与所述衬底连接。
进一步地，所述第一介质层完全覆盖所述第一沟槽和所述第二 沟槽的上表面，并且所述第一介质层的两端延伸出所述第一沟槽和 所述第二沟槽的上表面之外。
进一步地，所述第二介质层完全覆盖所述第一沟槽的下表面， 并且所述第二介质层在所述外延层内的一端延伸出所述第一沟槽的 下表面之外。
进一步地，所述第三介质层完全覆盖所述第二沟槽的下表面， 并且所述第三介质层在所述外延层内的一端延伸出所述第二沟槽的 下表面之外。
进一步地，所述第一沟槽和所述第二沟槽对称，所述第一介质 层和所述第二介质层对称。
本发明实施例另一方面提供一种瞬态电压抑制器的制作方法， 该方法包括：
提供第一导电类型的衬底；
在所述衬底中形成第一沟槽和第二沟槽；
形成第二导电类型的外延层，所述外延层包括形成于所述衬底 上表面的第一部分，以及分别形成于所述第一沟槽内和所述第二沟 槽内形成的第二部分；
在所述衬底和所述外延层交界处注入形成覆盖所述第一沟槽和 所述第二沟槽的上表面，以及所述第一沟槽和所述第二沟槽之间的 所述衬底的上表面的第一介质层；
在所述衬底内注入形成覆盖所述第一沟槽的下表面的第二介质 层以及覆盖所述第二沟槽的下表面的第三介质层，所述第二介质层 和所述第三介质层分别沿着相互背离的方向延伸至所述外延层的边 缘；
在所述外延层的上表面形成与所述外延层连接的第一电极；
在所述衬底的下表面形成与所述衬底连接的第二电极。
进一步地，所述第一介质层完全覆盖所述第一沟槽和所述第二 沟槽的上表面，并且所述第一介质层的两端延伸出所述第一沟槽和 所述第二沟槽的上表面之外。
进一步地，所述第二介质层完全覆盖所述第一沟槽的下表面， 并且所述第二介质层在所述外延层内的一端延伸出所述第一沟槽的 下表面之外。
进一步地，所述第三介质层完全覆盖所述第二沟槽的下表面， 并且所述第三介质层在所述外延层内的一端延伸出所述第二沟槽的 下表面之外。
进一步地，所述第一沟槽和所述第二沟槽对称，所述第一介质 层和所述第二介质层对称。
本发明实施例的技术方案通过提供第一导电类型的衬底；在所 述衬底中形成第一沟槽和第二沟槽；形成第二导电类型的外延层， 所述外延层包括形成于所述衬底上表面的第一部分，以及分别形成 于所述第一沟槽内和所述第二沟槽内形成的第二部分；在所述衬底 和所述外延层交界处注入形成覆盖所述第一沟槽和所述第二沟槽的 上表面，以及所述第一沟槽和所述第二沟槽之间的所述衬底的上表 面的第一介质层；在所述衬底内注入形成覆盖所述第一沟槽的下表 面的第二介质层以及覆盖所述第二沟槽的下表面的第三介质层，所 述第二介质层和所述第三介质层分别沿着相互背离的方向延伸至所 述外延层的边缘；在所述外延层的上表面形成与所述外延层连接的 第一电极；在所述衬底的下表面形成与所述衬底连接的第二电极。 本发明能够简化工艺，从而极大地降低了器件制造成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面对实施例描 述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的 附图是本发明的一些实施例，对于本领域普通技术人员来说，在不 付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的一个实施例提供的瞬态电压抑制器的制作方法 的流程示意图；
图2是本发明的一个实施例提供的瞬态电压抑制器的结构示意 图；
图3至图6是本发明的一个实施例提供的瞬态电压抑制器的制 作方法步骤的结构示意图；
图7是本发明的一个实施例提供的瞬态电压抑制器结构的等效 电路图；
图中：1、衬底；2、第一沟槽；3、第二沟槽；4、外延层； 41、第一部分；42、第二部分；5、第一介质层；6、第二介质层； 7、第三介质层；8、第一电极；9、第二电极；a1、第一二极管；a2、第二二极管；a3、第三二极管；b1、第四二极管；b2、第五二 极管；b3、第六二极管。
具体实施方式
以下将参阅附图更详细地描述本发明。在各个附图中，相同的 元件使用类似的附图标记来表示。为了清楚起见，附图中的各个部 分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明 起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位 于另一层、另一个区域“上面”或“上方”时，可以指直接位于另 一层、另一个区域上面，或者在其与另一层、另一个区域之间还包 含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将 位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文 将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方 法。在本申请中，“A直接位于B中”表示A位于B中，并且A 与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个 步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区 域。
在下文中描述了本发明的许多特定的细节，例如器件的结构、 材料、尺寸、处理方法和技术，以便更清楚地理解本发明。但正如 本领域的技术人员能够理解的那样，可以不按照这些特定的细节来 实现本发明。
以下结合图1至图7对本发明实施例提供的一种瞬态电压抑制器及其制作方法进行详细 说明。
下面参阅附图，对本发明实施例一种瞬态电压抑制器的制作方 法加以详细阐述。
如图1和图2所示，该瞬态电压抑制器的制作方法包括：
步骤S01：提供第一导电类型的衬底1；在所述衬底1中形成第 一沟槽2和第二沟槽3；
步骤S02：形成第二导电类型的外延层4，所述外延层4包括形 成于所述衬底1上表面的第一部分41，以及分别形成于所述第一沟 槽2内和所述第二沟槽3内形成的第二部分42；
步骤S03：在所述衬底1和所述外延层4交界处注入形成覆盖 所述第一沟槽2和所述第二沟槽3的上表面，以及所述第一沟槽2 和所述第二沟槽3之间的所述衬底1的上表面的第一介质层5；
步骤S04：在所述衬底1内注入形成覆盖所述第一沟槽2的下 表面的第二介质层6以及覆盖所述第二沟槽3的下表面的第三介质 层7，所述第二介质层6和所述第三介质层7分别沿着相互背离的 方向延伸至所述外延层4的边缘；
步骤S05：在所述外延层4的上表面形成与所述外延层4连接 的第一电极8；在所述衬底1的下表面形成与所述衬底1连接的第 二电极9。
本发明在传统瞬态电压抑制器的基础上进行改进提出了一种极 低成本的瞬态电压抑制器，大大减少了工艺步骤。本发明实施例通 过在所述衬底1中形成所述第一沟槽2和所述第二沟槽3，并在所 述衬底1上表面以及所述第一沟槽2内和所述第二沟槽3内形成所述外延层4，注入形成所述第一介质层5、所述第二介质层6以及所 述第三介质层7，即可形成双向放电通道，从而降低了器件的寄生 电容，同时大大简化了工艺，极大地降低了成本。
具体地，所述第一导电类型为P型掺杂和N型掺杂中的一种， 所述第二导电类型为P型掺杂与N型掺杂中的另一种。
为方便描述，特在此说明：所述第一导电类型可以为N型掺 杂，从而所述第二导电类型为P型掺杂；所述第一导电类型还可以 为P型掺杂，从而所述第二导电类型为N型掺杂。在接下来的实施 例中，均以所述第一导电类型为P型掺杂，所述第二导电类型为N 型掺杂为例进行描述，但并不对此进行限定。
具体地，P型衬底和P型外延都属于P型半导体，N型衬底和 N型外延都属于N型半导体。所述P型半导体为掺杂三价元素的硅 片，例如硼元素或铟元素或铝元素或三者的任意组合。所述N型半 导体为掺杂五价元素的硅片，例如磷元素或砷元素或两者的任意组 合。
请参阅附图3，执行步骤S01，具体为：提供第一导电类型的衬 底1；在所述衬底1中形成第一沟槽2和第二沟槽3。在该步骤中， 在所述衬底1上表面制备一层光致抗蚀剂层，然后采用光刻将光致 抗蚀剂层形成掩模。该掩模包含暴露所述第一沟槽2和所述第二沟 槽3的全部表面的开口。采用光刻经由掩模的开口进行刻蚀，从而 在所述衬底1的暴露表面通过刻蚀形成所述第一沟槽2和所述第二 沟槽3，需要说明的是，所述第一沟槽2和所述第二沟槽3为同时 刻蚀形成。在刻蚀之后，通过在溶剂中溶解或灰化去除光致抗蚀剂 层最终形成所述第一沟槽2和所述第二沟槽3。其中，刻蚀的方法 包括干法刻蚀和湿法刻蚀，优选的，使用的刻蚀的方法为干法刻 蚀，干法刻蚀包括光挥发、气相腐蚀、等离子体腐蚀等，且干法刻 蚀易实现自动化、处理过程未引入污染、清洁度高。在此步骤中所 形成的第一沟槽2和第二沟槽3，用于便于在后续步骤中使用填充 物进行填充。在本发明的一些实施例中，所述第一沟槽2和所述第 二沟槽3的横截面积较大，从而可以通过所述第一沟槽2和所述第 二沟槽3形成放电能力较强的放电通道。
请参阅附图2和附图4，执行步骤S02，具体为：形成第二导电 类型的外延层4，所述外延层4包括形成于所述衬底1上表面的第 一部分41，以及分别形成于所述第一沟槽2内和所述第二沟槽3内 形成的第二部分42。在本发明的一些实施例中，所述衬底1例如是 单晶硅衬底1，并且掺杂浓度例如为1e15atoms/cm3。其中，在第一 导电类型的衬底1上表面生长第一导电类型的外延层4的方式不限 于固定的一种方式，可以在所述衬底1上表面使用外延生长形成， 还可以通过离子注入和/或扩散硼元素或铟元素或铝元素或三者的任 意组合的方法在所述衬底1上表面形成所述外延层4。具体地，所 述外延或扩散的方法包括沉积工艺。在本发明的一些实施例中，可 以使用沉积工艺在所述衬底1上表面形成所述外延层4，例如，沉 积工艺可以是选自电子束蒸发、化学气相沉积、原子层沉积、溅射 中的一种。优选的，在所述衬底1上使用化学气相沉积形成所述外 延层4，化学气相沉积包括气相外延工艺。在生产中，化学气相沉 积大多使用气相外延工艺，在所述衬底1上表面使用气相外延工艺 形成所述外延层4，气相外延工艺可以提高硅材料的完美性，提高 器件的集成度，达到提高少子寿命，减少储存单元的漏电流。优选 的，所述外延层4和所述衬底1同为硅材料制成，使得所述衬底1 和所述外延层4有相同晶体结构的硅表面，从而保持对杂质类型和 浓度的控制。由于自掺杂效应，在外延生长过程中，来自所述衬底 1的掺杂剂可以进入所述外延层4中，从而改变外延半导体层的导 电性。需要说明的是，形成的外延层4包括所述第一部分41和所述 第二部分42，所述外延层4的第一部分41将所述衬底1的上表面 覆盖，并设有一定的厚度，所述第二部分42填满所述第一沟槽2内 和所述第二沟槽3内。具体地，所述外延层4和所述衬底1的厚度 例如为3～10微米。所述外延层4的本征掺杂浓度的范围例如为 1e11～1e14atoms/cm。优选的，通过调节从所述衬底1至所述外延 层4的掺杂浓度，可以控制所述瞬态电压抑制器保护芯片的导通电 压和击穿电压。
请参阅附图5，执行步骤S03，具体为：在所述衬底1和所述外 延层4交界处注入形成覆盖所述第一沟槽2和所述第二沟槽3的上 表面，以及所述第一沟槽2和所述第二沟槽3之间的所述衬底1的 上表面的第一介质层5。需要说明的是，此步骤中，所述第一介质 层5在所述衬底1与所述外延层4的交界处通过氧注入然后退火形 成，具体地，所述第一介质层5的材料为氧化硅。在后续的掺杂步 骤中，由于所述第一介质层5覆盖所述第一沟槽2和所述第二沟槽 3的上表面及所述第一沟槽2和所述第二沟槽3之间的所述衬底1 的上表面，因此所述第一介质层5将所述外延层4的第一部分41和 第二部分42相隔离。另外，所述第一介质层5设有一定的厚度，使 得所述第一介质层5起到隔离电流和绝缘的作用。应理解，所述第 一介质层5将所述第一部分41和所述第二部分42分别与所述衬底 1之间形成的放电通道很好地隔离开来，从而减小了整个瞬态电压 抑制器的漏电可能性。
进一步地，所述第一介质层5完全覆盖所述第一沟槽2和所述 第二沟槽3的上表面，并且所述第一介质层5的两端延伸出所述第 一沟槽2和所述第二沟槽3的上表面之外。在本发明的一些实施例 中，所述第一介质层5不仅完全覆盖所述第一沟槽2和所述第二沟槽3的上表面，还向外延伸出所述第一沟槽2和所述第二沟槽3的 上表面之外，即延伸到所述外延层4与所述衬底1的交界处，从而 可以使得所述第一沟槽2和所述第二沟槽3内的外延层4，即第二 部分42中的外延层4，与所述第一部分41中的外延层4很好地隔 离开来，保证所述第一部分41中的外延层4和所述第二部分42中 的外延层4分别单独与所述衬底1接触，形成多个PN结。
请参阅附图5，执行步骤S04，具体为：在所述衬底1内注入形 成覆盖所述第一沟槽2的下表面的第二介质层6以及覆盖所述第二 沟槽3的下表面的第三介质层7，所述第二介质层6和所述第三介 质层7分别沿着相互背离的方向延伸至所述外延层4的边缘。需要 说明的是，此步骤中，所述第二介质层6和所述第三介质层7分别 在所述衬底1内通过氧注入然后退火形成，应理解，所述第一介质 层5通过在所述硅片的正面进行氧注入形成，所述第二介质层6通 过在所述硅片的背面进行氧注入形成，所述硅片的背面为所述衬底 1的下表面，所述硅片的正面为所述外延层4的上表面。具体地， 所述第二介质层6和所述第三介质层7的材料为氧化硅。在后续的 掺杂步骤中，由于所述第二介质层6和所述第三介质层7分别覆盖 所述第一沟槽2和所述第二沟槽3的下表面，并分别沿着相互背离 的方向延伸至所述外延层4的边缘，因此所述第二介质层6和所述 第三介质层7将所述衬底1分成相隔离的几部分，从而可以形成曲 折的放电通道。另外，所述第二介质层6和所述第三介质层7设有一定的厚度，使得所述第二介质层6和所述第三介质层7起到隔离 电流和保护的作用。应理解，所述第二介质层6和所述第三介质层 7将所述第一沟槽2内的外延层4和所述第二沟槽3内的外延层4 的左右两侧分别单独与所述衬底1相接触，从而减小了整个瞬态电 压抑制器的漏电可能性。
进一步地，所述第二介质层6完全覆盖所述第一沟槽2的下表 面，并且所述第二介质层6在所述外延层4内的一端延伸出所述第 一沟槽2的下表面之外。具体地，所述第二介质层6不仅完全覆盖 所述第一沟槽2的下表面，并且所述第二介质层6的一端沿着与所 述第三介质层7相背离的方向延伸至所述衬底1的边缘，另一端还 朝着所述第三介质层7的方向延伸出所述第一沟槽2的下表面之外 的所述衬底1中，保证所述第一沟槽2的下表面与衬底1相互隔 离，并且还将所述第一部分41中的外延层4和所述第一沟槽2中的 外延层4包围的所述衬底1的一部分与所述衬底1的下侧相互隔离 开来，从而使得所述第一沟槽2的左右两侧分别与所述衬底1形成 多个PN结。
进一步地，所述第三介质层7完全覆盖所述第二沟槽3的下表 面，并且所述第三介质层7在所述外延层4内的一端延伸出所述第 二沟槽3的下表面之外。具体地，所述第三介质层7不仅完全覆盖 所述第二沟槽3的下表面，并且所述第三介质层7的一端沿着与所 述第二介质层6相背离的方向延伸至所述衬底1的边缘，另一端还 朝着所述第二介质层6的方向延伸出所述第二沟槽3的下表面之外 的所述衬底1中，保证所述第二沟槽3的下表面沟槽中的外延层4 包围的所述衬底1的一部分与所述衬底1的下侧相互隔离开来，从 而使得所述第二沟槽3的左右两侧分别与所述衬底1形成多个PN 结。应理解，所述第二介质层6与所述第三介质层7相互平行，且 所述第二介质层6与所述第三介质层7之间具有一定空隙，从而保 证了所述第一沟槽2和所述第二沟槽3之间的所述衬底1的一部分 与所述衬底1的下侧保持连通，以及将电流导出所述衬底1的下表 面。
请参阅附图6，执行步骤S05，具体地：在所述外延层4的上表 面形成与所述外延层4连接的第一电极8；在所述衬底1的下表面 形成与所述衬底1连接的第二电极9。在本发明的一些实施例中， 通过退火工艺，可以在所述外延层4上表面形成具有一定厚度的第 一金属层，且所述第一金属层覆盖所述外延层4的全部上表面，所 述第一金属层为所述第一电极8。另外，在所述衬底1的下表面形 成于所述衬底1并与所述衬底1连接的第二金属层，所述第二金属 层也具有一定厚度，此时所述第二金属层为所述第二电极9。在本 发明的另一些实施例中，还可以不限于此，本领域技术人员可以根 据实际情况设置不同的第一金属层的厚度。
在本发明的一些实施例中，所述第一金属层用于将所述瞬态电 压抑制器的第一电极8连出来，以利于封装时金属引线将所述第一 电极8引出。
在本发明的一些实施例中，所述第一金属层和所述第二金属层 上面还可以覆盖有钝化层，所述钝化层用于保护所述第一金属层和 所述第二金属层，以至于保护整个所述瞬态电压抑制器。
进一步地，所述第一沟槽2和所述第二沟槽3对称，所述第一 介质层5和所述第二介质层6对称。在本发明的一些实施例中，所 述瞬态电压抑制器的原胞是一个对称的结构，所述具有对称结构的 瞬态电压抑制器具体可以有一个原胞，还可以有两个原胞，也可以不限于此。另外，在本发明的另一些实施例中，以在所述衬底1上 形成所述第一沟槽2、所述第二沟槽3以及所述外延层4的曲折对 称结构为例，但不仅限于此。在工艺上，对称的结构的工艺难度比 不对称的结构的工艺难度更低，提高了生产效率。应理解，所述第 一沟槽2和所述第二沟槽3对称，所述第二介质层6与所述第三介 质层7对称，在工艺上，只需要进行1次外延工艺以及3次氧注入 形成氧化层就可完成，不仅如此，在所述衬底1上通过刻蚀形成所 述第一沟槽2和所述第二沟槽3，并在所述第一沟槽2和所述第二 沟槽3内形成外延层4的第二部分42，所述外延层4的所述第一部 分41与所述第二部分42分别与所述衬底1形成曲折的放电通道， 便可形成双路双向并联的等效电路，与传统工艺中通过多次外延层 或多次注入或多次扩散的繁杂工艺步骤而言，本发明改进的瞬态电 压抑制器节省了大量不必要的工艺步骤，提高了生产效率，从而大 大地降低了器件制造的成本。在结构上，对称的结构可以减少所述 瞬态电压抑制器的缺陷，更容易实现其性能。
如图2所示，本发明实施例提供一种瞬态电压抑制器，所示瞬 态电压抑制器包括：
第一导电类型的衬底1；
第一沟槽2和第二沟槽3，形成于所述外延层4内；
第二导电类型的外延层4，包括形成于所述衬底1上表面的第 一部分41，以及分别形成于所述第一沟槽2和所述第二沟槽3内的 第二部分42；
第一介质层5，注入形成于所述衬底1和所述外延层4交界处 并覆盖所述第一沟槽2和所述第二沟槽3的上表面，以及所述第一 沟槽2和所述第二沟槽3之间的所述衬底1的上表面；
第二介质层6和第三介质层7，分别注入形成于所述衬底1内 并覆盖所述第一沟槽2和所述第二沟槽3的下表面，所述第二介质 层6和所述第三介质层7分别沿着相互背离的方向延伸至所述外延 层4的边缘；
第一电极8，形成于所述外延层4的上表面并与所述外延层4 连接；
第二电极9，形成于所述衬底1的下表面并与所述衬底1连 接。
具体地，所述第一导电类型为P型掺杂和N型掺杂中的一种， 所述第二导电类型为P型掺杂与N型掺杂中的另一种。
为方便描述，特在此说明：所述第一导电类型可以为N型掺 杂，从而所述第二导电类型为P型掺杂；所述第一导电类型还可以 为P型掺杂，从而所述第二导电类型为N型掺杂。在接下来的实施 例中，均以所述第一导电类型为P型掺杂，所述第二导电类型为N 型掺杂为例进行描述，但并不对此进行限定。
具体地，P型衬底和P型外延都属于P型半导体，N型衬底和 N型外延都属于N型半导体。所述P型半导体为掺杂三价元素的硅 片，例如硼元素或铟元素或铝元素或三者的任意组合。所述N型半 导体为掺杂五价元素的硅片，例如磷元素或砷元素或两者的任意组 合。
在本发明的一些实施例中，如图2所示，所述瞬态电压抑制器 包括第一导电类型的衬底1。具体地，所述衬底1为集成电路中的 载体，所述衬底1起到支撑的作用，所述衬底1也参与所述集成电 路的工作。所述衬底1可以为硅衬底，也可以为蓝宝石衬底，还可 以为硅褚衬底，优选的，所述衬底1为硅衬底，这是因为硅衬底材 料具有低成本、大尺寸、可导电的特点，避免了边缘效应，能够大 幅度提高良率。优选的，所述衬底1的掺杂浓度高于所述外延层4 的掺杂浓度，所述衬底1与所述外延层4分别为不同导电类型的半 导体结构，因此所述衬底1和所述外延层4之间形成了PN结。
目前的瞬态电压抑制器大部分仅仅适合于在一个芯片中形成单 通道瞬态电压抑制器。为了形成多通道瞬态电压抑制器，则需要分 别在各自的芯片中形成一个通道单元，然后经由键合引线，将各个 芯片彼此电连接以形成阵列。芯片之间的键合引线导致封装成本增 加，并且引入引线电阻和寄生电容，使得半导体器件的可靠性降 低。
综上所述，所述瞬态电压抑制器整体结构对称且为第一原胞。
请参阅图7所示的瞬态电压抑制器结构的等效电路图。当向所 述第一电极8和所述第二电极9正向通电时，所述电流从所述第一 电极8流向所述第二电极9；另外，当向所述第一电极8和所述第 二电极9反向通电时，所述电流从所述第二电极9流向所述第一电 极8。需要说明的是，以下形成的PN结的正向和反向均以第一导电 类型设为N型，所述第二导电类型设为P型为本发明的一个实施例 来进行判断，但并不对此限定。当通入正向电压时，由于所述第一 介质层5、所述第二介质层6以及所述第三介质层7的隔离保护作 用，因此整个瞬态电压抑制器的器件中形成了对称曲折的放电通 路。所述外延层4的第一部分41与其相接触的衬底1之间的交界处 形成了正偏的PN结，从而形成了正向的第一二极管a1。另外，所 述第一沟槽2内的外延层4的一侧与所述衬底1相接触，形成反偏 的PN结，从而形成反向的第二二极管a2，所述第一沟槽2内的外 延层4的另一侧与所述衬底1的另一部分相接触，形成正偏的PN 结，从而形成正向的第三二极管a3。在等效电路中，所述第一二极 管a1、所述第二二极管a2以及所述第三二极管a3串联，形成了1 一路3个二极管串联的双向的放电通道。由于所述第二沟槽3与所 述第三介质层7分别与所述第一沟槽2和所述第二介质层6对称， 因此，同时所述第一部分41中的外延层4与其相接触的界面处形成 了正偏的PN结，从而形成了正向的第四二极管b1。另外，所述第 二沟槽3内的外延层4的一侧与所述衬底1相接触，形成反偏的PN 结，从而形成反向的第五二极管b2，所述第二沟槽3内的外延层4 的另一侧与所述衬底1的另一部分相接触，形成正偏的PN结，从 而形成正向的第六二极管a3。在等效电路中，所述第一二极管b1、 所述第二二极管b2以及所述第三二极管b3串联，形成了另一路3 个二极管串联的双向的放电通道。上述两路放电通道并联，形成了 两路并联的双向等效电路，不仅降低了器件的寄生电容，还大大简 省了大量工艺步骤，提高了工作效率。
应理解，所述第一二极管a1、所述第二二极管a2、所述第三二 极管a3分别与所述第四二极管b1、所述第五二极管b2、第六二极 管b3对称，从而可以更大程度地降低器件的寄生电容。
需要说明的是，由于所述瞬态电压抑制器整体结构对称且为第 一原胞。为方便说明，本发明实施例以所述第一原胞为例，具体描 述所述瞬态电压抑制器的结构，但不仅限于此，本领域技术人员可 以根据实际情况确定所述瞬态电压抑制器的原胞的具体结构，例如，在所述衬底1内分别刻蚀形成第一沟槽、第二沟槽以及第三沟 槽，从而形成三路双向等效电路(图未示)。
以上结合附图详细说明了本发明实施例的技术方案，本发明实 施例在传统瞬态电压抑制器的基础上进行改进提出了一种通过工艺 改进形成的一种极低成本的瞬态电压抑制器，通过在所述衬底1内 分别刻蚀形成所述第一沟槽2和所述第二沟槽3，并在所述衬底1 上表面以及所述第一沟槽2和所述第二沟槽3内形成所述外延层 4，以及注入形成所述第一介质层5和所述第二介质层6以及所述第 三介质层7，而形成了具有二极管串并联的并联放电支路，简化了 许多工艺步骤，从而提高了生产效率，极大地减少了器件制造的成本。另外，改进后的瞬态电压抑制器由于结构对称，还能够最大程 度地降低器件的寄生电容，使得所述瞬态电压抑制器的保护特性和 可靠性都得到了提升。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语 仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不 一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或 者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物 品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要 素，或者是还包括为这种过程、方法、物品或者设备所固有的要 素。在没有更多限制的情况下，由语句“包括一个……”限定的要 素，并不排除在包括所述要素的过程、方法、物品或者设备中还存 在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述 所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据 以上描述，可作很多的修改和变化。本说明书选取并具体描述这些 实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改 使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种瞬态电压抑制器，其特征在于，包括：
第一导电类型的衬底；
第一沟槽和第二沟槽，形成于所述外延层内；
第二导电类型的外延层，包括形成于所述衬底上表面的第一部分，以及分别形成于所述第一沟槽和所述第二沟槽内的第二部分；
第一介质层，注入形成于所述衬底和所述外延层交界处并覆盖所述第一沟槽和所述第二沟槽的上表面，以及所述第一沟槽和所述第二沟槽之间的所述衬底的上表面；
第二介质层和第三介质层，分别注入形成于所述衬底内并覆盖所述第一沟槽和所述第二沟槽的下表面，所述第二介质层和所述第三介质层分别沿着相互背离的方向延伸至所述外延层的边缘；
第一电极，形成于所述外延层的上表面并与所述外延层连接；
第二电极，形成于所述衬底的下表面并与所述衬底连接。
2.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第一介质层完全覆盖所述第一沟槽和所述第二沟槽的上表面，并且所述第一介质层的两端延伸出所述第一沟槽和所述第二沟槽的上表面之外。
3.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第二介质层完全覆盖所述第一沟槽的下表面，并且所述第二介质层在所述外延层内的一端延伸出所述第一沟槽的下表面之外。
4.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第三介质层完全覆盖所述第二沟槽的下表面，并且所述第三介质层在所述外延层内的一端延伸出所述第二沟槽的下表面之外。
5.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第一沟槽和所述第二沟槽对称，所述第一介质层和所述第二介质层对称。
6.一种瞬态电压抑制器的制作方法，其包括：
提供第一导电类型的衬底；
在所述衬底中形成第一沟槽和第二沟槽；
形成第二导电类型的外延层，所述外延层包括形成于所述衬底上表面的第一部分，以及分别形成于所述第一沟槽内和所述第二沟槽内形成的第二部分；
在所述衬底和所述外延层交界处注入形成覆盖所述第一沟槽和所述第二沟槽的上表面，以及所述第一沟槽和所述第二沟槽之间的所述衬底的上表面的第一介质层；
在所述衬底内注入形成覆盖所述第一沟槽的下表面的第二介质层以及覆盖所述第二沟槽的下表面的第三介质层，所述第二介质层和所述第三介质层分别沿着相互背离的方向延伸至所述外延层的边缘；
在所述外延层的上表面形成与所述外延层连接的第一电极；
在所述衬底的下表面形成与所述衬底连接的第二电极。
7.根据权利要求6所述的一种瞬态电压抑制器的制作方法，其特征在于，所述第一介质层完全覆盖所述第一沟槽和所述第二沟槽的上表面，并且所述第一介质层的两端延伸出所述第一沟槽和所述第二沟槽的上表面之外。
8.根据权利要求6所述的一种瞬态电压抑制器的制作方法，其特征在于，所述第二介质层完全覆盖所述第一沟槽的下表面，并且所述第二介质层在所述外延层内的一端延伸出所述第一沟槽的下表面之外。
9.根据权利要求6所述的一种瞬态电压抑制器的制作方法，其特征在于，所述第三介质层完全覆盖所述第二沟槽的下表面，并且所述第三介质层在所述外延层内的一端延伸出所述第二沟槽的下表面之外。
10.根据权利要求6所述的一种瞬态电压抑制器的制作方法，其特征在于，所述第一沟槽和所述第二沟槽对称，所述第一介质层和所述第二介质层对称。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811093615.8A CN109360822B (zh) | 2018-09-19 | 2018-09-19 | 一种瞬态电压抑制器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811093615.8A CN109360822B (zh) | 2018-09-19 | 2018-09-19 | 一种瞬态电压抑制器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109360822A true CN109360822A (zh) | 2019-02-19 |
| CN109360822B CN109360822B (zh) | 2021-04-20 |
Family
ID=65351280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811093615.8A Active CN109360822B (zh) | 2018-09-19 | 2018-09-19 | 一种瞬态电压抑制器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109360822B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518052B1 (ko) * | 2003-06-26 | 2005-09-28 | 주식회사 케이이씨 | 과도 전압 억제 소자 및 그 제조 방법 |
| CN101536189A (zh) * | 2006-11-16 | 2009-09-16 | 万国半导体股份有限公司 | 具有电磁干扰滤波器的垂直瞬态电压抑制器（tvs）的电路结构及制造方法 |
| CN103840013A (zh) * | 2014-01-26 | 2014-06-04 | 上海韦尔半导体股份有限公司 | 双向tvs二极管及其制造方法 |
| CN106298653A (zh) * | 2015-06-05 | 2017-01-04 | 北大方正集团有限公司 | 双向瞬态电压抑制器件及其制造方法 |
| CN106298509A (zh) * | 2015-06-05 | 2017-01-04 | 北大方正集团有限公司 | 瞬态抑制二极管的制造方法和瞬态抑制二极管 |
| CN106898656A (zh) * | 2017-05-11 | 2017-06-27 | 罗灿 | 低电容tvs二极管及其制造方法 |
| CN107359159A (zh) * | 2017-07-12 | 2017-11-17 | 顾海昌 | 瞬态电压抑制器及其制作方法 |
-
2018
- 2018-09-19 CN CN201811093615.8A patent/CN109360822B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100518052B1 (ko) * | 2003-06-26 | 2005-09-28 | 주식회사 케이이씨 | 과도 전압 억제 소자 및 그 제조 방법 |
| CN101536189A (zh) * | 2006-11-16 | 2009-09-16 | 万国半导体股份有限公司 | 具有电磁干扰滤波器的垂直瞬态电压抑制器（tvs）的电路结构及制造方法 |
| CN103840013A (zh) * | 2014-01-26 | 2014-06-04 | 上海韦尔半导体股份有限公司 | 双向tvs二极管及其制造方法 |
| CN106298653A (zh) * | 2015-06-05 | 2017-01-04 | 北大方正集团有限公司 | 双向瞬态电压抑制器件及其制造方法 |
| CN106298509A (zh) * | 2015-06-05 | 2017-01-04 | 北大方正集团有限公司 | 瞬态抑制二极管的制造方法和瞬态抑制二极管 |
| CN106898656A (zh) * | 2017-05-11 | 2017-06-27 | 罗灿 | 低电容tvs二极管及其制造方法 |
| CN107359159A (zh) * | 2017-07-12 | 2017-11-17 | 顾海昌 | 瞬态电压抑制器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109360822B (zh) | 2021-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106057781B (zh) | 静电放电保护器件的制造方法 | |
| CN101847663A (zh) | 一种瞬间电压抑制器及形成瞬间电压抑制器的方法 | |
| US7943959B2 (en) | Low capacitance semiconductor device | |
| JP2012104834A (ja) | 高電圧バイポーラベースｅｓｄ保護構造 | |
| US20090057716A1 (en) | Epitaxial surge protection device | |
| CN101425519A (zh) | 制造在绝缘物上硅层中的瞬时电压抑制器 | |
| US20150236009A1 (en) | Low Voltage NPN with Low Trigger Voltage and High Snap Back Voltage for ESD Protection | |
| CN109037206B (zh) | 一种功率器件保护芯片及其制作方法 | |
| CN109786471A (zh) | 一种瞬态电压抑制器及其制作方法 | |
| CN109037204A (zh) | 一种功率器件及其制作方法 | |
| TWI657556B (zh) | 半導體二極體組件及製造包含二極體之複數個半導體裝置之程序 | |
| CN109273521A (zh) | 一种功率器件保护芯片及其制作方法 | |
| EP2827373B1 (en) | Protection device and related fabrication methods | |
| CN109103179B (zh) | 一种功率器件保护芯片及其制作方法 | |
| CN109065634B (zh) | 一种电流保护芯片及其制作方法 | |
| CN109360822A (zh) | 一种瞬态电压抑制器及其制作方法 | |
| KR101407273B1 (ko) | 서지 보호용 반도체 장치 및 그 제조방법 | |
| CN109768076A (zh) | 一种双向瞬态电压抑制器及其制作方法 | |
| CN108987389B (zh) | 一种电流保护芯片及其制作方法 | |
| CN114093952A (zh) | 一种高对称性双向tvs二极管及其制备方法 | |
| CN109148442B (zh) | 一种电压抑制器及其制备方法 | |
| CN108987461B (zh) | 一种瞬间电压抑制器及其制作方法 | |
| CN109326592A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN109273439A (zh) | 一种功率器件保护芯片及其制作方法 | |
| JP2006186354A (ja) | ジェナーダイオード、その製造方法及びパッケージング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210329 Address after: 325608 Chang Ao village, Yueqing Town, Yueqing City, Zhejiang Applicant after: Zhang Hui Address before: 518000 2113, 21 / F, Tiandi building, 3042 Baoan South Road, Guiyuan street, Luohu District, Shenzhen City, Guangdong Province Applicant before: SHENGSHI YAOLAN (SHENZHEN) TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |