CN109348612B - 多层pcb板的制作方法及多层pcb板 - Google Patents

多层pcb板的制作方法及多层pcb板 Download PDF

Info

Publication number
CN109348612B
CN109348612B CN201811157852.6A CN201811157852A CN109348612B CN 109348612 B CN109348612 B CN 109348612B CN 201811157852 A CN201811157852 A CN 201811157852A CN 109348612 B CN109348612 B CN 109348612B
Authority
CN
China
Prior art keywords
inner core
copper
layer
copper layer
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811157852.6A
Other languages
English (en)
Other versions
CN109348612A (zh
Inventor
张霞
康国庆
田晓燕
王俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Kinwong Electronic Co Ltd
Original Assignee
Shenzhen Kinwong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Kinwong Electronic Co Ltd filed Critical Shenzhen Kinwong Electronic Co Ltd
Priority to CN201811157852.6A priority Critical patent/CN109348612B/zh
Publication of CN109348612A publication Critical patent/CN109348612A/zh
Application granted granted Critical
Publication of CN109348612B publication Critical patent/CN109348612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Abstract

本发明适用于PCB技术领域,提供了一种多层PCB板的制作方法及多层PCB板,多层PCB板的制作方法包括制作多个第一内层芯板和第二内层芯板,第一内层芯板的两层工艺边均设置为有阻流块,第二内层芯板的其中一层工艺边设置为无阻流块,预叠时,将第一内层芯板设置在多个第二内层芯板的最外侧,且第二内层芯板的第二铜层均朝向第一内侧芯板,使得第二铜层间隔设置。本发明通过将多个第二内层芯板的其中一层工艺边设置为无阻流块,另一层工艺边设置为有阻流块,预叠时,可以降低多层PCB板的工艺边内有铜位置和无铜位置之间的高度差,避免热压合时造成树脂空洞或铜箔起皱的问题,保证多层PCB板,尤其是高多层板的热压合可靠性。

Description

多层PCB板的制作方法及多层PCB板
技术领域
本发明属于PCB技术领域,特别涉及一种多层PCB板的制作方法及多层 PCB板。
背景技术
随着电子工业的不断发展,在工业设备、电子通信等领域对高电压、大电 流的印刷电路板(PCB,Printed Circuit Board)的需要越来越多、要求越来越高。 高多层板可以实现多层线路的布线连通,随着电子产品的复杂化、智能化,越 来越多的产品需要高多层设计。高多层板是由多张内层芯板压合而成,一般层 数≥8层,由于多张芯板压合在一起,所以容易出现层间对位偏差、压合厚度不 均匀、压合空洞、露布纹、铜箔起皱等情况,严重的会影响后续线路制作及产 品的可靠性。
以层数≥20层的高多层板为例,由于设计特点,板内部分有铜位置的整体 厚度与部分无铜位置的整体厚度相比,存在超过500微米的高度相差。按照正 常压合流程和方式压合,板子在压机里热压时,芯板与芯板之间结合的半固化 片粘结层,受热融化流动到板内无铜区以及铜表面,实现芯板与芯板、芯板与 铜箔的结合。当树脂流动速率与压合加压或者升温时间不匹配时,容易出现树 脂空洞或铜箔起皱的问题。当填胶区域存在超过500微米的高度差时,常规的 压合方法无法达到要求。基于此,有必要提供一种新的压合方法,以解决高多 层板在压合时由于有铜位置和无铜位置的高度差而引起的铜箔起皱以及压合空 洞问题。
发明内容
本发明的目的在于提供一种多层PCB板的制作方法,旨在解决高多层板在 压合时由于工艺边内有铜位置和无铜位置存在高度差过大而容易出现压合后铜 箔起皱以及压合空洞的技术问题。
本发明是这样实现的,一种多层PCB板的制作方法,包括:
制作得到多个第一内层芯板和第二内层芯板:所述第一内层芯板包括基材 以及设置于所述基材两侧的第一铜层,所述第二内层芯板包括基材、设置于所 述基材一侧的第一铜层以及设置于所述基材另一侧的第二铜层;所述第一铜层 和第二铜层均包括线路图形区以及设于所述线路图形区外围的工艺边;所述第 一铜层的工艺边设置为有阻流块,所述第二铜层的工艺边设置为无阻流块;
预叠:按照每两个所述第一内层芯板之间、所述第一内层芯板与第二内层 芯板之间放置半固化片的顺序将多个所述第一内层芯与第二内层芯板板进行预 叠形成预压板;
其中,每一所述第二内层芯板的第二铜层均朝向所述第一内层芯板,且所 述第一内层芯板位于多个所述第二内层芯板的最外侧;
热压合:在所述预压板的两侧依次放置半固化片、铜箔和钢板得到一叠板, 进行热压合。
在一实施例中,所述制作多个第一内层芯板和第二内层芯板中,至少两层 所述第一铜层的工艺边内的阻流块为相互错位;
所述预叠中,相邻两层所述第一铜层的工艺边中,一所述工艺边内的阻流 块与另一所述工艺边内的阻流块之间的流胶通道对齐;
所述流胶通道的宽度一致,所述流胶通道的宽度为0.3~1.0毫米。
在一实施例中,所述热压合包括:在由初始压力升压至380PSI高压之间加 一中压250PSI,由初始温度升温至180℃高温之间的升温速率不超过1.5℃/min。
在一实施例中,所述热压合包括:
初始阶段:设置初始温度140℃,初始压力100psi,保持10min;
升中压阶段:维持初始温度140℃10min,升压至中压250psi,再保持10min;
升温升压阶段:包括先升温至160℃,升压至350psi,保持10mim;然后, 升温至180℃,升压至380psi,保持15min;
高温高压保持阶段:包括先升温至200℃,保持压力380psi,保持10min; 然后保持温度200℃,保持压力380psi,保持120min;以及
降温降压阶段:降低温度至180℃,降低压力至200psi,保持10min。
在一实施例中,所述预叠中包括对多个所述第一内层芯板和第二内层芯板 的预固定,所述预固定包括先利用熔合使相邻两个所述第二内层芯板之间以及 所述第一内层芯板与第二内层芯板之间的半固化片初步结合,再利用铆钉使相 邻两个所述第二内层芯板之间以及所述第一内层芯板与第二内层芯板之间机械 固定。
在一实施例中,所述热压合中包括对多个层叠设置的叠板同时进行热压合, 相邻两个所述叠板的钢板之间设置铝片。
本发明的另一目的在于提供一种多层PCB板,包括以半固化片间隔的多个 第一内层芯板和第二内层芯板,以及设于多个所述第一内层芯板和第二内层芯 板的两侧的第一铜箔和第二铜箔;
所述第一内层芯板包括基材以及设置于所述基材两侧的第一铜层,所述第 二内层芯板包括基材、设置于所述基材一侧的第一铜层以及设置于所述基材另 一侧的第二铜层;
所述第一铜层和第二铜层均包括线路图形区以及设于所述线路图形区外围 的工艺边;所述第一铜层的工艺边设置为有阻流块,所述第二铜层的工艺边设 置为无阻流块;
每一所述第二内层芯板的第二铜层均朝向所述第一内层芯板,所述第一内 层芯板位于多个所述第二内层芯板的最外侧。
在一实施例中,相邻两层所述第一铜层的工艺边内的阻流块错位设置,一 所述第一铜层的工艺边内的阻流块与相邻一层所述第一铜层的工艺边内的阻流 块之间的流胶通道对齐。
在一实施例中,所述流胶通道的宽度一致,所述流胶通道的宽度为0.3~1.0 毫米。
在一实施例中,所述第一铜层和第二铜层的厚度为30~40微米。
本发明提供的多层PCB板的制作方法相对于现有技术的有益效果在于:通 过制作多个第一内层芯板和第二内层芯板,第一内层芯板的两层工艺边均设置 为有阻流块,第二内层芯板的其中一层工艺边设置为有阻流块,另一层工艺边 设置为无阻流块,将多个第二内层芯板按照朝向一致并将第一内层芯板设置在 多个第二内层芯板的最外侧的顺序进行预叠,相邻两层设置为无阻流块的工艺 边之间间隔一层设置为有阻流块的工艺边,这样,可以降低多层PCB板的工艺 边内的有铜位置和无铜位置之间的高度差,避免热压合时造成树脂空洞或铜箔 起皱的问题,保证多层PCB板,尤其是高多层板的热压合可靠性。
附图说明
图1是本发明实施例提供的多层PCB板的制作方法的流程图;
图2是本发明实施例提供的多层PCB板的制作方法中内层芯板的结构示意 图;
图3是图2中虚线框内的阻流块的放大示意图;
图4是本发明实施例提供的多层PCB板的制作方法中阻流块的排列结构示 意图;
图5是本发明实施例提供的多层PCB板的制作方法中内层芯板的叠层的结 构示意图。
图中标记的含义为:
10--第一内层芯板,10’--第二内层芯板,11--线路图形区,12--工艺边,13-- 第一铜层,13’--第二铜层,14--阻流块,15--流胶通道,16--第一铜箔,17--第 二铜箔,18--基材,19--半固化片。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实 施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅 用以解释本发明,并不用于限定本发明。
需说明的是,当部件被称为“固定于”或“设置于”另一个部件,它可以 直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件, 它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、 “右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了 便于描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定 的方位构造和操作,因此不能理解为对本专利的限制。术语“第一”、“第二” 仅用于便于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明技术 特征的数量。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
为了说明本发明所述的技术方案,以下结合具体附图及实施例进行详细说 明。
请参阅图1,本发明首先提供一种多层PCB板的制作方法,包括以下步骤。 需要理解的是,以下步骤仅作解释说明用,不应理解为对本发明的任何限制, 在不影响本发明实施的情况下可以有其他步骤和顺序。
步骤S1,制作多个内层芯板。
具体地,该步骤S1可以进一步包括:
步骤S11:工程资料设计,设计板内的线路图形和线路图形外围的工艺边 图形,工艺边图形例如包括线路对位点、层间偏移检查模块、钻孔定位点、层 压铆合定位点、层压熔合块以及阻流块14等,参考图2和图5。
步骤S12:开料,将整张两面覆铜板按设计要求裁切成需要尺寸的工作板。
步骤S13:压膜,在工作板面压上一层感光膜。该感光膜可以是正型光阻, 也可以是负型光阻。通常选用负型光阻。
步骤S14:绘制底片,根据板内线路图形和工艺边图形绘制相应的底片, 底片上包括对应线路图形和工艺边图形的图案。例如,当感光膜的材料为正型 光阻时,底片上对应线路图形和工艺边图形的图案为不透明,其他区域为透明; 当感光膜的材料为负型光阻时,底片上对应线路图形和工艺边图形的图案为透 明图案,其他区域为不透明图案。
步骤S15:内层工作板的曝光,以感光膜的材料为负型光阻进行说明,将 底片与压好感光膜的工作板对位并进行曝光。感光膜在曝光机能量下,把对应 底片上透明图案的区域进行曝光,对应底片上不透明图案的区域未曝光。对应 线路图形和工艺边图形的图案转移到了感光膜上,被曝光的区域的感光膜发生 聚合反应,未曝光的区域的感光膜没有发生聚合反应。
步骤S16:内层工作板的显影,利用显影液将未发生聚合反应的感光膜部 分显影掉,暴露出工作板上的部分铜层13,发生聚合反应的感光膜部分保留下 来。
步骤S17:内层工作板的蚀刻,通过蚀刻液,将未被感光膜覆盖的铜层13 蚀刻掉,有感光膜覆盖的铜层13保留下来,作为线路图形和工艺边图形。
步骤S18:内层工作板的退膜,通过退膜液把剩余的感光膜部分剥离掉, 得到包括线路图形和工艺边图形的多个内层芯板10。可以进一步对该内层芯板 10进行光学检查,确认线路图形和工艺边图形的质量。
步骤S19:棕化,通过棕化液对该内层芯板10的表面进行棕化,使铜层13 的表面被粗化且覆盖一层氧化膜,以保证后续压合的结合力。
通过上述步骤S11至S19,可以同时得到多个内层芯板。本发明中的内层 芯板有两种,第一内层芯板10和第二内层芯板10’,参考图2和图5所示,第 一内层芯板10包括基材18以及设置于基材18两侧的第一铜层13,第二内层 芯板10’包括基材18、设置于基材18一侧的第一铜层13以及设置于基材18另 一侧的第二铜层13’,第一铜层13和第二铜层13’均包括线路图形区11和线路 图形区11外围的工艺边12,上述所说的线路图形设置于线路图形区11内,工 艺边图形设置于工艺边12内。不同的是,第一铜层13的工艺边内设置为有阻 流块,而第二铜层13’的工艺边内设置为无阻流块,也即,第一内层芯板10的 两层工艺边均设置为有阻流块,而第二内层芯板10’的其中一层工艺边设置为 有阻流块,另一层工艺边设置为无阻流块。
多层PCB板通常指4层以上的PCB板,高多层PCB板通常指8层以上, 包括3层以上内层芯板,其制作需要不止两个内层芯板。在本实施例中得到的 多个第二内层芯板10中,其中一层工艺边12设置为无阻流块,仅包括线路对 位点、层间偏移检查模块、钻孔定位点、层压铆合定位点、层压熔合块等结构, 另一层工艺边12设置为有阻流块,即在线路对位点、层间偏移检查模块、钻孔 定位点、层压铆合定位点、层压熔合块等结构的基础上还包括有阻流块14。在 工艺边12内,阻流块14所占用的铜层13的面积大于上述的其他结构,因此, 将工艺边12设置为无阻流块,将明显减少工艺边12内的铜的比例,从而降低 工艺边12内的铜的总厚度。
如图3所示为一种范例性的阻流块14的结构,被设计为直径大小一致的圆 块,圆块与圆块之间作为流胶通道15。当然,阻流块14的结构可以设置为其 他形状,如条状、矩形状等,本发明对此不做限制。较佳的是,流胶通道的宽 度一致,以保证树脂胶填充完全。流胶通道的宽度可以为0.3~1.0毫米。
对于第二内层芯板10’的形成,也即第二铜层13’的设置为无阻流块的工艺 边的形成,提供一种实现方案是,步骤S15中对其中一铜层曝光时,将底片上 对应阻流块14的图案进行遮挡,使感光膜上对应被遮挡的部分后续不被曝光发 生聚合反应,从而在蚀刻时被蚀刻去除,得到第二内层芯板10’,其余的第一 内层芯板10的制作时则不需要将阻流块的图案遮挡。另一种实现方案是在步骤 S14中即绘制两种不同的底片,其中一底片上包括对应阻流块14的图案,用于 在其中一铜层上形成阻流块14,另一底片上不绘制对应阻流块14的图案,经 后续曝光和显影后,另一铜层上将不会形成阻流块14。
当然,在其他实施例中,还可以是在步骤S17或S18后增加一对第一内层 芯板10去除其中一面的阻流块14的步骤,本发明对此不作限制。
在一实施例中,在多个第一铜层13的工艺边内,多个阻流块14为错位设 置,其中一层或几层第一铜层13的工艺边内的阻流块14与其他第一铜层13 的工艺边内的流胶通道15对应。
步骤S2,预叠。具体地,按照每两个第二内层芯板10’之间、第二内层芯 板10’与第一内层芯板10之间各放置一半固化片19的顺序将多个内层芯板进 行预叠,并进行预固定,得到预压板。
在一实施例中,第一内层芯板10设置在多个第二内层芯板10’的最外侧, 每一第二内层芯板10’的第二铜层13’的朝向相同,如可以均朝向上方,也可以 均朝向下方,但,均朝向第一内层芯板10。这样预叠后,相邻两层第二铜层13’ 之间有一层第一铜层10,相邻两层设置为无阻流块的工艺边12之间有一层设 置为有阻流块的工艺边12(也即一层阻流块14),参考图5所示。
进一步地,相邻两层第一铜层13内的阻流块14错位设置,预叠后,一层 阻流块14与相邻一层阻流块之间的流胶通道15对齐。流胶通道的宽度可以为 0.3~1.0毫米,阻流块14的宽度设置为小于或等于流胶通道15的宽度,这样的 好处是,对齐后能够进一步降低工艺边12内有铜位置和无铜位置之间的高度 差,并且,在后续热压合步骤时,半固化片19融化后,树脂胶以最短的距离被 完全压合到邻近的流胶通道15内,且增大了树脂胶与阻流块14之间的粘结面 积,保证两层内层芯板之间、以及内层芯板与铜箔之间的热压合效果。
对于第一内层芯板10而言,其包括两层第一铜层13,其两层第一铜层13 的工艺边内的阻流块可以设置为相互错位,这样,可以使用该两层第一铜层13 中的任何一层与第二内层芯板10’相邻的方式去预叠,该第一内层芯板10与相 邻的第二内层芯板10’之间的阻流块可以错位也可以相同,有利于该第一内层 芯板10与第二内层芯板10’之间树脂胶的流动控制。
其中,预固定的方式是熔合加铆合,即先熔合,利用熔合使两内层芯板之 间的半固化片19初步熔融、结合,再铆合,利用铆钉使两内层芯板之间机械固 定,以保证后续热压合时不会出现层间错位的问题。
步骤S3,压制。按照钢板/铝片/铜箔/半固化片19/预压板/半固化片19/铜箔 /铝片/钢板的顺序得到一叠板。根据压机的不同,一般可设置4-6层叠板,将该 4-6层叠板层叠后同时放入压机,在高温下进行热压合,对应可得到4-6个多层 PCB板。
预压板的上下各放置一张铝片,以及不同层的叠板的钢板与钢板之间放置 一张铝片,能够降低升温速率,提高压合的缓冲效果。同时,不同层叠板之间 的钢板与钢板之间放置一张铝片,还起到缓冲作用。
热压合的工艺参数具体为:
T1,初始阶段:设置初始温度140℃,初始压力100psi,保持10min。
T2,升中压阶段:维持初始温度140℃10min,升压至中压250psi,再保持 10min。
T3,升温升压阶段:包括先升温至160℃,升压至350psi,保持10mim; 然后,升温至180℃,升压至380psi,保持15min。
T4,高温高压保持阶段:包括先升温至200℃,保持压力380psi,保持10min; 然后保持温度200℃,保持压力380psi,保持120min。
T5,降温降压阶段:降低温度至180℃,降低压力至200psi,保持10min。
本实施例在加高压(350PSI和380PSI)之前,先升压至中压250PSI,中压的 作用是使熔融的流体顺利填充并驱赶树脂胶内气泡,防止由低压至高压的一次 升压过高导致的折皱及应力,从而可以保证半固化片19在热融后能够完全填充 无胶区,且树脂胶内的气泡可被完全赶走,不会导致因气泡导致的压合空洞。
半固化片19的固化温度在180℃,本实施例中经过30min的升温后到达高 温180℃,可保证在前30min内有低的升温速率(不超过1.5℃/min),进而保证 树脂胶可缓慢流动和填充。
本实施例提供的多层PCB板的制作方法,在热压合过程中,前期保持低的 升温速率以及提前上中压,可保证树脂胶的充分流动和填充完全,从而对避免 铜箔起皱以及压合空洞起到了很好的防御作用。
步骤S4,铜箔的后处理,对铜箔进行蚀刻,以得到位于最外层的线路图形, 铜箔的厚度可以与第一铜层13和第二铜层13’的厚度不同。
请参阅图5,以20层PCB板为例对本发明的效果进行说明。所说的20层 包括2层铜箔以及18层铜层,具体为第一铜箔16、第二铜箔17以及设置在该 第一铜箔16与第二铜箔17之间的8层第二铜层13’和10层第一铜层13,第一 铜箔16和第二铜箔17分别定义为L1层和L20层,8层第二铜层13’和10层第 一铜层13分别定义为第L2至L19层,每两层第二内层芯板10’之间设置一半 固化片19,第二内层芯板10’与第一内层芯板10之间设置一半固化片19,L1 层与L2层之间、L19与L20层之间也各设置一半固化片19。
在一个实施例中,第一铜层13和第二铜层13’的厚度为30~40微米,第一 铜箔16和第二铜箔17的厚度为10~15微米。以第一铜箔16和第二铜箔17的 厚度均为12微米、第一铜层13和第二铜层13’的厚度均为35微米为例,提供 一将各层直接压制的对比例,该20层PCB板的工艺边12内铜的总厚度为654 微米(12*2+35*18=654微米),有铜位置和无铜位置的高度差为35*18=630微 米。
如图4和5所示,多个第二内层芯板10’的第二铜层13’的朝向一致,也即 设置为无阻流块的工艺边12的朝向一致,均朝向第一内层芯板10和第二铜箔 17。L2、L4、L6……L18、L19层的工艺边12内均设置为有阻流块,L3、L5、 L7……L17层的工艺边12内均设置为无阻流块。通过阻流块14的隔层设计, 高度差可减少至350微米(35*10=350微米)。
进一步地,相邻两层阻流块14错位设置,如图4和5所示,L2层、L6层、 L10层、L14和L18层的阻流块14设计为相同,L4层、L8层、L12层、L16 和L19层的阻流块14设计为相同,且对应L2层、L6层、L10层、L14和L18 层的流胶通道15。通过该设计,高度差可进一步减少至175微米(35*5=175微 米)。
在上述的多层PCB板的制作方法的基础上,本发明还提供一种多层PCB 板,请参阅图5,由第一铜箔16、第二铜箔17以及设置于第一铜箔16和第二 铜箔17之间的多个内层芯板压合而成,第一铜箔16与内层芯板之间、第二铜 箔17与内层芯板之间以及内层芯板与内层芯板之间均通过半固化片19粘结。 具体如图5所示,本发明的内层芯板包括两种,第一内层芯板10和第二内层芯 板10’,第一内层芯板10包括基材18以及设于基材18两侧的第一铜层13,第 二内层芯板10’包括基材18、设于基材18一侧的第一铜层13以及设于基材18 另一侧的第二铜层13’,第一铜层13和第二铜层13’均包括线路图形区11和设 于线路图形区11外围的工艺边12。区别在于,第一铜层13的工艺边设置为有 阻流块,第二铜层13’的工艺边设置为无阻流块,也即,第一内层芯板10的两 层工艺边均设置有阻流块,而第二内层芯板10’的其中一层工艺边12设置为无 阻流块,另一层工艺边设置为有阻流块。
在一个实施例中,每一第二内层芯板10’的第二铜层13’的朝向一致,也即 设置为无阻流块的工艺边的朝向一致,如图5中所示,均朝向第一内层芯板10 和第二铜箔17,且第一内层芯板10设置在多个第二内层芯板10’的最外侧。由 此,相邻两层设置为无阻流块的工艺边12之间夹置一层设置为有阻流块的工艺 边12。并且,第一铜箔16和第二铜箔17始终与第一铜层13相邻设置,保证 与第一铜箔16和第二铜箔17相邻的工艺边均设置为有阻流块,同时也保证了 每一半固化片19的两侧至少有一层阻流块,以控制第一铜箔16和第二铜箔17 与内层芯板之间的粘结以及内层芯板之间的粘结效果。
进一步地,相邻两层设置为有阻流块的工艺边12内的阻流块14错位设置, 一层第一铜层13的工艺边12内的阻流块14与相邻一层第一铜层13的工艺边 12内的流胶通道15对齐。流胶通道15的宽度可以为0.3~1.0毫米,阻流块14 的宽度设置为小于或等于流胶通道15的宽度,对齐后有利于降低工艺边12内 有铜位置和无铜位置之间的高度差。
请参阅图5,以20层PCB板为例进行具体说明,这里所说的20层包括第 一铜箔16、第二铜箔17,以及设置在第一铜箔16和第二铜箔17之间的9层内 层芯板,包括8个第二内层芯板10’和1个第一内层芯板10,共有8层第二铜 层13’和10层第一铜层13。第一铜箔16和第二铜箔17分别定义为L1层和L20 层,8层第二铜层13’和10层第一铜层13分别定义为第L2至L19层,每两层 第二内层芯板10’之间设置一半固化片19,第二内层芯板10’与第一内层芯板 10之间设置一半固化片19,L1层与L2层之间、L19与L20层之间也各设置一 半固化片19。
在一个实施例中,第一铜层13和第二铜层13’的厚度为30~40微米,第一 铜箔16和第二铜箔17的厚度为10~15微米。以第一铜箔16和第二铜箔17的 厚度均为12微米、第一铜层13和第二铜层13’的厚度均为35微米为例,提供 一将各层直接压制的对比例,该20层PCB板的工艺边12内铜的总厚度为654 微米(12*2+35*18=654微米),有铜位置和无铜位置的高度差为35*18=630微 米。
在本实施例中,如图4和5所示,L2、L4、L6……L18、L19层的工艺边 12内均设置为有阻流块,L3、L5、L7……L17层的工艺边12内均设置为无阻 流块。通过阻流块14的隔层设计,高度差可减少至350微米(35*10=350微米)。
进一步地,相邻两层阻流块14错位设置,如图4和5所示,L2层、L6层、 L10层、L14和L18层的阻流块14设计为相同,L4层、L8层、L12层、L16 和L19层的阻流块14设计为相同,且对应L2层、L6层、L10层、L14和L18 层的流胶通道15。通过该设计,高度差可进一步减少至175微米(35*5=175微 米)。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发 明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明 的保护范围之内。

Claims (10)

1.一种多层PCB板的制作方法,其特征在于,包括:
制作得到多个第一内层芯板和第二内层芯板:所述第一内层芯板包括基材以及设置于所述基材两侧的第一铜层,所述第二内层芯板包括基材、设置于所述基材一侧的第一铜层以及设置于所述基材另一侧的第二铜层;所述第一铜层和第二铜层均包括线路图形区以及设于所述线路图形区外围的工艺边;所述第一铜层的工艺边设置为有阻流块,所述第二铜层的工艺边设置为无阻流块;
预叠:按照每两个所述第一内层芯板之间、所述第一内层芯板与第二内层芯板之间放置半固化片的顺序将多个所述第一内层芯与第二内层芯板板进行预叠形成预压板;
其中,每一所述第二内层芯板的第二铜层均朝向所述第一内层芯板,且所述第一内层芯板位于多个所述第二内层芯板的最外侧;
热压合:在所述预压板的两侧依次放置半固化片、铜箔和钢板得到一叠板,进行热压合。
2.如权利要求1所述的多层PCB板的制作方法,其特征在于,所述制作多个第一内层芯板和第二内层芯板中,至少两层所述第一铜层的工艺边内的阻流块为相互错位;
所述预叠中,相邻两层所述第一铜层的工艺边中,一所述工艺边内的阻流块与另一所述工艺边内的阻流块之间的流胶通道对齐;
所述流胶通道的宽度一致,所述流胶通道的宽度为0.3~1.0毫米。
3.如权利要求1所述的多层PCB板的制作方法,其特征在于,所述热压合包括:在由初始压力升压至380PSI高压之间加一中压250PSI,由初始温度升温至180℃高温之间的升温速率不超过1.5℃/min。
4.如权利要求3所述的多层PCB板的制作方法,其特征在于,所述热压合包括:
初始阶段:设置初始温度140℃,初始压力100psi,保持10min;
升中压阶段:维持初始温度140℃10min,升压至中压250psi,再保持10min;
升温升压阶段:包括先升温至160℃,升压至350psi,保持10mim;然后,升温至180℃,升压至380psi,保持15min;
高温高压保持阶段:包括先升温至200℃,保持压力380psi,保持10min;然后保持温度200℃,保持压力380psi,保持120min;以及
降温降压阶段:降低温度至180℃,降低压力至200psi,保持10min。
5.如权利要求1所述的多层PCB板的制作方法,其特征在于,所述预叠中包括对多个所述第一内层芯板和第二内层芯板的预固定,所述预固定包括先利用熔合使相邻两个所述第二内层芯板之间以及所述第一内层芯板与第二内层芯板之间的半固化片初步结合,再利用铆钉使相邻两个所述第二内层芯板之间以及所述第一内层芯板与第二内层芯板之间机械固定。
6.如权利要求1所述的多层PCB板的制作方法,其特征在于,所述热压合中包括对多个层叠设置的叠板同时进行热压合,相邻两个所述叠板的钢板之间设置铝片。
7.一种多层PCB板,其特征在于,包括以半固化片间隔的多个第一内层芯板和第二内层芯板,以及设于多个所述第一内层芯板和第二内层芯板的两侧的第一铜箔和第二铜箔;
所述第一内层芯板包括基材以及设置于所述基材两侧的第一铜层,所述第二内层芯板包括基材、设置于所述基材一侧的第一铜层以及设置于所述基材另一侧的第二铜层;
所述第一铜层和第二铜层均包括线路图形区以及设于所述线路图形区外围的工艺边;所述第一铜层的工艺边设置为有阻流块,所述第二铜层的工艺边设置为无阻流块;
每一所述第二内层芯板的第二铜层均朝向所述第一内层芯板,所述第一内层芯板位于多个所述第二内层芯板的最外侧。
8.如权利要求7所述的多层PCB板,其特征在于,相邻两层所述第一铜层的工艺边内的阻流块错位设置,一所述第一铜层的工艺边内的阻流块与相邻一层所述第一铜层的工艺边内的阻流块之间的流胶通道对齐。
9.如权利要求8所述的多层PCB板,其特征在于,所述流胶通道的宽度一致,所述流胶通道的宽度为0.3~1.0毫米。
10.如权利要求7至9中任一项所述的多层PCB板,其特征在于,所述第一铜层和第二铜层的厚度为30~40微米。
CN201811157852.6A 2018-09-30 2018-09-30 多层pcb板的制作方法及多层pcb板 Active CN109348612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811157852.6A CN109348612B (zh) 2018-09-30 2018-09-30 多层pcb板的制作方法及多层pcb板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811157852.6A CN109348612B (zh) 2018-09-30 2018-09-30 多层pcb板的制作方法及多层pcb板

Publications (2)

Publication Number Publication Date
CN109348612A CN109348612A (zh) 2019-02-15
CN109348612B true CN109348612B (zh) 2020-02-21

Family

ID=65307940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811157852.6A Active CN109348612B (zh) 2018-09-30 2018-09-30 多层pcb板的制作方法及多层pcb板

Country Status (1)

Country Link
CN (1) CN109348612B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110337201B (zh) * 2019-06-14 2021-11-16 珠海崇达电路技术有限公司 一种改善混压板压合空洞的方法
CN110785027A (zh) * 2019-10-31 2020-02-11 日彩电子科技(深圳)有限公司 一种pcb板压合方法
CN115003037A (zh) * 2022-05-07 2022-09-02 龙南骏亚电子科技有限公司 一种用于解决流胶的pcb压板工艺和设备
CN115665995B (zh) * 2022-10-28 2024-03-19 清远市富盈电子有限公司 一种阶梯槽结构pcb板制作方法、pcb板
CN115988736B (zh) * 2023-03-17 2023-06-02 广州添利电子科技有限公司 一种电路板芯板及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361532A (zh) * 2011-09-30 2012-02-22 东莞市五株电子科技有限公司 多层印刷电路板及其制作工艺
CN203086841U (zh) * 2013-01-14 2013-07-24 广东生益科技股份有限公司 厚铜多层印制电路板板边结构及具有该结构的印制电路板
CN105430872A (zh) * 2015-12-15 2016-03-23 竞陆电子(昆山)有限公司 Pcb板边流胶口结构
CN105682381A (zh) * 2016-03-03 2016-06-15 深圳市景旺电子股份有限公司 一种高多层pcb板及其压合方法
CN106170182A (zh) * 2016-08-17 2016-11-30 东莞市五株电子科技有限公司 厚铜板的压合工艺
CN205912324U (zh) * 2016-07-28 2017-01-25 深圳市嘉立创科技发展有限公司 多层印刷电路板
CN106686913A (zh) * 2016-12-29 2017-05-17 安徽深泽电子科技有限公司 Pcb多层板内层无铜区域填胶压合方法
CN107529294A (zh) * 2017-09-27 2017-12-29 生益电子股份有限公司 一种pcb的制作方法及pcb

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361532A (zh) * 2011-09-30 2012-02-22 东莞市五株电子科技有限公司 多层印刷电路板及其制作工艺
CN203086841U (zh) * 2013-01-14 2013-07-24 广东生益科技股份有限公司 厚铜多层印制电路板板边结构及具有该结构的印制电路板
CN105430872A (zh) * 2015-12-15 2016-03-23 竞陆电子(昆山)有限公司 Pcb板边流胶口结构
CN105682381A (zh) * 2016-03-03 2016-06-15 深圳市景旺电子股份有限公司 一种高多层pcb板及其压合方法
CN205912324U (zh) * 2016-07-28 2017-01-25 深圳市嘉立创科技发展有限公司 多层印刷电路板
CN106170182A (zh) * 2016-08-17 2016-11-30 东莞市五株电子科技有限公司 厚铜板的压合工艺
CN106686913A (zh) * 2016-12-29 2017-05-17 安徽深泽电子科技有限公司 Pcb多层板内层无铜区域填胶压合方法
CN107529294A (zh) * 2017-09-27 2017-12-29 生益电子股份有限公司 一种pcb的制作方法及pcb

Also Published As

Publication number Publication date
CN109348612A (zh) 2019-02-15

Similar Documents

Publication Publication Date Title
CN109348612B (zh) 多层pcb板的制作方法及多层pcb板
EP3082385B1 (en) Rigid-flexible circuit board having flying-tail structure and method for manufacturing same
JPWO2010113448A1 (ja) 回路基板の製造方法および回路基板
JPWO2008146487A1 (ja) 回路基板およびその製造方法
CN213342791U (zh) 线路板
KR20130079197A (ko) 다층 배선기판 및 그 제조방법
CN103841771A (zh) 组合印制电路板和印制电路板的制造方法以及印制电路板
CN108377618B (zh) 一种防止假层板层偏的压合方法
WO2015010400A1 (zh) 印制电路板子板及印制电路板的制造方法和印制电路板
CN113163605B (zh) 一种高散热铝基电路板的制作方法及高散热铝基电路板
JP3231537B2 (ja) 多層基板の製造方法
CN115066112A (zh) 一种耐高压平面变压器的pcb板制作方法
KR101655928B1 (ko) 인쇄회로기판 제조방법
JP2012243829A (ja) 多層プリント配線板およびその製造方法
JPS6192849A (ja) 金属ベ−スプリント配線板用積層板の製造法
JP2001036237A (ja) 多層プリント基板の製造方法
JP2011040648A (ja) 回路基板の製造方法および回路基板
EP4156874A1 (en) Circuit board and manufacturing method therefor
KR101887754B1 (ko) 리지드 플렉시블 회로기판 제조방법
CN213880413U (zh) 一种多层电路板
CN216134640U (zh) 一种高密度互联高层印制板产品结构
CN216775119U (zh) 一种pcb补强板
CN112566388B (zh) 线路板及其制作方法
CN213602901U (zh) 一种电路板制造保护膜
JP2008235640A (ja) 回路基板と回路基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant