CN109347454A - 一种连续可变增益放大器 - Google Patents

Abstract

本发明公开了一种连续可变增益放大器，包括增益控制电路、电阻网络及跨阻放大器：增益控制电路用于生成增益控制电平以控制电阻网络中的电流开关的导通或关闭，并控制每个电流开关对应的分流比连续变化；电阻网络用于在增益控制电平的控制下，将输入电压信号转换成连续可变的电流信号并输出；跨阻放大器用于将电阻网络输出的电流信号转换为输出电压信号。即，本发明的连续可变增益放大器可采用多个电流开关实现电流域的连续增益控制，使得其可工作于电流模式下，从而可以在较低的功耗下实现高带宽和高线性度，满足超宽带应用。另外，由于本发明连续可变增益放大器的实现不依赖于高性能放大器，且电路的结构相对简单，因而，较易实现且成本较低。

Description

一种连续可变增益放大器

技术领域

本发明涉及电子技术领域，尤其涉及一种连续可变增益放大器。

背景技术

在各种无线传输技术中，由于实际通信环境，如通信距离、障碍、干扰的不同，无线通信设备中的收发链路增益往往会有较大范围的变化，因此，在收发链路中一般均会设置有相应的VGA(Variable Gain Amplifier，可变增益放大器)，如连续型的VGA，也叫连续VGA，来提供可变的增益以实现恒定的输出信号功率。

具体地，如图1所示，其为现有的X放大器类型的连续VGA的典型的结构示意图。由图1可知，所述X放大器可包括电阻网络11、跨导级电路12、增益控制电路13、输出级电路14以及反馈电阻15，其中：所述电阻网络11，可用于将输入电压信号转换为一组具有固定衰减步进的电压信号，转换后的每个电压信号都可输入到跨导级电路12中的相应的一个跨导级的输入正端；跨导级电路12，可用于在增益控制电路13的控制下，将电阻网络11输入的电压信号转换为电流信号并输出至输出级电路14；输出级电路14，可用于将接收到的电流信号转换为电压信号并输出，另外，输出级电路14还可利用反馈电阻15将输出信号反馈到跨导级电路12中的各跨导级的输入负端。

也就是说，在X放大器中，跨导级电路12和输出级电路14可构成一个电压放大器，利用电阻负反馈来提升线性度，因此，X放大器可以获得较高的线性度。但是，由于X放大器采用的是电压型工作模式，开环增益带宽积有限，在超宽带条件下环路增益不足、线性度恶化显著，因而存在难以在超宽带下实现高线性度的问题。另外，由于X放大器的连续增益控制是通过调节电流源在跨导级中的分配进而选通不同的信号电压实现的，因而，使得控制电路较为复杂，芯片面积较大。再有，由于X放大器的性能依赖于高性能放大器，因而，还存在难以在CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)或BICMOS(Bipolar Complementary Metal Oxide Semiconductor，双极互补金属氧化半导体)等工艺下实现，需要依赖于高性能工艺导致成本较高等的问题。

综上所述，现有的X放大器等连续VGA存在难以在超宽带下实现高线性度、且增益控制电路较复杂、成本较高等的问题。因此，亟需提供一种新的连续VGA以解决上述问题。

发明内容

本发明实施例提供了一种连续可变增益放大器，用以解决现有的连续VGA难以在超宽带下实现高线性度、且电路较复杂、成本较高等的问题。

第一方面，提供了一种连续可变增益放大器，包括增益控制电路、电阻网络以及跨阻放大器，其中，所述电阻网络包括L个电阻子网络，每一电阻子网络包括从信号输入端耦合至信号输出端的N条第一并联支路以及第二并联支路，每个第一并联支路包括串联的一第一电阻以及一电流开关，所述第二并联支路包括一第二电阻，且，每两个相邻的第一并联支路之间串接有一第三电阻，其中，所述L的取值为1或2，所述N为不小于2的正整数且所述N与所述电阻网络的阶数之差为1：

所述增益控制电路，用于根据控制电压信号，生成增益控制电平，所述增益控制电平用于控制每一电阻子网络的N条第一并联支路中的N个电流开关的导通或关闭，并控制所述N个电流开关中的每个电流开关对应的分流比连续变化；

所述电阻网络，用于在所述增益控制电路的所述增益控制电平的控制下，将输入电压信号转换成连续可变的电流信号并输出至所述跨阻放大器；

所述跨阻放大器，用于将所述电阻网络输出的所述电流信号转换为输出电压信号。

其中，电流开关对应的分流比通常是指电流开关的输出电流与电流开关的输入电流的比值。

结合第一方面，在第一方面的第一种可能的实现方式中，所述增益控制电路包括参考电平生成电路以及N个比较器，所述N个比较器分别与每一电阻子网络的N条第一并联支路中的N个电流开关一一对应；

所述参考电平生成电路，用于生成与所述N个比较器一一对应的N个参考电平，并将每一参考电平输出至对应的比较器；其中，所述N个参考电平按照设定的顺序依次升高或依次降低；

每一比较器，用于对所述控制电压信号和输入至所述比较器的参考电平进行比较，生成一组增益控制电平并输出至对应的电流开关；其中，所述N个比较器所生成并输出至对应的电流开关的N组增益控制电平中的每组增益控制电平均具备固定的共模电平。

结合第一方面，在第一方面的第二种可能的实现方式中，所述增益控制电路包括参考电平生成电路以及M个比较器，所述M大于所述N；且，所述M个比较器中的每一比较器和与所述比较器相隔Z个比较器的另一比较器两两组合能够得到N组比较器，所述N组比较器分别与每一电阻子网络的N条第一并联支路中的N个电流开关一一对应，所述Z为任意自然数；

所述参考电平生成电路，用于生成与所述M个比较器一一对应的M个参考电平，并将每一参考电平输出至对应的比较器；其中，所述M个参考电平按照设定的顺序依次升高或依次降低；

每组比较器中的第一比较器，用于对所述控制电压信号和输入至所述第一比较器的参考电平进行比较，生成一对增益控制电平，并将生成的该对增益控制电平中的随着所述控制电压信号的增大呈上升趋势的增益控制电平输出至该组比较器所对应的电流开关；

每组比较器中的第二比较器，用于对所述控制电压信号和输入至所述第二比较器的参考电平进行比较，生成一对增益控制电平，并将生成的该对增益控制电平中的随着所述控制电压信号的增大呈下降趋势的增益控制电平输出至该组比较器所对应的电流开关；

其中，所述第一比较器对应的参考电平小于所述第二比较器对应的参考电平，且，所述N组比较器所输出至对应的电流开关的、由第一比较器输出的随着所述控制电压信号的增大呈上升趋势的增益控制电平和第二比较器输出的随着所述控制电压信号的增大呈下降趋势的增益控制电平所组成的每组增益控制电平均具备固定的共模电平。

结合第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，若所述M与所述N之差为1，则所述M个比较器中的每一比较器和与所述比较器相邻的另一比较器两两组合得到N组比较器。

结合第一方面的第一种至第三种可能的实现方式中的任一种可能的实现方式，在第一方面的第四种可能的实现方式中，所述比较器为差分放大器。

结合第一方面至第一方面的第四种可能的实现方式中的任一种可能的实现方式，在第一方面的第五种可能的实现方式中，每一电流开关包括两个MOS(Metal-Oxide-Semiconductor，金属氧化物半导体)管；

所述两个MOS管的第一端和与所述电流开关相串联的一电阻相连，第二端与所述增益控制电路的信号输出端相连；所述两个MOS管中的一MOS管的第三端接一固定电平，另一MOS管的第三端与所述跨阻放大器的信号输入端相连；所述第二端为MOS管的栅极端。

结合第一方面的第五种可能的实现方式，在第一方面的第六种可能的实现方式中，所述MOS管为N型MOS管或P型MOS管。

结合第一方面至第一方面的第六种可能的实现方式中的任一种可能的实现方式，在第一方面的第七种可能的实现方式中，所述跨阻放大器为基于电流放大器的跨阻放大器、基于运算放大器的跨阻放大器、共基放大型的跨阻放大器、或共栅放大型的跨阻放大器。

结合第一方面至第一方面的第七种可能的实现方式中的任一种可能的实现方式，在第一方面的第八种可能的实现方式中，若所述L的取值为1，则所述跨阻放大器为单端输入跨阻放大器。

结合第一方面至第一方面的第七种可能的实现方式中的任一种可能的实现方式，在第一方面的第九种可能的实现方式中，若所述L的取值为2，则所述跨阻放大器为差分输入跨阻放大器。

由上述内容可知，本发明实施例提供的连续可变增益放大器可采用多个电流开关实现电流域的连续增益控制，即，可工作于电流模式下，从而可以在较低的功耗下实现高带宽和高线性度，满足超宽带应用，解决了现有的连续VGA难以在超宽带下实现高线性度的问题。另外，由于本发明实施例所提供的连续可变增益放大器的实现不依赖于高性能放大器，可基于CMOS或BICMOS等非高性能工艺实现，因而，可大大降低成本；再有，由于本发明实施例所提供的连续可变增益放大器的增益控制采用电流开关和电阻网络实现，因而，使得其电路结构较为简单，较易实现。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1所示为现有的X放大器类型的连续VGA的典型的结构示意图；

图2所示为本发明实施例中的具备一个电阻子网络的连续可变增益放大器的一种可能的结构示意图；

图3所示为本发明实施例中的具备两个电阻子网络的连续可变增益放大器的一种可能的结构示意图；

图4所示为本发明实施例中的电流开关的一种可能的结构示意图；

图5所示为本发明实施例中的增益控制电路的一种可能的结构示意图；

图6所示为本发明实施例中的7阶电阻网络的一种可能的结构示意图；

图7所示为本发明实施例中的7阶电阻网络的一种可能的增益控制曲线示意图；

图8所示为本发明实施例中的一组增益控制曲线的一种可能的示意图；

图9所示为本发明实施例中的比较器所采用的差分放大器的一种可能的结构示意图；

图10所示为本发明实施例中的增益控制电路的一种可能的控制示意图；

图11所示为本发明实施例中的一组增益控制曲线的另一种可能的示意图；

图12所示为本发明实施例中的基于电流放大器的跨阻放大器的一种可能的结构示意图；

图13所示为本发明实施例中的基于运算放大器的跨阻放大器的一种可能的结构示意图；

图14所示为本发明实施例中的共基放大型跨阻放大器的一种可能的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

为了解决现有的连续VGA难以在超宽带下实现高线性度、且电路较复杂、成本较高等的问题，本发明实施例提供了一种连续可变增益放大器，如图2所示，所述连续可变增益放大器可包括增益控制电路21、电阻网络22、以及跨阻放大器23，其中，所述电阻网络包括L个电阻子网络，每一电阻子网络包括从信号输入端耦合至信号输出端的N条第一并联支路以及第二并联支路，每个第一并联支路包括串联的一第一电阻以及一电流开关，所述第二并联支路包括一第二电阻，且，每两个相邻的第一并联支路之间串接有一第三电阻，其中，所述L的取值由后端的跨阻放大器23的输入端个数决定，具体可为1或2(以图2为例，所述L的取值为1，即，包括一个电阻子网络)，所述N为不小于2的正整数且所述N与所述电阻网络22的阶数之差为1(其中，电阻网络的阶数是指电阻网络所能够实现的分压次数，每分压一次为一阶；且，通常与电阻网络的电阻子网络所包含的第三电阻的数量相同)：

所述增益控制电路21，可用于根据控制电压信号，生成增益控制电平(电平也可叫电压)，所述增益控制电平用于控制每一电阻子网络的N条第一并联支路中的N个电流开关的导通或关闭，并控制所述N个电流开关中的每个电流开关对应的分流比连续变化(其中，电流开关对应的分流比通常是指电流开关的输出电流与电流开关的输入电流的比值)；

所述电阻网络22，可用于在所述增益控制电路21的所述增益控制电平的控制下，将输入电压信号转换成连续可变的电流信号并输出至所述跨阻放大器23；

所述跨阻放大器23，可用于将所述电阻网络22输出的所述电流信号转换为输出电压信号。

也就是说，本发明实施例所提供的连续可变增益放大器可采用多个电流开关实现电流域的连续增益控制，即，可工作于电流模式下，从而可以在较低的功耗下实现高带宽和高线性度，满足超宽带应用，解决了现有的连续VGA难以在超宽带下实现高线性度的问题。另外，由于本发明实施例所提供的连续可变增益放大器的实现不依赖于高性能放大器，可基于CMOS或BICMOS等非高性能工艺实现，因而，可大大降低成本；再有，由于本发明实施例所提供的连续可变增益放大器的增益控制采用电流开关和电阻网络实现，因而，使得其电路结构较为简单，较易实现。

需要说明的是，以电阻子网络的输入阻抗为R(该R的取值可根据实际情况灵活设定)为例，则如图2所示，电阻子网络中的第二电阻的取值可为(1+1/P)R，第一电阻的取值可为(P+1)R，第三电阻的取值可为R/P。其中，P为设定的电阻网络参数(其取值可根据实际情况结合本领域技术人员的设计经验灵活设定，且通常为大于0的数值)，对此不作赘述。

进一步地，如图3所示，所述连续可变增益放大器的电阻网络22还可包括两个电阻子网络，此种情况下，电阻网络22的输入电压信号可为两路差分信号，即一对大小相等而极性相反的对称信号(如图3所示的Vip以及Vin)。

另外，由图3可知，此种情况下，所述电阻网络的每一电阻子网络均可包括从信号输入端耦合至信号输出端的N条第一并联支路以及第二并联支路，每个第一并联支路包括串联的一第一电阻以及一电流开关，所述第二并联支路包括一第二电阻，且，每两个相邻的第一并联支路之间串接有一第三电阻。

也就是说，本实施例中，所述连续可变增益放大器可采用全差分结构实现。即，其电阻网络可包括与两路差分信号一一对应的两个电阻子网络，每个电阻子网络所具备的结构与图2中的电阻网络所具备的结构相同。另外，需要说明的是，此时，电阻网络所输出的电流信号也为相应的两路，如图3所示的Ioutp以及Ioutn，跨阻放大器所输出的电压信号也为相应的两路，如图3所示的Von以及Vop等。再有，若每个电阻子网络的输入阻抗为R，则电阻网络的差分输入阻抗可为2R，对此均不作赘述。

可选地，如图4所示，所述电阻网络22中的每一电流开关可采用两个MOS管(不限于图4所示的两个NMOS管M1与M2，也可为两个PMOS管等)来实现，其中：

所述两个MOS管的第一端和与所述电流开关相串联的一电阻相连，第二端与所述增益控制电路21的信号输出端相连；所述两个MOS管中的一MOS管(如图4中的MOS管M2)的第三端接一固定电平(具体地，当该MOS管为NMOS管时，其第三端可接地或低电平，具体可如图4所示；当该MOS管为PMOS管时，其第三端可接一固定的高电平，该高电平可高于所述低电平)，另一MOS管(如图4中的MOS管M1)的第三端与所述跨阻放大器23的相应信号输入端相连；所述第二端为MOS管的栅极端，所述第一端、第三端为MOS管的非栅极端，如，当所述MOS管为NMOS管时，所述第一端可为漏极，第三端可为源极。

其中，需要说明的是，本实施例中，两个MOS管M1与M2均工作于深线性区，等效于两个可变电阻R1(对应MOS管M1)和R2(对应MOS管M2)的并联。相应地，通过调节两个MOS管栅极的控制电压Vctrl1和Vctrl2，即可改变输出电流信号的分流比C(MOS管M1的输出电流与所述电流开关的输入电流之比)：

也就是说，以图4所述的电流开关为例，当M2管完全关断，M1管导通时，电流信号只流过M1，对应于电流开关完全导通状态；当M1管完全关断，M2管导通时，电流信号只流过M2，对应于电流开关完全关断状态；而当M2与M1均呈现一定的阻抗，都不关断时，对应于电流开关的完全关断～完全导通的中间状态，此时，电流开关输出的电流信号可连续变化，以实现0到1之间的任意分流比。

可选地，所述增益控制电路21，具体可用于根据控制电压信号(即Vctrl)生成N组增益控制电平，所述N组增益控制电平分别与每一电阻子网络的N条第一并联支路中的N个电流开关一一对应，并将每组增益控制电平输出至对应的电流开关的栅极，以控制每一电阻子网络的N条第一并联支路中的N个电流开关依次导通，并控制每一电阻子网络的N条第一并联支路中的N个电流开关中的每个电流开关对应的分流比连续变化。

具体地，由于在连续增益控制过程中，为了保证电阻网络22工作正常，具有固定的衰减步进，应当使电流开关具有恒定的阻抗。且，由于以图4所示的电流开关为例，M1和M2的并联阻抗如下所示：

其中，假设MOS管M1和M2是相同的晶体管，μ是指任一MOS管的载流子密度，c_ox是指单位面积栅氧化层电容，W是指任一MOS管的宽，L是指任一MOS管的长，V_GS1是指MOS管M1的栅极电压，V_GS2是指MOS管M2的栅极电压，V_TH是指任一MOS管的阈值电压。

即，当V_GS1+V_GS2-2V_TH固定时，即可保证电流开关阻抗固定。因而，本实施例中，增益控制电路21生成并输出至对应的电流开关的每组增益控制电平均需要具有固定的共模电平，以在连续增益控制过程中，使得电流开关的阻抗恒定；另外，增益控制电路21生成并输出至对应的电流开关的N组增益控制电平需要控制每一电阻子网络的N条第一并联支路中的N个电流开关依次导通，才能在连续增益控制过程中保持高线性度，对此不作赘述。

其中，需要说明的是，所述电阻网络22工作正常时，所述电阻网络22的衰减步进A_step可表示如下，即，可通过调整电阻网络22的参数P来设置：

例如，以图3所示的连续可变增益放大器为例，在200欧姆差分源阻抗的激励下，为了实现良好的输入匹配，R可设置为100欧姆。若要求衰减步进为-2.5dB，则P可设置为3。需要说明的是，衰减步进越小，则增益控制电路21生成的每组增益控制电平的增益控制曲线越接近线性，且，需要的电阻网络阶数也就越高，对此不作赘述。

可选地，如图5所示，所述增益控制电路21具体可包括参考电平生成电路以及N个比较器，如比较器1～比较器N；所述N个比较器分别与每一电阻子网络的N条第一并联支路中的N个电流开关一一对应；

所述参考电平生成电路，可用于生成与所述N个比较器一一对应的N个参考电平，并将每一参考电平输出至对应的比较器；其中，所述N个参考电平按照设定的顺序依次升高或依次降低；例如，如图5所示，所述参考电平生成电路可生成Vref_1、Vref_2，...，Vref_N共N个依次升高的参考电平，对此不作赘述；

每一比较器，可用于对控制电压信号(如图5所示的Vctrl)和输入至所述比较器的参考电平进行比较，生成一组增益控制电平并输出至对应的电流开关；其中，所述N个比较器所生成并输出至对应的电流开关的N组增益控制电平中的每组增益控制电平均具备固定的共模电平。

也就是说，在增益控制电路21的具体实现中，可基于参考电平生成电路生成N个参考电平送入N个比较器，并基于所述N个比较器对控制电压信号和每一参考电平进行比较，生成N组增益控制电平(即得到N组增益控制曲线)，以控制每一电阻子网络的N条第一并联支路中的N个电流开关依次导通。

例如，如图6所示，假设电阻网络22的阶数为7，即，每一电阻子网络具备8个电流开关(如sw1～sw8)，则增益控制电路21具体可生成如图7所示的8组增益控制曲线。由图7可知，每组增益控制曲线均可具有固定的共模电平，且，随着控制电压信号Vctrl的不断升高，电流开关sw1，sw2，…，sw8将依次从关断到完全导通；另外，需要说明的是，图7所示的增益控制曲线的纵轴代表的是生成的增益控制电平的大小，其取值通常可在电流开关的源极电平(例如1.25V)～增益控制电路21的电源电压(例如2.5V)之间变化；再有，每个比较器生成的一组增益控制电平均可包括一随着所述控制电压信号的增大呈上升趋势的增益控制电平、以及、一随着所述控制电压信号的增大呈下降趋势的增益控制电平，对此不作赘述。

进一步地，本实施例中，每一比较器具体可采用差分放大器(差分放大器是指能把两个输入电压的差值加以放大的电路)实现，以对控制电压信号Vctrl和相应的参考电平Vref进行差分放大，生成一对增益控制电平Vctrl_p和Vctrl_n，以得到图8所示的一组增益控制曲线。具体地，由图8可知，当Vctrl等于Vref时，输出的增益控制电平相等，恰好等于共模电平，对此也不作赘述。

另外，需要说明的是，本实施例中，每一比较器可采用图9所示的差分放大器实现。由图9可知，所述差分放大器可包括一对对称设置的PMOS管，两对分别对称设置的NMOS管以及两个电阻、一个恒流源。当然，需要说明的是，比较器还可采用不同于图9所示的结构，只要能够根据控制电压信号Vctrl和相应的参考电平Vref生成一对增益控制电平Vctrl_p和Vctrl_n即可，对此不作任何限定。

可选地，为了使得增益控制更加灵活，本实施例中，还可将相隔Z个(所述Z为任意自然数，如为0、1、或2等)比较器的两个比较器，如两个相邻的比较器的增益控制电平组合起来工作，以达到通过调节参考电平的间距，灵活地调整最终生成的增益控制曲线的共模电平的效果。

具体地，此种情况下，所述增益控制电路21可包括参考电平生成电路以及M个比较器，所述M大于所述N；且，所述M个比较器中的每一比较器和与所述比较器相隔Z个比较器的另一比较器两两组合能够得到N组比较器，所述N组比较器分别与每一电阻子网络的N条第一并联支路中的N个电流开关一一对应，所述Z为任意自然数；

所述参考电平生成电路，可用于生成与所述M个比较器一一对应的M个参考电平，并将每一参考电平输出至对应的比较器；其中，所述M个参考电平按照设定的顺序依次升高或依次降低；

每组比较器中的第一比较器，可用于对控制电压信号和输入至所述第一比较器的参考电平进行比较，生成一对增益控制电平，并将生成的该对增益控制电平中的随着所述控制电压信号的增大呈上升趋势的增益控制电平输出至该组比较器所对应的电流开关；

每组比较器中的第二比较器，可用于对控制电压信号和输入至所述第二比较器的参考电平进行比较，生成一对增益控制电平，并将生成的该对增益控制电平中的随着所述控制电压信号的增大呈下降趋势的增益控制电平输出至该组比较器所对应的电流开关；

其中，所述第一比较器对应的参考电平小于所述第二比较器对应的参考电平，且，所述N组比较器所输出至对应的电流开关的、由第一比较器输出的随着所述控制电压信号的增大呈上升趋势的增益控制电平和第二比较器输出的随着所述控制电压信号的增大呈下降趋势的增益控制电平所组成的每组增益控制电平均具备固定的共模电平。

例如，假设每一电阻子网络具备sw1～N共N个电流开关，增益控制电路21具备比较器1～M共M个比较器，且M减去N等于1，且，比较器1和2对应电流开关sw1，比较器2和3对应电流开关sw2，...，比较器M-1和比较器M对应电流开关swN，即，所述M个比较器中的每一比较器和与所述比较器相邻的另一比较器两两组合得到N组比较器，则如图10所示：

在对电流开关进行控制时，可将比较器1生成的Vctrl_1p和比较器2生成的Vctrl_2n组合为电流开关sw1的增益控制电平，连接到电流开关sw1的栅极，如，将Vctrl_1p连接到电流开关sw1的M1的栅极，Vctrl_2n连接到电流开关sw1的M2的栅极；以及，将比较器2生成的Vctrl_2p和比较器3生成的Vctrl_3n组合为电流开关sw2的增益控制电平，连接到电流开关sw2的栅极，如，将Vctrl_2p连接到电流开关sw2的M1的栅极，Vctrl_3n连接到电流开关sw2的M2的栅极等。

相应地，此种情况下，以电流开关sw1为例，增益控制电路21所生成的对应的一组由第一比较器输出的随着所述控制电压信号的增大呈上升趋势的增益控制电平和第二比较器输出的随着所述控制电压信号的增大呈下降趋势的增益控制电平所组成的增益控制曲线可如图11所示。由图11可知，若两个比较器对应的参考电平的差值为△Vref，则共模电平可提高△Vref*K/2，其中，K为增益控制曲线的斜率的绝对值。也就是说，通过这种方式，可以达到通过调节参考电平的间距，灵活地调整增益控制电路21最终生成的增益控制曲线的共模电平的效果。

另外，需要说明的是，以每一电流开关包括两个NMOS管为例，该电流开关对应的一组增益控制电平中的随着所述控制电压信号的增大呈上升趋势的增益控制电平通常对应所述电流开关中的、阻抗呈下降趋势的一NMOS管；该电流开关对应的一组增益控制电平中的随着所述控制电压信号的增大呈下降趋势的增益控制电平通常对应所述电流开关中的、阻抗呈上升趋势的一NMOS管，对此不作赘述。

再有，需要说明的是，本实施例中，均是以增益控制电路21包括一个参考电平生成电路为例来进行说明的，但是，实际上，增益控制电路21所包括的参考电平生成电路的个数并不限，如可为N个等，只要能够生成N个按照设定的顺序依次升高或依次降低的参考电平并输出至对应的比较器即可，对此不作赘述。

进一步地，本实施例中，所述跨阻放大器23可具备多种实现方式，如，可以为基于电流放大器的跨阻放大器、基于运算放大器的跨阻放大器、共基放大型或共栅放大型的跨阻放大器等，只要其能够将所述电阻网络22输出的电流信号转换为电压信号并输出即可，对此不作任何限定。

另外，需要说明的是，若所述L的取值为1，则所述跨阻放大器23通常为单端输入跨阻放大器(具体可如图2所示)；若所述L的取值为2，则所述跨阻放大器23通常为差分输入跨阻放大器(具体可如图3所示)。

具体地，以跨阻放大器23为差分输入跨阻放大器(即为图3中所示的跨阻放大器)，且为基于电流放大器的跨阻放大器为例，此时，所述跨阻放大器23的结构示意图可如图12所示。

由图12可知，所述跨阻放大器23可包括两个输入管Q1、两个第二级PMOS管M2、两个源跟随器M3、多个电流源、以及两个反馈电阻R_f。所述跨阻放大器23的工作原理为：电流信号流入输入管Q1(输入管不局限于三极管，也可为MOS管)，并在电流源负载处转换为电压信号，并经过第二级M2管共源放大，最后通过源跟随器M3输出。源跟随器输出到电流输入端加上所述反馈电阻，通过电阻负反馈改善跨阻放大器线性度，此时，跨阻放大器23的跨阻Transimpedance可以表示为：

其中，r_o1为图12中的Q1的输出阻抗，r_o2为图12中的M2的输出阻抗，R_f为图12中的反馈电阻，g_m2为图12中的M2的跨导，A_SF为图12中的M3的增益。由上式可知，当开环增益足够高时，跨阻放大器23的跨阻约等于反馈电阻R_f。

进一步地，以跨阻放大器23为差分输入跨阻放大器，且为基于运算放大器的跨阻放大器为例，此时，所述跨阻放大器23的结构示意图可如图13所示。

由图13可知，所述跨阻放大器23可包括一个运算放大器以及两个反馈电阻R_f。通过运算放大器的高开环增益可实现低输入阻抗，根据运算放大器的虚短特性，该结构实现的跨阻实际上即为反馈电阻的大小，即可表示如下：

进一步地，以跨阻放大器23为差分输入跨阻放大器，且为共基放大型跨阻放大器为例，此时，所述跨阻放大器23的结构示意图可如图14所示。

由图14可知，所述跨阻放大器23可包括四个三极管、两个反向放大器以及四个负载电阻R_L，由输入级电路配合跨导增强电路实现较高的等效跨导，从而实现低输入阻抗。输入电流直接流经负载电阻，这种的结构实现的跨阻实际上即等于负载电阻R_L，即：

进一步地，需要说明的是，本实施例中，假设控制电压信号为Vctrl，跨阻放大器23实现的跨阻等于R_f，则以图2为例，当电流开关都处于关断状态时，取得最小增益Gain_min，此时控制电压信号为Vctrl_min，即：

当电流开关都处于完全导通状态时，取得最大增益Gain_max，此时控制电压信号为Vctrl_max：

也就是说，本实施例中的连续可变增益放大器的增益与控制电压信号Vctrl之间的关系可表示为：

另外，需要说明的是，本实施例所述技术方案可以适用于任何需要连续增益控制的电路技术领域，如可适用于混频器等。由于混频过程一般可包括电压到电流的转换，电流域与本振混频，以及电压转换输出等过程，因而，适用于混频器时，本实施例所述技术方案可用于电压到电流转换之后，实现电流信号的连续变化，以实现混频器增益的连续可变，对此不作赘述。

由上述内容可知，本发明实施例提供的连续可变增益放大器可采用多个电流开关实现电流域的连续增益控制，即，可工作于电流模式下，从而可以在较低的功耗下实现高带宽和高线性度，满足超宽带应用，解决了现有的连续VGA难以在超宽带下实现高线性度的问题。另外，由于本发明实施例所提供的连续可变增益放大器的实现不依赖于高性能放大器，可基于CMOS或BICMOS等非高性能工艺实现，因而，可大大降低成本；再有，由于本发明实施例所提供的连续可变增益放大器的增益控制采用电流开关和电阻网络实现，因而，使得电路结构较为简单，较易实现。

另外，需要说明的是，本实施例中提到的“第一”、“第二”和“第三”等不用于限定物体的顺序或数量。例如，第一电阻、第二电阻或第三电阻中的任一个实际上可以包括多个串联电阻、并联电阻或任意方式连接的电阻等。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种连续可变增益放大器，其特征在于，包括增益控制电路、电阻网络以及跨阻放大器；

所述增益控制电路，用于根据控制电压信号，生成增益控制电平；

所述电阻网络，用于在所述增益控制电平的控制下，将输入电压信号转换成连续可变的电流信号并输出至所述跨阻放大器；

所述跨阻放大器，用于将所述电阻网络输出的所述电流信号转换为输出电压信号。

2.如权利要求1所述的连续可变增益放大器，其特征在于，所述电阻网络包括第一并联支路，所述第一并联支路包括串联的一第一电阻以及一电流开关。

3.如权利要求2所述的连续可变增益放大器，其特征在于，所述电阻网络还包括：与所述第一并联支路并联的第二并联支路，所述第二并联支路包括一第二电阻。

4.如权利要求2或3所述的连续可变增益放大器，其特征在于，所述电阻网络包括多个所述第一并联支路，每两个相邻的多个第一并联支路之间串接有一第三电阻。

5.如权利要求2或3所述的连续可变增益放大器，其特征在于，所述电流开关包括两个金属氧化物半导体MOS管；

所述两个MOS管的第一端和与所述电流开关相串联的一第一电阻相连，第二端与所述增益控制电路的信号输出端相连；所述两个MOS管中的一MOS管的第三端接一固定电平，另一MOS管的第三端与所述跨阻放大器的信号输入端相连；所述第二端为MOS管的栅极端。

6.如权利要求5所述的连续可变增益放大器，其特征在于，所述MOS管为N型MOS管或P型MOS管。

7.如权利要求6所述的连续可变增益放大器，其特征在于，所述电阻网络包括L个电阻子网络，每一电阻子网络包括从信号输入端耦合至信号输出端的N条第一并联支路以及第二并联支路，每个第一并联支路包括串联的一第一电阻以及一电流开关，所述第二并联支路包括一第二电阻，且，每两个相邻的第一并联支路之间串接有一第三电阻，其中，所述L的取值为1或2，所述N为不小于2的正整数；

所述增益控制电平用于控制每一电阻子网络的N条第一并联支路中的N个电流开关的导通或关闭，并控制所述N个电流开关中的每个电流开关对应的分流比连续变化。

8.如权利要求7所述的连续可变增益放大器，其特征在于，所述增益控制电路包括参考电平生成电路以及N个比较器，所述N个比较器分别与每一电阻子网络的N条第一并联支路中的N个电流开关一一对应；

所述参考电平生成电路，用于生成与所述N个比较器一一对应的N个参考电平，并将每一参考电平输出至对应的比较器；其中，所述N个参考电平按照设定的顺序依次升高或依次降低；

每一比较器，用于对所述控制电压信号和输入至所述比较器的参考电平进行比较，生成一组增益控制电平并输出至对应的电流开关；其中，所述N个比较器所生成并输出至对应的电流开关的N组增益控制电平中的每组增益控制电平均具备固定的共模电平。

9.如权利要求7所述的连续可变增益放大器，其特征在于，所述增益控制电路包括参考电平生成电路以及M个比较器，所述M大于所述N；且，所述M个比较器中的每一比较器和与所述比较器相隔Z个比较器的另一比较器两两组合能够得到N组比较器，所述N组比较器分别与每一电阻子网络的N条第一并联支路中的N个电流开关一一对应，所述Z为任意自然数；

所述参考电平生成电路，用于生成与所述M个比较器一一对应的M个参考电平，并将每一参考电平输出至对应的比较器；其中，所述M个参考电平按照设定的顺序依次升高或依次降低；

每组比较器中的第一比较器，用于对所述控制电压信号和输入至所述第一比较器的参考电平进行比较，生成一对增益控制电平，并将生成的该对增益控制电平中的随着所述控制电压信号的增大呈上升趋势的增益控制电平输出至该组比较器所对应的电流开关；

每组比较器中的第二比较器，用于对所述控制电压信号和输入至所述第二比较器的参考电平进行比较，生成一对增益控制电平，并将生成的该对增益控制电平中的随着所述控制电压信号的增大呈下降趋势的增益控制电平输出至该组比较器所对应的电流开关；

其中，所述第一比较器对应的参考电平小于所述第二比较器对应的参考电平，且，所述N组比较器所输出至对应的电流开关的、由第一比较器输出的随着所述控制电压信号的增大呈上升趋势的增益控制电平和第二比较器输出的随着所述控制电压信号的增大呈下降趋势的增益控制电平所组成的每组增益控制电平均具备固定的共模电平。

10.如权利要求9所述的连续可变增益放大器，其特征在于，若所述M与所述N之差为1，则所述M个比较器中的每一比较器和与所述比较器相邻的另一比较器两两组合得到N组比较器。

11.如权利要求8～10任一所述的连续可变增益放大器，其特征在于，所述比较器为差分放大器。

12.如权利要求7～10任一所述的连续可变增益放大器，其特征在于，若所述L的取值为1，则所述跨阻放大器为单端输入跨阻放大器。

13.如权利要求7～10任一所述的连续可变增益放大器，其特征在于，若所述L的取值为2，则所述跨阻放大器为差分输入跨阻放大器。

14.如权利要求1～3任一所述的连续可变增益放大器，其特征在于，所述跨阻放大器为基于电流放大器的跨阻放大器、基于运算放大器的跨阻放大器、共基放大型的跨阻放大器、或共栅放大型的跨阻放大器。