CN108153694A - 差分接口电路的端接电阻匹配电路及端接电阻匹配方法 - Google Patents
差分接口电路的端接电阻匹配电路及端接电阻匹配方法 Download PDFInfo
- Publication number
- CN108153694A CN108153694A CN201611104726.5A CN201611104726A CN108153694A CN 108153694 A CN108153694 A CN 108153694A CN 201611104726 A CN201611104726 A CN 201611104726A CN 108153694 A CN108153694 A CN 108153694A
- Authority
- CN
- China
- Prior art keywords
- circuit
- interface circuit
- differential interface
- differential
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000008569 process Effects 0.000 title abstract description 13
- 230000006854 communication Effects 0.000 abstract description 7
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 18
- 230000005540 biological transmission Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 4
- 238000007405 data analysis Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 210000000887 face Anatomy 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明提供了一种差分接口电路的端接电阻匹配电路及端接电阻匹配方法,为了改善差分接口电路在通信过程中数据质量,在传输器芯片中增加了数据检测电路和可调电阻网络,对数据检测后通过控制电路对端接电阻值进行自动校准调节,可实时自动改善数据眼图中眼高参量,提高数据质量,增加数据解析可靠性,同时可减少不同设计者完成的传输器之间端接电阻失配问题。
Description
技术领域
本发明涉及集成电路设计技术领域,具体涉及一种差分接口电路的端接电阻匹配电路及端接电阻匹配方法。
背景技术
图1所示为常见的差分接口电路系统的等效框图,图1中电路板A通过线缆(Cable)向电路板B发送差分信号,其中,D+/D-分别为发送(Host)和接收(Device)传输器芯片端口,用于发送和接收差分数据。TP1和TP4是焊接在电路板A/B上的传输器芯片引脚,TP2和TP3分别是连接器A和连接器B的引脚。不同的接口协议对这些引脚端口处的差分数据眼图有明确要求,以此规范设计。
图2所示为图1中常用差分接口系统的等效电路图,差分数据传输模式采用电压模式。图中电阻RSH和RSD分别代表接收和发送两端等效端接电阻,根据接口协议要求,阻值偏差要满足一定的范围(理想情况下应相等)。端接电阻RSH和RSD之间的点TP代表图1中TP1,即发送器芯片发送端芯片引脚(将连接器A/B看作理想情况),S1/S2/S3/S4分别为差分信号的控制开关。理想情况下,当Host向Device发送数据时,开关S3断开S4闭合,若S1闭合S2断开,表示Host发送数据“1”,TP处电压应为1/2Vreg;若S1断开S2闭合,则表示Host发送数据“0”,TP处电压为地电位0伏,Device设备上Transceiver芯片中解码电路对1/2Vreg和0进行采样,根据采样的值恢复出数据“1”和数据“0”。这里,Vreg是接口协议中规定传输器输出数据的高电平值,不同的接口协议可以有不同的数值范围。
数据眼图反应了传输数据的质量,因此接口协议对数据眼图提出要求,包括眼高、眼宽等,即对传输数据质量做出了要求,用于规范设计。虽然常用的电压模数据传输模式有其独特优势,但是对端接电阻的要求较高,然而互补金属氧化物半导体(CMOS)工艺中生产的电阻阻值容易出现偏差,包括工艺实现、工作环境等因素都会影响其阻值,在应用中直接体现为图2中端接电阻RSD和RSH阻值不同。这样,在发送数据“1”后,接收端采样得到的电压值不再是1/2Vreg。当阻值偏差较大时,采样结果偏离1/2Vreg过大,可能使数据眼图中眼高变低,直接降低了数据眼图的质量,也就增加解析数据出现错误的可能性,使得设计难以遵循接口协议,甚至导致不同设计者完成的接口电路存在难以建立正确通信的风险。
发明内容
本发明实施例要解决的技术问题是提供一种差分接口电路的端接电阻匹配电路及电阻匹配方法,用以对接口电路的传输器电路中端接电阻失配进行校准,改善数据眼图中眼高参量,提高传输数据的可靠性。
为解决上述技术问题,本发明实施例提供的差分接口电路的端接电阻匹配电路,所述差分接口电路包括两个端口,所述端口为输入端口或输出端口或输入与输出的共用端口,所述端接电阻匹配电路包括:
两个可调电阻网络,所述可调电阻网络的一端接差分信号中的一路信号,另一端接差分接口电路中的一个端口;
比较电路,用于采集所述差分接口电路的两个端口的电压,并分别与一预设基准电压进行比较,获得一比较结果;
控制电路,分别与所述比较电路和所述可调电阻网络连接,用于根据所述比较结果,向所述可调电阻网络发送电阻参数的调整命令。
以上方案中,所述两个可调电阻网络具有相同的电阻网络结构。
以上方案中,所述控制电路,具体用于当所述比较结果表示所述差分接口电路的至少一个端口的电压大于所述预设基准电压,则按照预设步长增大所述可调电阻网络的电阻值,直至所述差分接口电路的两个端口的电压都小于所述预设基准电压;以及,当所述比较结果表示所述差分接口电路的两个端口的电压都小于所述预设基准电压,则按照预设步长减小所述可调电阻网络的电阻值,直至所述差分接口电路的至少一个端口的电压大于所述预设基准电压。
以上方案中,所述电阻网络结构包括多个并联支路,每个并联支路的第一端接差分信号中的一路信号,第二端接差分接口电路的一个端口;其中,每个并联支路上包括有一个校准电阻,至少一个并联支路上还包括有与所述校准电阻串联的开关。
以上方案中,所述电阻网络结构包括:
第一支路,所述第一支路上串联有多个校准电阻;
第二支路,所述第二支路上包括有一个基础电阻;
其中,所述第一支路的第一端接差分信号中的一路信号,所述第一支路的第二端通过一个开关接第二支路的第一端,所述第二支路的第二端接差分接口电路的一个端口,且每个校准电阻朝向所述第一支路的第一端的一端,分别通过一个开关连接至所述第二支路的第一端。
以上方案中,所述电阻网络结构为串并混联电阻网络。
以上方案中,所述电阻网络结构包括:
多级电阻子网络,每级电阻子网络包括不同数量的电阻单元;其中,每个电阻单元RS_CELL包括:
电阻,所述电阻的第一端通过串联的第一子网络开关和第一差分开关S1接至电源电压,以及,通过串联的第二子网络开关和第二差分开关S2接地,所述电阻的第二端接差分接口电路的一个端口;
所述第一差分开关和第二差分开关具有不同的开关状态;同一级电阻子网络的第一子网络开关和第二子网络开关具有相同的开关状态。
以上方案中,所述比较电路包括:
第一比较器,所述第一比较器的正相输入端接所述差分接口电路的一个端口,反相输入端接所述预设基准电压,输出端接一或非门的第一输入端;
第二比较器,所述第二比较器的正相输入端接所述差分接口电路的另一端口,反相输入端接所述预设基准电压,输出端接所述或非门的第二输入端;
所述或非门的输出端接所述控制电路。
本发明实施例还提供了一种差分接口电路的电阻匹配方法,所述差分接口电路包括两个端口,所述端口为输入端口或输出端口或输入与输出的共用端口,包括:
采集所述差分接口电路的两个端口的电压,并分别与一预设基准电压进行比较,获得一比较结果;
根据所述比较结果,向可调电阻网络发送电阻参数的调整命令,调整所述可调电阻网络的电阻值;
其中,所述差分接口电路中的每路信号,分别通过一个所述可调电阻网络,连接至差分信号中的一个端口。
以上方案中,每个可调电阻网络具有相同的电阻网络结构。
以上方案中,所述采集所述差分接口电路的两个端口的电压的步骤,包括:
向所述差分接口电路连续发送第一预定周期数量的相同差分数据,并采集所述差分接口电路的两个端口的电压;或者,
在所述差分接口电路上连续接收第二预定周期数量的相同差分数据,并采集所述差分接口电路的两个端口的电压。
以上方案中,所述根据所述比较结果,向可调电阻网络发送电阻参数的调整命令,调整所述可调电阻网络的电阻值的步骤,包括:
当所述比较结果表示所述差分接口电路的至少一个端口的电压大于所述预设基准电压,则按照预设步长增大所述可调电阻网络的电阻值,直至所述差分接口电路的两个端口的电压都小于所述预设基准电压;
当所述比较结果表示所述差分接口电路的两个端口的电压都小于所述预设基准电压,则按照预设步长减小所述可调电阻网络的电阻值,直至所述差分接口电路的至少一个端口的电压大于所述预设基准电压。
与现有技术相比,本发明实施例提供的差分接口电路的端接电阻匹配电路及电阻匹配方法,为了改善差分接口电路在通信过程中数据质量,在传输器芯片中增加了数据检测电路Comp1、Comp2,同时端接电阻采用单位电阻单元并联/串联或其他方式等效而成Calibration RS,对数据检测后通过寄存器Register对端接电阻进行自动校准调节,可实时自动改善数据眼图中眼高参量,提高数据质量,增加数据解析可靠性,同时可减少不同设计者完成的传输器之间端接电阻失配问题。
附图说明
图1表示现有技术的差分接口电路系统的等效框图;
图2表示现有技术的差分接口电路系统的等效电路图;
图3表示本发明实施例提供的端接电阻匹配电路的功能框图;
图4表示本发明实施例提供的可调电阻网络的一种示例图;
图5表示本发明实施例提供的可调电阻网络的另一种示例图;
图6表示本发明实施例提供的可调电阻网络的又一种示例图;
图7表示本发明实施例提供的差分接口电路的电阻匹配方法的流程图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。在下面的描述中,提供诸如具体的配置和组件的特定细节仅仅是为了帮助全面理解本发明的实施例。因此,本领域技术人员应该清楚,可以对这里描述的实施例进行各种改变和修改而不脱离本发明的范围和精神。另外,为了清楚和简洁,省略了对已知功能和构造的描述。
应理解,说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此,在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
在本发明的各种实施例中,应理解,下述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本发明实施例的实施过程构成任何限定。
应理解,本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。在本申请所提供的实施例中,应理解,“与A相应的B”表示B与A相关联,根据A可以确定B。但还应理解,根据A确定B并不意味着仅仅根据A确定B,还可以根据A和/或其它信息确定B。
为了保证可靠的数据通信,差分接口电路协议对接口电路通信系统中各端口的数据眼图做出了规定。在实际应用中有多种因素对传输数据造成不良影响,其中由于不同工艺、不同工作环境等因素引起发送端和接收端端接电阻失配是一个典型影响因素,产生的直接结果为接收端接收的数据幅度发生变化,影响数据眼图质量,甚至导致数据解析错误。为了解决差分接口电路系统中接收和发送两端端接电阻失配问题,本发明实施例提出一种用于差分接口电路的端接电阻匹配电路及自适应端接电阻匹配方法。
请参照图3,本发明实施例提供了一种端接电阻匹配电路,应用于对差分接口电路进行电阻匹配。所述差分接口电路包括两个端口31和32。
这里,上述端口可以为输入端口或输出端口或输入与输出的共用端口。其中,当上述端口为输入端口时,表示通过该端口接收差分信号;当上述端口为输出端口时,表示通过该端口发送差分信号。当上述端口为输入与输出的共用端口时,表示端口支持半双工模式,在该端口作为发送端端口时,可以通过该端口发送差分信号,而在该端口作为接收端端口时,可以通过该端口接收差分信号。上述端口连接至传输器芯片对应的差分信号端口(D+/D-)。通常,可以将电路板上与所述差分信号端口连接的连接器引脚看作是上述端口。也就是说,本发明实施例的端接电阻匹配电路,可以应用于发送(Host)或接收(Device)的差分接口电路中,实现对发送侧或接收侧的传输器芯片的端接电阻的匹配。
如图3所示,本发明实施例提供的端接电阻匹配电路包括:
两个可调电阻网络33和34,所述可调电阻网络的一端接差分信号中的一路信号(D+或D-),另一端接差分接口电路中的一个端口(即接端口31或者端口32)。
比较电路35,用于采集所述差分接口电路的两个端口的电压,并分别与一预设基准电压进行比较,获得一比较结果;
控制电路36,分别与所述比较电路35和所述可调电阻网络33和34连接,用于根据所述比较结果,向所述可调电阻网络发送电阻参数的调整命令。
这里,上述预设基准电压可以根据具体的差分接口电路来设置,通常预设基准电压取值可以为1/2Vreg,这里,Vreg是所述差分接口电路对应差分接口电路协议中规定传输器输出数据的高电平值,不同的差分接口电路协议可以有不同的数值范围。另外,为了便于电阻网络的阻值调整,上述可调电阻网络33和可调电阻网络34可以采用相同的电阻网络结构。每个可调电阻网络对应于差分信号中的一路信号,如D+或D-,对该路信号的线路上的电阻进行调整。
通过以上电路设计,本发明实施例提供了一种可以用以进行差分接口电路的端接电阻匹配的电路结构,由控制电路根据端口的电压与基准电压的比较结果,来适应性的调整可调电阻网络的等效电阻值,使端口的电压趋于期望值。
根据差分信号的特点,无论传输数据是0或者1,理想情况下差分接口电路的两个端口的电压均分别为1/2Vreg和0伏,通常容易受到电阻不匹配影响的则是1/2Vreg所在的信号线,该信号线的电压可能大于或小于1/2Vreg。因此,本发明实施例通过检测差分接口电路的两条信号线的电压,并与预设基准电压(1/2Vreg)进行比较,得到电阻网络的阻值调整方向,进而调整两个可调电阻网络的等效电阻值。
具体的,所述控制电路36,可以在所述比较结果表示所述差分接口电路的至少一个端口的电压大于所述预设基准电压时,按照预设步长增大所述可调电阻网络的电阻值,直至所述差分接口电路的两个端口的电压都小于所述预设基准电压;以及,在所述比较结果表示所述差分接口电路的两个端口的电压都小于所述预设基准电压时,按照预设步长减小所述可调电阻网络的电阻值,直至所述差分接口电路的至少一个端口的电压大于所述预设基准电压。
通过上述调整,可以使得输出的数据“1”的差分信号线的电压幅值近似的等于1/2Vreg,从而实现了对差分接口电路的传输器电路中端接电阻失配进行自动校准,可以改善数据眼图中眼高参量,提高传输数据的可靠性,进一步可保证不同设计者设计的接口电路能够正确通信。
下面进一步结合本发明实施例可以采用的若干种可调电阻网络进行说明,需要说明的是,下面的举例仅为进一步说明本发明,本发明并不局限于下述示例,本发明还可以采用其他类型的可调电阻网络。
本发明实施例中,每个可调电阻网络对应于差分信号中的一路信号,如D+或D-,对该路信号的线路上的电阻进行调整。请参照图4,电路板A为发送(Host)设备,电路板B为接收(Device)设备。图4中,可调电阻网络采用并联电阻网络的方式来实现。两个并联电阻网络具有相同的结构,每个并联电阻网络包括多个并联支路,每个并联支路的第一端接差分信号中对应的一路信号(例如,接D+或D-),第二端接差分接口电路中对应的一个端口(例如,连接至连接器上对应的差分信号输出管脚);其中,每个并联支路上包括有一个校准电阻,至少一个并联支路上还包括有与所述校准电阻串联的开关。
具体的,对于同一个传输器电路,其发送端和接收端通常存在共用端接电阻情况,本发明实施例只从发送端说明设计方法,在实现过程中,发送端和接收端可使用同样的端接电阻匹配电路和电阻校准办法。图4中,电路板A为发送端板级示意图,电路板A上焊接了传输器芯片A(Transceiver Chip)作为发送器和连接器(Connector)A,电路板B为接收端板级示意图,电路板B上焊接了传输器芯片B(Transceiver Chip)作为接收器和连接器B(Connector)。
电路板A侧,差分传输器芯片的输出驱动(Output driver)的差分输出端口(D+和D-),向外输出差分信号的两路信号,这两路信号分别经过一个并联电阻网络(CalibrationRS)连接至连接器A,然后通过有线线缆,连接至电路板B的连接器B,最终传输至电路板B的传输器芯片的差分信号的两路输入端口。本发明实施例中,比较电路可以采用图4中的两个比较器和一个或非门来实现。图4中的比较电路包括:
第一比较器(Comp1),所述第一比较器的正相输入端接所述差分接口电路的一个端口,反相输入端接所述预设基准电压,输出端接一或非门的第一输入端;
第二比较器(Comp2),所述第二比较器的正相输入端接所述差分接口电路的另一端口,反相输入端接所述预设基准电压,输出端接所述或非门的第二输入端;
所述或非门(Nor)的输出端接所述控制电路。
图4中的控制电路采用一寄存器单元(Register)来实现,根据不同的比较结果,寄存器单元输出不同的控制命令。
发送端传输器芯片内的端接电阻为Calibration RS,由一组单位电阻并联等效而成,其中包括由开关控制的并联电阻,默认配置Calibration RS到中间值,即对应差分接口电路协议中规定的RSH,通过配置开关可调节CalibrationRS变大或变小。D+和D-端在发送数据后,具有偏移(offset)校准的第一比较器Comp1和第二比较器Comp2采样发送的差分数据,并且分别与预设基准电压(Vref)做比较,Vref值可以为图2中所示的1/2Vreg。Calibration RS中包括由开关控制的并联电阻,通过配置各个开关的断开或闭合状态,可以实现对Calibration RS等效电阻值的变大或变小的调节。
电阻调节过程可根据添加在数据发送过程刚刚开始的阶段,具体如下:
数据开始发送后,连续发送若干周期相同数据(可以是数据“1”或“0”)。若发送数据后或非门Nor输出逻辑“0”时,则说明此时输出的差分数据中数据“1”电平大于1/2Vreg,则Register输出一组控制位,同时将发送端D+/D-两端的端接电阻Calibration RS调节变大,直到若干周期后Nor输出跳变成逻辑1,此时校准过程结束,说明此时校准后使数据“1”电平与参考电压1/2Vreg差值小于一个步长;
若数据开始发送后,连续发送若干周期相同数据,或非门Nor输出逻辑1时,则说明输出的差分数据中数据“1”电平小于1/2Vreg,则Register输出一组控制位,同时将发送端D+/D-两端的端接电阻Calibration RS调节变小,直到若干周期后Nor输出跳变成逻辑0,校准过程结束。采用带有offset自动修调的比较器、选取适当的调节步长,可以有效地将发送端输出的数据“1”幅值近似的等于1/2Vreg。这里,发送多少相同周期数据、Calibration RS调节步长的大小,可以根据应用具体设计。
上述校准方法在数据传输过程当中依然可以实时校准,即传输器中端接电阻在出现阻值变化(例如阻值随温度等因素的影响而发生变化)时该校准办法也能进行校准,所用的采样、比较、校准机制相同,但此时不用特意发送若干周期相同数据用于前期电阻校准,而是利用传输的差分数据实时自动校准。
另外,需要指出的是,图4的比较电路和控制电路只是一种较为简洁的实现方式的举例,本领域技术人员还可以采用其他不同的门逻辑操作来实现。
图5进一步提供了传输器芯片中的可调电阻网络采用串联电阻网络的一种实现方式。如图5所示,该可调电阻网络从左到右依次串联有多个电阻,可以将1/20RS电阻所在的支路看作是第一支路,将3/4RS电阻所在的支路看作是第二支路,此时,所述第一支路上串联有多个校准电阻(如1/20RS,当然也可以是其他电阻值);所述第二支路上包括有一个基础电阻(如3/4RS,当然也可以是其他电阻值)。
所述第一支路的第一端接差分信号中的一路信号,所述第一支路的第二端通过一个开关(SN5)接第二支路的第一端,所述第二支路的第二端接差分接口电路的一个端口,且每个校准电阻朝向所述第一支路的第一端的一端,分别通过一个开关(如SP5,SP4,…,S0,SN1,…,SN4)连接至所述第二支路的第一端。
图5中SP1-SP5、S0、SN1-SN5均为开关。传输器电路在初始工作状态时,图4中Register输出的控制位使得开关S0保持闭合状态,其他开关均处于打开状态,此时的电阻总值即为默认的等效端接电阻值(RS)。在调节过程中Register根据采样、比较电路输出结果控制calibration RS大小。通过调节各个开关的状态,可以按照最小档位1/20RS的步长,增大或减小等效电阻值,即共有1/2RS的调节范围。此档位仅用来说明功能,实际取值依然根据设计要求具体设定。
图4和图5分别示出了并联电阻网络和串联电阻网络的一种示例。在集成电路设计中,开关通常是用MOS管来实现的,MOS管也会引入一部分电阻,所以如果单独考量电阻不考虑开关的话并不十分准确。另外,在涉及传输器芯片时,过多电阻的使用会增加芯片的面积,继而增加设计成本,因此通常希望采用较少的电阻。为此,本发明实施例可以采用串并混联的电阻网络,下面进一步结合图6提供一种串并混联电阻网络的具体示例。
图6所示的电阻网络结构包括:
多级电阻子网络,每级电阻子网络包括不同数量的电阻单元(RS_CELL);其中,每个电阻单元包括:
电阻RSH,所述电阻的第一端通过串联的第一子网络开关T<i>和第一差分开关S1接至电源电压,以及,通过串联的第二子网络开关T<i>和第二差分开关S2接地,所述电阻的第二端接差分接口电路的一个端口。这里,i表示第i级的电阻子网络,每级电阻子网络包括不同数量的电阻单元,可以实现不同大小的电阻值调节。图6中,每一行电阻单元归属于同一级电阻子网络。
所述第一差分开关S1和第二差分开关S2为图2中所示的差分信号开关,实现不同的差分信号输出,S1和S2具有相反的开关状态。同一级电阻子网络的第一子网络开关和第二子网络开关具有相同的开关状态。
图6中在电阻调节中,将MOS管开关和电阻视为一个整体RS_CELL,将MOS管的等效电阻考虑到设计中,同时可以减少电阻的使用个数,继而较少传输器芯片面积。图中开关S1和S2用来控制是发送差分数据“0”还是数据“1”,开关T<0>到T<n>,则用于由Register控制哪些RS_CELL接入到电路中。
从以上实施例可以看出,本发明实施例为了改善差分接口电路在通信过程中数据质量,在传输器芯片中增加了数据检测电路Comp1、Comp2,同时端接电阻采用单位电阻单元并联/串联或其他方式等效而成Calibration RS,对数据检测后通过寄存器Register对端接电阻进行自动校准调节,可实时自动改善数据眼图中眼高参量,提高数据质量,增加数据解析可靠性,同时可减少不同设计者完成的传输器之间端接电阻失配问题。
最后,基于以上实施例,本发明实施例还提供了一种差分接口电路的电阻匹配方法,所述差分接口电路包括两个端口,所述端口为输入端口或输出端口或输入与输出的共用端口,如图7所示,该方法包括:
步骤71,采集所述差分接口电路的两个端口的电压,并分别与一预设基准电压进行比较,获得一比较结果;
步骤72,根据所述比较结果,向可调电阻网络发送电阻参数的调整命令,调整所述可调电阻网络的电阻值;
其中,所述差分接口电路中的每路信号,分别通过一个所述可调电阻网络,连接至差分信号中的一个端口。
如前文所述,每个可调电阻网络可以采用相同的电阻网络结构。
上述方法中,所述采集所述差分接口电路的两个端口的电压的步骤,具体可以包括:向所述差分接口电路连续发送第一预定周期数量的相同差分数据,并采集所述差分接口电路的两个端口的电压;或者,在所述差分接口电路上连续接收第二预定周期数量的相同差分数据,并采集所述差分接口电路的两个端口的电压。
上述方法中,根据所述比较结果,向可调电阻网络发送电阻参数的调整命令,调整所述可调电阻网络的电阻值的步骤,具体可以包括:
当所述比较结果表示所述差分接口电路的至少一个端口的电压大于所述预设基准电压,则按照预设步长增大所述可调电阻网络的电阻值,直至所述差分接口电路的两个端口的电压都小于所述预设基准电压;
当所述比较结果表示所述差分接口电路的两个端口的电压都小于所述预设基准电压,则按照预设步长减小所述可调电阻网络的电阻值,直至所述差分接口电路的至少一个端口的电压大于所述预设基准电压。
通过上述方法,本发明实施例可以对差分接口电路的传输器电路中端接电阻失配进行自动校准,改善数据眼图中眼高参量,确保传输数据的可靠性,进一步可保证不同设计者设计的接口电路能够正确通信。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种差分接口电路的端接电阻匹配电路,所述差分接口电路包括两个端口,所述端口为输入端口或输出端口或输入与输出的共用端口,其特征在于,所述端接电阻匹配电路包括:
两个可调电阻网络,每个可调电阻网络的一端分别接差分信号中的一路信号,另一端分别接差分接口电路中的一个端口;
比较电路,用于采集所述差分接口电路的两个端口的电压,并分别与一预设基准电压进行比较,获得一比较结果;
控制电路,分别与所述比较电路和所述可调电阻网络连接,用于根据所述比较结果,向所述可调电阻网络发送电阻参数的调整命令。
2.如权利要求1所述的差分接口电路的端接电阻匹配电路,其特征在于,所述两个可调电阻网络具有相同的电阻网络结构。
3.如权利要求2所述的差分接口电路的端接电阻匹配电路,其特征在于,所述控制电路,具体用于当所述比较结果表示所述差分接口电路的至少一个端口的电压大于所述预设基准电压,则按照预设步长增大所述可调电阻网络的电阻值,直至所述差分接口电路的两个端口的电压都小于所述预设基准电压;以及,当所述比较结果表示所述差分接口电路的两个端口的电压都小于所述预设基准电压,则按照预设步长减小所述可调电阻网络的电阻值,直至所述差分接口电路的至少一个端口的电压大于所述预设基准电压。
4.如权利要求2所述的差分接口电路的端接电阻匹配电路,其特征在于,所述电阻网络结构包括多个并联支路,每个并联支路的第一端接差分信号中的一路信号,第二端接差分接口电路的一个端口;其中,每个并联支路上包括有一个校准电阻,至少一个并联支路上还包括有与所述校准电阻串联的开关。
5.如权利要求2所述的差分接口电路的端接电阻匹配电路,其特征在于,所述电阻网络结构包括:
第一支路,所述第一支路上串联有多个校准电阻;
第二支路,所述第二支路上包括有一个基础电阻;
其中,所述第一支路的第一端接差分信号中的一路信号,所述第一支路的第二端通过一个开关接第二支路的第一端,所述第二支路的第二端接差分接口电路的一个端口,且每个校准电阻朝向所述第一支路的第一端的一端,分别通过一个开关连接至所述第二支路的第一端。
6.如权利要求2所述的差分接口电路的端接电阻匹配电路,其特征在于,所述电阻网络结构为串并混联电阻网络。
7.如权利要求6所述的差分接口电路的端接电阻匹配电路,其特征在于,所述电阻网络结构包括:
多级电阻子网络,每级电阻子网络包括不同数量的电阻单元;其中,每个电阻单元RS_CELL包括:
电阻,所述电阻的第一端通过串联的第一子网络开关和第一差分开关S1接至电源电压,以及,通过串联的第二子网络开关和第二差分开关S2接地,所述电阻的第二端接差分接口电路的一个端口;
所述第一差分开关和第二差分开关具有不同的开关状态;同一级电阻子网络的第一子网络开关和第二子网络开关具有相同的开关状态。
8.如权利要求1所述的差分接口电路的端接电阻匹配电路,其特征在于,所述比较电路包括:
第一比较器,所述第一比较器的正相输入端接所述差分接口电路的一个端口,反相输入端接所述预设基准电压,输出端接一或非门的第一输入端;
第二比较器,所述第二比较器的正相输入端接所述差分接口电路的另一端口,反相输入端接所述预设基准电压,输出端接所述或非门的第二输入端;
所述或非门的输出端接所述控制电路。
9.一种差分接口电路的端接电阻匹配方法,所述差分接口电路包括两个端口,所述端口为输入端口或输出端口或输入与输出的共用端口,其特征在于,包括:
采集所述差分接口电路的两个端口的电压,并分别与一预设基准电压进行比较,获得一比较结果;
根据所述比较结果,向可调电阻网络发送电阻参数的调整命令,调整所述可调电阻网络的电阻值;
其中,所述差分接口电路中的每路信号,分别通过一个所述可调电阻网络,连接至差分信号中的一个端口。
10.如权利要求9所述的差分接口电路的端接电阻匹配方法,其特征在于,每个可调电阻网络具有相同的电阻网络结构。
11.如权利要求10所述的差分接口电路的端接电阻匹配方法,其特征在于,所述采集所述差分接口电路的两个端口的电压的步骤,包括:
向所述差分接口电路连续发送第一预定周期数量的相同差分数据,并采集所述差分接口电路的两个端口的电压;或者,
在所述差分接口电路上连续接收第二预定周期数量的相同差分数据,并采集所述差分接口电路的两个端口的电压。
12.如权利要求10所述的差分接口电路的端接电阻匹配方法,其特征在于,所述根据所述比较结果,向可调电阻网络发送电阻参数的调整命令,调整所述可调电阻网络的电阻值的步骤,包括:
当所述比较结果表示所述差分接口电路的至少一个端口的电压大于所述预设基准电压,则按照预设步长增大所述可调电阻网络的电阻值,直至所述差分接口电路的两个端口的电压都小于所述预设基准电压;
当所述比较结果表示所述差分接口电路的两个端口的电压都小于所述预设基准电压,则按照预设步长减小所述可调电阻网络的电阻值,直至所述差分接口电路的至少一个端口的电压大于所述预设基准电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611104726.5A CN108153694A (zh) | 2016-12-05 | 2016-12-05 | 差分接口电路的端接电阻匹配电路及端接电阻匹配方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611104726.5A CN108153694A (zh) | 2016-12-05 | 2016-12-05 | 差分接口电路的端接电阻匹配电路及端接电阻匹配方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108153694A true CN108153694A (zh) | 2018-06-12 |
Family
ID=62469974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611104726.5A Pending CN108153694A (zh) | 2016-12-05 | 2016-12-05 | 差分接口电路的端接电阻匹配电路及端接电阻匹配方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108153694A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108900402A (zh) * | 2018-07-23 | 2018-11-27 | 珠海格力电器股份有限公司 | 一种匹配电阻端接控制方法、装置及系统 |
CN109557846A (zh) * | 2018-11-22 | 2019-04-02 | 青岛海信移动通信技术股份有限公司 | 检测识别电路、其检测识别方法及电子设备 |
CN110837016A (zh) * | 2019-11-19 | 2020-02-25 | 思瑞浦微电子科技(苏州)股份有限公司 | 精密匹配电阻阵列及其校准方法 |
CN112017581A (zh) * | 2020-09-03 | 2020-12-01 | Tcl华星光电技术有限公司 | 差分信号接口及采用该差分信号接口的显示装置 |
CN113381823A (zh) * | 2021-06-09 | 2021-09-10 | 北京集睿致远科技有限公司 | 一种发送系统输出电压幅度校准电路及方法 |
CN113868170A (zh) * | 2021-09-08 | 2021-12-31 | 维沃移动通信有限公司 | 处理器、阻抗调节方法及电子设备 |
CN114124030A (zh) * | 2021-11-30 | 2022-03-01 | 新华三半导体技术有限公司 | 一种阻抗匹配网络、数据传输系统和阻抗匹配方法 |
CN114610666A (zh) * | 2022-04-07 | 2022-06-10 | 北京神经元网络技术有限公司 | 一种片内终端匹配电阻电路及芯片 |
CN117375551A (zh) * | 2023-10-13 | 2024-01-09 | 苏州异格技术有限公司 | 共享io管脚的频率补偿系统、方法、装置、设备及介质 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040078713A1 (en) * | 2001-10-10 | 2004-04-22 | Junichi Yanagihara | Interface circuit |
CN104467802A (zh) * | 2014-11-21 | 2015-03-25 | 中国科学院微电子研究所 | 一种应用于高速接口的阻抗校正电路 |
CN104601161A (zh) * | 2014-12-09 | 2015-05-06 | 中国航空工业集团公司第六三一研究所 | 一种阻抗校正电路和方法 |
CN104734657A (zh) * | 2013-12-18 | 2015-06-24 | 深圳市国微电子有限公司 | 一种芯片及其端口阻抗匹配校正电路 |
CN105119594A (zh) * | 2015-07-30 | 2015-12-02 | 中国电子科技集团公司第五十八研究所 | 高速串口负载自动校准电路 |
CN105519133A (zh) * | 2013-04-26 | 2016-04-20 | 思睿逻辑国际半导体有限公司 | 用于mems电容式换能器的信号处理 |
CN105897207A (zh) * | 2016-03-28 | 2016-08-24 | 华为技术有限公司 | 一种连续可变增益放大器 |
US20160259385A1 (en) * | 2015-03-05 | 2016-09-08 | Micron Technology, Inc. | Impedance adjustment |
-
2016
- 2016-12-05 CN CN201611104726.5A patent/CN108153694A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040078713A1 (en) * | 2001-10-10 | 2004-04-22 | Junichi Yanagihara | Interface circuit |
CN105519133A (zh) * | 2013-04-26 | 2016-04-20 | 思睿逻辑国际半导体有限公司 | 用于mems电容式换能器的信号处理 |
CN104734657A (zh) * | 2013-12-18 | 2015-06-24 | 深圳市国微电子有限公司 | 一种芯片及其端口阻抗匹配校正电路 |
CN104467802A (zh) * | 2014-11-21 | 2015-03-25 | 中国科学院微电子研究所 | 一种应用于高速接口的阻抗校正电路 |
CN104601161A (zh) * | 2014-12-09 | 2015-05-06 | 中国航空工业集团公司第六三一研究所 | 一种阻抗校正电路和方法 |
US20160259385A1 (en) * | 2015-03-05 | 2016-09-08 | Micron Technology, Inc. | Impedance adjustment |
CN105119594A (zh) * | 2015-07-30 | 2015-12-02 | 中国电子科技集团公司第五十八研究所 | 高速串口负载自动校准电路 |
CN105897207A (zh) * | 2016-03-28 | 2016-08-24 | 华为技术有限公司 | 一种连续可变增益放大器 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108900402A (zh) * | 2018-07-23 | 2018-11-27 | 珠海格力电器股份有限公司 | 一种匹配电阻端接控制方法、装置及系统 |
CN109557846A (zh) * | 2018-11-22 | 2019-04-02 | 青岛海信移动通信技术股份有限公司 | 检测识别电路、其检测识别方法及电子设备 |
CN110837016A (zh) * | 2019-11-19 | 2020-02-25 | 思瑞浦微电子科技(苏州)股份有限公司 | 精密匹配电阻阵列及其校准方法 |
CN110837016B (zh) * | 2019-11-19 | 2021-09-10 | 思瑞浦微电子科技(苏州)股份有限公司 | 精密匹配电阻阵列及其校准方法 |
CN112017581A (zh) * | 2020-09-03 | 2020-12-01 | Tcl华星光电技术有限公司 | 差分信号接口及采用该差分信号接口的显示装置 |
CN113381823B (zh) * | 2021-06-09 | 2022-08-12 | 北京集睿致远科技有限公司 | 一种发送系统输出电压幅度校准电路及方法 |
CN113381823A (zh) * | 2021-06-09 | 2021-09-10 | 北京集睿致远科技有限公司 | 一种发送系统输出电压幅度校准电路及方法 |
CN113868170A (zh) * | 2021-09-08 | 2021-12-31 | 维沃移动通信有限公司 | 处理器、阻抗调节方法及电子设备 |
CN113868170B (zh) * | 2021-09-08 | 2024-04-26 | 维沃移动通信有限公司 | 处理器、阻抗调节方法及电子设备 |
CN114124030A (zh) * | 2021-11-30 | 2022-03-01 | 新华三半导体技术有限公司 | 一种阻抗匹配网络、数据传输系统和阻抗匹配方法 |
CN114610666A (zh) * | 2022-04-07 | 2022-06-10 | 北京神经元网络技术有限公司 | 一种片内终端匹配电阻电路及芯片 |
CN117375551A (zh) * | 2023-10-13 | 2024-01-09 | 苏州异格技术有限公司 | 共享io管脚的频率补偿系统、方法、装置、设备及介质 |
CN117375551B (zh) * | 2023-10-13 | 2024-04-26 | 苏州异格技术有限公司 | 共享io管脚的频率补偿系统、方法、装置、设备及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108153694A (zh) | 差分接口电路的端接电阻匹配电路及端接电阻匹配方法 | |
CN100580650C (zh) | 接口电路和半导体集成电路 | |
US9625903B2 (en) | Data link for use with components of remote control vehicles | |
US10084617B2 (en) | User station for a bus system and method for improving the transmission quality in a bus system | |
US7164286B2 (en) | Device and method for matching output impedance in signal transmission system | |
US20160233864A1 (en) | Integrated Circuit with Configurable On-Die Termination | |
US7808277B2 (en) | Bidirectional signal separation module for a bus converter | |
EP2715937B1 (en) | Balanced impedance method for differential signaling | |
US10193552B1 (en) | Termination resistor calibration circuit and control method thereof | |
WO2023207376A1 (zh) | 时序调整方法和装置、存储介质及电子设备 | |
US8487650B2 (en) | Methods and circuits for calibrating multi-modal termination schemes | |
WO2014138081A1 (en) | Calibration of single-ended high-speed interfaces | |
KR20160039651A (ko) | 버스 시스템용 가입자국, 그리고 버스 시스템의 가입자국의 오류 허용범위 개선 방법 | |
US20200228375A1 (en) | Method of adaptive termination calibration | |
WO1998021859A2 (en) | Output buffer circuit | |
US11984941B2 (en) | Rejection of end-of-packet dribble in high speed universal serial bus repeaters | |
CN105577138A (zh) | 一种自适应动态阻抗匹配方法 | |
CN115547248B (zh) | 显示驱动芯片、阻抗匹配方法及终端 | |
CN114519027B (zh) | 一种自适应通讯接口、通讯协议自动识别方法及电子器件 | |
US20080049872A1 (en) | Method and device for matching output impedance of a transmitter | |
US20140029699A1 (en) | Reception Circuit | |
EP1636598B1 (en) | Apparatus and method for sensing emulator cable orientation while providing signal drive capability | |
TW201800956A (zh) | 用於調諧通用串列匯流排電力遞送信號之方法及裝置 | |
US9484916B1 (en) | Adaptive on-chip termination circuitry | |
US8018989B2 (en) | System and method for adjusting a serial communications link |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180612 |