CN117375551B - 共享io管脚的频率补偿系统、方法、装置、设备及介质 - Google Patents

共享io管脚的频率补偿系统、方法、装置、设备及介质 Download PDF

Info

Publication number
CN117375551B
CN117375551B CN202311330840.XA CN202311330840A CN117375551B CN 117375551 B CN117375551 B CN 117375551B CN 202311330840 A CN202311330840 A CN 202311330840A CN 117375551 B CN117375551 B CN 117375551B
Authority
CN
China
Prior art keywords
shaped coil
eye
pin
pins
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311330840.XA
Other languages
English (en)
Other versions
CN117375551A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yige Technology Co ltd
Original Assignee
Suzhou Yige Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yige Technology Co ltd filed Critical Suzhou Yige Technology Co ltd
Priority to CN202311330840.XA priority Critical patent/CN117375551B/zh
Publication of CN117375551A publication Critical patent/CN117375551A/zh
Application granted granted Critical
Publication of CN117375551B publication Critical patent/CN117375551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Filters And Equalizers (AREA)

Abstract

本发明涉及管脚应用技术领域，公开了一种共享IO管脚的频率补偿系统、方法、装置、设备及介质，系统包括：T形线圈、眼图测试模块、IO控制模块和多个IO管脚；多个IO管脚连接IO控制模块的一端，IO控制模块的另一端连接T形线圈的输入端，眼图测试模块连接T形线圈的输出端；IO控制模块选择多个IO管脚的一个IO管脚运行，使得未在运行中的IO管脚处于关闭状态；T形线圈用于输出眼图，隔离IO管脚上的负载效应，并补偿因IO管脚上负载增加造成的传输频率损失；眼图测试模块用于测试并调整T形线圈输出眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值。本发明使用T形线圈隔离IO管脚上的负载效应，补偿因IO管脚负载增加而造成的传输频率损失。

Description

共享IO管脚的频率补偿系统、方法、装置、设备及介质
技术领域
本发明涉及管脚应用技术领域，具体涉及一种共享IO管脚的频率补偿系统、方法、装置、设备及介质。
背景技术
在亚纳米技术节点上，IO管脚资源很紧缺，因为传输带宽越来越高，需要更多的IO管脚来提高芯片之间的吞吐量，因此当IO管脚有限时，共享IO管脚将成为FPGA和SoC(SystemOnChip，系统级芯片，也称片上系统)应用中不可避免的问题。当IO管脚在高速输入输出之间共享时，通过DDR(Double Data Rate，双倍速率)和LVDS(Low-VoltageDifferential Signaling，低电压差分信号)/GPIO(General-purpose input/output，通用型输入输出)增加负载，而由于负载增加，高速运行出现瓶颈，导致传输速率明显减弱。
发明内容
有鉴于此，本发明提供了一种共享IO管脚的频率补偿系统、方法、装置、设备及介质，以解决由于负载增加导致传输速率明显减弱的问题。
第一方面，本发明提供了一种共享IO管脚的频率补偿系统，该系统包括：T形线圈、眼图测试模块、IO控制模块和多个IO管脚；
多个IO管脚连接IO控制模块的一端，IO控制模块的另一端连接T形线圈的输入端，眼图测试模块连接T形线圈的输出端；
IO控制模块用于选择多个IO管脚的一个IO管脚运行，使得未在运行中的IO管脚处于关闭状态；
T形线圈用于输出眼图，隔离IO管脚上的负载效应，并补偿因IO管脚上负载增加造成的传输频率损失；
眼图测试模块用于测试并调整T形线圈输出眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值。
本发明实施例提供的共享IO管脚的频率补偿系统，使用T形线圈可以隔离IO管脚上的负载效应，提升并隔离大的负载，同时补偿因IO管脚上负载增加而造成的传输频率损失，由此不用改变IO管脚所在控制器中的电路结构，就可以实现优化运行中IO管脚的传输速率的目的，解决了由于负载增加导致传输速率明显减弱的问题。
在一种可选的实施方式中，共享IO管脚的频率补偿系统还包括显控模块，T形线圈包括电容和至少两个电感，第一电感的一端作为T形线圈的输入端，连接IO控制模块的另一端和电容的一端，第一电感的另一端连接第二电感的一端，第二电感的另一端作为T形线圈的输出端，连接显控模块和电容的另一端；
显控模块还连接眼图测试模块，用于显示T形线圈输出眼图的大小，并向眼图测试模块发送调整眼图大小的控制信号。
在一种可选的实施方式中，眼图包括眼高和眼宽，眼图测试模块包括测试单元和控制单元，测试单元用于测试T形线圈输出眼图的眼高和眼宽；
控制单元用于扫描T形线圈中电容和至少两个电感，并对电容值和至少两个电感的电感值进行动态调整，改变眼图中眼高和眼宽大小，使得T形线圈输出端的传输带宽达到预设阈值，并为T形线圈提供调整后的反馈信号。
本发明实施例提供的共享IO管脚的频率补偿系统，通过眼图测试模块调整T形线圈中电容的电容值和至少两个电感的电感值，进而调整T形线圈输出眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值，实现对T形线圈可编程的频率调整，优化不同的IO管脚的传输频率和速度，并通过显控模块显示T形线圈输出眼图的大小，实现对IO管脚传输频率的直观调整，便于观察。为T形线圈提供调整后的反馈信号，实现T形线圈与眼图测试模块之间的反馈通信，使得眼图测试模块能够对T形线圈中电容值和电感值实现更准确地调整。
在一种可选的实施方式中，共享IO管脚的频率补偿系统还包括静电阻抗器，静电阻抗器连接在第一电感和第二电感之间的线路上，T形线圈还用于隔离静电阻抗器上的负载效应。
本发明实施例提供的共享IO管脚的频率补偿系统，使用T型线圈可以隔离静电阻抗器上的负载效应，提升运行中IO管脚的传输速率，实现在共享IO管脚的应用中，高速IO管脚保持结构不变就可以提高传输性能的目的。
第二方面，本发明提供了一种共享IO管脚的频率补偿方法，应用于上述第一方面或其对应的任一实施方式的共享IO管脚的频率补偿系统，该方法包括：
选择多个IO管脚的一个IO管脚运行；
在IO管脚运行时使得T形线圈输出眼图；
测试并调整眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值。
本发明实施例提供的共享IO管脚的频率补偿方法，选择多个IO管脚的一个IO管脚运行；在IO管脚运行时使得T形线圈输出眼图；测试并调整眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值，实现对T形线圈可编程的频率调整，使用T形线圈可以隔离IO管脚上的负载效应，提升并隔离大的负载，同时补偿因IO管脚上负载增加而造成的传输频率损失，由此不用改变IO管脚所在控制器中的电路结构，就可以实现优化运行中IO管脚的传输速率的目的，解决了由于负载增加导致传输速率明显减弱的问题。
在一种可选的实施方式中，眼图包括眼高和眼宽，测试并调整眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值包括：
扫描T形线圈中电容和至少两个电感；
对电容值和至少两个电感的电感值进行动态调整，改变眼图中眼高和眼宽大小，使得T形线圈输出端的传输带宽达到预设阈值。
本发明实施例提供的共享IO管脚的频率补偿方法，通过眼图测试模块调整T形线圈中电容的电容值和至少两个电感的电感值，进而调整T形线圈输出眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值，优化不同的IO管脚的传输频率和速度。
在一种可选的实施方式中，在对电容值和至少两个电感的电感值进行动态调整，改变眼图中眼高和眼宽大小，使得T形线圈输出端的传输带宽达到预设阈值之后，共享IO管脚的频率补偿方法还包括：为T形线圈提供调整后的反馈信号。
本发明实施例提供的共享IO管脚的频率补偿方法，为T形线圈提供调整后的反馈信号，实现T形线圈与眼图测试模块之间的反馈通信，使得眼图测试模块能够对T形线圈中电容值和电感值实现更准确地调整。
第三方面，本发明提供了一种共享IO管脚的频率补偿装置，该装置包括：
选择模块，用于选择多个IO管脚的一个IO管脚运行；
输出模块，用于在IO管脚运行时使得T形线圈输出眼图；
调整模块，用于测试并调整眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值。
第四方面，本发明提供了一种计算机设备，包括：存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从而执行上述第二方面或其对应的任一实施方式的共享IO管脚的频率补偿方法。
第五方面，本发明提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机指令，计算机指令用于使计算机执行上述第二方面或其对应的任一实施方式的共享IO管脚的频率补偿方法。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的共享IO管脚的频率补偿系统的结构框图；
图2是根据本发明实施例的另一共享IO管脚的频率补偿系统的结构框图；
图3是现有技术中未使用T形线圈输出的眼图大小的示意图；
图4是根据本发明实施例的T形线圈输出眼图大小的示意图；
图5是根据本发明实施例的共享IO管脚的频率补偿方法的流程示意图；
图6是根据本发明实施例的另一共享IO管脚的频率补偿方法的流程示意图；
图7是根据本发明实施例的共享IO管脚的频率补偿装置的结构框图；
图8是本发明实施例的计算机设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
根据本发明实施例，图1是根据本发明实施例的共享IO管脚的频率补偿系统的结构框图，如图1所示，该系统包括：T形线圈、眼图测试模块、IO控制模块和多个IO管脚；多个IO管脚连接IO控制模块的一端，IO控制模块的另一端连接T形线圈的输入端，眼图测试模块连接T形线圈的输出端；IO控制模块用于选择多个IO管脚的一个IO管脚运行，使得未在运行中的IO管脚处于关闭状态；T形线圈用于输出眼图，隔离IO管脚上的负载效应，并补偿因IO管脚上负载增加造成的传输频率损失；眼图测试模块用于测试并调整T形线圈输出眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值。
具体地，如图1所示，T形线圈也称作T-coil梯形线圈，简称T-coil，包括三个端口，第一个端口为输入端1，第二个端口为输出端2，第三个端口为ESD(Electro-Staticdischarge，静电释放)负载端3。其中，多个IO管脚以应用在FPGA(Field ProgrammableGate Array，可编程阵列逻辑)的共享IO管脚为例，共享IO管脚包括DDR(Double DataRate，双倍速率)IO管脚、LVDS(Low-Voltage Differential Signaling，低电压差分信号)IO管脚和GPIO(General-purpose input/output，通用输入输出)IO管脚。
IO控制模块的另一端连接T形线圈的输入端，IO控制模块选择待定的IO管脚，在一固定时间内，只有一个IO管脚运行，运行中的管脚处于低阻抗状态。IO控制模块选择多个IO管脚的一个IO管脚运行，例如选择DDR(Double Data Rate，双倍速率)IO管脚运行，其余使得未在运行中的LVDS(Low-Voltage Differential Signaling，低电压差分信号)IO管脚和GPIO(General-purpose input/output，通用输入输出)IO管脚处于高阻抗关闭状态。当选择的IO管脚开始运行时，进行眼图测试，T形线圈的输出端输出眼图，利用眼图测试模块测试并调整T形线圈输出眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值。眼图的大小表示传输带宽的大小。如图3和4所示，分别为未使用T形线圈输出的眼图大小示意图和本发明实施例中调整T形线圈输出眼图的大小后的示意图，经过图3和图4可以看出，经过调整T形线圈输出眼图的大小达到一个最化的眼图大小，即使得T形线圈输出端的传输带宽达到预设阈值，预设阈值为未使用T形线圈传输带宽的2.83倍。因设置T形线圈，使得IO管脚上负载不与T形线圈输出端直接连接，通过T形线圈对IO管脚上负载的阻隔，可以减少IO管脚上负载对T形线圈输出端的影响，补偿因IO管脚上负载增加造成的传输频率损失。
本发明实施例提供的共享IO管脚的频率补偿系统，使用T形线圈可以隔离IO管脚上的负载效应，提升并隔离大的负载，同时补偿因IO管脚上负载增加而造成的传输频率损失，由此不用改变IO管脚所在控制器中的电路结构，就可以实现优化运行中IO管脚的传输速率的目的，解决了由于负载增加导致传输速率明显减弱的问题。
在一种可选的实施方式中，如图2所示，共享IO管脚的频率补偿系统还包括显控模块，如图1和图2所示，T形线圈包括电容和至少两个电感，电容和至少两个电感上的箭头表示为可调整电容和可调整电感。其中第一电感的一端作为T形线圈的输入端，连接IO控制模块的另一端和电容的一端，第一电感的另一端连接第二电感的一端，第二电感的另一端作为T形线圈的输出端，连接显控模块和电容的另一端；显控模块还连接眼图测试模块，用于显示T形线圈输出眼图的大小，并向眼图测试模块发送调整眼图大小的控制信号。具体地，T形线圈输出眼图的大小由电容的电容值和至少两个电感的电感值决定。通过扫描T形线圈中电容和至少两个电感，可以得到眼图的大小。显控模块可以采用共享Pad实现，利用共享Pad可以方便操作人员对眼图测试模块的控制和观察眼图的大小，并且通过共享Pad向眼图测试模块发送调整眼图大小的控制信号，对T形线圈进行可编程的频率调整，通过共享Pad不需要对FPGA内部电路做改变，就可以实现对传输带宽的调整。
在一种可选的实施方式中，共享IO管脚的频率补偿系统还包括静电阻抗器，静电阻抗器连接在第一电感和第二电感之间的线路上，T形线圈还用于隔离静电阻抗器上的负载效应。具体地，ESD(Electro-Static discharge，静电释放)负载端3设置在第一电感和第二电感之间的线路上，静电阻抗器连接在ESD(Electro-Static discharge，静电释放)负载端3，通过T形线圈的ESD负载端可以隔离静电阻抗器上的负载效应，减少对T形线圈输出端传输速率的影响。
在一种可选的实施方式中，如图4所示，眼图包括眼高和眼宽，眼图测试模块包括测试单元和控制单元，测试单元用于测试T形线圈输出眼图的眼高和眼宽；控制单元用于扫描T形线圈中电容和至少两个电感，并对电容值和至少两个电感的电感值进行动态调整，改变眼图中眼高和眼宽大小，使得T形线圈输出端的传输带宽达到预设阈值，并为T形线圈提供调整后的反馈信号。具体地，测试单元可以选用示波器、眼图测试仪、信号发生器、误码率测试仪等实现，控制单元可以选用示波器、眼图测试仪、信号发生器以及误码率测试仪中的控制器实现。测试单元和控制单元可以为一体化设计。
具体地，调整前T形线圈输入端1和输出端2之间的传递函数如下：
其中：
a2＝(L1+L2+2M)CB (2)
a1＝(L2+M)/RD (3)
b4＝CBCL(L1L2-M2) (4)
b3＝CBCLLD(L1+L2+2M) (5)
b2＝CB(L1+L2+2M)+CLL2 (6)
b1＝RDCL (7)
其中：L1为第一电感的电感值，L2为第二电感的电感值，CB为T形线圈的电容值，RD为T形线圈的等效电阻值，M为互相感应系数，介于第一电感的电感值L1和第二电感的电感值L2之间，CL为IO管脚的负载电容值；
设则/>
将公式(1)变形为：
其中：
调整T性线圈中的电容值和电感值后，输出的传输带宽为：
其中：k为耦合系数，ωn为自然频率，ζ为阻尼系数，用于导出输入端和输出端的传递函数，为使用T形线圈并调整T性线圈中的电容值和电感值后输出的传输带宽。
例如：将预设阈值设置为未使用T形线圈传输带宽的2.83倍，则设则
动态调整电容值和电感值时，眼图测试模块中的控制单元可以在显控模块中形成一个二维LC矩阵，可以直观的显示电容值和电感值的调整范围，电容值得调整范围为0.1pF～5pF，电感值的调整范围为0.1nH～5nH。
当调整完毕后，控制单元为T形线圈提供调整后的反馈信号，实现T形线圈与眼图测试模块之间的反馈通信，使得眼图测试模块对T形线圈中电容值和电感值更好地调整。
根据本发明实施例，提供了一种共享IO管脚的频率补偿方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
在本实施例中提供了一种共享IO管脚的频率补偿方法，应用于上述图1、图2所示的共享IO管脚的频率补偿系统，共享IO管脚的频率补偿系统包括：T形线圈、眼图测试模块、IO控制模块和多个IO管脚，图5是根据本发明实施例的共享IO管脚的频率补偿方法的流程图，如图5所示，该流程包括如下步骤：
步骤S101，选择多个IO管脚的一个IO管脚运行。具体地，采用IO控制模块选择多个IO管脚的一个IO管脚运行，使得未在运行中的IO管脚处于关闭状态。例如，多个IO管脚以应用在FPGA(Field Programmable Gate Array，可编程阵列逻辑)的共享IO管脚为例，共享IO管脚包括DDR(Double Data Rate，双倍速率)IO管脚、LVDS(Low-Voltage DifferentialSignaling，低电压差分信号)IO管脚和GPIO(General-purpose input/output，通用输入输出)IO管脚。
IO控制模块的另一端连接T形线圈的输入端，IO控制模块选择待定的IO管脚，在一固定时间内，只有一个IO管脚运行，运行中的管脚处于低阻抗状态。IO控制模块选择多个IO管脚的一个IO管脚运行，例如选择DDR(Double Data Rate，双倍速率)IO管脚运行，其余使得未在运行中的LVDS(Low-Voltage Differential Signaling，低电压差分信号)IO管脚和GPIO(General-purpose input/output，通用输入输出)IO管脚处于高阻抗关闭状态。
步骤S102，在IO管脚运行时使得T形线圈输出眼图。具体地，当IO管脚运行时，FPGA执行眼图测试操作，使得T形线圈的输出端输出眼图。共享IO管脚的频率补偿系统还包括显控模块，通过显控模块显示T形线圈输出眼图的大小。
步骤S103，测试并调整眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值。具体地，利用眼图测试模块测试并调整T形线圈输出眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值。眼图的大小表示传输带宽的大小。如图3和4所示，分别为未使用T形线圈输出的眼图大小示意图和本发明实施例中调整T形线圈输出眼图的大小后的示意图，图3中可以输出3dB的传输带宽，图4可以输出2.83倍3dB的传输带宽。经过图3和图4可知，经过调整T形线圈输出眼图的大小达到一个最佳化的眼图大小，使得T形线圈输出端的传输带宽达到预设阈值，预设阈值可以设置为未使用T形线圈传输带宽的2.83倍。因设置T形线圈，使得IO管脚上负载不与T形线圈输出端直接连接，通过T形线圈对IO管脚上负载的阻隔，可以减少IO管脚上负载对T形线圈输出端的影响，补偿因IO管脚上负载增加造成的传输频率损失。
本发明实施例提供的共享IO管脚的频率补偿方法，选择多个IO管脚的一个IO管脚运行；在IO管脚运行时使得T形线圈输出眼图；测试并调整眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值，实现对T形线圈可编程的频率调整，使用T形线圈可以隔离IO管脚上的负载效应，提升并隔离大的负载，也可以补偿因IO管脚上负载增加而造成的传输频率损失，不用改变IO管脚所在控制器中的电路结构，就可以实现优化运行中IO管脚的传输速率的目的，解决了由于负载增加导致传输速率明显减弱的问题。
在本实施例中提供了一种共享IO管脚的频率补偿方法，应用于上述图1、图2所示的共享IO管脚的频率补偿系统，共享IO管脚的频率补偿系统包括：T形线圈、眼图测试模块、IO控制模块和多个IO管脚，图6是根据本发明实施例的共享IO管脚的频率补偿方法的流程图，如图6所示，该流程包括如下步骤：
步骤S201，选择多个IO管脚的一个IO管脚运行。详细请参见图5所示实施例的步骤S101，在此不再赘述。
步骤S202，在IO管脚运行时使得T形线圈输出眼图。详细请参见图5所示实施例的步骤S201，在此不再赘述。
步骤S203，测试并调整眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值。
具体地，眼图包括眼高和眼宽，上述步骤S203包括：
步骤S2031，扫描T形线圈中电容和至少两个电感。具体地，T形线圈包括电容和至少两个电感，第一电感的一端作为T形线圈的输入端，连接IO控制模块的另一端和电容的一端，第一电感的另一端连接第二电感的一端，第二电感的另一端作为T形线圈的输出端，连接显控模块和电容的另一端；T形线圈输出眼图的大小由电容的电容值和至少两个电感的电感值决定。通过扫描T形线圈中电容和至少两个电感，可以得到眼图的大小。
步骤S2032，对电容值和至少两个电感的电感值进行动态调整，改变眼图中眼高和眼宽大小，使得T形线圈输出端的传输带宽达到预设阈值。具体地，眼图测试模块包括测试单元和控制单元，为了提高输出端的传输带宽，要调整T形线圈眼图的大小，显控模块向眼图测试模块发送调整眼图大小的控制信号，当眼图测试模块接收到调整眼图大小的控制信号时，通过测试单元测试T形线圈输出眼图的眼高和眼宽。
为了提高输出端的传输带宽，要调整T形线圈眼图的大小，显控模块向眼图测试模块发送调整眼图大小的控制信号，当眼图测试模块接收到调整眼图大小的控制信号时，通过测试单元测试T形线圈输出眼图的眼高和眼宽，通过控制单元扫描T形线圈中电容和至少两个电感，并对电容值和至少两个电感的电感值进行动态调整，改变眼图中眼高和眼宽大小，使得T形线圈输出端的传输带宽达到预设阈值。例如：将预设阈值设置为未使用T形线圈传输带宽的2.83倍，则设则
动态调整电容值和电感值时，眼图测试模块中的控制单元可以在显控模块中形成一个二维LC矩阵，可以直观的显示电容值和电感值的调整范围，电容值得调整范围为0.1pF～5pF，电感值的调整范围为0.1nH～5nH。
步骤S204，为T形线圈提供调整后的反馈信号。具体地，当调整完毕后，控制单元为T形线圈提供调整后的反馈信号，为实现T形线圈与眼图测试模块之间的反馈通信，使得眼图测试模块对T形线圈中电容值和电感值更好地调整。
本发明实施例提供的共享IO管脚的频率补偿方法，通过眼图测试模块调整T形线圈中电容的电容值和至少两个电感的电感值，进而调整T形线圈输出眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值，优化不同的IO管脚的传输频率和速度。
在本实施例中还提供了一种共享IO管脚的频率补偿装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
本实施例提供一种共享IO管脚的频率补偿装置，如图7所示，包括：
选择模块701，用于选择多个IO管脚的一个IO管脚运行；
输出模块702，用于在IO管脚运行时使得T形线圈输出眼图；
调整模块703，用于测试并调整眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值。
在一些可选的实施方式中，调整模块703包括：
扫描单元，用于扫描T形线圈中电容和至少两个电感；
调整单元，用于对电容值和至少两个电感的电感值进行动态调整，改变眼图中眼高和眼宽大小，使得T形线圈输出端的传输带宽达到预设阈值。
共享IO管脚的频率补偿装置还包括：
反馈单元，用于为T形线圈提供调整后的反馈信号。
上述各个模块和单元的更进一步的功能描述与上述对应实施例相同，在此不再赘述。
本实施例中的共享IO管脚的频率补偿装置是以功能单元的形式来呈现，这里的单元是指ASIC(Application Specific Integrated Circuit，专用集成电路)电路，执行一个或多个软件或固定程序的处理器和存储器，和/或其他可以提供上述功能的器件。
本发明实施例还提供一种计算机设备，具有上述图7所示的共享IO管脚的频率补偿装置。
请参阅图8，图8是本发明可选实施例提供的一种计算机设备的结构示意图，如图8所示，该计算机设备包括：一个或多个处理器10、存储器20，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相通信连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在计算机设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在一些可选的实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个计算机设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图8中以一个处理器10为例。
处理器10可以是中央处理器，网络处理器或其组合。其中，处理器10还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路，可编程逻辑器件或其组合。上述可编程逻辑器件可以是复杂可编程逻辑器件，现场可编程逻辑门阵列，通用阵列逻辑或其任意组合。
其中，所述存储器20存储有可由至少一个处理器10执行的指令，以使所述至少一个处理器10执行实现上述实施例示出的方法。
存储器20可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据计算机设备的使用所创建的数据等。此外，存储器20可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些可选的实施方式中，存储器20可选包括相对于处理器10远程设置的存储器，这些远程存储器可以通过网络连接至该计算机设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
存储器20可以包括易失性存储器，例如，随机存取存储器；存储器也可以包括非易失性存储器，例如，快闪存储器，硬盘或固态硬盘；存储器20还可以包括上述种类的存储器的组合。
该计算机设备还包括输入装置30和输出装置40。处理器10、存储器20、输入装置30和输出装置40可以通过总线或者其他方式连接，图8中以通过总线连接为例。
输入装置30可接收输入的数字或字符信息，以及产生与该计算机设备的用户设置以及功能控制有关的键信号输入，例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等。输出装置40可以包括显示设备、辅助照明装置(例如，LED)和触觉反馈装置(例如，振动电机)等。上述显示设备包括但不限于液晶显示器，发光二极管，显示器和等离子体显示器。在一些可选的实施方式中，显示设备可以是触摸屏。
本发明实施例还提供了一种计算机可读存储介质，上述根据本发明实施例的方法可在硬件、固件中实现，或者被实现为可记录在存储介质，或者被实现通过网络下载的原始存储在远程存储介质或非暂时机器可读存储介质中并将被存储在本地存储介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件的存储介质上的这样的软件处理。其中，存储介质可为磁碟、光盘、只读存储记忆体、随机存储记忆体、快闪存储器、硬盘或固态硬盘等；进一步地，存储介质还可以包括上述种类的存储器的组合。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件，当软件或计算机代码被计算机、处理器或硬件访问且执行时，实现上述实施例示出的方法。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (7)

1.一种共享IO管脚的频率补偿系统，其特征在于，所述系统包括：T形线圈、眼图测试模块、IO控制模块和多个IO管脚；
所述多个IO管脚连接所述IO控制模块的一端，所述IO控制模块的另一端连接所述T形线圈的输入端，所述眼图测试模块连接所述T形线圈的输出端；
所述IO控制模块用于选择所述多个IO管脚的一个IO管脚运行，使得未在运行中的IO管脚处于关闭状态；
所述T形线圈用于输出眼图，隔离IO管脚上的负载效应，并补偿因IO管脚上负载增加造成的传输频率损失；
所述眼图测试模块用于测试并调整T形线圈输出眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值；
所述T形线圈包括电容和至少两个电感，所述眼图包括眼高和眼宽，所述眼图测试模块包括测试单元和控制单元，所述测试单元用于测试T形线圈输出眼图的眼高和眼宽；所述控制单元用于扫描T形线圈中电容和至少两个电感，并对电容值和至少两个电感的电感值进行动态调整，改变所述眼图中眼高和眼宽大小，使得T形线圈输出端的传输带宽达到预设阈值，并为T形线圈提供调整后的反馈信号。
2.根据权利要求1所述的系统，其特征在于，所述系统还包括显控模块，第一电感的一端作为T形线圈的输入端，连接所述IO控制模块的另一端和所述电容的一端，所述第一电感的另一端连接第二电感的一端，所述第二电感的另一端作为T形线圈的输出端，连接所述显控模块和所述电容的另一端；
所述显控模块还连接所述眼图测试模块，用于显示T形线圈输出眼图的大小，并向所述眼图测试模块发送调整眼图大小的控制信号。
3.根据权利要求2所述的系统，其特征在于，所述系统还包括静电阻抗器，所述静电阻抗器连接在所述第一电感和第二电感之间的线路上，所述T形线圈还用于隔离静电阻抗器上的负载效应。
4.一种共享IO管脚的频率补偿方法，其特征在于，应用于如权利要求1至3中任一项所述的共享IO管脚的频率补偿系统，所述方法包括：
选择所述多个IO管脚的一个IO管脚运行；
在IO管脚运行时使得T形线圈输出眼图；
测试并调整所述眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值；
所述眼图包括眼高和眼宽，测试并调整所述眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值包括：
扫描T形线圈中电容和至少两个电感；
对电容值和至少两个电感的电感值进行动态调整，改变所述眼图中眼高和眼宽大小，使得T形线圈输出端的传输带宽达到预设阈值；
在对电容值和至少两个电感的电感值进行动态调整，改变所述眼图中眼高和眼宽大小，使得T形线圈输出端的传输带宽达到预设阈值之后，所述方法还包括：为T形线圈提供调整后的反馈信号。
5.一种共享IO管脚的频率补偿装置，其特征在于，所述装置包括：
选择模块，用于选择多个IO管脚的一个IO管脚运行；
输出模块，用于在IO管脚运行时使得T形线圈输出眼图；
调整模块，用于测试并调整所述眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值；
所述眼图包括眼高和眼宽，测试并调整所述眼图的大小，使得T形线圈输出端的传输带宽达到预设阈值包括：
扫描T形线圈中电容和至少两个电感；
对电容值和至少两个电感的电感值进行动态调整，改变所述眼图中眼高和眼宽大小，使得T形线圈输出端的传输带宽达到预设阈值；
为T形线圈提供调整后的反馈信号。
6.一种计算机设备，其特征在于，包括：
存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求4所述的共享IO管脚的频率补偿方法。
7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机指令，所述计算机指令用于使计算机执行权利要求4所述的共享IO管脚的频率补偿方法。
CN202311330840.XA 2023-10-13 2023-10-13 共享io管脚的频率补偿系统、方法、装置、设备及介质 Active CN117375551B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311330840.XA CN117375551B (zh) 2023-10-13 2023-10-13 共享io管脚的频率补偿系统、方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311330840.XA CN117375551B (zh) 2023-10-13 2023-10-13 共享io管脚的频率补偿系统、方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN117375551A CN117375551A (zh) 2024-01-09
CN117375551B true CN117375551B (zh) 2024-04-26

Family

ID=89403543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311330840.XA Active CN117375551B (zh) 2023-10-13 2023-10-13 共享io管脚的频率补偿系统、方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN117375551B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101001229A (zh) * 2006-01-10 2007-07-18 英业达股份有限公司 损耗补偿方法
KR100816758B1 (ko) * 2006-11-07 2008-03-25 삼성전자주식회사 반사파억제를 통한 신호특성이 향상된 멀티 칩 패키지 모듈을 테스트하는 테스트 장치
CN104716920A (zh) * 2013-12-12 2015-06-17 松江Elmec株式会社 无源均衡器
US9313056B1 (en) * 2014-11-07 2016-04-12 Dell Products, Lp System aware transmitter adaptation for high speed serial interfaces
US9436019B1 (en) * 2015-06-08 2016-09-06 Ciena Corporation Driver and capacitive load integration
CN207182912U (zh) * 2017-09-30 2018-04-03 睿力集成电路有限公司 输入输出端口的眼图优化装置及其集成电路
CN108153694A (zh) * 2016-12-05 2018-06-12 电信科学技术研究院 差分接口电路的端接电阻匹配电路及端接电阻匹配方法
CN210639963U (zh) * 2019-12-16 2020-05-29 昆山龙腾光电股份有限公司 一种抑制信号反射电路和显示装置
CN111226401A (zh) * 2017-09-30 2020-06-02 华为技术有限公司 光器件装置、光组件、光器件、光线路终端
CN111681851A (zh) * 2020-05-14 2020-09-18 成都华微电子科技有限公司 高速差分信号输入输出电路和集成电路芯片
CN215218988U (zh) * 2020-12-29 2021-12-17 苏州福瑞思信息科技有限公司 一种gpio的ac特性测试系统
CN114938243A (zh) * 2022-07-22 2022-08-23 深圳市亿联无限科技有限公司 调试bosa的方法、系统、调试仪及调试方法
CN115276808A (zh) * 2022-09-23 2022-11-01 上海阿米芯光半导体有限责任公司 高速信号光电收发芯片及其带宽调节方法
CN115668781A (zh) * 2020-05-19 2023-01-31 微芯片技术股份有限公司 用于数据接收器的前端电路和相关的系统、方法和设备
CN116148643A (zh) * 2023-04-21 2023-05-23 长鑫存储技术有限公司 眼图分析方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10469291B2 (en) * 2018-03-19 2019-11-05 Dell Products, Lp System and method to optimize equalization coefficients in a high-speed serial interface

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101001229A (zh) * 2006-01-10 2007-07-18 英业达股份有限公司 损耗补偿方法
KR100816758B1 (ko) * 2006-11-07 2008-03-25 삼성전자주식회사 반사파억제를 통한 신호특성이 향상된 멀티 칩 패키지 모듈을 테스트하는 테스트 장치
CN104716920A (zh) * 2013-12-12 2015-06-17 松江Elmec株式会社 无源均衡器
US9313056B1 (en) * 2014-11-07 2016-04-12 Dell Products, Lp System aware transmitter adaptation for high speed serial interfaces
US9436019B1 (en) * 2015-06-08 2016-09-06 Ciena Corporation Driver and capacitive load integration
CN108153694A (zh) * 2016-12-05 2018-06-12 电信科学技术研究院 差分接口电路的端接电阻匹配电路及端接电阻匹配方法
CN207182912U (zh) * 2017-09-30 2018-04-03 睿力集成电路有限公司 输入输出端口的眼图优化装置及其集成电路
CN111226401A (zh) * 2017-09-30 2020-06-02 华为技术有限公司 光器件装置、光组件、光器件、光线路终端
CN210639963U (zh) * 2019-12-16 2020-05-29 昆山龙腾光电股份有限公司 一种抑制信号反射电路和显示装置
CN111681851A (zh) * 2020-05-14 2020-09-18 成都华微电子科技有限公司 高速差分信号输入输出电路和集成电路芯片
CN115668781A (zh) * 2020-05-19 2023-01-31 微芯片技术股份有限公司 用于数据接收器的前端电路和相关的系统、方法和设备
CN215218988U (zh) * 2020-12-29 2021-12-17 苏州福瑞思信息科技有限公司 一种gpio的ac特性测试系统
CN114938243A (zh) * 2022-07-22 2022-08-23 深圳市亿联无限科技有限公司 调试bosa的方法、系统、调试仪及调试方法
CN115276808A (zh) * 2022-09-23 2022-11-01 上海阿米芯光半导体有限责任公司 高速信号光电收发芯片及其带宽调节方法
CN116148643A (zh) * 2023-04-21 2023-05-23 长鑫存储技术有限公司 眼图分析方法

Also Published As

Publication number Publication date
CN117375551A (zh) 2024-01-09

Similar Documents

Publication Publication Date Title
CN111856258B (zh) 用于芯片的测试的方法、设备、存储介质和相应的芯片
US9444702B1 (en) System and method for visualization of NoC performance based on simulation output
CN104660303A (zh) 用于串行通信链路中的功率感知均衡的方法和装置
CN112231866A (zh) 电源分配网络的电容选择方法、装置、服务器和介质
CN117375551B (zh) 共享io管脚的频率补偿系统、方法、装置、设备及介质
US10686977B2 (en) Image control system and apparatus for industrial embedded system
US9768993B2 (en) Multiband equalizer, error rate measurement system using the same, error rate measurement device, and path selection method
US11057073B2 (en) Integrated circuit with physical layer interface circuit
US20110072064A1 (en) Reduce interference for kvm system
US10789000B2 (en) Variable electronic apparatus
US9965430B2 (en) Integrated circuit and operation method of serializer/deserializer physical layer circuit thereof
CN108735179B (zh) 显示驱动装置、显示驱动组件和显示装置
JP2000013333A (ja) ノイズ除去方法および伝送回路
KR102267928B1 (ko) 스마트 자기 rf 매칭을 위한 ate 로드 보드 상의 통합 rf mems
CN113939091A (zh) 链路静电阻抗器的阻抗匹配设计方法、装置、印制电路板
DE102021131290A1 (de) Verfahren zur optimierung drahtloser kommunikation durch dynamische steuerung der anstiegsgeschwindigkeit eines drahtgebundenen kommunikationskanals
CN112585668A (zh) 分线器、led显示系统、显示屏配置方法和装置
US9239356B2 (en) Test board
CN110955361A (zh) 显示字符的方法、装置以及存储介质
CN110362289A (zh) 一种设置屏参的装置和方法
CN117762712A (zh) 参数配置的方法、装置、计算机设备及存储介质
CN112448773B (zh) 射频补偿器、射频测试方法及系统
JP2012156847A (ja) 半導体集積装置およびそれを備える表示装置
KR102520560B1 (ko) 고출력 mmic 전력증폭기 설계 방법
CN105652973A (zh) 一种笔记本与多源液晶屏相兼容的主板结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant