CN115276808A - 高速信号光电收发芯片及其带宽调节方法 - Google Patents

Abstract

本申请公开了高速信号光电收发芯片及其带宽调节方法。集成可调电感模块包括一电感单元和若干增抗单元。电感单元被电连接于一发射端输出级或/和一接收端输出级。若干增抗单元以可控制通断地方式被电连接于电感单元，且若干增抗单元沿电信号传播的方向依次电连接于电感单元，以在不同的增抗单元与电感单元导通时，电感单元电连接在发射端输出级或/和接收端输出级电路中的有效长度发生改变。集成可调电感模块借助不同位置的增抗单元连接至电感单元来能够改变自身的电感值，弥补发射端输出级或接收端输出级的负载电容由于生产或工艺的偏差对带宽的影响，使得发射端输出级或接收端输出级能够输出完整的电信号，提高电信号的眼图质量。

Description

高速信号光电收发芯片及其带宽调节方法

技术领域

本发明涉及集成电路芯片技术领域，具体为高速信号光电收发芯片及其带宽调节方法。

背景技术

在高速通讯模拟芯片或系统的设计中，片上集成或片外电感无源器件有着广泛应用。举例来说，在模拟、射频或光电高速收发芯片中的信号高速通路上，片上集成电感常被用于拓宽发射端输出级或接收端输出级的带宽，从而使得系统有足够的高的带宽支持更高速率的数据传输。

在高速信号光电收发芯片的接收端输出级或发射端输出级中存在负载电容，由于该负载电容会影响高速信号光电收发芯片的接收端输出级或发射端输出级的带宽。因此，在设计高速信号光电收发芯片的过程中，该负载电容会被考虑到高速信号光电收发芯片，但由于高速信号光电收发芯片的制造工艺以及电子器件的生产偏差，该负载电容的设计数值与实际数值容易存在偏差。因此，在该负载电容实际值与设计值存在偏差时，就会导致高速信号光电收发芯片的接收端输出级或发射端输出级的带宽发生变化，使得发射端输出级或接收端输出级无法输出完整的高速电信号，降低了电信号的眼图质量。

发明内容

本发明的一个优势在于提供集成可调电感模块，集成可调电感模块借助电感单元中不同位置的增抗单元来能够改变自身的电感值，弥补发射端输出级或接收端输出级的负载电容由于生产或工艺的偏差对带宽的影响，使得发射端输出级或接收端输出级能够输出完整的电信号，提高电信号的信号完整性/眼图质量。

本发明的一个优势在于提供高速信号光电收发芯片，通过电感的数值大小调节所述发射端输出级或接收端输出级的带宽，使得发射端输出级或接收端输出级能够输出完整的电信号，提高电信号的眼图质量。

为达到本发明以上至少一个优势，本发明提供高速信号光电收发芯片，其特征在于，所述高速信号光电收发芯片包括：

一芯片本体；

一接收端输出级，所述接收端输出级被设置于所述芯片本体；

一发射端输出级，所述发射端输出级被设置于所述芯片本体；

至少一负载，其中所述负载被电连接于所述接收端输出级或/和发射端输出级；

集成可调电感模块，所述集成可调电感模块被设置于接收端输出级或/和发射端输出级，并设置于所述芯片本体，其中所述集成可调电感模块包括：

一电感单元，所述电感单元被电连接于一发射端输出级或/和一接收端输出级；和

若干增抗单元，若干所述增抗单元以可控制通断地方式被电连接于所述电感单元，且若干所述增抗单元沿电信号传播的方向以并联的方式电连接于所述电感单元的两端之间，以在不同的所述增抗单元与所述电感单元导通时，所述电感单元电连接在发射端输出级或/和接收端输出级电路中的有效长度发生改变；

每个所述增抗单元包括一逻辑开关和一电容，所述逻辑开关的一端与所述电容的一端电连接于所述电感单元，所述逻辑开关的另一端电连接于所述电感单元，所述电容的另一端接地，以使所述逻辑开关控制所述电容与所述电感单元的导通状态。

根据本发明一实施例，若干所述增抗单元以能够阶段调节所述电感单元电感值的方式被电连接于所述电感单元。

根据本发明一实施例，若干所述增抗单元等距离间隔分布于所述电感单元。

根据本发明一实施例，所述电容被实施MIM电容或MOS电容。

根据本发明一实施例，所述逻辑开关被实施为NMOS管，所述NMOS管的栅极电连接于一信号发射端，所述NMOS管的源极电连接于所述电容，所述NMOS管的漏极电连接于所述电感单元，以在所述栅极接收到一高电平时，所述电容与所述电感单元导通。

根据本发明一实施例，所述发射端输出级被实施为电流型逻辑电路。

根据本发明一实施例，若干所述增抗单元能够阶段调节所述电感单元电感值的方式被电连接于所述电感单元。

根据本发明一实施例，所述逻辑开关被可控制地连接于所述芯片本体。

根据本发明一实施例，所述芯片本体具有至少一屏蔽层，其中所述电感单元以在同平面上同轴围绕的方式布置在所述屏蔽层的一侧所述增抗单元的所述逻辑开关和所述电容被设置在与所述电感单元相反的另一侧，所述逻辑开关的一端被电连接于所述电感单元的两端之间的中部，所述逻辑开关的一端被电连接于所述电容的一端，所述电容的另一端可直接电连接于位于所述电感单元和所述增抗单元之间的所述屏蔽层。

根据本发明一实施例，所述屏蔽层被设置为所述电容的下极板。

为达到以上至少一个优势，本发明还提供一种如上所述高速信号光电收发芯片带宽调节方法，其特征在于，包括：

判断当前收发芯片输出级的带宽是否处于一预设范围；

在收发芯片输出级的带宽偏离所述预设范围时，改变增抗单元电连接在电感单元的位置，使所述收发芯片输出级的带宽处于所述预设范围。

附图说明

图1示出了本发明所述集成可调电感模块的电路连接框图。

图2示出了本发明所述集成可调电感模块一实施例的电路连接框图。

图3示出了本发明所述高速信号光电收发芯片连接于系统中的电路框图。

图4示出了本发明所述高速信号光电收发芯片部分结构的简单示意图。

具体实施方式

以下描述用于揭露本发明以使本领域技术人员能够实现本发明。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本发明的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本发明的精神和范围的其他技术方案。

本领域技术人员应理解的是，在本发明的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本发明的限制。

可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。

参考图1至图4，依本发明一较佳实施例的集成可调电感模块将在以下被详细地阐述。所述集成可调电感模块被电连接于高速信号通道中一发射端输出级或/和一接收端输出级。所述集成可调电感模块采用改变自身电感单元接入所述发射端输出级或/和所述接收端输出级电路中的有效长度的方式来调节自身电感值，从而调节所述发射端输出级或所述接收端输出级的带宽，使得发射端输出级或所述接收端输出级能够输出完整的电信号，提高电信号的眼图质量。

所述集成可调电感模块包括一电感单元10和若干增抗单元20。

所述电感单元10被电连接于所述发射端输出级或/和所述接收端输出级。

若干所述增抗单元20以可控制通断地方式被电连接于所述电感单元10，若干所述增抗单元20沿电信号传播的方向依次电连接于所述电感单元10。

具体地，所述电感单元10上电连接有多个可控制通断的所述增抗单元20，所述电感单元10能够采用不同位置的所述增抗单元20来控制所述电感单元10自身电感值，不同位置的所述增抗单元20导通于所述电感单元10时，所述电感单元10电连接于电路的有效长度也不同，因此，在所述电感单元10的不同位置导通所述增抗单元20能够改变所述电感单元10自身电感值。

以发射端输出级中为例，当发射端输出级内部的输电线或电子元件的工艺或生产存在误差，会导致发射端输出级的负载的电容C_L的实际数值与设计数值存在偏差，由于所述负载的电容C_L的数值会影响所述发射端输出级的带宽，此时，通过所述增抗单元20能够调节所述电感单元10电连接于电路中的有效长度，改变自身电感值，进而改变所述发射端输出级的带宽，采用所述集成可调电感模块弥补负载的电容C_L的实际数值与设计数值的偏差，以使所述发射端输出级能够按照原本设计的带宽传输完整的电信号。对应地，在接收端输出级内部的输电线或电子元件的工艺偏差或生产误差，也会导致接收端输出级的带宽发生变化，此时，采用所述集成可调电感模块弥补负载的电容C_L的实际数值与设计数值的偏差，以使所述接收端输出级能够按照原本设计的带宽传输完整的电信号。因此，所述集成可调电感模块能够以调节发射端输出级或接收端输出级的带宽的方式，使所述发射端输出级和接收端输出级输出完整的电信号，提高电信号的眼图质量。另外，在高速通路中电信号的数据码率需要调整时，采用所述集成可调电感模块调节能够调节所述发射端输出级或所述接收端输出级的带宽，使得所述发射端输出级或所述接收端输出级能够以合适的带宽输出完整的高速电信号。

若干所述增抗单元20以能够阶段调节所述电感单元10电感值的方式被电连接于所述电感单元10。若干所述增抗单元20以间隔相同距离的方式被电连接于所述电感单元10。具体地，所述增抗单元20的数量越多，能够更加精准地划分所述电感单元10的长度，从而更加精准地调节所述电感单元10电连接在发射端输出级或/和接收端输出级电路中的有效长度，能够精准调节所述电感单元10的电感值。

所述电感单元10具体被实施为带磁性物质的线圈或不带磁性物质的线圈。所述电感单元10呈盘曲的回字型。另外，所述电感单元也可被实施为螺旋状。由于所述电感单元10的电感值与其自身设计有关，根据实际情况对所述增抗单元20的数量进行划定，并按照所述电感单元10的长度将若干所述增抗单元20等距离地间隔连接于所述电感单元10，以使所述电感单元10的电感值能够逐级并有规律地变化。

具体地，如图2所示，所述增抗单元20的数量被实施为五个，并且电信号在所述电感单元10由外到内地流动（即电信号由图中标示的PORT1流向图中标示的PORT2）时，当最靠近电信号流入端（即PORT1）的所述增抗单元20导通于所述电感单元10时，此时，所述电感单元10接入电路中的有效长度最短，其电感值也最小。当接入在所述电感单元10的所述增抗单元20逐渐远离所述电信号流入端（PORT1）时，所述电感单元10的电感值逐渐增大。所述电感单元10上设置有五个所述增抗单元20，因此所述电感单元10的阻值可以按照六个阶级进行调节，达到所述电感单元10的电感值呈阶级变化的目的。越靠近所述电信号流入端的所述增抗单元20导通时，所述电感单元10的电感值越小；越远离所述电信号流入端的所述增抗单元20导通时，所述电感单元10的电感值也越大，而当所有的所述增抗单元20均处于断开情况时，所述电感单元10的电感值最大，因此，当所述电感单元10上连接有五个所述增抗单元20时，所述电感单元10的电感值能够按照六个梯度进行调节。

由于生产制造的偏差，所述发射端输出级或接收端输出级的负载的电容C_L偏差大小也不同，需要所述集成可调电感能够调节不同的电感值，而所述集成可调电感模块能够阶段地调节电感值以阶段地改变接收端输出级或发射端输出级的带宽，因此，所述集成可调电感模块能够以不同的值去适应不同的发射端输出级或接收端输出级，达到稳定弥补不同接收端输出级或发射端输出级在生产或制造过程中负载的电容C_L的偏差。

具体地，一个所述增抗单元20包括一逻辑开关21和一电容22。所述逻辑开关21和所述电容22串联后电连接于所述电感单元10，其中所述逻辑开关21的一端电连接于所述电感单元10，所述电容22的另一端接地。所述逻辑开关21能够控制所述电容22与所述电感单元10的通断，不同位置的所述电容22和所述电感单元10导通时，所述电感单元10连接在发射端输出级或/和接收端输出级电路中的有效长度也不同，进而改变所述电感单元10的电感值。因此，所述集成可调电感模块能够调节自身电感值的大小，精准弥补所述发射端输出级或接收端输出级的负载的电容C_L的数值对所述发射端输出级或接收端输出级的带宽影响。

所述逻辑开关21被实施为NMOS管，所述NMOS管具有一源极、一漏极和一栅极。所述NMOS管的栅极电连接于一信号发射端，所述源极电连接于所述电容22，所述漏极电连接于所述电感单元10。在所述栅极接收到一高电平信号时，所述源极与所述漏极导通，所述电容22与所述电感单元10导通，而当所述栅极接收到低电平信号时，所述源极与所述漏极导通，所述电容22与所述电感单元10不导通。因此，所述NMOS管能够控制所述电容22与所述电感单元10通断。具体地，若干所述NMOS管电连接在一控制器，所述控制器能够输出一高电平信号或一低电平信号，因此，所述控制器便能够采用高电平或低电平信号控制所述源极和所述漏极的导通状态。

优选地，所述电容22可被实施为MIM电容或MOS电容，两种电容均能够集成在芯片的内部，两种电容均是能够在集成电路工艺库中找到的电容类型。

通过这种电感调节方案，能够有效地避免活动端点上由于电连接至电路中间物理连接点滑动而引入额外的较大寄生，从而避免电感单元的实际电感值偏离其初始电感设计值。此外，本发明的技术方案完全基于电学设计的思路，不需要额外增加物理调节的结构，因此，不会改变原有的封装工艺，因此，不会增加额外的工艺流程，故而相对于现有的方案来说，可以有效地降低制作成本。

所述集成可调电感模块采用多个所述NMOS管控制多个所述电容22并集成于所述电感单元10，使得所述电感单元10接入电路的有效长度能够按照梯度进行改变，从而调节所述电感单元10的电感值。所述逻辑开关21和所述电容22采用集成的方式设置于所述接收端输出级或发射端输出级，能够集成在芯片的内部，不会在芯片中额外引入过多的额外的寄生，能够精准地调节所述集成可调电感模块的电感值，进而稳定改变所述接收端输出级或所述发射端输出级的带宽，能够避免现有电感值调控技术方案带来额外寄生的问题。采用集成电路的方式，制造方法简单，能够快速且低成本地制造出所述集成可调电感模块，生产成本低，适于广泛应用。

如图3所示，高速信号光电收发芯片200，图中附图标记为所述高速信号光电收发芯片的输出级201。所述高速信号光电收发芯片200包括一芯片本体210、一接收端输出级、一发射端输出级和一所述集成可调电感模块，其中所述接收端输出级被设置于所述芯片本体210，其中所述发射端输出级被设置于所述芯片本体210，其中所述集成可调电感模块被设置于所述发射端输出级或/和所述接收端输出级。所述集成可调电感模块能够调节自身的电感，能够以调节电感的方式来调节所述接收端输出级或所述发射端输出级的带宽，进而达到调节所述高速信号光电收发芯片200带宽的目的，以使所述高速信号光电收发芯片200能够传输完整的电信号。在所述高速信号光电收发芯片200用于发射高速电信号，且高速通路中电信号传输的数据码率较高时，采用所述集成可调电感模块调高所述高速信号光电收发芯片200的带宽，能够传输完整的电信号，当高速通路中电信号传输的数据码率较低时，在保证电信号传输过程中的完整性，可以选择调低所述高速信号光电收发芯片200的带宽。因此，所述高速信号光电收发芯片200能够以电感可调的方式来适应不同的应用场景，以保证电信号传输过程中的完整性。优选地，所述发射端输出级中的输出级采用电流型逻辑电路结构（CML Driver）输出电信号，当发射端输出级中负载的电容C_L的数值与设计数值具有偏差时，采用所述集成可调电感模块调大或调小电感数值，使所述集成可调电感模块能够改变所述发射端输出级的带宽，使得所述发射端输出级能够以不同的带宽应用到不同的场景，能够保证电信号在传输过程中的完整性以及眼图质量。

具体地，所述芯片本体210具有至少一屏蔽层2101，其中所述电感单元10以在同平面上同轴围绕的方式布置在所述屏蔽层2101的一侧，而所述增抗单元20被布置在所述屏蔽层2101的另一侧。

优选地，所述电感单元10在同平面上同轴围绕，并对称地布置在所述屏蔽层2101的一侧，以为后续所述增抗单元20的等分调控提供位置参考，如图2所示。

如图4所示，更具体地，所述增抗单元20的所述逻辑开关21和所述电容22都被设置在与所述电感单元10相反的另一侧。所述逻辑开关21的一端被电连接于所述电感单元10的两端之间的中部，比如，所述逻辑开关21可以通过形成于所述芯片本体210上穿过所述屏蔽层2101通孔内的导体而被电连接于所述电感单元10的两端之间的中部。所述逻辑开关21的一端被电连接于所述电容22的一端，而所述电容22的另一端可直接电连接于位于所述电感单元10和所述增抗单元20之间的所述屏蔽层2101。

这样一来，在增加所述增抗单元20的同时，由于无需为所述增抗单元额外增加接地导体，从而能够在保证所述高速信号光电收发芯片200能够传输完整的电信号的同时，减少所述芯片200的尺寸。

更优选地，所述屏蔽层2101可直接作为所述电容22的下极板，如此一来，所述屏蔽层2101既能够起到自身的信号屏蔽作用，还可以作为所述电容22的部件，进而可进一步简化所述芯片200的结构，减少所述芯片200的尺寸。

更重要的是，在本实施例中，所述电感单元10和所述增抗单元20被相对竖直放置，这样一来，能够有效地消除所述电感单元10和所述增抗单元20横向放置时占据的横向面积，从而减少所述芯片200的横向尺寸。

优选地，所述逻辑开关被可控制地连接于所述芯片本体210。

本领域技术人员可以理解的是，由于所述高速信号光电收发芯片200的接收端输出级或发射端输出级中设置有集成可调电感模块，因此，能够通过改变电感数值来弥补负载的电容C_L的误差对所述发射端输出级带宽的影响，进而能够输出完整的电信号，提高电信号的眼图质量。需要注意的是，所述高速信号光电收发芯片200采用所述集成可调电感模块调节电感值，能够避免接收端输出级或发射端输出级因为生产或工艺误差对负载的电容C_L的数值影响，保证所述高速信号光电收发芯片200能够传输完整的电信号，从而提高电信号的眼图质量。

收发芯片输出级带宽调节方法，包括：

判断当前所述收发芯片输出级的带宽是否处于一预设范围；

在收发芯片输出级的带宽偏离所述预设范围时，改变增抗单元20电连接在电感单元10的位置，使所述收发芯片输出级的带宽处于所述预设范围。

具体地，分段地改变增抗单元20电连接在电感单元10的位置，能够分段地改变所述电感单元10电连接在电路中的有效长度，使得所述电感单元10的电感值逐渐地变化，逐渐地调节逐渐地所述收发芯片输出级的带宽，使所述电感单元10能够输出完整的电信号。另外，在分段地改变所述电感单元10的电感值时，能够弥补不同的负载的电容C_L的误差对所述收发芯片输出级带宽的影响，能够调节所述收发芯片输出级带宽，使所述收发芯片输出级输出完整的电信号。

进一步具体地，所述增抗单元20通过逻辑开关和电容的配合改变所述电感单元10电连接在电路中的有效长度，采用逻辑开关和电容的配合，属于电路设计的改进，与传统的具有焊接点位的物理结构相比，能够避免在电路中引入过多的额外寄生，从而精准地调节所述电感单元10的电感值。

本领域技术人员可以理解的是，所述负载可以是设置于所述接收端输出级或/和发射端输出级的传输线、电阻、电容、三极管等电子元器件。

本领域的技术人员应理解，上述描述及附图中所示的本发明的实施例只作为举例而并不限制本发明。本发明的优势已经完整并有效地实现。本发明的功能及结构原理已在实施例中展示和说明，在没有背离所述原理下，本发明的实施方式可以有任何变形或修改。

Claims (11)

1.高速信号光电收发芯片，其特征在于，所述高速信号光电收发芯片包括：

一芯片本体；

一接收端输出级，所述接收端输出级被设置于所述芯片本体；

一发射端输出级，所述发射端输出级被设置于所述芯片本体；

至少一负载，其中所述负载被电连接于所述接收端输出级或/和发射端输出级；

集成可调电感模块，所述集成可调电感模块被设置于接收端输出级或/和发射端输出级，并设置于所述芯片本体，其中所述集成可调电感模块包括：

一电感单元，所述电感单元被电连接于一发射端输出级或/和一接收端输出级；和

若干增抗单元，若干所述增抗单元以可控制通断地方式被电连接于所述电感单元，且若干所述增抗单元沿电信号传播的方向以并联的方式电连接于所述电感单元的两端之间，以在不同的所述增抗单元与所述电感单元导通时，所述电感单元电连接在发射端输出级或/和接收端输出级电路中的有效长度发生改变；

每个所述增抗单元包括一逻辑开关和一电容，所述逻辑开关的一端与所述电容的一端电连接于所述电感单元，所述逻辑开关的另一端电连接于所述电感单元，所述电容的另一端接地，以使所述逻辑开关控制所述电容与所述电感单元的导通状态。

2.根据权利要求1所述高速信号光电收发芯片，其特征在于，若干所述增抗单元以能够阶段调节所述电感单元电感值的方式被电连接于所述电感单元。

3.根据权利要求2所述高速信号光电收发芯片，其特征在于，若干所述增抗单元等距离间隔分布于所述电感单元。

4.根据权利要求1所述高速信号光电收发芯片，其特征在于，所述电容被实施MIM电容或MOS电容。

5.根据权利要求1所述高速信号光电收发芯片，其特征在于，所述逻辑开关被实施为NMOS管，所述NMOS管的栅极电连接于一信号发射端，所述NMOS管的源极电连接于所述电容，所述NMOS管的漏极电连接于所述电感单元，以在所述栅极接收到一高电平时，所述电容与所述电感单元导通。

6.根据权利要求5所述高速信号光电收发芯片，其特征在于，所述发射端输出级被实施为电流型逻辑电路。

7.根据权利要求6所述高速信号光电收发芯片，其特征在于，若干所述增抗单元能够阶段调节所述电感单元电感值的方式被电连接于所述电感单元。

8.根据权利要求1所述高速信号光电收发芯片，其特征在于，所述逻辑开关被可控制地连接于所述芯片本体。

9.根据权利要求1所述高速信号光电收发芯片，其特征在于，所述芯片本体具有至少一屏蔽层，其中所述电感单元以在同平面上同轴围绕的方式布置在所述屏蔽层的一侧所述增抗单元的所述逻辑开关和所述电容被设置在与所述电感单元相反的另一侧，所述逻辑开关的一端被电连接于所述电感单元的两端之间的中部，所述逻辑开关的一端被电连接于所述电容的一端，所述电容的另一端可直接电连接于位于所述电感单元和所述增抗单元之间的所述屏蔽层。

10.根据权利要求9所述高速信号光电收发芯片，其特征在于，所述屏蔽层被设置为所述电容的下极板。

11.如权利要求1-10中任一所述高速信号光电收发芯片带宽调节方法，其特征在于，包括：

判断当前收发芯片输出级的带宽是否处于一预设范围；

在收发芯片输出级的带宽偏离所述预设范围时，改变增抗单元电连接在电感单元的位置，使所述收发芯片输出级的带宽处于所述预设范围。

Images