CN109309100A - 薄膜晶体管、栅极驱动电路和显示面板 - Google Patents

薄膜晶体管、栅极驱动电路和显示面板 Download PDF

Info

Publication number
CN109309100A
CN109309100A CN201811149006.XA CN201811149006A CN109309100A CN 109309100 A CN109309100 A CN 109309100A CN 201811149006 A CN201811149006 A CN 201811149006A CN 109309100 A CN109309100 A CN 109309100A
Authority
CN
China
Prior art keywords
tft
thin film
film transistor
sub
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811149006.XA
Other languages
English (en)
Other versions
CN109309100B (zh
Inventor
刘凤娟
韩影
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811149006.XA priority Critical patent/CN109309100B/zh
Publication of CN109309100A publication Critical patent/CN109309100A/zh
Priority to US16/493,429 priority patent/US11183142B2/en
Priority to PCT/CN2019/085710 priority patent/WO2020062871A1/en
Application granted granted Critical
Publication of CN109309100B publication Critical patent/CN109309100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的实施例公开了薄膜晶体管、栅极驱动电路和显示面板。该薄膜晶体管包括：衬底基板，设置在衬底基板上的梳齿形状的栅极、有源层、位于栅极和有源层之间的栅极绝缘层、以及梳齿形状的源电极和漏电极。源电极的第一齿部和漏电极的第二齿部沿第一方向交替设置，并且在衬底基板上的正投影与有源层分别至少部分重叠。栅极的第三齿部位于邻近的第一齿部和第二齿部之间。有源层与第三齿部在衬底基板上的正投影相交的区域为第一相交部。第一齿部、第二齿部、第三齿部以及有源层形成多个并联的子薄膜晶体管。多个子薄膜晶体管中在中心位置处的至少一个中心子薄膜晶体管的第一相交部在第一方向上的第一尺寸与该第一相交部在第二方向上的第二尺寸的比值最大，其中，第二方向与第一方向垂直。

Description

薄膜晶体管、栅极驱动电路和显示面板
技术领域
本发明涉及显示技术领域，具体地，涉及薄膜晶体管、栅极驱动电路和显示面板。
背景技术
目前，显示面板的窄边框化已成为趋势。在显示面板中，可采用将栅极驱动电路整合到阵列基板上的技术实现，即GOA(Gate Driver On Array)技术。在GOA技术中，通常需要具有超大宽长比的薄膜晶体管来实现大电流，以保证显示面板的显示效果。在现有技术中，具有超大宽长比的薄膜晶体管一般采用由多个子薄膜晶体管并联形成的梳状薄膜晶体管。
发明内容
本发明的实施例提供了一种薄膜晶体管、相应的栅极驱动电路和显示面板，其能够减少在薄膜晶体管的中心区域积累的热量，从而避免由于中心区域过热而导致的晶体管的击穿现象。
根据本发明的第一方面，提供了一种薄膜晶体管。该薄膜晶体管包括衬底基板、设置于衬底基板上的梳齿形状的栅极、有源层、位于栅极和有源层之间的栅极绝缘层、以及梳齿形状的源电极和漏电极。进一步地，源电极的第一齿部和漏电极的第二齿部沿第一方向交替设置并且在衬底基板上的正投影与有源层分别至少部分重叠。栅极的第三齿部位于邻近的第一齿部和第二齿部之间。有源层与第三齿部在衬底基板上的正投影相交的区域为第一相交部。第一齿部、第二齿部、第三齿部以及有源层形成多个并联的子薄膜晶体管。多个子薄膜晶体管中在中心位置处的至少一个中心子薄膜晶体管的第一相交部在第一方向上的第一尺寸与第一相交部在第二方向上的第二尺寸的比值最大，且第二方向与第一方向垂直。
在本发明的实施例中，多个子薄膜晶体管的相应的第一相交部的第二尺寸相同，并且至少一个中心子薄膜晶体管的第一相交部的第一尺寸最大。
在本发明的实施例中，多个子薄膜晶体管中不同于至少一个中心子薄膜晶体管的其它子薄膜晶体管的第一相交部的第一尺寸相同。
在本发明的实施例中，对于多个子薄膜晶体管中不同于至少一个中心子薄膜晶体管的其它子薄膜晶体管，随着与至少一个中心子薄膜晶体管之间的距离的增加，其它子薄膜晶体管的第一相交部的第一尺寸减小。
在本发明的实施例中，有源层在第二方向上被分隔成多个段。
在本发明的实施例中，多个段在第二方向上的尺寸相同。
在本发明的实施例中，多个段在第二方向上的尺寸不同。
在本发明的实施例中，多个段中处于中心位置处的至少一个段在第二方向上的尺寸最小。
在本发明的实施例中，多个子薄膜晶体管的相应的第一相交部的第一尺寸相同，并且至少一个中心子薄膜晶体管的第一相交部的第二尺寸最小。
在本发明的实施例中，对于多个子薄膜晶体管中不同于至少一个中心子薄膜晶体管的其它子薄膜晶体管的第一相交部的第二尺寸相同。
在本发明的实施例中，对于多个子薄膜晶体管中不同于至少一个中心薄膜晶体管的其它子薄膜晶体管，随着与至少一个中心子薄膜晶体管之间的距离的增加，其它子薄膜晶体管的第一相交部的第二尺寸增大。
在本发明的实施例中，对于多个子薄膜晶体管中的各个子薄膜晶体管，有源层中用于形成该子薄膜晶体管的区域在第二方向上被分隔成多个段。
在本发明的实施例中，至少一个中心子薄膜晶体管的第一相交部的第一尺寸最大且第二尺寸最小。
根据本发明的第二方面，提供了一种栅极驱动电路。该栅极驱动电路包括根据本发明的第一方面所述的薄膜晶体管。
根据本发明的第三方面，提供了一种阵列基板。该阵列基板包括根据本发明的第二方面所述的栅极驱动电路。
根据本发明的第四方面，提供了一种阵列基板。该阵列基板包括根据本发明的第一方面所述的薄膜晶体管。
附图说明
为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中，贯穿这些附图的各个视图，相应的参考编号指示相应的部件或特征：
图1是现有的示例性梳状薄膜晶体管的平面示意图；
图2是根据本发明的第一实施例的薄膜晶体管的平面示意图；
图3是根据本发明的第二实施例的薄膜晶体管的平面示意图；
图4是根据本发明的第三实施例的薄膜晶体管的平面示意图；
图5是根据本发明的第四实施例的薄膜晶体管的平面示意图；
图6是根据本发明的第五实施例的薄膜晶体管的平面示意图；
图7是根据本发明的第六实施例的薄膜晶体管的平面示意图；
图8是根据本发明的第七实施例的薄膜晶体管的平面示意图；
图9是根据本发明的第八实施例的薄膜晶体管的平面示意图；
图10是根据本发明的第九实施例的薄膜晶体管的平面示意图；
图11是根据本发明的第十实施例的薄膜晶体管的平面示意图；
图12是根据本发明的第十一实施例的薄膜晶体管的平面示意图；
图13是根据本发明的实施例的栅极驱动电路的示意性框图；以及
图14是根据本发明的实施例的显示面板的示意性框图。
具体实施方式
为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本发明保护的范围。
当介绍本发明的元素及其实施例时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素。用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素。
出于下文表面描述的目的，如其在附图中被标定方向那样，术语“上”、“下”、“左”、“右”“垂直”、“水平”、“顶”、“底”及其派生词应涉及发明。术语“上覆”、“在……顶上”、“定位在……上”或者“定位在……顶上”意味着诸如第一结构的第一要素存在于诸如第二结构的第二要素上，其中，在第一要素和第二要素之间可存在诸如界面结构的中间要素。术语“接触”意味着连接诸如第一结构的第一要素和诸如第二结构的第二要素，而在两个要素的界面处可以有或者没有其它要素。
除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本发明主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
图1示意性地示出了现有的示例性的具有超大宽长比的梳状薄膜晶体管的平面示意图。
如图1所示，梳状薄膜晶体管可包括衬底基板(未示出)、梳齿形状的栅极101、有源层102、位于栅极和有源层之间的栅极绝缘层(未示出)、以及梳齿形状的源电极103和漏电极104。源电极103的第一齿部(图示为3个)和漏电极104的第二齿部(图示为3个)沿图示的水平方向交替设置。第一齿部和第二齿部在衬底基板上的正投影与有源层102部分重叠以在有源层102上形成源区域和漏区域。栅极101的第三齿部(图示为5个)位于邻近的第一齿部和第二齿部之间。有源层102与第三齿部在衬底基板上的正投影相交的区域(即第一相交部)在有源层102上形成沟道区。这样，第一齿部、第二齿部、第三齿部和有源层102可形成五个并联的子薄膜晶体管T1、T2、T3、T4、T5。在图1所示的薄膜晶体管中，子薄膜晶体管T2与T1共用漏电极104的第一个第二齿部并与T3共用源电极103的第二个第一齿部。子薄膜晶体管T3与T4共用漏电极104的第二个第二齿部。子薄膜晶体管T4与T5共用源电极103的第三个第一齿部。
另外，在图1的示例中，子薄膜晶体管T1、T2、T3、T4、T5的沟道区的长度(即，第一相交部在水平方向上的尺寸)分别表示为L1、L2、L3、L4、L5，宽度(即，第一相交部在垂直方向上的尺寸)则被分别表示为W1、W2、W3、W4、W5。可见，五个子薄膜晶体管的沟道区的宽度和长度是相同的。
在使用如图1所示的薄膜晶体管的阵列基板中，在阵列基板被提供工作电压进行工作期间，由于工作电压不变，因此，各子薄膜晶体管所产生的热量Q可被计算为Q＝U2/R·T，其中，U表示子薄膜晶体管的源极与漏极之间的电压，R表示子薄膜晶体管的沟道区的电阻(由于子薄膜晶体管的其它部件的发热效果不明显，因此，一般仅考虑沟道区的电阻)，T表示子薄膜晶体管的工作时间。因此，单位时间内子薄膜晶体管所产生的热量Q与其沟道区的电阻R成反比。而沟道区的电阻R与沟道区的宽长比(W/L)相关，即，宽长比越大，电阻越小。因此，子薄膜晶体管所产生的热量与其宽长比成反比。
在图1的示例中，由于五个子薄膜晶体管的沟道区的宽度和长度相同，因此，所产生的热量也相同。在这种情况下，位于两侧的子薄膜晶体管T1、T2、T4、T5对中间的子薄膜晶体管T3造成热辐射热量增强的作用，这样，薄膜晶体管的中心区域容易由于过热而导致烧毁。
为了解决这一技术问题，本发明的实施例提出了一种新型的薄膜晶体管。通过将薄膜晶体管中的在中心位置处的子薄膜晶体管(也称为“中心子薄膜晶体管”)的第一相交部的长度与宽度的比值设置为最大，使得薄膜晶体管中的中心子薄膜晶体管产生的热量最少，从而，避免薄膜晶体管的中心区域由于过热而被烧毁。以下结合附图对根据本发明的实施例的薄膜晶体管进行详细说明。在以下的本发明的实施例中，为了便于说明，薄膜晶体管采用与如图1所示的薄膜晶体管类似的结构，因此，对于相同的部分，适当省略其说明。
图2示出了根据本发明的第一实施例的薄膜晶体管的平面示意图。
如图2所示，在本实施例中，薄膜晶体管的子薄膜晶体管T1、T2、T3、T4、T5的沟道区的宽度W1、W2、W3、W4、W5被设置为相同，而作为中心子薄膜晶体管的子薄膜晶体管T3的沟道区的长度L3被设置为最长。
进一步地，其它子薄膜晶体管T1、T2、T4、T5的沟道区的长度L1、L2、L4、L5可被设置为相同，并且小于L3。
因此，在本实施例中，与子薄膜晶体管T1、T2、T4、T5相比，子薄膜晶体管T3的沟道区的宽长比W3/L3最小，相应地，子薄膜晶体管T3的沟道区的电阻最大。这样，在薄膜晶体管工作期间，子薄膜晶体管T3所产生的热量最小，能够有效避免薄膜晶体管的中心区域由于过热而烧毁。
尽管在本实施例中仅将一个子薄膜晶体管T3的沟道区的长度设置为最长，但本领域中的技术人员可以理解，也可以将位于中心位置处的多个子薄膜晶体管的沟道区的长度设置为最长。例如，也可以将子薄膜晶体管T2、T3、T4的沟道区的长度设置为最长。
图3示出了根据本发明的第二实施例的薄膜晶体管的平面示意图。在本实施例中，除了将子薄膜晶体管T1、T2、T3、T4、T5的沟道区的宽度W1、W2、W3、W4、W5设置为相同以及将子薄膜晶体管T3的沟道区的长度L3设置为最长以外，对于子薄膜晶体管T1、T2、T4、T5，随着与子薄膜晶体管T3之间的距离越大，子薄膜晶体管T1、T2、T4、T5的沟道区的长度L1、L2、L4、L5越小。
如图3所示，子薄膜晶体管T1和T5距子薄膜晶体管T3较远，子薄膜晶体管T2和T4距子薄膜晶体管T3较近。因此，可将子薄膜晶体管T1、T5的沟道区的长度L1、L5设置为最小，将子薄膜晶体管T2、T4的沟道区的长度L2、L4设置为大于长度L1和L5，而将子薄膜晶体管T3的沟道区的长度L3设置为最大。因此，子薄膜晶体管T3的沟道区的宽长比W3/L3最小，电阻最大，相应地，所产生的热量最小。
图4示出了根据本发明的第三实施例的薄膜晶体管的平面示意图。在本实施例中，在图2所示的第一实施例的薄膜晶体管的基础上，进一步将有源层在图示的垂直方向上分隔成宽度相等的三个段。
如图4所示，薄膜晶体管的有源层202在图示的垂直方向上被分隔成三个段，并且三个段的宽度W11、W12、W13相同。在这种情况下，子薄膜晶体管的沟道区的宽度相同，并且都等于W11、W12与W13的和。因此，子薄膜晶体管T3的沟道区的宽长比W3/L3最小，电阻最大，相应地，所产生的热量最小。
尽管在本实施例中，有源层被分隔成三个段，但本领域中的技术人员可以理解，有源层也可以被分隔成其它数量的段。
图5示出了根据本发明的第四实施例的薄膜晶体管的平面示意图。在本实施例中，在图3所示的第二实施例的薄膜晶体管的基础上，进一步将有源层在垂直方向分隔成宽度相等的三个段，并且三个段的宽度W11、W12、W13相同。在这种情况下，子薄膜晶体管的沟道区的宽度相同，并且都等于W11、W12与W13的和。因此，子薄膜晶体管T3的沟道区的宽长比W3/L3最小，电阻最大，相应地，所产生的热量最小。
图6示出了根据本发明的第五实施例的薄膜晶体管的平面示意图。在本实施例中，在图4所示的第三实施例的薄膜晶体管的基础上，进一步将在有源层上处于中心位置的中心段的宽度W12设置为最小，并将其它两个段的宽度W11、W13设置为相同，且大于W12。在这种情况下，子薄膜晶体管的沟道区的宽度相同，并且都等于W11、W12与W13的和。因此，子薄膜晶体管T3的沟道区的宽长比W3/L3最小，电阻最大，相应地，所产生的热量最小。
尽管在本实施例中将在有源层上位于中心位置处的一个中心段的宽度设置为最小，但本领域的技术人员可以理解，也可以将位于中心位置处的多个中心段的宽度设置为最小。例如，在有源层在垂直方向上被分隔成五个段的实施例中，可以将位于中心位置处的三个段的宽度设置为最小。
图7示出了根据本发明的第六实施例的薄膜晶体管的平面示意图。在本实施例中，在图5所示的第四实施例的薄膜晶体管的基础上，进一步将在有源层上位于中心位置处的段的宽度W12设置为最小，并将其它两个段的宽度W11、W13设置为相同，且大于W12。这样的情况下，子薄膜晶体管的沟道区的宽度相同，并且都等于W11、W12与W13的和。因此，子薄膜晶体管T3的沟道区的宽长比W3/L3最小，电阻最大，相应地，所产生的热量最小。
图8示出了根据本发明的第七实施例的薄膜晶体管的平面示意图。在本实施例中，子薄膜晶体管T1、T2、T3、T4、T5的沟道区的长度L1、L2、L3、L4、L5被设置为相同,而位于中心位置处的子薄膜晶体管T3的沟道区的宽度W3被设置为最小。
进一步地，子薄膜晶体管T1、T2、T4、T5的沟道区的宽度W1、W2、W4、W5被设置为相同，且大于W3。
因此，在本实施例中，与子薄膜晶体管T1、T2、T4、T5相比，子薄膜晶体管T3的沟道区的宽长比W3/L3最小。相应地，子薄膜晶体管T3的沟道区的电阻最大。这样，在薄膜晶体管工作期间，子薄膜晶体管T3所产生的热量最小，能够有效避免薄膜晶体管的中心区域由于过热而烧毁。
图9示出了根据本发明的第八实施例的薄膜晶体管的平面示意图。在本实施例中，除了将子薄膜晶体管T1、T2、T3、T4、T5的沟道区的长度L1、L2、L3、L4、L5设置为相同以及将子薄膜晶体管T3的沟道区的宽度设置为最小以外，对于子薄膜晶体管T1、T2、T4、T5，随着与子薄膜晶体管T3的距离越大，子薄膜晶体管T1、T2、T4、T5的沟道区的宽度W1、W2、W4、W5越大。
如图9所示，子薄膜晶体管T1和T5距子薄膜晶体管T3较远，子薄膜晶体管T2和T4距子薄膜晶体管T3较近。因此，可将子薄膜晶体管T1、T5的沟道区的宽度W1、W5设置为最大，将子薄膜晶体管T2、T4的沟道区的宽度W2、W4设置为小于宽度W1和W5，而将子薄膜晶体管T3的沟道区的宽度W3设置为最小。因此，子薄膜晶体管T3宽长比W3/L3最小，电阻最大，相应地，所产生的热量最小。
图10示出了根据本发明的第九实施例的薄膜晶体管的平面示意图。在本实施例中，在图8所示的第七实施例的薄膜晶体管的基础上，进一步将子薄膜晶体管对应的各个有源层区域在图示的垂直方向上分别分隔成五段或四段。
如图10所示，子薄膜晶体管T1、T2、T3、T4、T5对应的有源层的区域的宽度相同。进一步地，通过四个分隔物，将与子薄膜晶体管T3对应的有源层的区域在图示的垂直方向上分隔成五段。并且通过三个分隔物，将与子薄膜晶体管T1、T2、T4、T5对应的有源层的区域分隔成四段。在本发明的实施例中，分隔物的宽度相同，且可以采用与栅极绝缘层相同的材料形成。在这种情况下，子薄膜晶体管T3的沟道区的宽度W3等于有源层的区域的宽度减去四个分隔物的宽度，子薄膜晶体管T1、T2、T4、T5的沟道区的宽度W1、W2、W4、W5等于有源层的区域的宽度减去三个分隔物的宽度，即宽度W1、W2、W4、W5小于W3。因此，子薄膜晶体管T3的沟道区的宽长比W3/L3最小，电阻最大，相应地，所产生的热量最小。
可替换地，在本发明的实施例中，与各个子薄膜晶体管对应的有源层的区域的宽度可以不同，分隔物的宽度也可以不同。
图11示出了根据本发明的第十实施例的薄膜晶体管的平面示意图。在本实施例中，在图9所示的第八实施例的薄膜晶体管的基础上，进一步将子薄膜晶体管对应的各个有源层区域在图示的垂直方向上分别分隔成五段、四段或三段。
如图11所示，子薄膜晶体管T1、T2、T3、T4、T5对应的有源层的区域的宽度相同。进一步地，通过四个分隔物，将与子薄膜晶体管T3对应的有源层的区域在图示的垂直方向上分隔成五段。通过三个分隔物，将与子薄膜晶体管T2、T4对应的有源层的区域分隔成四段。并且通过两个分隔物，将与子薄膜晶体管T1、T5对应的有源层的区域分隔成三段。在本发明的实施例中，分隔物的宽度相同，并且分隔物可以采用与栅极绝缘层相同的材料形成。在这种情况下，子薄膜晶体管T3的沟道区的宽度W3等于对应的有源层的区域的宽度减去四个分隔物的宽度，子薄膜晶体管T2、T4的沟道区的宽度W2、W4等于对应的有源层的区域的宽度W2、W4减去三个分隔物的宽度，而子薄膜晶体管T1、T5的沟道区的宽度W1、W5等于对应的有源层的区域的宽度减去两个分隔物的宽度，即宽度W1、W5大于宽度W2、W4，且宽度W2、W4大于宽度W3。因此，子薄膜晶体管T3的沟道区的宽长比W3/L3最小，电阻最大，相应地，所产生的热量最小。
尽管在本发明的一些实施例中，与子薄膜晶体管对应的有源层区域被分别分隔成五段、四段或三段，但本领域中的技术人员可以理解，有源层也可以被分隔成其它数量的段。
图12示出了根据本发明的第十一实施例的薄膜晶体管的平面示意图。在本实施例中，薄膜晶体管的位于中心位置的子薄膜晶体管T3的沟道区的长度L3被设置为最长，沟道区的宽度W3被设置为最小。
进一步地，将子薄膜晶体管T1、T2、T4、T5的沟道区L1、L2、L4、L5的长度设置为相同，并且将子薄膜晶体管T1、T2、T4、T5的沟道区的宽度W1、W2、W4、W5设置为相同。
可替换地，在本发明的实施例中，子薄膜晶体管T1、T2、T4、T5的沟道区的长度L1、L2、L4、L5可以采用与图3所示的实施例相同的设置，即随着与子薄膜晶体管T3之间的距离越大，将子薄膜晶体管T1、T2、T4、T5的沟道区的长度L1、L2、L4、L5设置为越小。
可替换地，在本发明的实施例中，子薄膜晶体管T1、T2、T4、T5的宽度W1、W2、W4、W5可以采用与图9所示的实施例相同的设置，即随着与子薄膜晶体管T3之间的距离越大，将子薄膜晶体管T1、T2、T4、T5的沟道区的宽度W1、W2、W4、W5设置为越大。
可替换地，在本发明的实施例中，子薄膜晶体管T1、T2、T3、T4、T5的沟道区的宽度W1、W2、W3、W4、W5可以采用与图10所示的实施例相同的设置，即，在与子薄膜晶体管T1、T2、T3、T4、T5对应的有源层的区域的宽度相同的情况下，通过宽度相同的分隔物，将与子薄膜晶体管T3对应的有源层的区域在图示的垂直方向上分隔成五段，将与子薄膜晶体管T1、T2、T4、T5对应的有源层的区域分隔成四段。
可替换地，在本发明的实施例中，子薄膜晶体管T1、T2、T3、T4、T5的沟道区的宽度W1、W2、W3、W4、W5可以采用与图11所示的实施例相同的设置，即，在子薄膜晶体管T1、T2、T3、T4、T5对应的有源层的区域的宽度相同的情况下，通过宽度相同的分隔物，将与子薄膜晶体管T3对应的有源层的区域在图示的垂直方向上分隔成五段，将与子薄膜晶体管T2、T4、对应的有源层的区域分隔成四段，并将与子薄膜晶体管T1、T5对应的有源层的区域分隔成三段。
因此，在本实施例中，与子薄膜晶体管T1、T2、T4、T5相比，子薄膜晶体管T3的沟道区的宽长比W3/L3最小，相应地，子薄膜晶体管T3的沟道区的电阻最大。这样，在薄膜晶体管工作期间，子薄膜晶体管T3所产生的热量最小，能够有效避免薄膜晶体管的中心区域由于过热而烧毁。
此外，根据上述实施例的薄膜晶体管可在栅极驱动电路或像素电路中使用，以实现大电流，同时避免击穿。
图13示出了根据本发明的实施例的栅极驱动电路1300的示意性框图。如图13所示，栅极驱动电路1300可包括如图2至图12任一所示的薄膜晶体管1200。
图14示出了根据本发明的实施例的阵列基板1400的示意性框图。如图14所示，阵列基板1400可包括上述的如图13所示的栅极驱动电路1300。在其它实施例中，阵列基板1400可包括如图2至图12任一所示的薄膜晶体管1200。根据本发明的实施例的阵列基板1400可以用于任何具有显示功能的产品或部件。这样的产品或部件包括但不限于显示装置、可穿戴设备、移动电话、平板电脑、电视机、笔记本电脑、数码相框、导航仪等。
尽管在以上实施例中薄膜晶体管采用五个子薄膜晶体管并联形成，但本领域的技术人员可以理解，本发明的实施例的薄膜晶体管中也可以采用其它数量的子薄膜晶体管并联形成。
以上已经描述了根据本发明的若干实施例，这些实施例仅通过举例的方式展现，而且不旨在限制本发明的范围。事实上，本文所描述的新颖实施例也可以以各种其它形式来实施。此外，在不脱离本发明的精神下，可以对本文所描述的实施例的形式进行各种省略、替代和改变。所附权利要求以及它们的等价物旨在覆盖落在本发明范围和精神内的此类形式或者修改。

Claims (18)

1.一种薄膜晶体管，包括：衬底基板，设置于所述衬底基板上的梳齿形状的栅极、有源层、位于所述栅极和有源层之间的栅极绝缘层、以及梳齿形状的源电极和漏电极，其中，
所述源电极的第一齿部和所述漏电极的第二齿部沿第一方向交替设置，并且在所述衬底基板上的正投影与所述有源层分别至少部分重叠；
所述栅极的第三齿部位于邻近的第一齿部和第二齿部之间；
所述有源层与所述第三齿部在所述衬底基板上的正投影相交的区域为第一相交部；
所述第一齿部、所述第二齿部、所述第三齿部以及所述有源层形成多个并联的子薄膜晶体管；
所述多个子薄膜晶体管中在中心位置处的至少一个中心子薄膜晶体管的第一相交部在所述第一方向上的第一尺寸与所述第一相交部在第二方向上的第二尺寸的比值最大，其中所述第二方向与所述第一方向垂直。
2.根据权利要求1所述的薄膜晶体管，其中，所述多个子薄膜晶体管的相应的第一相交部的第二尺寸相同，并且所述至少一个中心子薄膜晶体管的所述第一相交部的第一尺寸最大。
3.根据权利要求2所述的薄膜晶体管，其中，所述多个子薄膜晶体管中不同于所述至少一个中心子薄膜晶体管的其它子薄膜晶体管的第一相交部的第一尺寸相同。
4.根据权利要求2所述的薄膜晶体管，其中，对于所述多个子薄膜晶体管中不同于所述至少一个中心子薄膜晶体管的其它子薄膜晶体管，随着与所述至少一个中心子薄膜晶体管之间的距离的增加，所述其它子薄膜晶体管的第一相交部的第一尺寸减小。
5.根据权利要求1至4中任一项所述的薄膜晶体管，其中，所述有源层在所述第二方向上被分隔成多个段。
6.根据权利要求5所述的薄膜晶体管，其中，所述多个段在所述第二方向上的尺寸相同。
7.根据权利要求5所述的薄膜晶体管，其中，所述多个段在所述第二方向上的尺寸不同。
8.根据权利要求7所述的薄膜晶体管，其中，所述多个段中处于中心位置处的至少一个段在所述第二方向上的尺寸最小。
9.根据权利要求1所述的薄膜晶体管，其中，所述多个子薄膜晶体管的相应的第一相交部的第一尺寸相同，并且所述至少一个中心子薄膜晶体管的第一相交部的第二尺寸最小。
10.根据权利要求9所述的薄膜晶体管，其中，所述多个子薄膜晶体管中不同于所述至少一个中心子薄膜晶体管的其它子薄膜晶体管的第一相交部的第二尺寸相同。
11.根据权利要求10所述的薄膜晶体管，其中，对于所述多个子薄膜晶体管中不同于所述至少一个中心子薄膜晶体管的其它子薄膜晶体管，随着与所述至少一个中心子薄膜晶体管之间的距离的增加，所述其它子薄膜晶体管的第一相交部的第二尺寸增大。
12.根据权利要求9至11中任一项所述的薄膜晶体管，其中，对于所述多个子薄膜晶体管中的各个子薄膜晶体管，所述有源层中用于形成相应子薄膜晶体管的区域在所述第二方向上被分隔成多个段。
13.根据权利要求1所述的薄膜晶体管，其中，所述至少一个中心子薄膜晶体管的第一相交部的第一尺寸最大且第二尺寸最小。
14.根据权利要求13所述的薄膜晶体管，其中，对于所述多个子薄膜晶体管中不同于所述至少一个中心子薄膜晶体管的其它子薄膜晶体管，随着与所述至少一个中心子薄膜晶体管之间的距离的增加，所述其它子薄膜晶体管的第一相交部的第一尺寸减小。
15.根据权利要求13或14所述的薄膜晶体管，其中，对于所述多个子薄膜晶体管中不同于所述至少一个中心子薄膜晶体管的其它子薄膜晶体管，随着与所述至少一个中心子薄膜晶体管之间的距离的增加，所述其它子薄膜晶体管的第一相交部的第二尺寸增大。
16.一种栅极驱动电路，包括根据权利要求1至15任一项所述的薄膜晶体管。
17.一种阵列基板，包括根据权利要求16所述的栅极驱动电路。
18.一种阵列基板，包括根据权利要求1至15任一项所述的薄膜晶体管。
CN201811149006.XA 2018-09-29 2018-09-29 薄膜晶体管、栅极驱动电路和显示面板 Active CN109309100B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811149006.XA CN109309100B (zh) 2018-09-29 2018-09-29 薄膜晶体管、栅极驱动电路和显示面板
US16/493,429 US11183142B2 (en) 2018-09-29 2019-05-06 Thin film transistor, gate driver circuit and display apparatus
PCT/CN2019/085710 WO2020062871A1 (en) 2018-09-29 2019-05-06 Thin film transistor, gate driver circuit and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811149006.XA CN109309100B (zh) 2018-09-29 2018-09-29 薄膜晶体管、栅极驱动电路和显示面板

Publications (2)

Publication Number Publication Date
CN109309100A true CN109309100A (zh) 2019-02-05
CN109309100B CN109309100B (zh) 2020-12-29

Family

ID=65225304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811149006.XA Active CN109309100B (zh) 2018-09-29 2018-09-29 薄膜晶体管、栅极驱动电路和显示面板

Country Status (3)

Country Link
US (1) US11183142B2 (zh)
CN (1) CN109309100B (zh)
WO (1) WO2020062871A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020062871A1 (en) * 2018-09-29 2020-04-02 Boe Technology Group Co., Ltd. Thin film transistor, gate driver circuit and display apparatus
CN111312805A (zh) * 2019-11-01 2020-06-19 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构、goa电路及显示装置
WO2020248321A1 (zh) * 2019-06-10 2020-12-17 Tcl华星光电技术有限公司 薄膜晶体管及电路
US11189704B2 (en) * 2019-06-10 2021-11-30 Tcl China Star Optofi Fctronics Technology Co.. Ltd. Thin film transistor and electrical circuit
WO2021254067A1 (zh) * 2020-06-18 2021-12-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN113851485A (zh) * 2020-06-28 2021-12-28 京东方科技集团股份有限公司 一种薄膜晶体管、栅极行驱动电路及阵列基板
CN114270431A (zh) * 2020-06-04 2022-04-01 京东方科技集团股份有限公司 显示基板、制作方法和显示装置
WO2022183313A1 (zh) * 2021-03-01 2022-09-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示面板
WO2023230870A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板及显示装置
WO2024000451A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 薄膜晶体管、移位寄存器单元、栅极驱动电路和显示面板
US11955063B2 (en) 2021-12-09 2024-04-09 Boe Technology Group Co., Ltd. Display panel and display device
WO2024178605A1 (zh) * 2023-02-28 2024-09-06 京东方科技集团股份有限公司 阵列基板、制作方法和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300531A (zh) * 2021-12-31 2022-04-08 武汉天马微电子有限公司 显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217154A (zh) * 2008-01-11 2008-07-09 友达光电股份有限公司 栅极驱动电路结构及显示面板
CN101915624A (zh) * 2010-05-06 2010-12-15 北京大学 一种实时监测晶体管温度的热表征方法及结构
CN107204375A (zh) * 2017-05-19 2017-09-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
US20180256314A1 (en) * 2015-04-27 2018-09-13 International Business Machines Corporation Artificial electronic skin

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7408196B2 (en) * 2002-12-25 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN203134808U (zh) * 2012-10-26 2013-08-14 北京京东方光电科技有限公司 一种薄膜场效应晶体管、移位寄存器、显示面板及装置
CN104091830A (zh) * 2014-06-20 2014-10-08 京东方科技集团股份有限公司 一种薄膜晶体管及其修复方法、goa电路及显示装置
CN204374567U (zh) * 2015-01-08 2015-06-03 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板和显示装置
CN106531745B (zh) * 2016-11-21 2019-12-03 武汉华星光电技术有限公司 一种薄膜晶体管阵列基板及液晶面板
CN109309100B (zh) 2018-09-29 2020-12-29 京东方科技集团股份有限公司 薄膜晶体管、栅极驱动电路和显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101217154A (zh) * 2008-01-11 2008-07-09 友达光电股份有限公司 栅极驱动电路结构及显示面板
CN101915624A (zh) * 2010-05-06 2010-12-15 北京大学 一种实时监测晶体管温度的热表征方法及结构
US20180256314A1 (en) * 2015-04-27 2018-09-13 International Business Machines Corporation Artificial electronic skin
CN107204375A (zh) * 2017-05-19 2017-09-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020062871A1 (en) * 2018-09-29 2020-04-02 Boe Technology Group Co., Ltd. Thin film transistor, gate driver circuit and display apparatus
US11183142B2 (en) 2018-09-29 2021-11-23 Boe Technology Group Co., Ltd. Thin film transistor, gate driver circuit and display apparatus
WO2020248321A1 (zh) * 2019-06-10 2020-12-17 Tcl华星光电技术有限公司 薄膜晶体管及电路
US11189704B2 (en) * 2019-06-10 2021-11-30 Tcl China Star Optofi Fctronics Technology Co.. Ltd. Thin film transistor and electrical circuit
CN111312805A (zh) * 2019-11-01 2020-06-19 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构、goa电路及显示装置
WO2021082150A1 (zh) * 2019-11-01 2021-05-06 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构、 goa 电路及显示装置
CN111312805B (zh) * 2019-11-01 2021-07-06 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构、goa电路及显示装置
US11855160B2 (en) 2019-11-01 2023-12-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor structure, GOA circuit, and display device
CN114270431A (zh) * 2020-06-04 2022-04-01 京东方科技集团股份有限公司 显示基板、制作方法和显示装置
CN114270431B (zh) * 2020-06-04 2023-06-02 京东方科技集团股份有限公司 显示基板、制作方法和显示装置
WO2021254067A1 (zh) * 2020-06-18 2021-12-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置
WO2022001442A1 (zh) * 2020-06-28 2022-01-06 京东方科技集团股份有限公司 一种薄膜晶体管、栅极行驱动电路及阵列基板
CN113851485A (zh) * 2020-06-28 2021-12-28 京东方科技集团股份有限公司 一种薄膜晶体管、栅极行驱动电路及阵列基板
CN113851485B (zh) * 2020-06-28 2023-06-02 京东方科技集团股份有限公司 一种薄膜晶体管、栅极行驱动电路及阵列基板
WO2022183313A1 (zh) * 2021-03-01 2022-09-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示面板
CN115335890A (zh) * 2021-03-01 2022-11-11 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示面板
CN115335890B (zh) * 2021-03-01 2023-06-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示面板
US11955063B2 (en) 2021-12-09 2024-04-09 Boe Technology Group Co., Ltd. Display panel and display device
WO2023230870A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板及显示装置
WO2024000451A1 (zh) * 2022-06-30 2024-01-04 京东方科技集团股份有限公司 薄膜晶体管、移位寄存器单元、栅极驱动电路和显示面板
WO2024178605A1 (zh) * 2023-02-28 2024-09-06 京东方科技集团股份有限公司 阵列基板、制作方法和显示装置

Also Published As

Publication number Publication date
WO2020062871A1 (en) 2020-04-02
US20200193932A1 (en) 2020-06-18
US11183142B2 (en) 2021-11-23
CN109309100B (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
CN109309100A (zh) 薄膜晶体管、栅极驱动电路和显示面板
CN105572996B (zh) 一种双栅极阵列基板及显示装置
CN104698700B (zh) 一种触控显示面板及显示装置
CN105911787B (zh) 一种阵列基板以及显示面板
CN106415453B (zh) 触摸传感器用电极、触摸面板及显示装置
CN105117050B (zh) 集成触摸屏
CN104335111B (zh) 液晶显示装置
TWI449990B (zh) 整合型觸控螢幕
CN104698701B (zh) 阵列基板以及显示装置
CN103493119B (zh) 显示装置
CN103943660B (zh) 一种显示装置
CN104765502B (zh) 一种触控显示面板及其制备方法、控制方法
CN104597670B (zh) 一种阵列基板及其制作方法及显示装置
CN207337026U (zh) 阵列基板和显示面板
CN102830556A (zh) 一种触摸显示面板及显示装置
CN104898337B (zh) 一种阵列基板、显示面板、显示装置及制作方法
CN109696766A (zh) 显示装置用基板及显示装置
CN108646453A (zh) 触控阵列基板、液晶显示面板和液晶显示装置
WO2017076158A1 (zh) 像素结构及其制作方法、阵列基板和显示面板
TW201215947A (en) Touch display panel
TW201209495A (en) Pixel structure and pixel array
CN207742427U (zh) 阵列基板和液晶显示面板
CN106526997A (zh) 阵列基板、显示面板及显示装置
TW201227117A (en) Pixel structure
CN104317134B (zh) 触摸光栅盒和触摸立体显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant