CN109300408B - 发光显示装置及其制造方法 - Google Patents

发光显示装置及其制造方法 Download PDF

Info

Publication number
CN109300408B
CN109300408B CN201810775986.8A CN201810775986A CN109300408B CN 109300408 B CN109300408 B CN 109300408B CN 201810775986 A CN201810775986 A CN 201810775986A CN 109300408 B CN109300408 B CN 109300408B
Authority
CN
China
Prior art keywords
light emitting
substrate
display device
emitting chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810775986.8A
Other languages
English (en)
Other versions
CN109300408A (zh
Inventor
朴炯柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN109300408A publication Critical patent/CN109300408A/zh
Application granted granted Critical
Publication of CN109300408B publication Critical patent/CN109300408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/20—Filters
    • G02B5/201—Filters in the form of arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

发光显示装置及其制造方法。公开了一种显示装置。该显示装置包括：具有多个像素的基板，其中，所述多个像素中的每一个包括至少一个发光芯片；以及在所述多个像素中的至少一个的一侧的结构。所述发光芯片的基材与所述结构的基材相同。

Description

发光显示装置及其制造方法
技术领域
本公开涉及显示装置，并且更具体地，涉及具有发光二极管的发光显示装置及其制造方法。
背景技术
显示装置被广泛用作计算机、智能电话、便携式显示装置和便携式信息装置的显示屏。
显示装置可以分类为反射型显示装置和发光显示装置。反射型显示装置是其中自然光或从显示装置的外部光源发射的光在显示装置上被反射以显示信息的显示装置。发光显示装置是通过使用内置在显示装置中的发光元件或光源所发射的光来显示信息的显示装置。
在显示装置中布置有多个像素，并且所述像素中的每一个使用薄膜晶体管(TFT)作为开关元件来显示图像。
使用薄膜晶体管的代表性显示装置包括液晶显示装置和有机发光显示装置。由于液晶显示装置不是自发光型的，因此它具有设置在液晶显示装置的下部部分(后表面)上的背光单元。因此，液晶显示装置的厚度增大并且在各种类型的设计中对液晶显示装置的实施施加了限制，并且亮度和响应速度会降低。
具有自发光元件的显示装置能够被实现为比包含光源的显示装置薄，并且具有能够实现柔性且可折叠的显示装置的优点。
如上所述，诸如具有自发光元件的有机发光显示装置或微型发光元件显示装置这样的显示装置近来已经变成主要研究和开发的对象。
在具有自发光元件的显示装置当中，有机发光显示装置是使用有机发光元件作为像素的显示装置。有机发光显示装置不需要有单独的光源，但是由于湿气和氧气而易于引起暗点缺陷，使得进一步需要各种技术元件来防止氧气和湿气的渗透。
近来，已经对发光显示装置进行了研究和开发，其中，微小尺寸的微型发光二极管(LED)被配置为对应于发光元件，特别是，显示装置的像素。这种发光显示装置因其高图像质量和高可靠性而作为下一代显示装置非常受欢迎。
更详细地，LED由诸如GaN这样的化合物半导体制成，使得由于无机材料的特性，导致能够注入高电流以实现高亮度，并且因为诸如热、湿气和氧气这样的环境影响低，所以能够实现高可靠性。
另外，由于LED的内部量子效率比有机发光显示装置的内部量子效率高90％，因此能够实现在显示高亮度图像的同时具有低功耗的显示装置。
与有机发光二极管显示器不同，不需要用于使氧气和湿气的渗透最小化的单独的密封膜或密封基板，使得能够使非显示边框区域最小化。
然而，在使用LED作为个体像素的发光元件的显示装置中，LED本身的价格高，并且可能出现用于将LED移植/转移到显示装置中的处理成本，使得这造成了生产率低的问题。
发明内容
提供了根据本公开的实施方式的用LED元件作为发光元件的显示装置。在基板上形成有多个像素。所述多个像素中的每一个包括包含LED元件的至少一个发光芯片。在基板上布置有能够参考LED元件所处的位置的结构，以便在像素中布置LED元件的处理中保持LED元件之间的恒定距离。该结构设置在像素中的发光芯片的一侧。
根据本公开的实施方式的显示装置包括：基板，该基板具有多个像素，其中，所述多个像素中的每一个包括至少一个发光芯片；以及第一结构，该第一结构在所述多个像素中的至少一个的一侧，其中，所述发光芯片的基材与所述第一结构的基材相同。
根据本公开的实施方式的制造显示装置的方法包括以下步骤：设置具有多个驱动元件的基板；将发光芯片移植到所述基板上；以及将所述发光芯片的电极与所述驱动元件连接，其中，将所述发光芯片移植到所述基板上的步骤包括以下步骤：将转移基板上的第一结构移植到所述基板中。
如上所述，在将发光芯片布置在基板上时，能够被参考以便保持发光芯片之间的距离恒定的结构一起布置在基板上。因此，能够保持恒定的布置距离。
附图说明
附图被包括进来以提供对本公开的进一步理解，并入本说明书中并构成本说明书的一部分，附图例示了本公开的实施方式并且与说明书一起用来说明本公开的原理。在附图中：
图1是根据本公开的实施方式的显示装置的示意性平面图；
图2是例示图1中示出的显示装置的后表面的平面图；
图3是用于说明根据图1中示出的实施方式的单位像素的配置的示意性电路图；
图4是具有发光芯片和结构的显示装置的示意性平面图；
图5是沿着图4中示出的线A-A’截取的示意性截面图；
图6是用于说明图4中示出的微型发光元件的结构的示意性截面图；
图7是根据本公开的实施方式的用作图5中示出的K区域中的对准标记(alignmentkey)的各种形式的结构的视图；
图8A、图8B和图8C是例示根据本公开的实施方式的显示装置的制造处理的示意性截面图；以及
图9A和图9B是例示移植安装在显示装置上的结构和发光芯片的处理的示意性截面图。
具体实施方式
现在将详细参考本公开的实施方式，在附图中例示了其示例。
如上所述，实现使用LED元件作为单位像素的发光元件的发光显示装置有几点技术要求。首先，使LED元件在诸如蓝宝石或硅(Si)这样的半导体晶圆基板上结晶，并且将结晶后的多个LED芯片移动到具有驱动元件的基板。需要将LED芯片中的每一个定位在与每个像素对应的位置处的精确转移处理。
LED元件可以使用无机材料形成，但是由于必须使诸如GaN这样的无机材料结晶，因此无机材料必须在能够高效地诱导无机材料结晶的半导体基板上结晶。
LED元件的结晶处理也被称为外延、外延生长或外延处理。外延处理意指通过采取特定取向关系在特定晶体的表面上的生长。为了形成LED元件的元件结构，GaN化合物半导体以p-n结二极管的方式层叠在基板上，并且每个层以沿袭下层结晶度的方式来生长。
在这种情形下，由于晶体中的缺陷在电子-空穴复合处理中充当非辐射中心，因此形成每个层的晶体的结晶度对使用光子的LED器件中的器件效率有决定性影响。
作为目前主要使用的基板，主要使用了上述蓝宝石基板，并且近来，已经对基于GaN的基板执行了研究活动。
如上所述，因为将半导体基板上的构成LED发光元件的诸如GaN这样的无机材料结晶所需的半导体基板的价格高，所以当使用大量LED作为显示装置的发光像素而非使用LED作为用于简单照明或背光的光源时，存在制造成本升高的问题。
另外，如上所述，需要将形成在半导体基板上的LED元件转移到构成显示装置的基板中的步骤。在该处理中，难以将LED元件与半导体基板分离。将分离后的LED元件正确地移植到所期望的地点也存在很大困难。
另一方面，与有机发光显示装置不同，使用LED元件的显示装置不需要密封膜或密封基板，使得能够使边框区域最小化并且这有利于使用多个显示装置构成模块化显示装置。
在使用具有上述优点的LED元件实现显示装置时，在将所生长的LED元件移植到显示装置的基板中的步骤中正确地对准与各个像素对应的LED元件的技术难点大。
由于显示装置中的像素之间的距离远大于半导体基板中的LED元件之间的距离，因此半导体基板中的LED元件不能够被一个接一个地直接移植到显示装置。考虑到像素之间的距离(像素节距)，需要将LED元件从半导体基板分离并且将LED元件移植到显示装置的基板中的步骤。
在将LED元件移植到显示装置中的步骤或处理中，当LED元件的距离不是恒定或平衡的时，显示在显示装置上的图像会失真并且显示装置的图像显示质量会劣化。
在将LED元件移植到显示装置中的步骤中，由于难以将LED元件从半导体基板直接移植到显示基板，因此使用转移基板。由于半导体基板的尺寸有限，因此使用多个转移基板将LED元件移植到一个显示装置上。
此时，在保持LED元件之间的距离恒定的同时，在使用多个转移基板将LED元件移植到显示装置的基板的过程中，存在的问题是，由于在使用多个转移基板期间可能出现的累积处理误差等，导致LED元件之间的距离变得不同。
本公开的目的是提供一种显示装置及其制造方法，该显示装置通过保持具有LED元件的显示装置中的LED元件之间的恒定距离而具有改进的显示质量。
在下面的描述中，当确定对与本公开相关的已知功能或配置的详细描述不必要地使本公开的主旨不清楚时，将省略对其的详细描述。参照以下参照附图详细描述的实施方式，本公开的优点和特征及其实现方法将变得清楚。然而，本公开不限于以下公开的实施方式，而是可以按各种形式来实现。提供这些实施方式，以使得本公开将被彻底且完整地描述，并且将把本公开的范围充分地传达给本公开所属的领域中的技术人员。本公开由权利要求的范围来限定。
附图中为了描述本公开的实施方式而例示的形状、大小、比率、角度、数目等仅仅是示例性的，本公开不限于此。在通篇说明书中，相似的参考标号指定相似的元件。在下面的描述中，当确定对与该文献相关的熟知功能或配置的详细描述会不必要地混淆本公开的主旨时，将省略对其的详细描述。在本公开中，当使用术语“包括”、“具有”、“包含”等时，除非使用“仅仅”，否则可以添加其它组件。单数表达可以包括复数表达，只要它在上下文中没有明显不同的含义。
在对组件的说明中，即使没有单独的描述，它也被解释为包括误差范围。
在描述位置关系时，当将一结构被描述为位于另一结构“上面或上方”、“下方或下面”、“旁边”时，该描述应被解释为包括其中这些结构彼此接触的情况以及在它们之间设置有第三结构的情况。
在描述时间关系的情况下，例如，如果通过“之后”、“随后”、“下一个”、“之前”等来描述时间顺序关系，则还可以包括不连续的情况，除非使用了“正好”或“恰好”。
在描述信号流关系的情况下，例如，即使信号从节点A传输到节点B，它也可以包括信号从节点A经由另一个节点传输到节点B的情况，除非使用了“正好”或“恰好”。
可以使用术语“第一”、“第二”等来描述各种组件，但是组件不受这些术语限制。这些术语只是用来将一个组件与另一个组件区分开。例如，在不脱离本公开的范围的情况下，第一元件可被称为第二元件，并且相似地，第二元件可被称为第一元件。
本公开的各种实施方式的特征可以被彼此部分地组合或全部地组合，并且在技术上能够进行各种互锁和驱动。实施方式可以被独立地实现，或者可以彼此结合地实现。
下文中，将参照附图来详细地描述根据本公开的实施方式的具有LED元件的显示装置的各种配置。
图1是根据本公开的实施方式的显示装置的示意性平面图。图2是例示图1中示出的显示装置的后表面的平面图。图3是用于说明根据图1中示出的实施方式的单位像素的配置的示意性电路图。参照图1至图3，根据本公开的实施方式的显示装置100包括基板110，在基板110中，限定有具有多个单位像素UP的显示区AA和非显示区IA。
单位像素UP可以包括在基板110的前表面110a上的多个子像素SP1、SP2和SP3。单位像素UP可以包括发射红光、蓝光和绿光的子像素SP1、SP2和SP3。然而，本公开不限于此，单位像素UP可以包括发射诸如白色这样的光的子像素。
基板110是薄膜晶体管阵列基板，并且可以由玻璃或塑料制成。基板110可以是两个或更多个基板的层压基板或者被划分成两层或更多层的基板。非显示区IA可以被定义为基板110上的除了显示区AA之外的区域。非显示区IA可以具有相对窄的宽度，并且可以被定义为边框区域。
多个单位像素UP中的每一个布置在显示区AA中。此时，多个单位像素UP中的每一个按照具有沿着X轴方向预设的第一参考像素节距和沿着Y轴方向预设的第二参考像素节距的方式布置在显示区AA中。第一参考像素节距可以被定义为X轴方向上的邻近的单位像素UP中的各个的中心部分之间的距离。与第一参考像素节距相似，第二参考像素节距可以被定义为Y轴方向上的邻近的单位像素UP中的各个的中心部分之间的距离。
此外，与第一参考像素节距和第二参考像素节距相似，构成单位像素UP的子像素SP1、SP2和SP3之间的距离可以被定义为第一参考子像素节距和第二参考子像素节距。
包括作为LED元件的微型发光元件150的显示装置100的非显示区IA的宽度小于上述的参考像素节距或参考子像素节距。当通过具有宽度等于或小于参考像素节距或参考子像素节距的非显示区IA的显示装置100构成多屏显示装置时，因为非显示区IA小于参考像素节距或参考子像素节距，所以能够实现基本上没有边框区域的多屏显示装置。
为了实现如上所述的基本上不存在边框区域或者边框区域被最小化的多屏显示装置，显示装置100可以保持第一参考像素节距、第二参考像素节距、第一参考子像素节距、第二参考子像素节距在显示区AA中是恒定的。然而，通过将显示区AA限定为多个区域，使相应区域中的节距长度彼此不同并且使与非显示区IA邻近的区域的像素节距比其它区域宽，能够使边框区域的大小比像素节距相对更小。
以这种方式，具有不同像素节距的显示装置100会造成图像失真。因此，通过按照相比于考虑到设定的像素节距的邻近区域对图像数据进行采样这样的方式执行图像处理，能够使边框区域最小化，同时使图像的失真最小化。
然而，在其中设置有微型发光元件150的单位像素UP中，需要使用于与发送和接收电力和数据信号的电路部分连接的焊盘区域以及用于驱动的驱动器IC的区域最小化。
参照图2，显示装置100还可以包括在基板110的后表面110b上的多条第一布线RL1、多条第二布线RL2以及诸如数据驱动器120、选通驱动器130、控制板141和定时控制器142这样的显示驱动器。
多条第一布线RL1与设置在基板110的前表面110a上的多条像素驱动线(更具体地，多条数据线DL中的每一条的端部)电连接，并且被设置成从基板110的非显示区IA延伸到基板110的侧表面和基板110的后表面110b，使得多条第一布线RL1与多个数据驱动器120电连接。
也就是说，多条第一布线RL1中的每一条以包围基板110的第一侧表面的外部的方式设置。其一端与基板110的非显示区IA中的多条数据线DL连接。其另一端与设置在基板110的后表面110b上的对应数据驱动器120连接。这里，基板110的非显示区IA可以是图1中示出的基板110的下边缘区域。
多个选通驱动器130中的每一个以恒定距离设置在基板110的第二侧后表面边缘上。
多条第二布线RL2与设置在基板110的前表面110a上的多条像素驱动线(更具体地，多条选通线GL中的每一条的端部)电连接，并且被设置成从基板110的非显示区IA延伸到基板110的侧表面和基板110的后表面110b，使得多条第二布线RL2与多个选通驱动器130电连接。
也就是说，多条第二布线RL2中的每一条以包围基板110的第二侧表面的外部的方式设置。其一端与基板110的非显示区IA中的多条选通线GL连接。其另一端与设置在基板110的后表面110b上的对应选通驱动器130连接。这里，基板110的非显示区IA可以是图1中示出的基板110的右边缘区域。
多个数据驱动器120中的每一个包括多个数据柔性电路膜121和多个数据驱动器集成电路122。
可以利用膜附接处理将多个数据柔性电路膜121中的每一个附接到基板110的后表面110b。
虽然没有提供具体的附图，但是当基板110由具有两个或更多个基板的多个基板构成时，数据驱动器120和选通驱动器130可以按照被安装在不同的基板上的方式与基板110接合。在这种情形下，结果，数据驱动器120和选通驱动器130可以直接安装在基板110的后表面110b上。另选地，数据驱动器120和选通驱动器130可以直接安装在单个基板而非多个基板的后表面110b上。下文中，如图2中所示，将描述其中使用柔性电路膜121和131的配置。
多个数据驱动器集成电路122中的每一个被独立安装在多个数据柔性电路膜121中的每一个上。多个数据驱动器集成电路122中的每一个都接收定时控制器142所提供的数据控制信号和子像素数据，并且根据数据控制信号针对每个子像素将子像素数据转换成模拟数据电压，并且将模拟数据电压供应到对应的数据线DL。
另选地，多个数据驱动器集成电路122中的每一个可以被直接安装在基板110的后表面110b上，而没有安装在数据柔性电路膜121上。这里，可以根据玻上芯片方法利用芯片安装处理将多个选通驱动器集成电路122中的每一个安装在基板110的后表面110b上。在这种情形下，能够消除数据柔性电路膜121，并且能够简化数据驱动器120的配置。
多个选通驱动器130中的每一个包括多个选通柔性电路膜131和多个选通驱动器集成电路132。
可以利用膜附接处理将多个选通柔性电路膜131中的每一个附接到基板110的后表面110b。
多个选通驱动器集成电路132中的每一个被独立安装在多个选通柔性电路膜131中的每一个上。多个选通驱动器集成电路132中的每一个基于定时控制器142所提供的选通控制信号来产生扫描脉冲，并且对应于预定顺序将所产生的扫描脉冲供应到选通线GL。
另选地，多个选通驱动器集成电路132中的每一个可以被直接安装在基板110的后表面110b上，而没有安装在选通柔性电路膜131上。这里，可以根据玻上芯片方法利用芯片安装处理将多个选通驱动器集成电路132中的每一个安装在基板110的后表面110b上。在这种情形下，能够消除选通柔性电路膜131，并且能够简化选通驱动器130的配置。
控制板141分别与多个数据柔性电路膜121中的每一个和多个选通柔性电路膜131中的每一个连接。例如，控制板141可以通过多条第一信号传输线缆STC1与多个数据柔性电路膜121电连接，并且通过多条第二信号传输线缆STC2与多个选通柔性电路膜131电连接。控制板141支承定时控制器142并且用于在显示驱动器的配置之间传输信号和电力。
定时控制器142安装在控制板141上，并且通过设置在控制板141上的用户连接器接收显示驱动系统所提供的定时同步信号和图像数据。定时控制器142通过基于定时同步信号以适于显示区AA的子像素布置结构的方式将图像数据对准来生成子像素数据，并且将所生成的子像素数据提供到对应的数据驱动器集成电路122。定时控制器142基于定时同步信号分别生成数据控制信号和选通控制信号，以分别控制多个数据驱动器集成电路122和多个选通驱动器集成电路132的驱动定时。
另外，多个数据驱动器集成电路122、多个选通驱动器集成电路132和定时控制器142可以由一个集成驱动器集成电路构成。在这种情形下，所述一个集成驱动器集成电路安装在基板110的后表面110b上。多条第一布线RL1中的每一条和多条第二布线RL2中的每一条可以被另外铺设到基板110的后表面110b，以与设置在集成驱动器集成电路中的对应通道电连接。在这种情形下，省略了多个数据柔性电路膜121和多个选通柔性电路膜131中的每一个。
另外，在该示例中，基板110的每个角部可以被倒角以具有恒定角度或长度，或者被倒圆以具有预定曲率。因此，能够容易地在基板110的角部和外侧表面上没有断开地布置多条第一路由线RL1和多条第二路由线RL2。
参照图3，将描述显示装置100的构成单位像素UP的子像素SP1、SP2和SP3的配置和电路结构。像素驱动线设置在基板110的前表面110a上，并且供应多个子像素SP1、SP2和SP3中的每一个所需的信号。根据本公开的实施方式的像素驱动线包括多条选通线GL、多条数据线DL、多条驱动电源线DPL和多条公共电源线CPL。
多条选通线GL中的每一条设置在基板110的前表面110a上，并且沿着基板110的第一水平轴方向X延伸并沿着第二水平轴方向Y分隔开恒定距离。
多条数据线DL中的每一条以与多条选通线GL交叉的方式设置在基板110的前表面110a上，并且沿着基板110的第二水平轴方向Y延伸并沿着第一水平轴方向X分隔开恒定距离。
多条驱动电源线DPL中的每一条按照与多条数据线DL中的每一条平行的方式设置在基板110上，并且可以与多条数据线DL中的每一条一起布置。多条驱动电源线DPL中的每一条将从外部提供的像素驱动电力提供到邻近的子像素SP。
多条公共电源线CPL中的每一条按照与多条选通线DL中的每一条平行的方式设置在基板110上，并且可以与多条选通线DL中的每一条一起布置。多条公共电源线CPL中的每一条将从外部提供的公共电力供应到邻近的子像素SP1、SP2和SP3。
多个子像素SP1、SP2和SP3中的每一个设置在由选通线GL和数据线DL限定的子像素区域中。多个子像素SP1、SP2和SP3中的每一个可以被定义为发射实际光的最小单位区域。
彼此邻近的至少三个子像素SP1、SP2和SP3可以构成用于颜色显示的一个单位像素UP。例如，所述一个单位像素UP可以包括沿着第一水平轴方向X彼此邻近的红色子像素SP1、绿色子像素SP2和蓝色子像素SP3，并且还包括用于提高亮度的白色子像素。
另选地，多条驱动电源线DPL中的每一条可以针对多个单位像素UP中的每一个而设置。在这种情形下，构成每个单位像素UP的至少三个子像素SP1、SP2和SP3共享一条驱动电源线DPL。因此，能够减少用于驱动子像素SP1、SP2和SP3中的每一个的驱动电源线的数目。能够增大每个单位像素UP的孔径比，或者能够通过减少驱动电源线的数目来减小每个单位像素UP的大小。
根据本公开的实施方式的多个子像素SP1、SP2和SP3中的每一个包括像素电路PC和微型发光元件150。
像素电路PC设置在每个子像素SP中所限定的电路区域中，并且与邻近的选通线GL、数据线DL和驱动电源线DPL连接。像素电路PC基于从驱动电源线DPL提供的像素驱动电力，响应于来自选通线GL的扫描脉冲而根据来自数据线DL的数据信号来控制流向微型发光元件150的电流。根据本公开的实施方式的像素电路PC包括开关薄膜晶体管T1、驱动薄膜晶体管T2和电容器Cst。
开关薄膜晶体管T1包括与选通线GL连接的栅极、与数据线DL连接的第一电极和与驱动薄膜晶体管T2的栅极N1连接的第二电极。根据电流方向，开关薄膜晶体管T1的第一电极和第二电极可以是源极或漏极。开关薄膜晶体管T1根据供应到选通线GL的扫描脉冲而进行开关，以将供应到数据线DL的数据信号供应到驱动薄膜晶体管T2。
驱动薄膜晶体管T2因开关薄膜晶体管T1所供应的电压和/或电容器Cst的电压而导通，由此控制从驱动电源线DPL流向微型发光元件150的电流量。根据本公开的实施方式的驱动薄膜晶体管T2包括与开关薄膜晶体管T1的第二电极N1连接的栅极、与驱动电源线DPL连接的漏极和与微型发光元件150连接的源极。该驱动薄膜晶体管T2基于开关薄膜晶体管T1所供应的数据信号来控制从驱动电源线DPL流向微型发光元件150的数据电流，由此控制微型发光元件150的光发射。
电容器Cst设置在驱动薄膜晶体管T2的栅极N1和源极之间的交叠区域中，存储与供应到驱动薄膜晶体管T2的栅极的数据信号对应的电压，并且用所存储的电压使驱动薄膜晶体管T2导通。
另选地，像素电路PC还可以包括用于补偿驱动薄膜晶体管T2的阈值电压变化的至少一个补偿薄膜晶体管，并且还包括至少一个辅助电容器。该像素电路PC还可以根据薄膜晶体管和辅助电容器的数目而被供应诸如初始化电压这样的补偿电力。因此，根据本公开的实施方式的像素电路PC可以变成已知的有机发光显示装置的像素电路，因为它利用像有机发光显示装置的每个子像素一样的电流驱动方法来驱动微型发光元件150。
微型发光元件150安装在多个子像素SP1、SP2和SP3中的每一个上。微型发光元件150与对应子像素SP的像素电路PC和公共电源线CPL电连接，由此因流向像素电路PC的电流(也就是说，从驱动薄膜晶体管T2流向公共电源线CPL的电流)而发光。根据本公开的实施方式的微型发光元件150可以是发射红光、绿光、蓝光和白光中的一种的微型光学元件或微型发光二极管芯片。这里，微型发光二极管芯片可以具有1至100微米的规模，但是不限于此。微型发光二极管芯片的大小可以小于子像素区中的除了像素电路PC所占据的电路区域以外的剩余发光区域的大小。
图4是具有发光芯片和结构的显示装置的示意性平面图。图5是沿着图4中示出的线A-A’截取的示意性截面图。图6是用于说明图4中示出的微型发光元件的结构的示意性截面图。
参照图4、图5和图6，将参照图1至图3进行描述。根据本公开的实施方式的显示装置的子像素SP1、SP2和SP3中的每一个包括钝化层113、微型发光元件150、平整层115-1和115-2、像素电极PE和公共电极CE。
首先，虽然在图5中基板110的厚度相对薄，但是基本上基板110的厚度可以比设置在基板110上的层结构的整体厚度厚得多。基板110可以包括多个层，或者可以是上面接合有多个基板的基板。
像素电路PC包括开关薄膜晶体管T1、驱动薄膜晶体管T2和电容器C。由于像素电路PC与上述的像素电路相同，因此将省略对其的详细描述。下文中，将用示例来描述驱动薄膜晶体管T2的结构。
驱动薄膜晶体管T2包括栅极GE、半导体层SCL、源极SE和漏极DE。
栅极GE与选通线GL一起设置在基板110上。栅极GE被栅绝缘层112覆盖。栅绝缘层112可以是由无机材料制成的单个层或多个层，并且可以由硅氧化物(SiOx)、硅氮化物(SiNx)或相似物形成。
半导体层SCL按照预先设置在栅绝缘层112上的图案(或岛)的方式设置，以与栅极GE交叠。半导体层SCL可以由半导体材料形成，该半导体材料由非晶硅、多晶硅、氧化物和有机材料中的任一种构成，但是不限于此。
源极SE被设置成以与半导体层SCL的一侧交叠。源极SE与数据线DL和驱动电源线DPL一起设置。
漏极DE被设置为与源极SE分隔开，同时与半导体层SCL的另一侧交叠。漏极DE与源极SE一起设置，并且从邻近的驱动电源线DPL分支或突出。
另外，构成像素电路PC的开关薄膜晶体管T1以与驱动薄膜晶体管T2相同的结构设置。开关薄膜晶体管T1的栅极从选通线GL分支或突出。开关薄膜晶体管T1的第一电极从数据线DL分支或突出。开关薄膜晶体管T1的第二电极通过设置在栅绝缘层112中的通孔与驱动薄膜晶体管T2的栅极GE连接。
钝化层113设置在基板110的整个表面上方，以覆盖子像素SP，即，像素电路PC。钝化层113保护像素电路PC并且提供平坦的表面。根据本公开的实施方式的钝化层113可以由诸如苯并环丁烯或感光亚克力这样的有机材料制成。然而，为了方便处理，钝化层113优选地由感光丙烯酸材料制成。
可以通过在钝化层113上使用粘合构件114来设置根据本公开的实施方式的微型发光元件150。另选地，微型发光元件150可以设置在钝化层113上所设置的凹进部分中。由于钝化层113中的凹进部分而产生的倾斜表面能够使从微型发光元件150发射的光向前行进。
微型发光元件150与像素电路PC和公共电源线CPL电连接，使得微型发光元件150因流过像素电路PC的电流(也就是说，从驱动薄膜晶体管T2流向公共电源线CPL的电流)而发射光。根据本公开的实施方式的微型发光元件150包括发光层EL、第一电极(或阳极端子)E1和第二电极(或阴极端子)E2。
发光层EL根据在第一电极E1和第二电极E2之间流动的电流通过电子和空穴的复合来发射光。根据本公开的实施方式的发光层EL包括第一半导体层151、有源层153和第二半导体层155。
第一半导体层151向有源层153供应电子。根据本公开的实施方式的第一半导体层151可以由基于n-GaN的半导体材料制成，并且基于n-GaN的半导体材料可以是GaN、AlGaN、InGaN、AlInGaN或相似物。这里，可以使用Si、Ge、Se、Te、C等作为用于掺杂第一半导体层151的杂质。
有源层153设置在第一半导体层151的一侧上。有源层153具有多量子阱(MQW)结构，该MQW结构具有阱层和带隙比阱层高的势垒层。根据本公开的实施方式的有源层153可以具有诸如InGaN/GaN这样的多量子阱结构。
第二半导体层155设置在有源层153上，以将空穴供应到有源层153。根据本公开的实施方式的第二半导体层155可以由基于p-GaN的半导体材料制成，并且基于p-GaN的半导体材料可以是GaN、AlGaN、InGaN、AlInGaN或相似物。这里，可以使用Mg、Zn、Be等作为用于掺杂第二半导体层155的杂质。
第一电极E1设置在第二半导体层155上。第一电极E1与驱动薄膜晶体管T2的源极SE连接。
第二电极E2设置在第一半导体层151的另一侧上，以便与有源层153和第二半导体层155电断开。第二电极E2与公共电源线CPL连接。
根据本公开的实施方式的第一电极E1和第二电极E2中的每一个可以由包括诸如Au、W、Pt、Si、Ir、Ag、Cu、Ni、Ti或Cr这样的金属材料中的至少一种或其合金的材料制成。根据本公开的另一个实施方式的第一电极E1和第二电极E2中的每一个可以由透明导电材料制成。透明导电材料可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)等，但是不限于此。
另外，第一半导体层151、有源层153和第二半导体层155可以依次层叠在半导体基板上。这里，半导体基板包含诸如蓝宝石基板或硅基板这样的半导体材料。可以使用半导体基板作为用于生长第一半导体层151、有源层153和第二半导体层155的生长基板，然后，通过基板分离处理将半导体基板与第一半导体层151分离。基板分离处理可以是激光剥离或化学剥离。因此，随着从微型发光元件150去除用于生长的半导体基板，微型发光元件150可以具有相对薄的厚度，并且能够被容纳在每个子像素SP中。
如上所述，微型发光元件根据在第一电极E1和第二电极E2之间流动的电流通过电子和空穴的复合来发射光。
微型发光元件150包括第一部分(或前部)FP和与第一部分FP相反的第二部分(或后部)RP，第一部分(或前部)FP具有与像素电路PC连接的第一电极E1和第二电极E2。这里，第一部分FP的大小可以小于第二部分RP。在这种情形下，微型发光元件150可以具有梯形横截面，其具有与第一部分FP对应的上基部和与第二部分RP对应的下基部。
另一方面，结构160与微型发光元件150分开设置。结构160可以是由与微型发光元件150相同的材料制成的结构160。结构160可以由基于n-GaN的半导体材料制成，并且基于n-GaN的半导体材料可以是GaN、AlGaN、InGaN、AlInGaN或相似物。另外，结构160可以包括掺杂有诸如Mg、Zn、Be或相似物这样的杂质的层。
然而，根据以上描述，显示装置可以使用由相同基材制成的多个微型发光元件150和滤色器。可以设置能够发射绿光、蓝光和红光的不同微型发光元件150。在这种情形下，由不同基材制成的结构160可以设置在显示装置上。
当在显示装置上设置能够发射绿光、蓝光和红光的不同微型发光元件150时，结构160可以是由与从不同的发光芯片中选择的发光芯片相同的基材制成的结构160。
结构160的一面可以是结构160的表面161上的用从诸如Cr、Al、Au和Ag这样的材料中选择的材料进行表面处理的表面，使得可视度高。另一方面，第二结构170可以设置在基板110上，以与结构160对应。第二结构170可以用与栅极GE相同的材料设置，并且可以是闭环形状。随后，将描述结构160和第二结构170的各种形状。
结构160设置在显示装置中的两个邻近的像素之间。另外，结构160可以设置在距微型发光元件150一定距离处，因为结构160能够在设置微型发光元件150的处理中用作对准标记。
由于结构160和第二结构170可以用作对准标记，因此结构160和第二结构170能够设置在彼此对应的位置处。第二结构170的中心轴和结构160的中心轴可以对准，以便彼此对应。
结构160的中心轴和第二结构170的中心轴对准，以便彼此对应地布置，换句话讲，这意味着，第二机构170被布置成环绕结构160，当考虑到从第二结构170的内部到结构160的距离时，与第二结构170对应的结构160能够上下及左右均等地间隔开。
在将微型发光元件150设置在正确位置的问题中，重要的是结构160和第二结构170之间的对准关系。由于微型发光元件150和结构160从同一半导体基板一起移植到基板110，因此如果结构160和第二结构170之间的距离保持恒定，则能够减少当微型发光元件150设置在基板110上的指定位置处时的处理误差。随后将在对显示装置的制造方法的描述中详细地描述关于此的更多细节。
由于第二结构170被用于使用如上所述的结构160的微型发光元件150的对准处理中，因此优选的是，第二结构170被设置有相机能容易地识别的材料。如有必要，能够通过表面处理来增加相机识别率。
第二结构170可以被设置有与栅极GE相同的材料。然而，根据制造处理的便利度，第二结构170可以被设置有与从构成数据线DL或驱动薄膜晶体管T2的电极中选择的电极相同的材料。
第二结构170可以通过数据线DL和接地电极RE电连接。第二结构170可以通过数据线DL和栅绝缘层112上的第一地接触孔RCH1以及第二地接触孔RCH2电连接，以防止其自身浮置在基板上。此时，优选的是，使用具有低可见度的透明电极作为接地电极RE。
平整层115-1和115-2设置在钝化层113上，以覆盖微型发光元件150和结构160。也就是说，平整层115-1和115-2被设置在钝化层113上，以便具有足以覆盖钝化层113的前表面、微型发光元件150和结构160所处的地方以及该前表面的剩余部分的厚度。
平整层115-1和115-2可以由一层形成。如所示出的，平整层115-1和115-2可以是具有包括第一平整层115-1和第二平整层115-2的多层结构的平整层115-1和115-2。
如此，平整层115-1和115-2在钝化层113上提供平坦表面。平整层115-1和115-2用于固定微型发光元件150和结构160的位置。
像素电极PE将微型发光元件150的第一电极E1连接到驱动薄膜晶体管T2的源极SE并且可以被定义为阳极。根据本公开的实施方式的像素电极PE设置在与微型发光元件150的第一电极E1和驱动薄膜晶体管T2交叠的平整层115-1和115-2的前表面上。像素电极PE通过穿过钝化层113和平整层115-1和115-2设置的第一电路接触孔CCH1与驱动薄膜晶体管T2的源极SE电连接。像素电极PE通过设置在平整层115-1和115-2中的第一电极接触孔ECH1与微型发光元件150的第一电极E1电连接。微型发光元件150的第一电极E1通过像素电极PE与驱动薄膜晶体管T2的源极SE电连接。当发光二极管显示装置是顶部发光型时，像素电极PE可以由透明导电材料制成，而当发光二极管显示装置是底部发光型时，像素电极PE可以由反射型导电材料形成。这里，透明导电材料可以是铟锡氧化物(ITO)、铟锌氧化物(IZO)等，但是不限于此。反射导电材料可以是Al、Ag、Au、Pt、Cu或相似物，但是不限于此。由反射型导电材料制成的像素电极PE可以由包含反射型导电材料的单个层或者多个所述单个层层叠而成的多层形成。
公共电极CE将微型发光元件150的第二电极E2与公共电源线CPL电连接，并且可以被定义为阴极。公共电极CE按照与公共电源线CPL交叠同时与微型发光元件150的第二电极E2交叠的方式设置在平整层115-1和115-2的前表面上。这里，公共电极CE可以由与像素电极PE相同的材料制成。
根据本公开的实施方式的公共电极CE的一侧通过第二电路接触孔CCH2与公共电源线CPL电连接，该第二电路接触孔CCH2是穿过与公共电源线CPL交叠的栅绝缘层112、钝化层113以及平整层115-1和115-2设置的。根据本公开的实施方式的公共电极CE的另一侧通过第二电极接触孔ECH2与微型发光元件150的第二电极E2电连接，该第二电极接触孔ECH2设置在平整层115-1和115-2中以便与微型发光元件150的第二电极E2交叠。因此，微型发光元件150的第二电极E2通过公共电极CE与公共电源线CPL电连接。
可以通过沉积电极材料的沉积处理以及使用光刻处理和蚀刻处理进行的电极构图处理，在包括第一电路接触孔CCH1和第二电路接触孔CCH2的平整层115-1和包括第一电路接触孔CCH1和第二电路接触孔CCH2以及第一电极接触孔ECH1和第二电极接触孔ECH2的平整层115-2上同时形成根据本公开的实施方式的像素电极PE和公共电极CE。因此，由于本公开的一个实施方式能够同时布置将微型发光元件150与像素电路PC连接的像素电极PE和公共电极CE，因此能够简化电极连接处理，并且能够大幅地缩短连接微型发光元件150和像素电路PC的处理时间。因此，能够提高发光二极管显示装置的生产率。
根据本公开的实施方式，发光二极管显示装置还包括透明缓冲层116。
透明缓冲层116设置在基板110上以覆盖设置有像素电极PE和公共电极CE的整个平整层115-1和115-2，使得透明缓冲层116提供平整层115-1和115-2上的平坦表面，并且保护微型发光元件150和像素电路PC免受外部冲击影响。因此，像素电极PE和公共电极CE分别设置在平整层115-1和115-2与透明缓冲层116之间。根据本公开的实施方式的透明缓冲层116可以是透光粘合剂(OCA)或透光树脂(OCR)，但是不限于此。
根据本公开的实施方式的发光二极管显示装置还包括设置在每个子像素SP的发光区域下方的反射层111。
反射层111设置在基板110上，以便与包括微型发光元件150的发光区域交叠。根据本公开的实施方式的反射层111可以由与驱动薄膜晶体管T2的栅极GE相同的材料形成，并且可以设置在与栅极GE相同的层中，但是不限于此。反射层111可以由与构成驱动薄膜晶体管T2的电极中的任一个相同的材料形成。
反射层111将从微型发光元件150入射的光向着微型发光元件150的第一部分FP反射。因此，根据本公开的实施方式的发光二极管显示装置具有包括反射层111的顶部发光结构。然而，当根据本公开的实施方式的发光二极管显示装置具有底部发光结构时，可以省略反射层111或者可以将反射层111设置在微型发光元件150的顶部上。
另选地，反射层111可以由与驱动薄膜晶体管T2的源极SE/漏极DE相同的材料形成，并且可以设置在与源极SE/漏极DE相同的层上。
在根据本公开的实施方式的发光二极管显示装置中，安装在每个子像素SP上的微型发光元件150可以通过粘合构件114设置在与反射层111的上部对应的位置处。
粘合构件114插置在每个子像素SP的凹进部分和微型发光元件150之间，以将微型发光元件150附接到凹进部分的底表面，使得粘合构件114主要固定微型发光元件150。
根据本公开的实施方式的粘合构件114与微型发光元件150的第二部分RP(即，第一半导体层151的后表面)接触，并且防止微型发光元件150的位置在安装处理期间发生改变，同时使得微型发光元件150能够从用于移植的中间基板平稳地脱离，使得粘合构件114能够使微型发光元件150的移植处理的缺陷最小化。
根据本公开的实施方式的粘合构件114被点缀在每个子像素SP上并且在微型发光元件150的安装处理期间所施加的压力的作用下扩展，使得粘合构件114可以粘附到微型发光元件150的第二部分RP。因此，能够通过粘合构件114使微型发光元件150基本上固定在原位。因此，根据本实施方式，通过仅仅将微型发光元件150接合到表面来执行微型发光元件的安装处理，使得能够大幅地缩短微型发光元件的安装处理时间。
粘合构件114还使得结构160能够与第二结构170对准并且设置在钝化层113上。也就是说，粘合构件114被设置成覆盖钝化层113的前表面的除了接触孔之外的整个剩余表面，使得微型发光元件150和结构160设置在钝化层113上。
换句话讲，粘合构件114插置在钝化层113与平整层115-1和115-2之间，并且插置在微型发光元件150和结构160与钝化层113之间。根据另一个示例的粘合构件114以恒定厚度涂覆在钝化层113的整个表面上，并且在形成接触孔时，去除涂覆在钝化层113的整个表面上的粘合构件114的一部分。因此，在本公开的一个实施方式中，粘合构件114就在安装微型发光元件150的处理之前以恒定厚度涂覆在钝化层113的整个前表面上，由此缩短了用于设置粘合构件114的处理时间。
在本公开的一个实施方式中，平整层115-1和115-2被设置成覆盖粘合构件114，因为粘合构件114设置在钝化层113的整个前表面上。
在本公开的另一个实施方式中，在粘合构件114的下方，可以设置用于分别容纳微型发光元件150的凹进部分，并且微型发光元件150可以通过粘合构件114定位在凹进部分内部。然而，可以根据用于实现显示装置的各种处理条件消除用于容纳上述微型发光元件150的凹进部分。
根据本公开的实施方式的微型发光元件的安装处理可以包括将红色微型发光元件安装在红色子像素SP1中的每一个上的处理、将绿色微型发光元件安装在绿色子像素SP2中的每一个上的处理以及将蓝色微型发光元件安装在蓝色子像素SP3中的每一个中的处理，并且还可以包括将白色微型发光元件安装在白色子像素中的每一个上的处理。
根据本公开的实施方式的微型发光元件的安装处理可以只包括将白色微型发光元件安装在子像素中的每一个上的处理。在这种情形下，基板110包括与每个子像素交叠的滤色器层。滤色器层只透射白光当中的具有与子像素对应的颜色的波长的光。
根据本公开的实施方式的微型发光元件的安装处理可以只包括将第一颜色的微型发光元件安装在子像素中的每一个上的处理。在这种情形下，基板110包括与每个子像素交叠的波长转换层和滤色器层。波长转换层基于从微型发光元件入射的第一颜色的光中的一部分来发射第二颜色的光。滤色器层只透射由第一颜色的光和第二颜色的光的混合产生的白光当中的具有与子像素对应的颜色的波长的光。这里，第一颜色可以是蓝色，而第二颜色可以是黄色。波长转换层可以包括基于第一颜色的光中的一部分来发射第二颜色的光的荧光体物质或量子点颗粒。
图7是根据本公开的实施方式的用作图5中示出的K区域中的对准标记的各种形式的结构的视图。
参照图7，结构160和第二结构170可以按照各种形状和形式布置。在作为代表性形式的O型的情形下，结构160和第二结构170各自可以具有圆形或椭圆形的形状。为了减小对准的处理误差，可以改变结构160和第二结构170的大小以及结构160和第二结构170之间的距离以便使用。
另外，另一种类型可以具有像C型一样的多边形形状，在结构160和第二结构170之间的关系中，结构160和第二结构170中的每一个的中线可以优选地彼此重合或面对。
图8A、图8B和图8C是例示根据本公开的实施方式的显示装置的制造处理的示意性截面图。
下文中，将参照图8A至图8C描述显示装置的制造处理，并且将省略对每个组件的重复描述。
设置具有至少一个薄膜晶体管T2的基板210。反射层211和第二结构270设置在基板210上，并且设置栅绝缘层212和钝化层213。第二结构270可以设置有与从构成薄膜晶体管T2的电极中选择的电极相同的材料。
接下来，结构260和微型发光元件250设置在钝化层213上。粘合构件214设置在钝化层213上，以将结构260和微型发光元件250设置在钝化层213上。粘合构件214与结构260和微型发光元件250的下部接触，以粘附到钝化层213。
在设置结构260和微型发光元件250的处理中，结构260可以在对准微型发光元件250的处理中用作对准标记，使得微型发光元件250能够被正确地定位在反射层211上。当结构260作为参考标记与第二结构270一起设置时，能够精确地调节要一起设置的微型发光元件250的布置位置。随后，将描述将结构260和微型发光元件250一起移植的处理。
此后，平整层215-1和215-2被设置成覆盖结构260和微型发光元件250。平整层215-1和215-2可以由至少一个层构成并且布置电极，使得微型发光元件250和薄膜晶体管T2的电极或电源线通过多个接触孔连接。
图9A和图9B是例示移植安装在显示装置上的发光芯片和结构的处理的示意性截面图。
在半导体晶圆上生长微型发光元件250，并且对微型发光元件250进行构图以完成个体微型发光元件250。首先，将半导体晶圆上的微型发光元件250移植到转移基板(供体)。能够通过在使半导体晶圆和转移基板(供体)彼此接触的同时将微型发光元件250与半导体晶圆分离的方法将微型发光元件250移植到转移基板(供体)中。
转移基板(供体)可以是聚合物材料和诸如聚二甲基硅氧烷(PDMS)这样的高粘合材料。可以在转移基板(供体)上以与显示装置的像素之间的距离对应的距离设置突出部。突出部使得微型发光元件250能够被稳定地移植到转移基板(供体)中。能够根据转移基板(供体)的材料或处理条件来去除突出部。
以这种方式，当微型发光元件250被移植到转移基板(供体)中时，需要进行转移基板(供体)和半导体基板(晶圆)之间的对准步骤。半导体基板(晶圆)能够相对于半导体基板(晶圆)上的结构260对准，以使处理误差最小化。
另外，当微型发光元件250被移植到转移基板(供体)中时，一旦结构260被一起运送，优点在于，在此后能够执行的另一移植处理中，能够在设置微型发光元件250时使用结构260来调节精确位置。因此，能够显著地减小在使用多个转移基板(供体)和多个半导体基板(晶圆)的处理中会出现的处理误差。
接下来，移植到转移基板(供体)中的微型发光元件250经历移植实际显示装置的发光元件的步骤。
首先，执行对准转移基板(供体)和基板210的步骤，并且执行将结构260和微型发光元件250移植到基板210中的步骤。此时，使用第二结构270和结构260来执行基板210和转移基板(供体)之间的对准。当使基板210与转移基板(供体)接触时，如以上参照图5描述的，基板210上的粘合构件114与微型发光元件250和结构260的底表面接触。基板210和微型发光元件250之间的粘合力大于转移基板(供体)和微型发光元件250之间因粘合构件114而具有的粘合力，使得微型发光元件250被移植到基板210中。
就重新使用转移基板(供体)而言，在上述步骤中将结构260一起移植到基板210中会是有益的。如果检查到结构260和第二结构270在基板210上的对准状态，则能够在稍后的时间检验最终移植处理的失败程度。参考这一点，存在的优点是，能够通过反映微型发光元件250的电极连接处理中的处理偏差来执行更精确的电极连接处理。
虽然已经参照实施方式的多个例示性实施方式描述了实施方式，但是应该理解，本领域技术人员可以设想到将落入本公开的原理范围内的众多其它修改和实施方式。更特别地，在本公开的范围、附图和所附的权利要求内，主题组合布置的组成部件和/或布置可以有各种变形和修改。除了组成部件和/或布置的变形和修改之外，本领域技术人员还将清楚替代使用。
本申请要求于2017年7月25日提交的韩国专利申请No.10-2017-0094328的权益，该韩国专利申请的全部内容出于所有目的由此以引用方式并入本文中。

Claims (19)

1.一种显示装置，该显示装置包括：
基板，该基板具有多个像素，其中，所述多个像素中的每一个包括至少一个发光芯片；
第一结构，该第一结构在所述多个像素中的至少一个的一侧；以及
第二结构，该第二结构在所述基板上，
其中，所述发光芯片的基材与所述第一结构的基材相同，
其中，所述第二结构与所述第一结构对应，并且
其中，所述第一结构是用于将所述发光芯片移植到所述基板上的对准标记。
2.根据权利要求1所述的显示装置，其中，所述发光芯片包括第一电极和第二电极，并且
其中，所述第一结构被配置为与所述发光芯片的所述第一电极和所述第二电极中的每一个分隔开。
3.根据权利要求1所述的显示装置，其中，在所述基板上具有至少一个驱动元件和多个布线电极，并且所述发光芯片与所述驱动元件和所述布线电极中的一个布线电极连接。
4.根据权利要求3所述的显示装置，其中，所述第二结构与所述布线电极中的一个电连接。
5.根据权利要求4所述的显示装置，该显示装置还包括：
透明电极，该透明电极与所述第二结构和所述布线电极中的所述一个布线电极连接。
6.根据权利要求3所述的显示装置，其中，用从Cr、Al、Au和Ag中选择的材料对所述第二结构的表面进行表面处理。
7.根据权利要求3所述的显示装置，其中，所述第二结构的中心轴和所述第一结构的中心轴对准，以便彼此对应。
8.根据权利要求3所述的显示装置，其中，所述第二结构具有从圆形、椭圆形、叉字形和多边形中选择的形状。
9.根据权利要求3所述的显示装置，其中，所述第二结构被布置成在平面图中包围所述第一结构。
10.根据权利要求9所述的显示装置，其中，当考虑到从所述第二结构的内部到所述第一结构的距离时，与所述第二结构对应的所述第一结构上下及左右均等地间隔开。
11.根据权利要求1所述的显示装置，其中，用从Cr、Al、Au和Ag中选择的材料对所述第一结构的表面进行表面处理。
12.根据权利要求1所述的显示装置，其中，所述第一结构位于两个邻近的像素之间。
13.根据权利要求1所述的显示装置，其中，所述发光芯片是从蓝色发光芯片、绿色发光芯片、红色发光芯片或白色发光芯片中选择的发光芯片。
14.根据权利要求13所述的显示装置，该显示装置还包括：
滤色器，该滤色器与所述发光芯片对应。
15.根据权利要求1所述的显示装置，其中，所述多个像素包括由不同的基材制成的不同的结构。
16.根据权利要求15所述的显示装置，其中，所述像素中的每一个包括发射红光、绿光和蓝光的多个发光芯片，并且
所述第一结构由与从所述多个发光芯片中选择的发光芯片相同的基材制成。
17.一种制造显示装置的方法，该方法包括以下步骤：
设置具有多个驱动元件的基板；
将发光芯片移植到所述基板上；以及
将所述发光芯片的电极与所述驱动元件连接，
其中，将所述发光芯片移植到所述基板上的步骤包括以下步骤：将转移基板上的第一结构移植到所述基板中，
其中，所述第一结构在多个像素中的至少一个的一侧并且是用于将所述发光芯片移植到所述基板上的粘合层上的对准标记，并且
其中，将所述转移基板上的所述第一结构移植到所述基板中的步骤包括以下步骤：将所述基板上的第二结构与所述转移基板上的所述第一结构对准。
18.根据权利要求17所述的方法，其中，将所述发光芯片移植到所述基板上的步骤包括以下步骤：在所述基板上设置所述粘合层，然后移植所述发光芯片，并且
其中，所述发光芯片包括第一电极和第二电极，并且所述第一结构被配置为与所述发光芯片的所述第一电极和所述第二电极中的每一个分隔开。
19.根据权利要求18所述的方法，该方法还包括以下步骤：
在将所述基板上的所述第二结构与所述转移基板上的所述第一结构对准之后，使所述发光芯片和所述转移基板上的所述第一结构与所述基板接触并且向所述基板施加压力。
CN201810775986.8A 2017-07-25 2018-07-16 发光显示装置及其制造方法 Active CN109300408B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0094328 2017-07-25
KR1020170094328A KR101902566B1 (ko) 2017-07-25 2017-07-25 발광 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN109300408A CN109300408A (zh) 2019-02-01
CN109300408B true CN109300408B (zh) 2021-11-05

Family

ID=63168267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810775986.8A Active CN109300408B (zh) 2017-07-25 2018-07-16 发光显示装置及其制造方法

Country Status (4)

Country Link
US (3) US10797079B2 (zh)
EP (1) EP3435412B1 (zh)
KR (1) KR101902566B1 (zh)
CN (1) CN109300408B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018128471A1 (ko) * 2017-01-05 2018-07-12 엘지이노텍 주식회사 디스플레이 장치 제조 방법
CN109036279B (zh) * 2018-10-18 2020-04-17 京东方科技集团股份有限公司 阵列基板、驱动方法、有机发光显示面板及显示装置
KR102281948B1 (ko) * 2018-10-18 2021-07-27 주식회사 사피엔반도체 마이크로 표시장치 및 그의 검사 방법
KR102131265B1 (ko) * 2018-10-18 2020-07-07 주식회사 사피엔반도체 마이크로 표시장치 및 그의 검사 방법
KR102030323B1 (ko) 2018-11-23 2019-10-10 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102655336B1 (ko) * 2018-12-18 2024-04-04 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11018089B2 (en) * 2019-01-08 2021-05-25 Innolux Corporation Display devices and methods for manufacturing the same
KR102196544B1 (ko) * 2019-02-13 2020-12-30 삼성전자주식회사 측면 배선이 형성된 글라스 기판을 구비한 디스플레이 모듈 및 디스플레이 모듈 제조 방법
US11056630B2 (en) 2019-02-13 2021-07-06 Samsung Electronics Co., Ltd. Display module having glass substrate on which side wirings are formed and manufacturing method of the same
WO2020186456A1 (zh) * 2019-03-19 2020-09-24 京东方科技集团股份有限公司 转印方法和转印装置
CN109830191B (zh) * 2019-04-24 2019-08-02 南京中电熊猫平板显示科技有限公司 一种像素结构以及微发光二极管的转移方法
CN111863833B (zh) * 2019-04-30 2024-03-29 成都辰显光电有限公司 一种驱动背板结构、显示面板及驱动背板结构制备方法
US20210066547A1 (en) 2019-08-28 2021-03-04 Tslc Corporation Semiconductor Components And Semiconductor Structures And Methods Of Fabrication
KR20210080873A (ko) * 2019-12-23 2021-07-01 엘지디스플레이 주식회사 표시 장치의 제조 방법
KR20200028350A (ko) * 2020-02-25 2020-03-16 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN111430382B (zh) * 2020-04-23 2022-09-23 上海天马微电子有限公司 显示面板及其制作方法和显示装置
CN115331638B (zh) * 2021-05-10 2023-10-20 宏碁股份有限公司 显示面板及其操作方法与子像素
CN114203733B (zh) * 2021-12-10 2023-07-25 武汉华星光电半导体显示技术有限公司 显示装置及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US8957511B2 (en) * 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity
KR100660893B1 (ko) * 2005-11-22 2006-12-26 삼성전자주식회사 정렬 마크막을 구비하는 반도체 소자 및 그 제조 방법
JP2009251455A (ja) * 2008-04-09 2009-10-29 Panasonic Corp アライメントマーク及びアライメント方法
GB0819450D0 (en) * 2008-10-23 2008-12-03 Cambridge Display Tech Ltd Oled driver chiplet integration
US8329360B2 (en) 2009-12-04 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of providing overlay
WO2012014448A1 (ja) * 2010-07-30 2012-02-02 Ｄｏｗａエレクトロニクス株式会社 半導体素子と半導体素子の製造方法
TW201417331A (zh) * 2012-10-17 2014-05-01 Genesis Photonics Inc 發光二極體晶圓的製作方法及其成品
KR102010789B1 (ko) * 2012-12-27 2019-10-21 엘지디스플레이 주식회사 투명 유기 발광 표시 장치 및 투명 유기 발광 표시 장치 제조 방법
KR102124827B1 (ko) 2013-12-02 2020-06-22 엘지디스플레이 주식회사 프로세스 키를 포함하는 표시패널
JP6278760B2 (ja) * 2014-03-11 2018-02-14 株式会社ディスコ チップ整列方法
TWI546934B (zh) * 2014-10-20 2016-08-21 Playnitride Inc Led陣列擴張方法及led陣列單元
KR102294592B1 (ko) 2014-11-12 2021-08-27 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102577984B1 (ko) 2014-12-15 2023-09-13 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
US20160351548A1 (en) 2015-05-28 2016-12-01 Mikro Mesa Technology Co., Ltd. Light emitting diode display device and manufacturing method thereof
CN104865789A (zh) * 2015-06-08 2015-08-26 中国科学院微电子研究所 掩模版和光刻方法
US10170455B2 (en) * 2015-09-04 2019-01-01 PlayNitride Inc. Light emitting device with buffer pads
KR20170038964A (ko) 2015-09-30 2017-04-10 삼성디스플레이 주식회사 표시 패널 및 그의 제조 방법
KR102532869B1 (ko) 2015-12-29 2023-05-16 엘지디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
CN106530992A (zh) * 2016-12-28 2017-03-22 歌尔股份有限公司 一种单色led显示屏及其制备工艺

Also Published As

Publication number Publication date
EP3435412A1 (en) 2019-01-30
US20200395388A1 (en) 2020-12-17
KR101902566B1 (ko) 2018-09-28
US20190035817A1 (en) 2019-01-31
US11398501B2 (en) 2022-07-26
EP3435412B1 (en) 2021-03-31
US20220359576A1 (en) 2022-11-10
CN109300408A (zh) 2019-02-01
US10797079B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
CN109300408B (zh) 发光显示装置及其制造方法
CN109904303B (zh) 发光器件以及使用该发光器件的显示装置
EP3422827B1 (en) Display device and method for fabricating the same
EP3336831B1 (en) Light emitting diode display device
EP3576148B1 (en) Light emitting diode display device
KR102527303B1 (ko) 발광 표시 장치
KR102616407B1 (ko) 발광 소자 및 이를 이용한 표시 장치
KR20190003198A (ko) 발광 표시 장치
KR101888857B1 (ko) 발광 소자 및 이를 이용한 표시 장치
KR101895600B1 (ko) 표시 장치 및 이의 제조방법
KR20210078766A (ko) 마이크로 엘이디 표시 장치 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant