CN109196636A - 存储器阵列、存储器阵列的制造方法、存储器阵列片材、存储器阵列片材的制造方法及无线通信装置 - Google Patents

存储器阵列、存储器阵列的制造方法、存储器阵列片材、存储器阵列片材的制造方法及无线通信装置 Download PDF

Info

Publication number
CN109196636A
CN109196636A CN201780032299.0A CN201780032299A CN109196636A CN 109196636 A CN109196636 A CN 109196636A CN 201780032299 A CN201780032299 A CN 201780032299A CN 109196636 A CN109196636 A CN 109196636A
Authority
CN
China
Prior art keywords
electrode
memory
memory component
memory array
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780032299.0A
Other languages
English (en)
Other versions
CN109196636B (zh
Inventor
河井翔太
村濑清郎
村濑清一郎
清水浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Publication of CN109196636A publication Critical patent/CN109196636A/zh
Application granted granted Critical
Publication of CN109196636B publication Critical patent/CN109196636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/201—Integrated devices having a three-dimensional layout, e.g. 3D ICs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/383—Channel doping programmed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211—Fullerenes, e.g. C60
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Read Only Memory (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的一个方式的存储器阵列在基板上具备多条第一布线、与上述多条第一布线交叉的至少一条第二布线、对应于上述多条第一布线与第二布线的交点而设置的多个存储器元件。上述多个存储器元件能够分别记录不同的信息。另外，本发明的一个方式的存储器阵列片材在片材上具有多个上述存储器阵列。这样的存储器阵列或从存储器阵列片材切分而形成的存储器阵列可用于无线通信装置。

Description

存储器阵列、存储器阵列的制造方法、存储器阵列片材、存储 器阵列片材的制造方法及无线通信装置
技术领域
本发明涉及存储器阵列、存储器阵列的制造方法、存储器阵列片材、存储器阵列片材的制造方法及无线通信装置。
背景技术
近年来，作为非接触型的标签，使用了RFID(Radio Frequency IDentification(射频识别))技术的无线通信系统(即RFID系统)的开发不断发展。在RFID系统中，在被称为读写器的无线发送接收机与RFID标签之间进行无线通信。
RFID标签被期待用于物流管理、商品管理、防盗等各种用途中，并且已开始被引入至交通卡等IC卡、商品标签等部分用途中。RFID标签具有IC芯片、和用于进行与读写器的无线通信的天线，在IC芯片内具有存储器电路。记录于该存储器电路的信息使用读写器而从RFID标签读取。
存储器电路由存储器阵列(其是将多个对信息进行记录的存储器元件排列而成的)和将来自存储器阵列的信息提取出的解码器等周边电路构成。作为存储器电路的一例，包括非易失性存储器电路。在非易失性存储器电路中，使用了ROM(Read Only Memory(只读存储器))、RAM(Random Access Memory(随机存储器))等方式。
作为ROM，已知有掩模ROM这种方式(例如，参见专利文献1～3)。掩模ROM中，在制造存储器阵列时写入信息，之后无法进行信息的变更。因此，在制作存储器阵列的同时，已确定了记录于该存储器阵列中的信息。利用上述性质，能够将ID编号等固有信息预先记录于各个存储器阵列。
现有技术文献
专利文献
专利文献1：日本特开2001-94063号公报
专利文献2：日本特开2000-260886号公报
专利文献3：日本特开2013-84963号公报
发明内容
发明要解决的课题
通常而言，在掩模ROM方式中，通过使用光刻法来分别地制作存储器元件，从而在存储器阵列中记录信息。
例如，专利文献1中公开了如下技术，其中，通过光刻/蚀刻处理工序而选择性地设置栅电极，由此，分别地制作分别与待记录的“0”或“1”的数据相对应的各存储器元件。
专利文献2中公开了利用掩模编程法的技术，掩模编程法中，使用经图案化的离子注入掩模，仅在其开口部形成沟道掺杂层。利用该方法，可分别地制作耗尽型存储器元件和增强型存储器元件。
然而，在上述技术中，为了制造所记录的固有信息分别不同的大量存储器阵列，不得不制作与其制造数相应的光掩模。因此，在存储器阵列的制造成本方面及工艺方面这两方面均造成大的负担。
另一方面，专利文献3中代替使用光刻法而公开了如下方法：通过在将电极或布线浸渍于电解液的同时施加电压，从而选择性地将电极或布线溶解，将其电连接阻断，由此，在各存储器阵列中分别记录不同的固有信息。然而，在该方法中，在存储器阵列的制造工序的中途，需要使电极或布线处于电连接于计算机等外部控制机器的状态并将其浸渍于电解液。因此，在存储器阵列的制造工序中，存在工艺变得复杂、制造成本增加这样的问题。
本发明是鉴于上述课题而作出的，其第一目的在于，提供能够使用简便的工艺而以低成本进行制造、每次能够记录不同固有信息的存储器阵列。第二目的在于，提供一种使用简便的工艺而以低成本在片材上形成分别记录不同固有信息的多个存储器阵列而得到的存储器阵列片材。第三目的在于，提供一种具备下述存储器阵列的无线通信装置，所述存储器阵列能够使用简便的工艺而以低成本进行制造，并且能够记录与其他存储器阵列不同的固有信息。
用于解决课题的手段
为了解决上述课题、实现上述目的，本发明涉及的存储器阵列的特征在于，在基板上具备：多条第一布线；与所述多条第一布线交叉的至少一条第二布线；和多个存储器元件，其对应于所述多条第一布线与所述至少一条第二布线的各交点而设置，并且各自具有彼此分隔开而配置的第一电极及第二电极、连接于所述至少一条第二布线中的一条的第三电极、和将所述第一电极及所述第二电极与所述第三电极电绝缘的绝缘层，其中，所述第一电极及所述第二电极中的任一者连接于所述多条第一布线中的一条，所述多个存储器元件中的至少一者在所述第一电极与所述第二电极之间的区域中具有涂布层，所述多个存储器元件包含因所述涂布层而使得所述第一电极与所述第二电极之间的电特性彼此不同的两种存储器元件，通过将所述两种存储器元件任意组合而成的排列来确定所记录的信息。
另外，本发明涉及的存储器阵列的特征在于，在上述发明中，所述涂布层为包含被涂布于所述第一电极与所述第二电极之间的区域中的半导体材料的半导体层，所述两种存储器元件中，一种存储器元件为具有所述半导体层的存储器元件，另一种存储器元件为不具有所述半导体层的存储器元件，所述一种存储器元件及所述另一种存储器元件根据所述半导体层的有无而分别记录彼此不同的各信息。
另外，本发明涉及的存储器阵列的特征在于，在上述发明中，所述涂布层为包含被涂布于所述第一电极与所述第二电极之间的区域中的半导体材料、且彼此之间电特性不同的第一半导体层或第二半导体层，所述两种存储器元件中，一种存储器元件为具有所述第一半导体层的存储器元件、另一种存储器元件为具有所述第二半导体层的存储器元件，所述一种存储器元件及所述另一种存储器元件根据所述第一半导体层与所述第二半导体层的电特性的差异而分别记录彼此不同的各信息。
另外，本发明涉及的存储器阵列的特征在于，在上述发明中，所述第二半导体层含有不同于所述第一半导体层的半导体材料。
另外，本发明涉及的存储器阵列的特征在于，在上述发明中，所述第二半导体层的膜厚比所述第一半导体层的膜厚厚。
另外，本发明涉及的存储器阵列的特征在于，在上述发明中，所述第一半导体层及所述第二半导体层各自含有选自由碳纳米管、石墨烯、富勒烯及有机半导体组成的组中的一种以上作为半导体材料。
另外，本发明涉及的存储器阵列的特征在于，在上述发明中，所述第一半导体层及所述第二半导体层各自含有碳纳米管作为半导体材料，所述第二半导体层中的碳纳米管的浓度高于所述第一半导体层中的碳纳米管的浓度。
另外，本发明涉及的存储器阵列的特征在于，在上述发明中，所述多个存储器元件各自具有半导体层，所述半导体层包含以与所述绝缘层接触的方式被涂布于所述第一电极与所述第二电极之间的区域中的半导体材料，所述涂布层为第一绝缘层或第二绝缘层，所述第一绝缘层或第二绝缘层包含从与所述绝缘层相反的一侧以与所述半导体层接触的方式被涂布于所述第一电极与所述第二电极之间的区域中的绝缘性材料，并且使所述半导体层的电特性变化为彼此不同的电特性，所述两种存储器元件中，一种存储器元件为具有所述第一绝缘层的存储器元件，另一种存储器元件为具有所述第二绝缘层的存储器元件，所述一种存储器元件及所述另一种存储器元件根据由所述第一绝缘层和所述第二绝缘层带来的所述半导体层的电特性的差异，而分别记录彼此不同的各信息。
另外，本发明涉及的存储器阵列的特征在于，在上述发明中，所述半导体层含有选自由碳纳米管、石墨烯、富勒烯及有机半导体组成的组中的一种以上。
另外，本发明涉及的存储器阵列的特征在于，在上述发明中，所述半导体层含有碳纳米管。
另外，本发明涉及的存储器阵列的特征在于，在上述发明中，所述碳纳米管含有在所述碳纳米管的表面的至少一部分上附着有共轭系聚合物的碳纳米管复合体。
另外，本发明涉及的存储器阵列的制造方法的特征在于，所述存储器阵列在基板上具备：多条第一布线；与所述多条第一布线交叉的至少一条第二布线；和多个存储器元件，其对应于所述多条第一布线与所述至少一条第二布线的各交点而设置，并且各自具有彼此分隔开而配置的第一电极及第二电极、连接于所述至少一条第二布线中的一条的第三电极、和将所述第一电极及所述第二电极与所述第三电极电绝缘的绝缘层，所述存储器阵列的制造方法包括利用涂布法在所述多个存储器元件中的至少一个存储器元件中的所述第一电极与所述第二电极之间的区域中形成涂布层的涂布工序。
另外，本发明涉及的存储器阵列的制造方法的特征在于，上述发明中，所述涂布层为半导体层，所述涂布工序中，在对应于所记录的信息而从所述多个存储器元件中选择的涂布对象的存储器元件中的所述第一电极与所述第二电极之间的区域中，形成所述半导体层。
另外，本发明涉及的存储器阵列的制造方法的特征在于，上述发明中，所述涂布层为彼此之间电特性不同的第一半导体层或第二半导体层，所述涂布工序中，对应于所记录的信息，在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中形成所述第一半导体层或所述第二半导体层。
另外，本发明涉及的存储器阵列的制造方法的特征在于，上述发明中，所述涂布层为彼此之间电特性不同的第一绝缘层或第二绝缘层，在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中，预先形成了与所述绝缘层接触的半导体层，所述涂布工序中，对应于所记录的信息，在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中，从与所述绝缘层相反的一侧以与所述半导体层接触的方式形成所述第一绝缘层或所述第二绝缘层。
另外，本发明涉及的存储器阵列的制造方法的特征在于，上述发明中，所述涂布法为选自由喷墨法、分配器法及喷雾法组成的组中的任一者。
另外，本发明涉及的存储器阵列片材的特征在于，所述存储器阵列片材是在片材上组合多个上述发明中的任一者所述的存储器阵列而形成的，在形成于所述片材上的多个所述存储器阵列中分别记录的各信息彼此不同。
另外，本发明涉及的存储器阵列片材的特征在于，所述存储器阵列片材是在片材上组合多个存储器阵列而形成的，所述存储器阵列具备多条第一布线、与所述多条第一布线交叉的至少一条第二布线、和对应于所述多条第一布线与所述至少一条第二布线的各交点而设置的多个存储器元件，所述多个存储器元件包含与所述第一布线及所述第二布线这两者电连接的第一布线图案的存储器元件、和未与所述第一布线及所述第二布线中的至少一者电连接的第二布线图案的存储器元件这两种存储器元件，所述第一布线图案及所述第二布线图案包含被涂布于所述片材上的导电材料，通过将所述两种存储器元件任意组合而成的排列来确定记录于所述存储器阵列的信息，在形成于所述片材上的多个所述存储器阵列中分别记录的各信息彼此不同。
另外，本发明涉及的存储器阵列片材的特征在于，在上述发明中，所述第一布线图案的存储器元件具有与所述多条第一布线中的一条电连接的第一电极、经由半导体层而与所述第一电极电连接的第二电极、和与所述至少一条第二布线中的一条电连接的第三电极，所述第二布线图案的存储器元件中，所述多条第一布线中的一条与所述第一电极的电连接、所述第一电极与所述第二电极的电连接、和所述至少一条第二布线中的一条与所述第三电极的电连接中的至少一者未被实施。
另外，本发明涉及的存储器阵列片材的制造方法的特征在于，所述存储器阵列片材是在片材上组合多个存储器阵列而形成的，所述存储器阵列具备：多条第一布线；与所述多条第一布线交叉的至少一条第二布线；和多个存储器元件，其对应于所述多条第一布线与所述至少一条第二布线的各交点而设置，并且各自具有彼此分隔开而配置的第一电极及第二电极、连接于所述至少一条第二布线中的一条的第三电极、和将所述第一电极及所述第二电极与所述第三电极电绝缘的绝缘层，所述存储器阵列片材的制造方法包括利用涂布法在所述多个存储器元件中的至少一个存储器元件中的所述第一电极与所述第二电极之间的区域中形成涂布层的涂布工序，在形成于所述片材上的多个所述存储器阵列的各自中记录彼此不同的信息。
另外，本发明涉及的存储器阵列片材的制造方法的特征在于，在上述发明中，所述涂布层为半导体层，所述涂布工序中，在对应于所记录的信息而从所述多个存储器元件中选择的涂布对象的存储器元件中的所述第一电极与所述第二电极之间的区域中，形成所述半导体层。
另外，本发明涉及的存储器阵列片材的制造方法的特征在于，在上述发明中，所述涂布层为彼此之间电特性不同的第一半导体层或第二半导体层，所述涂布工序中，对应于所记录的信息，在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中形成所述第一半导体层或所述第二半导体层。
另外，本发明涉及的存储器阵列片材的制造方法的特征在于，在上述发明中，所述涂布层为彼此之间电特性不同的第一绝缘层或第二绝缘层，在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中，预先形成了与所述绝缘层接触的半导体层，所述涂布工序中，对应于所记录的信息，在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中，从与所述绝缘层相反的一侧以与所述半导体层接触的方式形成所述第一绝缘层或所述第二绝缘层。
另外，本发明涉及的存储器阵列片材的制造方法的特征在于，所述存储器阵列片材是在片材上组合多个存储器阵列而形成的，所述存储器阵列具备多条第一布线、与所述多条第一布线交叉的至少一条第二布线、和对应于所述多条第一布线与所述至少一条第二布线的各交点而设置的多个存储器元件，所述存储器阵列片材的制造方法包括涂布工序，其中，针对所述多个存储器元件中包含的每个存储器元件，利用涂布法来形成所述第一布线及所述第二布线这两者与所述存储器元件电连接的第一布线图案、或所述第一布线及所述第二布线中的至少一者未与所述存储器元件电连接的第二布线图案，在形成于所述片材上的多个所述存储器阵列的各自中记录彼此不同的信息。
另外，本发明涉及的存储器阵列片材的制造方法的特征在于，在上述发明中，所述第一布线图案为包含与所述多条第一布线中的一条电连接的第一电极、经由半导体层而与所述第一电极电连接的第二电极、和与所述至少一条第二布线中的一条电连接的第三电极的布线图案，所述第二布线图案为所述多条第一布线中的一条与所述第一电极的电连接、所述第一电极与所述第二电极的电连接、和所述至少一条第二布线中的一条与所述第三电极的电连接中的至少一者未被实施的布线图案。
另外，本发明涉及的存储器阵列片材的制造方法的特征在于，在上述发明中，所述涂布法为选自由喷墨法、分配器法及喷雾法组成的组中的任一者。
另外，本发明涉及的无线通信装置的特征在于，至少具备：上述发明中的任一者所述的存储器阵列、或从上述发明中的任一者所述的存储器阵列片材切分而形成的存储器阵列；和天线。
发明效果
根据本发明，提供能够使用简便的工艺而以低成本进行制造、每次能够记录不同固有信息的存储器阵列。另外，能够使用简便的工艺而以低成本提供具有分别记录有不同固有信息的多个存储器阵列的存储器阵列片材。另外，能够提供具备下述存储器阵列的无线通信装置，所述存储器阵列可使用简便的工艺而以低成本进行制造、并且记录有与其他存储器阵列不同的固有信息。
附图说明
图1：图1为示出本发明的实施方式1涉及的存储器阵列的一个构成例的示意图。
图2：图2为图1所示的存储器阵列的I-I’线的示意剖面图。
图3：图3为截取构成图1所示的存储器阵列的两种存储器元件的周边部而示出的立体图。
图4：图4为示出本发明的实施方式2涉及的存储器阵列的一个构成例的示意图。
图5：图5为图4所示的存储器阵列的II-II’线的示意剖面图。
图6：图6为截取构成图4所示的存储器阵列的两种存储器元件的周边部而示出的立体图。
图7：图7为示出构成本发明的实施方式2涉及的存储器阵列的两种存储器元件的一个变形例的图。
图8：图8为示出本发明的实施方式3涉及的存储器阵列的一个构成例的示意图。
图9A：图9A为图8所示的存储器阵列的III-III’线的示意剖面图。
图9B：图9B为图8所示的存储器阵列的III-III’线的一个变形例的示意剖面图。
图10：图10为截取构成图8所示的存储器阵列的两种存储器元件的周边部而示出的立体图。
图11：图11为示出本发明的实施方式1涉及的存储器阵列的制造方法的一例的图。
图12：图12为示出本发明的实施方式2涉及的存储器阵列的制造方法的一例的图。
图13：图13为示出本发明的实施方式3涉及的存储器阵列的制造方法的一例的图。
图14：图14为示出使用了本发明涉及的存储器阵列的存储器电路的一个构成例的框图。
图15：图15为示出本发明的实施方式4涉及的存储器阵列片材的一个构成例的示意图。
图16：图16为对本发明的实施方式4涉及的存储器阵列片材进一步详细地进行说明的示意图。
图17：图17为示出本发明的实施方式5涉及的存储器阵列片材的概要构成的一例的示意图。
图18：图18为示出图17所示的存储器阵列片材的一个具体的构成例的示意图。
图19：图19为截取构成图18所示的存储器阵列片材的两种存储器元件的周边部而示出的立体图。
图20A：图20A为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第一例中的前半工序进行示例的图。
图20B：图20B为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第一例中的后半工序进行示例的图。
图21A：图21A为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第二例中的前半工序进行示例的图。
图21B：图21B为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第二例中的后半工序进行示例的图。
图22A：图22A为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第三例中的前半工序进行示例的图。
图22B：图22B为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第三例中的后半工序进行示例的图。
图22C：图22C为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第三例中的涂布工序进行示例的图。
图23A：图23A为对本发明的实施方式5涉及的存储器阵列片材的制造方法中的前半工序进行示例的图。
图23B：图23B为对本发明的实施方式5涉及的存储器阵列片材的制造方法中的后半工序进行示例的图。
图23C：图23C为对本发明的实施方式5涉及的存储器阵列片材的制造方法中的涂布工序进行示例的图。
图24：图24为示出使用了本发明涉及的存储器阵列的无线通信装置的一个构成例的框图。
具体实施方式
以下，根据需要一边参照附图，一边详细地对本发明涉及的存储器阵列、存储器阵列的制造方法、存储器阵列片材、存储器阵列片材的制造方法及无线通信装置的优选实施方式进行说明。需要说明的是，本发明不受这些实施方式的限定。
＜存储器阵列＞
本发明涉及的存储器阵列在基板上具备：多条第一布线；与所述多条第一布线交叉的至少一条第二布线；和多个存储器元件，其对应于上述多条第一布线与至少一条第二布线的各交点而设置。上述多个存储器元件各自具有：彼此分隔开而配置的第一电极及第二电极、连接于上述至少一条第二布线中的一条的第三电极、和将上述第一电极及第二电极与第三电极电绝缘的绝缘层。在这样的多个存储器元件的各自中，第一电极及第二电极中的任一者连接于上述多条第一布线中的一条。
另外，本发明涉及的存储器阵列中，多个存储器元件中的至少一者在上述第一电极与第二电极之间的区域具有涂布层。上述多个存储器元件包含因上述涂布层而使得第一电极与第二电极之间的电特性彼此不同的两种存储器元件。通过将这样的两种存储器元件任意组合而成的排列，来确定记录于存储器阵列中的信息(例如ID编号等固有信息)。
本发明中，“第一电极与第二电极之间的区域”是指，在从存储器元件的厚度方向(例如绝缘层的膜厚方向)俯视第一电极及第二电极的情况下，位于上述第一电极及第二电极之间的区域。在这样的区域中，当然包括被夹持在第一电极与第二电极之间的区域，还包括从存储器元件的厚度方向(例如上方)面向上述被夹持的区域的区域(未被夹持在第一电极与第二电极之间的区域)等。
(实施方式1)
对本发明的实施方式1涉及的存储器阵列进行说明。本实施方式1涉及的存储器阵列中，涂布层为包含被涂布于存储器元件中的第一电极与第二电极之间的区域中的半导体材料的半导体层。多个存储器元件因半导体层的有无而被区分为第一电极与第二电极之间的电特性彼此不同的两种存储器元件。例如，上述两种存储器元件中，一种存储器元件为具有半导体层的存储器元件，另一种存储器元件为不具有半导体层的存储器元件。上述一种存储器元件及另一种存储器元件通过半导体层的有无而分别记录彼此不同的各信息。
图1为示出本发明的实施方式1涉及的存储器阵列的一个构成例的示意图。如图1所示，本实施方式1涉及的存储器阵列200在基板(未图示)上具有两条字线10、11、和两条位线12、13、和四个存储器元件14、15、16、17。字线10、11为上述至少一条第二布线的一例。位线12、13为上述多条第一布线的一例。存储器元件14、15、16、17为对应于上述第一布线与第二布线的各交点而设置的多个存储器元件的一例。
如图1所示，字线10和字线11以规定方向为长边并以彼此分隔开而排列的方式配置。位线12和位线13以与上述字线10及字线11交叉的方向为长边并以彼此分隔开而排列的方式配置。另外，字线10、11与位线12、13以彼此绝缘的状态以交叉的方式配置。另一方面，在通过上述字线10、11与位线12、13的各交叉而规定的四个区域(图1中，由虚线围成的区域)中，分别配置有存储器元件14、存储器元件15、存储器元件16及存储器元件17。
需要说明的是，为了简化说明，图1中示例了4位的量的存储器阵列200，但本实施方式1涉及的存储器阵列200当然不限于4位的存储器阵列，也可以为2位以上的存储器阵列。
图2为图1所示的存储器阵列的I-I’线的示意剖面图。图2中示出了构成本实施方式1涉及的存储器阵列200(参见图1)的两种存储器元件的一个构成例。
如图2所示，作为上述两种存储器元件的一例的存储器元件14及存储器元件15形成于基板1之上。存储器元件14与存储器元件15这两者均在基板1之上具有第一电极5、第二电极6、绝缘层3及第三电极2。第三电极2通过绝缘层3而与第一电极5及第二电极6电绝缘。第一电极5及第二电极6例如在绝缘层3之上以彼此分隔开的状态而排列。
本实施方式1中，存储器元件14和存储器元件15为第一电极5与第二电极6之间的电特性彼此不同的两种存储器元件的一例。如图2所示，在上述两种存储器元件中，一方的存储器元件14在第一电极5与第二电极6之间的区域中进一步具有半导体层4。另一方的存储器元件15在该区域中不具有半导体层4。在本实施方式1中，根据是否在第一电极5与第二电极6之间的区域中形成半导体层4来确定分别记录在存储器元件14和存储器元件15中的信息(例如“0”或“1”)。即，存储器元件14及存储器元件15通过半导体层4的有无而分别记录彼此不同的各信息。之所以如上所述在两种存储器元件彼此中记录的信息不同，是由于在各存储器元件14、15的选择时、即向各存储器元件14、15的第三电极2施加一定的电压时，在具有半导体层4的存储器元件14中流过电流，而在不具有半导体层4的存储器元件15中不流过电流。
图3为截取构成图1所示的存储器阵列的两种存储器元件的周边部而示出的立体图。图3中示例了存储器元件14及存储器元件15作为上述两种存储器元件。其中，图1中，字线10被示出在各存储器元件14、15的图上侧(里侧)，但图3中，为了易于理解，字线10被示出在各存储器元件14、15的面前侧。
如图3所示，存储器元件14及存储器元件15的各自中，第三电极2为例如栅电极、并介由布线而与字线10电连接。第一电极5为例如漏电极。存储器元件14中的第一电极5介由布线而与位线12电连接。存储器元件15中的第一电极5介由布线而与位线13电连接。第二电极6为例如源电极。需要说明的是，虽没有特别进行图示，各存储器元件14、15中的第二电极6介由布线而与基准电位线连接。
另外，半导体层4为包含通过所期望的涂布法而被涂布于第一电极5与第二电极6之间的区域中的半导体材料的层。图3中，两种存储器元件中，在一方的存储器元件14中的第一电极5与第二电极6之间的区域中形成有半导体层4。通过上述半导体层4的有无，而使得第一电极5与第二电极6之间的电特性在各存储器元件14、15彼此中相互不同。
另一方面，构成图1所示的存储器阵列200的四个存储器元件14、15、16、17中，剩余的存储器元件16、17具有与图2、3所示的两种存储器元件14、15中的任一者相同的结构。例如，在存储器元件16和存储器元件17的各自中，第三电极介由布线而与字线11电连接。存储器元件16中的第一电极介由布线而与位线12电连接。存储器元件17中的第一电极介由布线而与位线13电连接。各存储器元件16、17中的第二电极介由布线而与基准电位线连接。
存储器阵列200中，通过将由存储器元件14示例的“具有半导体层4的存储器元件”、和由存储器元件15示例的“不具有半导体层4的存储器元件”这两种存储器元件任意地组合而得到的排列，来确定所记录的信息。此确定了的信息能够作为在存储器阵列200中固有的ID编号等固有信息而记录于存储器阵列200。例如，在四个存储器元件14、15、16、17的排列[存储器元件14，存储器元件15，存储器元件16，存储器元件17]中，存储器元件14、17具有半导体层4且存储器元件15、16不具有半导体层4的情况下，[1，0，0，1]或[0，1，1，0]的信息作为固有信息而被记录于存储器阵列200。在存储器元件15具有半导体层4且存储器元件14、16、17不具有半导体层4的情况下，[0，1，0，0]或[1，0，1，1]的信息作为固有信息而被记录于存储器阵列200。
在本实施方式1中，通过包含被涂布于存储器元件中的第一电极与第二电极之间的区域中的半导体材料的半导体层的有无，而在多个存储器元件的各自中记录二值的信息(例如“0”或“1”的信息)，通过将上述多个存储器元件任意地组合而得到的排列，来确定记录于存储器阵列的信息。因此，与掩模ROM方式相比，能够使用简便的涂布法等工艺而以低成本来制造存储器阵列，并且能够在存储器阵列中每次记录不同的固有信息。
对于在上述实施方式1涉及的存储器阵列200中应用的存储器元件的结构而言，如图2所示例的那样，其为第三电极2配置于半导体层4的下侧(基板1侧)、第一电极5及第二电极6配置于与半导体层4相同的平面上的所谓底栅结构。但是，能够在本实施方式1涉及的存储器阵列200中应用的存储器元件的结构不限于此，例如，也可以为第三电极2配置于半导体层4的上侧(与基板1相反的一侧)、第一电极5及第二电极6配置于与半导体层4相同的平面上的所谓顶栅结构。
(实施方式2)
对本发明的实施方式2涉及的存储器阵列进行说明。本实施方式2涉及的存储器阵列中，涂布层为包含被涂布于第一电极与第二电极之间的区域中的半导体材料、且彼此之间电特性不同的第一半导体层或第二半导体层。多个存储器元件根据是否具有上述第一半导体层及第二半导体层中的任一者而被区分为第一电极与第二电极之间的电特性彼此不同的两种存储器元件。例如，上述两种存储器元件中，一种存储器元件为具有第一半导体层的存储器元件，另一种存储器元件为具有第二半导体层的存储器元件。上述一种存储器元件及另一种存储器元件通过第一半导体层与第二半导体层的电特性的差异而分别记录彼此不同的各信息。
图4为示出本发明的实施方式2涉及的存储器阵列的一个构成例的示意图。如图4所示，本实施方式2涉及的存储器阵列300在基板(未图示)上具有两条字线30、31、和两条位线32、33、和四个存储器元件34、35、36、37。字线30、31为上述至少一条第二布线的一例。位线32、33为上述多条第一布线的一例。存储器元件34、35、36、37为对应于上述第一布线与第二布线的各交点而设置的多个存储器元件的一例。
如图4所示，字线30和字线31以规定方向为长边并以彼此分隔开而排列的方式配置。位线32和位线33以与上述字线30及字线31交叉的方向为长边并以彼此分隔开而排列的方式配置。另外，字线30、31与位线32、33以彼此绝缘的状态以交叉的方式配置。另一方面，在通过上述字线30、31与位线32、33的各交叉而规定的四个区域(图1中，由虚线围成的区域)中，分别配置有存储器元件34、存储器元件35、存储器元件36及存储器元件37。
需要说明的是，为了简化说明，图4中示例了4位的存储器阵列300，但本实施方式2涉及的存储器阵列300当然不限于4位的存储器阵列，也可以为2位以上的存储器阵列。
图5为图4所示的存储器阵列的II-II’线的示意剖面图。图5中示出了构成本实施方式2涉及的存储器阵列300(参见图4)的两种存储器元件的一个构成例。
如图5所示，作为上述两种存储器元件的一例的存储器元件34及存储器元件35形成于基板21之上。存储器元件34与存储器元件35这两者均在基板21之上具有第一电极25、第二电极26、绝缘层23及第三电极22。第三电极22通过绝缘层23而与第一电极25及第二电极26电绝缘。第一电极25及第二电极26例如在绝缘层23之上以彼此分隔开的状态而排列。
本实施方式2中，存储器元件34和存储器元件35为第一电极25与第二电极26之间的电特性彼此不同的两种存储器元件的一例。如图5所示，在上述两种存储器元件中，一方的存储器元件34在第一电极25与第二电极26之间的区域中进一步具有半导体层24。另一方的存储器元件35在第一电极25与第二电极26之间的区域中进一步具有半导体层27。半导体层24与半导体层27彼此之间电特性不同。在上述半导体层24与半导体层27中，一者为上述第一半导体层，另一者为上述第二半导体层。存储器元件34和存储器元件35具有上述第一半导体层及第二半导体层中的任一者。由此，可确定分别被记录于存储器元件34和存储器元件35中的信息(例如，“0”或“1”)。
即，上述两种存储器元件中，在将具有第一半导体层的存储器元件作为存储器元件(a)、将具有第二半导体层的存储器元件作为存储器元件(b)时，由于本实施方式2中的第一半导体层及第二半导体层是彼此之间电特性不同的层，因此，存储器元件(a)与存储器元件(b)通过第一半导体层与第二半导体层的电特性的差异而分别记录彼此不同的各信息。
上述“电特性不同”，是指在各存储器元件(a)、(b)的选择时，即向各存储器元件(a)、(b)的第三电极22施加一定的电压时，在上述存储器元件(a)、(b)彼此中，在第一电极25与第二电极26之间流动的电流值不同。通过这样的电流值的差异，能够在存储器元件(a)与存储器元件(b)中识别“0”的状态和“1”的状态。为了充分地进行上述识别，优选的是，在记录了“1”的存储器元件中的第一电极25与第二电极26之间流动的电流值、与在记录了“0”的存储器元件中的第一电极25与第二电极26之间流动的电流值中，一者比另一者大100倍以上，更优选大1000倍以上。
图6为截取构成图4所示的存储器阵列的两种存储器元件的周边部而示出的立体图。图6中示例了存储器元件34及存储器元件35作为上述两种存储器元件。其中，图4中，字线30被示出在各存储器元件34、35的图上侧(里侧)，但图6中，为了易于理解，字线30被示出在各存储器元件34、35的面前侧。
如图6所示，存储器元件34及存储器元件35的各自中，第三电极22为例如栅电极、且介由布线而与字线30电连接。第一电极25为例如漏电极。存储器元件34中的第一电极25介由布线而与位线32电连接。存储器元件35中的第一电极25介由布线而与位线33电连接。第二电极26为例如源电极。需要说明的是，虽没有特别进行图示，各存储器元件34、35中的第二电极26介由布线而与基准电位线连接。
另外，半导体层24、27为包含通过所期望的涂布法而被涂布于第一电极25与第二电极26之间的区域中的半导体材料、且彼此之间电特性不同的层。图6中，两种存储器元件中，在一方的存储器元件34中的第一电极25与第二电极26之间的区域中形成有半导体层24。在另一方的存储器元件35中的第一电极25与第二电极26之间的区域中形成有半导体层27。通过上述半导体层24、27的电特性的差异，使得第一电极25与第二电极26之间的电特性在各存储器元件34、35彼此中相互不同。
另一方面，构成图4所示的存储器阵列300的四个存储器元件34、35、36、37中，剩余的存储器元件36、37具有与图5、6所示的两种存储器元件34、35中的任一者相同的结构。例如，在存储器元件36和存储器元件37的各自中，第三电极介由布线而与字线31电连接。存储器元件36中的第一电极介由布线而与位线32电连接。存储器元件37中的第一电极介由布线而与位线33电连接。各存储器元件36、37中的第二电极介由布线而与基准电位线连接。
存储器阵列300中，通过将电特性彼此不同的两种存储器元件、即上述存储器元件(a)和存储器元件(b)任意组合而成的排列来确定所记录的信息。此确定了的信息能够作为在存储器阵列300中固有的ID编号等固有信息而记录于存储器阵列300。例如，在四个存储器元件34、35、36、37的排列[存储器元件34，存储器元件35，存储器元件36，存储器元件37]中，存储器元件34、37为一种存储器元件(a)且存储器元件35、36为另一种存储器元件(b)的情况下，[1，0，0，1]或[0，1，1，0]的信息作为固有信息而被记录于存储器阵列300。在存储器元件34为一种存储器元件(a)且存储器元件35、36、37为另一种存储器元件(b)的情况下，[1，0，0，0]或[0，1，1，1]的信息作为固有信息而被记录于存储器阵列300。
本实施方式2中，通过包含被涂布于存储器元件中的第一电极与第二电极之间的区域的半导体材料的半导体层的电特性的差异，而在多个存储器元件的各自中记录二值的信息(例如“0”或“1”的信息)，通过将上述多个存储器元件任意地组合而得到的排列，来确定记录于存储器阵列的信息。因此，与掩模ROM方式相比，能够使用简便的涂布法等工艺而以低成本来制造存储器阵列，并且能够在存储器阵列中每次记录不同的固有信息。
对于在上述实施方式2涉及的存储器阵列300中应用的存储器元件的结构而言，如图5所示例的那样，其为所谓的底栅结构。但是，能够在本实施方式2涉及的存储器阵列300中应用的存储器元件的结构不限于此，也可以为所谓的顶栅结构。
另外，优选的是，基于半导体层24与半导体层27的构成的差异，而使得半导体层24与半导体层27的各电特性彼此不同。例如，作为本实施方式2中的第一半导体层与第二半导体层的构成的差异，可举出半导体层的膜厚的不同、构成半导体层的半导体材料的不同等。此外，只要能够使第一半导体层与第二半导体层的各电特性充分地不同即可，第一半导体层与第二半导体层的构成的差异不限于此。
作为构成半导体层的半导体材料的差异，可举出第二半导体层含有与第一半导体层不同的半导体材料的情况，例如，构成第二半导体层的半导体材料为与构成第一半导体层的半导体材料相比迁移率更高的材料的情况、在第一半导体层中使用作为增强型的半导体材料而在第二半导体层中使用作为耗尽型的半导体材料的情况等等。
作为半导体层的膜厚的差异，例如，可举出第二半导体层的膜厚比第一半导体层的膜厚要厚的情况等。由此，第二半导体层与第一半导体层的各电阻率彼此不同。因此，向各存储器元件的第三电极施加一定的电压时，能够使在上述存储器元件的第一电极与第二电极之间流动的电流值不同。
另外，在第一半导体层与第二半导体层分别含有碳纳米管(CNT)作为半导体材料的情况下，能够通过所含有的CNT的浓度的差异而使第一半导体层与第二半导体层的各电特性充分地不同。图7为示出构成本发明的实施方式2涉及的存储器阵列的两种存储器元件的一个变形例的图。图7中，示出了分别构成图6所示的半导体层24、27的半导体材料为CNT时的存储器元件34、35。此外，对与图6所示的构成部相同的构成部标注了相同的标记。例如，如图7所示，存储器元件34的半导体层24(第二半导体层)中的CNT的浓度高于存储器元件35的半导体层27(第一半导体层)中的CNT的浓度。在该情况下，就具有CNT的浓度高的半导体层24的存储器元件34而言，与存储器元件35相比，在第一电极25与第二电极26之间更易于流过电流。
上述CNT的浓度是指半导体层中的任意的1μm2的区域内存在的CNT的根数。作为CNT的根数的测定方法，可举出下述方法：从利用原子力显微镜、扫描电子显微镜、透射电子显微镜等得到的半导体层的图像中选择任意的1μm2的区域，对在该区域中包含的所有CNT的根数进行计数的方法。
(实施方式3)
对本发明的实施方式3涉及的存储器阵列进行说明。本实施方式3涉及的存储器阵列中，多个存储器元件各自具有半导体层，该半导体层包含以与绝缘层接触的方式而被涂布于第一电极与第二电极之间的区域中的半导体材料。涂布层为第一绝缘层或第二绝缘层，所述第一绝缘层或第二绝缘层包含从与绝缘层相反的一侧以与半导体层接触的方式被涂布于第一电极与第二电极之间的区域的绝缘性材料，并且使半导体层的电特性变化为彼此不同的电特性。另外，多个存储器元件根据是否具有上述第一绝缘层及第二绝缘层中的任一者而被区分为第一电极与第二电极之间的电特性彼此不同的两种存储器元件。例如，上述两种存储器元件中，一种存储器元件为具有第一绝缘层的存储器元件，另一种存储器元件为具有第二绝缘层的存储器元件。上述一种存储器元件及另一种存储器元件通过第一绝缘层与第二半绝缘层带来的半导体层的电特性的差异而分别记录彼此不同的各信息。
图8为示出本发明的实施方式3涉及的存储器阵列的一个构成例的示意图。如图8所示，本实施方式3涉及的存储器阵列500在基板(未图示)上具有两条字线50、51、和两条位线52、53、和四个存储器元件54、55、56、57。字线50、51为上述至少一条第二布线的一例。位线52、53为上述多条第一布线的一例。存储器元件54、55、56、57为对应于上述第一布线与第二布线的各交点而设置的多个存储器元件的一例。
如图8所示，字线50和字线51以规定方向为长边并以彼此分隔开而排列的方式配置。位线52和位线53以与上述字线50及字线51交叉的方向为长边并以彼此分隔开而排列的方式配置。另外，字线50、51与位线52、53以彼此绝缘的状态以交叉的方式配置。另一方面，在通过上述字线50、51与位线52、53的各交叉而规定的四个区域(图8中，由虚线围成的区域)中，分别配置有存储器元件54、存储器元件55、存储器元件56及存储器元件57。
需要说明的是，为了简化说明，图8中示例了4位的存储器阵列500，但本实施方式3涉及的存储器阵列500当然不限于4位的存储器阵列，也可以为2位以上的存储器阵列。
图9A为图8所示的存储器阵列的III-III’线的示意剖面图。图9A中示出了构成本实施方式3涉及的存储器阵列500(参见图8)的两种存储器元件的一个构成例。
如图9A所示，作为上述两种存储器元件的一例的存储器元件54及存储器元件55形成于基板41之上。存储器元件54与存储器元件55这两者均在基板41之上具有第一电极45、第二电极46、绝缘层43及第三电极42。第三电极42通过绝缘层43而与第一电极45及第二电极46电绝缘。第一电极45及第二电极46例如在绝缘层43之上以彼此分隔开的状态而排列。
本实施方式3中，存储器元件54与存储器元件55为第一电极45与第二电极46之间的电特性彼此不同的两种存储器元件的一例。如图9A所示，上述两种存储器元件中，一方的存储器元件54在第一电极45与第二电极46之间的区域中进一步具有第一绝缘层48。另一方的存储器元件55在第一电极45与第二电极46之间的区域中进一步具有第二绝缘层49。
图9B为图8所示的存储器阵列的III-III’线的一个变形例的示意剖面图。在图9B所示的存储器元件54和存储器元件55的各自中，半导体层44的厚度与第一电极45及第二电极46为同等程度。在该情况下，存储器元件54在下述区域中具有第一绝缘层48，所述区域是第一电极45与第二电极46之间的区域，并且是从半导体层44的厚度方向(例如上方)面向处于被上述电极夹持的状态的半导体层44的区域(具体而言，未被第一电极45与第二电极46夹持的区域)。存储器元件55在与上述存储器元件54同样的区域中具有第二绝缘层49。需要说明的是，图9B中的其他构成部与图9A所示的构成部相同。
第一绝缘层48和第二绝缘层49分别包含通过所期望的涂布法而从与绝缘层43相反的一侧以与半导体层44接触的方式涂布的绝缘性材料。另外，第一绝缘层48与第二绝缘层49分别含有不同的材料。这样的第一绝缘层48或第二绝缘层49与半导体层44接触时，处于该接触状态的半导体层44的电特性会发生变化。由此，第一绝缘层48侧的半导体层44的电特性与第二绝缘层49侧的半导体层44的电特性变得彼此不同。作为其理由，认为如下。
对于半导体层44而言，与大气接触时，会受到所接触的气氛中的氧、水分的影响。结果，存在半导体层44的电特性发生变化的情况。但是，通过第一绝缘层48或第二绝缘层49与半导体层44接触并将其覆盖(参见图9A、9B)，能够消除上述外部环境对半导体层44造成的影响。
另外，认为第一绝缘层48所含的材料会对与其接触的半导体层44的电特性带来某种影响，第二绝缘层49所含的材料会对与其接触的半导体层44的电特性带来某种影响。例如，如图9A、9B所示，在第一绝缘层48与半导体层44接触的情况下，在消除上述由外部环境对半导体层44造成的影响的基础上，根据该第一绝缘层48所含的材料的种类，经由半导体层44而在第一电极45与第二电极46之间流动的电流值减少或增加。这种情况在第二绝缘层49与半导体层44接触的情况下也会发生。第一绝缘层48与第二绝缘层49中各自所含的各材料彼此不同时，存储器元件54中的半导体层44的电特性发生变化的程度、与存储器元件55中的半导体层44的电特性发生变化的程度彼此不同。结果，存储器元件54中的半导体层44的电特性与存储器元件55中的半导体层44的电特性变得彼此不同。
通过由上述第一绝缘层48与第二绝缘层49带来的各半导体层44的电特性的差异，来确定在存储器元件54及存储器元件55中分别记录的信息(例如“0”或“1”)。
即，在本实施方式3中的两种存储器元件中，在如存储器元件54那样将具有第一绝缘层48的存储器元件作为存储器元件(c)、如存储器元件55那样将具有第二绝缘层49的存储器元件作为存储器元件(d)时，若第一绝缘层48和第二绝缘层49具有彼此不同的材料，则存储器元件(c)与存储器元件(d)通过由第一绝缘层48与第二绝缘层49带来的各半导体层44的电特性的差异而分别记录彼此不同的各信息。
所谓上述“使半导体层的电特性变化”，是指在各存储器元件(c)、(d)的选择时，即向各存储器元件(c)、(d)的第三电极42施加一定的电压时，在这些存储器元件(c)、(d)彼此中在第一电极45与第二电极46之间流过的电流值不同。通过这样的电流值的差异，能够在存储器元件(c)和存储器元件(d)中识别“0”的状态和“1”的状态。为了充分地进行上述识别，优选的是，在记录了“1”的存储器元件中的第一电极45与第二电极46之间流动的电流值、与在记录了“0”的存储器元件中的第一电极45与第二电极46之间流动的电流值中，一者比另一者大100倍以上，更优选大1000倍以上。
另外，第一绝缘层48和第二绝缘层49也可以具有作为保护半导体层44免受外部环境等损害的保护层的功能。通过利用第一绝缘层48和第二绝缘层49中的任一者来保护半导体层44，从而使得存储器元件的可靠性也提高。
图10为截取构成图8所示的存储器阵列的两种存储器元件的周边部而示出的立体图。图10中示例了存储器元件54和存储器元件55作为上述两种存储器元件。其中，在图8中，字线50被示出在各存储器元件54、55的图上侧(里侧)，但图10中，为了易于理解，字线50被示出在各存储器元件54、55的面前侧。
如图10所示，在存储器元件54和存储器元件55的各自中，第三电极42为例如栅电极、并介由布线而与字线50电连接。第一电极45为例如漏电极。存储器元件54中的第一电极45介由布线而与位线52电连接。存储器元件55中的第一电极45介由布线而与位线53电连接。第二电极46为例如源电极。需要说明的是，虽然未特别进行图示，各存储器元件54、55中的第二电极46介由布线而与基准电位线连接。在存储器元件54和存储器元件55的各绝缘层43之上，半导体层44形成在第一电极45与第二电极46之间的区域。
另外，如图10所示，第一绝缘层48在存储器元件54中从与绝缘层43相反的一侧(例如上表面侧)与半导体层44接触，并且覆盖该半导体层44。由此，第一绝缘层48协同绝缘层43而从膜厚方向上夹持上述半导体层44。与此相同，第二绝缘层49在存储器元件55中从与绝缘层43相反的一侧与半导体层44接触，并且覆盖该半导体层44，由此，协同绝缘层43而从膜厚方向上夹持上述半导体层44。
另一方面，在构成图8所示的存储器阵列500的四个存储器元件54、55、56、57中，剩余的存储器元件56、57具有与图9A、9B、10所示的两种存储器元件54、55中的任一者相同的结构。例如，在存储器元件56及存储器元件57的各自中，第三电极介由布线而与字线51电连接。存储器元件56中的第一电极介由布线而与位线52电连接。存储器元件57中的第一电极介由布线而与位线53电连接。各存储器元件56、57中的第二电极介由布线而与基准电位线连接。
存储器阵列500中，通过将电特性彼此不同的两种存储器元件、即上述存储器元件(c)和存储器元件(d)任意组合而成的排列来确定所记录的信息。此确定了的信息能够作为在存储器阵列500中固有的ID编号等固有信息而记录于存储器阵列500。例如，在四个存储器元件54、55、56、57的排列[存储器元件54，存储器元件55，存储器元件56，存储器元件57]中，存储器元件54、55为一种存储器元件(c)且存储器元件56、57为另一种存储器元件(d)的情况下，[1，1，0，0]或[0，0，1，1]的信息作为固有信息而被记录于存储器阵列500。在存储器元件54、55、57为一种存储器元件(c)且存储器元件56为另一种存储器元件(d)的情况下，[1，1，0，1]或[0，0，1，0]的信息作为固有信息而被记录于存储器阵列500。
本实施方式3中，在存储器元件中的第一电极与第二电极之间的区域中形成半导体层，并且形成包含以与该半导体层接触的方式而被涂布于第一电极与第二电极之间的区域中的绝缘性材料的第一绝缘层或第二绝缘层，通过由上述第一绝缘层与第二绝缘层带来的半导体层的电特性的差异，而在多个存储器元件的各自中记录二值的信息(例如“0”或“1”的信息)，通过将上述多个存储器元件任意地组合而得到的排列，来确定记录于存储器阵列的信息。因此，与掩模ROM方式相比，能够使用简便的涂布法等工艺而以低成本制造存储器阵列，并且能够在存储器阵列中每次记录不同的固有信息。
对于在上述实施方式3涉及的存储器阵列500中应用的存储器元件的结构而言，如图9A、9B所示例的那样，其为所谓的底栅结构。但是，能够在本实施方式3涉及的存储器阵列500中应用的存储器元件的结构不限于此，也可以为所谓的顶栅结构。
以下，针对上述实施方式1～3中共通的构成详细地进行说明。在基板的说明中，适当地将实施方式1～3中的各基板统称为“基板”。在电极及布线的说明中，适当地将实施方式1～3中的第一电极、第二电极及第三电极统称为“电极”。适当地将实施方式1～3中的包括字线及位线等在内的基板上的各种布线统称为“布线”。在半导体层的说明中，适当地将实施方式1、3中的半导体层、实施方式2中的第一半导体层及第二半导体层统称为“半导体层”。
(基板)
对于基板而言，至少配置电极系统的面为绝缘性即可，可以为任意的材质。作为基板，可合适地使用例如硅晶片、玻璃、蓝宝石、氧化铝烧结体等无机材料的基板，聚酰亚胺、聚乙烯醇、聚氯乙烯、聚对苯二甲酸乙二醇酯、聚偏二氟乙烯、聚硅氧烷、聚乙烯基苯酚(PVP)、聚酯、聚碳酸酯、聚砜、聚醚砜、聚乙烯、聚苯硫醚、聚对二甲苯等有机材料的基板。
另外，基板不限于上述基板，例如，也可以是在硅晶片上形成有PVP膜的基板、在聚对苯二甲酸乙二醇酯上形成有聚硅氧烷膜的基板等将多种材料层叠而成的基板。
(电极及布线)
电极及布线中使用的材料为通常可用作电极的导电性材料即可，可以是任意的材料。作为这种导电性材料，例如，可举出氧化锡、氧化铟、氧化铟锡(ITO)等导电性金属氧化物。另外，可举出铂、金、银、铜、铁、锡、锌、铝、铟、铬、锂、钠、钾、铯、钙、镁、钯、钼、无定形硅、多晶硅等金属、从它们中选择的多种金属的合金、碘化铜、硫化铜等无机导电性物质。另外、可举出聚噻吩、聚吡咯、聚苯胺、聚乙烯二氧噻吩与聚苯乙烯磺酸的络合物、通过碘的掺杂而提高了导电率的导电性聚合物。此外，可举出碳材料、含有有机成分和导电体的材料等。但是，电极和布线的导电性材料不限于此。上述导电性材料可以单独使用，也可以将多种材料层叠或混合而使用。
另外，电极的宽度、厚度、以及各电极间的间隔(例如第一电极与第二电极的间隔)是任意的。具体而言，电极的宽度优选为5μm以上、1mm以下。电极的厚度优选为0.01μm以上、100μm以下。第一电极与第二电极的间隔优选为1μm以上、500μm以下。但是，上述尺寸不限于上述这些。
此外，布线的宽度及厚度也是任意的。具体而言，布线的厚度优选为0.01μm以上、100μm以下。布线的宽度优选为5μm以上、500μm以下。但是，上述尺寸不限于上述这些。
作为电极及布线的形成方法，可举出例如使用了电阻加热蒸镀、电子射线束、溅射、镀覆、CVD、离子镀涂布、喷墨、印刷等已知技术的方法。另外，可举出如下方法：将包含上述有机成分和导电体的材料的糊剂利用旋涂法、刮刀涂布法、缝模涂布法、丝网印刷法、棒涂法、铸模法、印刷转印法、浸渍提拉法等已知的技术涂布于绝缘基板上，使用烘箱、热板、红外线等实施干燥从而形成的方法；等等。其中，电极及布线的形成方法只要是能够实现导通的方法即可，没有特别限制。
作为将电极及布线形成为图案状的方法，无特别限制，例如，可举出通过已知的光刻法等将利用上述方法制备的电极薄膜以图案方式形成为所期望的形状的方法。或者，在电极及布线的导电性材料的蒸镀、溅射时，可举出隔着所期望的形状的掩模而进行图案形成的方法。另外，还可举出使用喷墨、印刷法而直接形成图案的方法。
对于电极图案及布线图案而言，既可以分别各自地进行加工而形成，也可以将多个电极图案及布线图案中的至少两个一并加工而形成。从加工工序的减少、图案的连接的容易程度以及精度的观点考虑，优选将电极图案与布线图案一并加工。
(绝缘层)
用于绝缘层的绝缘性材料没有特别限定，可举出例如氧化硅、氧化铝等无机材料，聚酰亚胺、聚乙烯醇、聚氯乙烯、聚对苯二甲酸乙二醇酯、聚偏二氟乙烯、聚硅氧烷、聚乙烯基苯酚等有机高分子材料，或者无机材料粉末与有机材料的混合物等。这些中，用于绝缘层的绝缘性材料优选包含含有硅原子与碳原子的键的有机化合物。另外，除此以外，进一步优选包含含有金属原子与氧原子的键的金属化合物。
绝缘层既可以由单层形成，也可以由多层形成。另外，既可以由多种绝缘性材料形成一个绝缘层，也可以将多种绝缘性材料层叠而形成多个绝缘层。
作为绝缘层的形成方法，可举出电阻加热蒸镀、电子射线束、溅射、镀覆、CVD、离子镀涂布法、喷墨、印刷、旋涂法、刮刀涂布法、缝模涂布法、丝网印刷法、棒涂法、铸模法、印刷转印法、浸渍提拉法等已知的技术。但是，绝缘层的形成方法不限于此。
(半导体层)
作为用于半导体层的半导体材料，只要具有半导体性即可，没有特别限制，例如可举出硅半导体、氧化物半导体等无机半导体、有机半导体、或者CNT、石墨烯、富勒烯等碳半导体。
作为有机半导体，例如可举出聚噻吩类、聚吡咯类、聚(对苯撑乙烯撑)等聚(对苯撑乙烯撑)类、聚苯胺类、聚乙炔类、聚丁二炔类、聚咔唑类、聚呋喃类、聚杂芳基类、稠合多环系的低分子化合物半导体、具有杂芳香环的低分子化合物半导体。作为聚噻吩类，可举出聚-3-己基噻吩、聚苯并噻吩等。作为聚呋喃类，可举出聚呋喃、聚苯并呋喃等。作为聚杂芳基类，可举出吡啶、喹啉、菲咯啉、噁唑、噁二唑等以含氮芳香环作为结构单元的化合物。作为稠合多环系的低分子化合物半导体，可举出蒽、芘、并四苯、并五苯、并六苯、红荧烯等。作为具有杂芳香环的低分子化合物半导体，可举出呋喃、噻吩、苯并噻吩、二苯并呋喃、吡啶、喹啉、菲咯啉、噁唑、噁二唑等。
它们中，从能够利用涂布法形成半导体层的观点考虑，优选的是，半导体层含有选自由CNT、石墨烯、富勒烯及有机半导体组成的组中的一种以上作为半导体材料。另外，从能够于200℃以下的低温形成以及半导体特性高等的观点考虑，半导体层更优选含有CNT作为半导体材料。
CNT中，在CNT的表面的至少一部分上附着有共轭系聚合物的CNT复合体是特别优选的。其原因在于，能够在不损失CNT所具有的高电特性的情况下将CNT均匀地分散在半导体层形成用的溶液中。通过使用均匀地分散有CNT的溶液，能够利用喷墨法等涂布法而形成均匀地分散有CNT的膜作为半导体层。
所谓“在CNT的表面的至少一部分上附着有共轭系聚合物的状态”，是指CNT的表面的一部分或全部被覆有共轭系聚合物的状态。之所以共轭系聚合物能够被覆CNT，推测是由于通过来自于两者的共轭系结构的π电子云的重叠而产生相互作用。CNT是否被共轭系聚合物所被覆可通过下述方式来判断：经被覆的CNT的反射颜色从未经被覆的CNT的颜色变得接近共轭系聚合物的颜色。通过XPS等元素分析，能够定量地鉴定附着物的存在、和附着物相对于CNT的重量比。
作为使共轭系聚合物附着于CNT的方法，可举出例如以下的四种方法等。第一方法为向熔融的共轭系聚合物中添加CNT并进行混合的方法。第二方法为将共轭系聚合物溶解于溶剂中、向其中添加CNT并进行混合的方法。第三方法为通过超声波等而预先将CNT预分散在溶剂中、向其中添加共轭系聚合物并进行混合的方法。第四方法是向溶剂中加入共轭系聚合物和CNT、向该混合体系照射超声波并进行混合的方法。本发明中，可使用上述方法中的任意方法，也可将多种方法组合。
作为共轭系聚合物，可举出例如聚噻吩系聚合物、聚吡咯系聚合物、聚苯胺系聚合物、聚乙炔系聚合物、聚对苯撑系聚合物、聚对苯撑乙烯撑系聚合物等，无特别限定。对于上述聚合物而言，优选使用单一的单体单元排列而得到的聚合物，但也可使用将不同的单体单元进行嵌段共聚而成的聚合物、进行无规共聚而得到的聚合物。另外，还可使用进行接枝共聚而得到的聚合物。
在本发明的实施方式2中，例如，优选的是，作为第一半导体层的半导体材料，使用聚噻吩类、聚吡咯类、聚苯胺类等有机半导体聚合物，作为第二半导体层的半导体材料，使用CNT。由此，向存储器元件(a)及存储器元件(b)的第三电极施加一定的电压时，能够在存储器元件(a)的情况和存储器元件(b)的情况下使流过第一电极和第二电极之间的电流值不同。
(第一绝缘层及第二绝缘层)
针对本发明的实施方式3中的第一绝缘层及第二绝缘层(参见图9A、9B、10所示例的第一绝缘层48、第二绝缘层49)进行说明。用于第一绝缘层及第二绝缘层的绝缘性材料能够使半导体层的电特性变化即可，无特别限制。另外，通过形成第一绝缘层及第二绝缘层，也能够保护半导体层免受氧、水分等外部环境损害。
作为用于第一绝缘层及第二绝缘层的绝缘性材料，可使用例如丙烯酸树脂、环氧树脂、Novalac树脂、酚醛树脂、聚酰亚胺前体树脂、聚酰亚胺树脂、聚硅氧烷树脂、氟系树脂、聚乙烯醇缩醛树脂等。
所谓丙烯酸树脂，是指在重复单元中至少包含衍生自丙烯酸系单体的结构的树脂。作为丙烯酸系单体的具体例，具有碳-碳双键的所有化合物均能够使用。作为丙烯酸系单体的优选例，可举出丙烯酸甲酯、丙烯酸、丙烯酸2-乙基己酯、甲基丙烯酸乙酯、丙烯酸正丁酯、丙烯酸异丁酯、丙烯酸异丙酯、丙烯酸缩水甘油酯、N-甲氧基甲基丙烯酰胺、N-乙氧基甲基丙烯酰胺、N-正丁氧基甲基丙烯酰胺、N-异丁氧基甲基丙烯酰胺、丁氧基三乙二醇丙烯酸酯、二环戊基丙烯酸酯、双环戊烯基丙烯酸酯、丙烯酸2-羟基乙酯、丙烯酸异冰片酯、丙烯酸2-羟基丙酯、丙烯酸异癸酯、丙烯酸异辛酯、丙烯酸月桂酯、丙烯酸2-甲氧基乙酯、甲氧基乙二醇丙烯酸酯、甲氧基二乙二醇丙烯酸酯、丙烯酸八氟戊酯、丙烯酸苯氧基乙酯、丙烯酸十八酯、丙烯酸三氟乙酯、丙烯酰胺、丙烯酸氨基乙酯、丙烯酸苯酯、丙烯酸苯氧基乙酯、丙烯酸1-萘酯、丙烯酸2-萘酯、丙烯酸苯硫酚酯、丙烯酸苄基硫醇酯等丙烯酸系单体以及将上述丙烯酸酯替换为甲基丙烯酸酯而得到的单体等。需要说明的是，上述丙烯酸系单体可单独使用，或将两种以上组合使用。
所谓环氧树脂，是指包含下述结构的树脂，所述结构具有在分子结构中包含2个以上的环氧基的预聚物。作为预聚物，可举出例如具有联苯骨架、双环戊二烯骨架的化合物。另外，用于第一绝缘层及第二绝缘层的绝缘性材料除了环氧树脂以外还可含有固化剂。作为固化剂，可使用例如苯酚Novalac树脂、双酚A型Novalac树脂、氨基三嗪化合物、萘酚化合物、二胺化合物等。用于第一绝缘层及第二绝缘层的绝缘性材料也可进一步具有金属螯合物化合物等固化促进剂。作为金属螯合物化合物，可举出例如三苯基膦、苯并咪唑系化合物、三(2,4-戊二酮)钴等。
所谓聚酰亚胺前体树脂，是指可通过热闭环反应及化学闭环反应中的至少一者而转化为聚酰亚胺树脂的树脂。作为聚酰亚胺前体树脂，可举出例如聚酰胺酸、聚酰胺酸酯，聚酰胺酸甲硅烷基酯等。
聚酰亚胺前体树脂可利用二胺化合物与酸二酐或其衍生物的聚合反应来合成。作为酸二酐的衍生物，可举出例如四羧酸、酰氯化物、四羧酸的单酯、二酯、三酯或四酯等。作为经酯化的结构，具体而言，可举出通过甲基、乙基、正丙基、异丙基、正丁基、仲丁基、叔丁基等而酯化的结构。聚合反应的反应方法只要能够制造目标的聚酰亚胺前体树脂则没有特别限制，可使用已知的反应方法。
所谓聚硅氧烷树脂，是硅烷化合物的缩聚化合物。作为硅烷化合物，无特别限制，可举出例如二乙氧基二甲基硅烷，二乙氧基二苯基硅烷、四甲氧基硅烷、四乙氧基硅烷、乙烯基三甲氧基硅烷、甲基三甲氧基硅烷、乙基三甲氧基硅烷、丙基三甲氧基硅烷、己基三甲氧基硅烷、十八烷基三甲氧基硅烷、苯基三甲氧基硅烷、对甲苯基三甲氧基硅烷、苄基三甲氧基硅烷、α-萘基三甲氧基硅烷、β-萘基三甲氧基硅烷、三氟乙基三甲氧基硅烷、三甲氧基硅烷、γ-甲基丙烯酰氧基丙基三甲氧基硅烷等。需要说明的是，上述硅烷化合物可单独使用，或将两种以上组合使用。
作为氟系树脂，无特别限制，例如，可举出聚偏二氟乙烯(PVDF)、聚(偏二氟乙烯-三氟乙烯)(PVDF-TrFE)、聚(偏二氟乙烯-四氟乙烯)(PVDF-TeFE)、聚(偏二氟乙烯-氯三氟乙烯)(PVDF-CTFE)、聚(偏二氟乙烯-氯氟乙烯)(PVDF-CFE)、聚(偏二氟乙烯-三氟乙烯-氯氟乙烯)(PVDF-TrFE-CFE)、聚(偏二氟乙烯-三氟乙烯-氯三氟乙烯)(PVDF-TrFE-CTFE)、四氟乙烯、聚(偏二氟乙烯-六氟丙烯)、聚三氯氟乙烯、聚氯三氟乙烯、乙烯-氯三氟乙烯共聚物、聚氟乙烯、四氟乙烯-全氟二氧杂环戊烯共聚物、乙烯-四氟乙烯共聚物、全氟乙烯丙烯共聚物共聚物、全氟烷氧基链烷等。需要说明的是、上述氟系树脂可单独使用，或将两种以上组合使用。
所谓聚乙烯醇缩醛树脂，是将聚乙烯醇进行缩醛化而得到的树脂。作为聚乙烯醇缩醛树脂，可举出例如聚乙烯醇缩丁醛等。
作为其他树脂，可举出含有衍生自苯乙烯、对甲基苯乙烯、邻甲基苯乙烯、间甲基苯乙烯、对羟基苯乙烯、邻羟基苯乙烯、间羟基苯乙烯、α-甲基苯乙烯、氯甲基苯乙烯、羟基甲基苯乙烯等苯乙烯衍生物、1-乙烯基-2-吡咯烷酮等乙烯基系单体的结构的树脂、包含环烯烃等环状烃结构的树脂等。需要说明的是，乙烯基系单体不限于这些单体，另外，可单独使用，也可将两种以上组合使用。
另外，第一绝缘层及第二绝缘层除了上述绝缘性材料以外还可含有氧化硅、氧化铝、氧化锆等无机材料、酰胺系化合物、酰亚胺系化合物、脲系化合物、胺系化合物、亚胺系化合物、苯胺系化合物、腈系化合物等含有氮原子的化合物。第一绝缘层及第二绝缘层通过含有上述化合物，从而能够使阈值电压、电流值等半导体层的电特性进一步变化。
具体而言，作为酰胺系化合物，可举出聚酰胺、甲酰胺、乙酰胺、聚-N-乙烯基乙酰胺、N,N-二甲基甲酰胺、乙酰苯胺、苯甲酰苯胺、N-甲基苯甲酰苯胺、磺酰胺、尼龙、聚乙烯基吡咯烷酮、N-甲基吡咯烷酮、聚乙烯基聚吡咯烷酮、β-内酰胺、γ-内酰胺、δ-内酰胺、ε-己内酰胺等。作为酰亚胺系化合物，可举出聚酰亚胺、邻苯二甲酰亚胺，马来酰亚胺，四氧嘧啶，丁二酰亚胺等。作为脲系化合物，可举出尿嘧啶、胸腺嘧啶、脲、聚氨酯、乙酰苯磺酰环己脲、尿囊素、2-咪唑啉酮、1,3-二甲基-2-咪唑啉酮、脒基脲、瓜氨酸等。作为胺系化合物，可举出甲胺、二甲胺、三甲胺、乙胺、二乙胺、三乙胺、二异丙基乙胺、环己胺、甲基环己胺、二甲基环己胺、二环己胺、二环己基甲胺、三环己胺、环辛胺、环癸胺、环十二烷胺、1-氮杂双环[2.2.2]辛烷(奎宁环)、1,8-二氮杂双环[5.4.0]十一-7-烯(DBU)、1,5-二氮杂双环[4.3.0]壬-5-烯(DBN)、1,5,7-三氮杂双环[4.4.0]癸-5-烯(TBD)、7-甲基-1,5,7-三氮杂双环[4.4.0]癸-5-烯(MTBD)、聚(三聚氰胺-co-甲醛)、四甲基乙二胺、哌啶、久洛尼、苯丙氨酸等。作为亚胺系化合物，可举出咪唑、嘧啶、聚(三聚氰胺-co-甲醛)甲基氨基苯甲酸等。作为苯胺系化合物，可举出苯胺、二苯胺、三苯胺等。作为腈系化合物，可举出乙腈、丙烯腈等。
第一绝缘层和第二绝缘层中，优选的是，一方包含具有极性基团的树脂、另一方不含具有极性基团的树脂。作为极性基团，可举出例如羟基、羧基、羰基、醛基、氨基、亚氨基、硝基、磺基、氰基、缩水甘油基、卤素等。另外，对于极性基团而言，上述基团的一部分也可以被取代。
本发明中，所谓具有极性基团的树脂，是指在树脂的重复单元中具有极性基团的树脂。在树脂中包含多种重复单元的情况下，只要上述多种重复单元中的至少一者中包含极性基团即可。
包含具有极性基团的树脂的第一绝缘层、与不含具有极性基团的树脂的第二绝缘层的相对介电常数彼此不同。由此，能够使分别与第一绝缘层及第二绝缘层接触的各半导体层的阈值电压以彼此不同的程度变化。
构成第一绝缘层及第二绝缘层的绝缘性材料的相对介电常数能够按照以下方式测定。首先，对第一绝缘层及第二绝缘层的各构成物进行判定。该判定处理可通过将元素分析、核磁共振分析、红外分光分析、X射线光电子能谱分析等各种有机分析方法以及无机分析方法单独使用、或者组合多种使用而进行。将通过上述判定处理而判明了的各构成物用作电介质层而制作电容器，测定对该电容器以1kHz的频率施加交流电压时的静电电容。根据测得的静电电容(C)、电容器的电极面积(S)以及电介质层的膜厚(d)，使用下式来计算相对介电常数(εr)。此处，以真空的介电常数(ε0)为8.854×10-12来进行计算。
C＝εrε0S/d
第一绝缘层及第二绝缘层的膜厚通常为50nm以上、10μm以下，优选为100nm以上、3μm以下。第一绝缘层及第二绝缘层各自既可以由单层形成，也可以由多层形成。另外，在第一绝缘层及第二绝缘层的各自中，既可以由多种绝缘性材料形成一个层，也可以将多种绝缘性材料层叠而形成多个层。
＜存储器阵列的制造方法＞
对本发明涉及的存储器阵列的制造方法进行说明。本发明涉及的存储器阵列的制造方法是制造上述实施方式1涉及的存储器阵列、实施方式2涉及的存储器阵列或实施方式3涉及的存储器阵列的方法。该制造方法至少包括利用涂布法在多个存储器元件中的至少一个存储器元件中的第一电极与第二电极之间的区域中形成涂布层的涂布工序。另外，在该制造方法中，构成制造对象的存储器阵列所含的各存储器元件的电极、绝缘层、半导体层的形成方法如前文所述。通过适当选择上述形成方法的顺序，能够制造本发明涉及的存储器阵列。
首先，对本发明的实施方式1涉及的存储器阵列的制造方法的一例具体地进行说明。图11为示出本发明的实施方式1涉及的存储器阵列的制造方法的一例的图。本实施方式1涉及的存储器阵列的制造方法中包括用于形成构成上述存储器阵列的多个存储器元件、至少一条字线、和多条位线的各种工序，例如第一电极布线形成工序、绝缘层形成工序、第二电极布线形成工序、和涂布工序。
具体而言，如图11所示，首先，实施第一电极布线形成工序(工序ST1)。在该工序ST1中，通过前述方法(例如透过掩模而进行真空蒸镀)在基板1上同时形成至少一条字线(例如字线10)、多个第三电极2。此时，在除图11所示的字线10以外还具有必要的字线(例如图1所示的字线11等)的情况下，必要数量的字线以规定的方向为长边并以彼此分隔开而排列的方式形成。第三电极2虽然在图11中示出了两个，但在基板1上形成有与预定制作的多个存储器元件相同数量的第三电极2。这些多个第三电极2介由布线而与图11所示的字线10等至少一条字线中的一条连接。
接下来，如图11所示，实施绝缘层形成工序(工序ST2)。在该工序ST2中，通过前述方法(例如印刷法)在基板1上对应于多个第三电极2而形成多个绝缘层3。上述多个绝缘层3的各自从上侧与第三电极2接触，并且在绝缘层3与基板1之间夹持并覆盖第三电极2。
接下来，如图11所示，实施第二电极布线形成工序(工序ST3)。在该工序ST3中，通过前述方法(例如，使用同一材料透过掩模进行真空蒸镀)同时形成多条位线(例如位线12、13等)、和多对第一电极5及第二电极6。此时，位线12、13以与至少一条字线(例如字线10)交叉的方向为长边并以相互分隔开而排列的方式形成在基板1上。在除图11所示的位线12、13以外还具有必要的位线的情况下，必要数量的位线与上述位线12、13同样地形成。第一电极5及第二电极6虽然在图11中示出了两对(各两个)，但在绝缘层3上分别形成有与预定制作的多个存储器元件相同数量的第一电极5及第二电极6。多个第一电极5的各自介由布线而与图11所示的位线12或位线13等多条位线中的一条连接。
接下来，如图11所示，实施涂布工序(工序ST4)。在该工序ST4中，作为对象的涂布层为半导体层4。在该工序ST4中，对应于所记录的信息，从基板1上的多个存储器元件中选择涂布对象的存储器元件。接下来，利用涂布法而在所选择的涂布对象的存储器元件(图11中存储器元件14)中的第一电极5与第二电极6之间的区域中形成半导体层4。例如，在存储器元件14的第一电极5与第二电极6之间的区域中涂布包含CNT的溶液，根据需要将其干燥，从而形成半导体层4。另一方面，在上述多个存储器元件中的未被选择为涂布对象的存储器元件(图11中存储器元件15)上，没有形成半导体层4。由此，基板1上的多个存储器元件被分别地制作为因半导体层4的有无而使得电特性彼此不同(即，所记录的信息彼此不同)的两种存储器元件。结果，能够制作记录有通过上述两种存储器元件的任意排列而确定的固有信息的存储器阵列(例如图1所示的存储器阵列200)。
工序ST4中的涂布法无特别限定，优选为选自由喷墨法、分配器法及喷雾法组成的组中的任一者。其中，从电极及布线等的图案加工性、原料使用效率的观点考虑，作为涂布法更优选喷墨法。
接下来，对本发明的实施方式2涉及的存储器阵列的制造方法的一例具体地进行说明。图12为示出本发明的实施方式2涉及的存储器阵列的制造方法的一例的图。本实施方式2涉及的存储器阵列的制造方法中包括用于形成构成上述存储器阵列的多个存储器元件、至少一条字线、和多条位线的各种工序，例如第一电极布线形成工序、绝缘层形成工序、第二电极布线形成工序、和涂布工序。
具体而言，如图12所示，首先，实施第一电极布线形成工序(工序ST11)。在该工序ST11中，通过前述方法(例如透过掩模而进行真空蒸镀)在基板21上同时形成至少一条字线(例如字线30)、多个第三电极22。此时，在除图12所示的字线30以外还具有必要的字线(例如图4所示的字线31等)的情况下，必要数量的字线以规定的方向为长边并以彼此分隔开而排列的方式形成。第三电极22虽然在图12中示出了两个，但在基板21上形成有与预定制作的多个存储器元件相同数量的第三电极22。这些多个第三电极2介由布线而与图12所示的字线30等至少一条字线中的一条连接。
接下来，如图12所示，实施绝缘层形成工序(工序ST12)。在该工序ST12中，通过前述方法(例如印刷法)在基板21上对应于多个第三电极22而形成多个绝缘层23。上述多个绝缘层23的各自从上侧而与第三电极22接触，并且在绝缘层23与基板21之间夹持并覆盖第三电极22。
接下来，如图12所示，实施第二电极布线形成工序(工序ST13)。在该工序ST13中，通过前述方法(例如，使用同一材料透过掩模进行真空蒸镀)同时形成多条位线(例如位线32、33等)、和多对第一电极25及第二电极26。此时，位线32、33以与至少一条字线(例如字线30)交叉的方向为长边并以相互分隔开而排列的方式形成在基板21上。在除图12所示的位线32、33以外还具有必要的位线的情况下，必要数量的位线与上述位线32、33同样地形成。第一电极25及第二电极26虽然在图12中示出了两对(各两个)，但在绝缘层23上分别形成有与预定制作的多个存储器元件相同数量的第一电极25及第二电极26。多个第一电极25的各自介由布线而与图12所示的位线32或位线33等多条位线中的一条连接。
接下来，如图12所示，实施涂布工序(工序ST14)。在该工序ST14中，作为对象的涂布层为彼此之间电特性不同的半导体层24、27。在该工序ST14中，对应于所记录的信息，利用涂布法而在基板21上的多个存储器元件的各自中的第一电极25与第二电极26之间的区域中形成半导体层24或半导体层27。例如，在存储器元件35的第一电极25与第二电极26之间的区域中涂布包含聚(3-己基噻吩)(P3HT)的溶液，根据需要将其干燥，从而形成半导体层27。另外，在存储器元件34的第一电极25与第二电极26之间的区域中涂布包含CNT的溶液，根据需要将其干燥，从而形成半导体层24。由此，基板21上的多个存储器元件被制作为根据具有半导体层24、27中的哪一者而使得电特性彼此不同(即，所记录的信息彼此不同)的两种存储器元件。结果，能够制作记录有通过上述两种存储器元件的任意排列而确定的固有信息的存储器阵列(例如图4所示的存储器阵列300)。
与上述实施方式1中的涂布工序(工序ST4)的情况同样，工序ST14中的涂布法优选为选自由喷墨法、分配器法及喷雾法组成的组中的任一者，它们中，更优选喷墨法。
另外，作为对存储器元件34及存储器元件35赋予彼此不同的电特性的方法，除了使分别形成半导体层24、27的各半导体材料彼此不同以外，还可举出例如以下的方法。其中的一种是下述方法：使形成半导体层24时的CNT溶液的涂布量较之形成半导体层27时的CNT溶液的涂布量而言增加，由此，使半导体层24的膜厚比半导体层27的膜厚要厚(参见图5)。另外的一种是下述方法：使分别形成半导体层24和半导体层27时的各半导体材料的涂布量一定，但使形成半导体层24时的CNT溶液的浓度比形成半导体层27时的CNT溶液的浓度浓(参见图7)。利用上述方法，能够将“0”及“1”中的一方的信息记录于存储器元件34，将另一方的信息记录于存储器元件35等，从而在同一工序中制作将记录有彼此不同的信息的两种存储器元件任意组合而成的多个存储器元件的排列、即存储器阵列。其中，只要是能够使半导体层彼此的电特性充分地不同的方法即可，也可以是上述以外的方法。
接下来，对本发明的实施方式3涉及的存储器阵列的制造方法的一例具体地进行说明。图13为示出本发明的实施方式3涉及的存储器阵列的制造方法的一例的图。在本实施方式3涉及的存储器阵列的制造方法中包括用于形成构成上述存储器阵列的多个存储器元件、至少一条字线、和多条位线的各种工序，例如第一电极布线形成工序、绝缘层形成工序、第二电极布线形成工序、半导体层形成工序和涂布工序。
具体而言，如图13所示，首先，实施第一电极布线形成工序(工序ST21)。在该工序ST21中，通过前述方法(例如透过掩模而进行真空蒸镀)在基板41上同时形成至少一条字线(例如字线50)、多个第三电极42。此时，在除图13所示的字线50以外还具有必要的字线(例如图8所示的字线51等)的情况下，必要数量的字线以规定的方向为长边并以彼此分隔开而排列的方式形成。第三电极42虽然在图13中示出了两个，但在基板41上形成有与预定制作的多个存储器元件相同数量的第三电极42。这些多个第三电极42介由布线而与图13所示的字线50等至少一条字线中的一条连接。
接下来，如图13所示，实施绝缘层形成工序(工序ST22)。在该工序ST22中，通过前述方法(例如印刷法)在基板41上对应于多个第三电极42而形成多个绝缘层43。上述多个绝缘层43的各自从上侧而与第三电极42接触，并且在绝缘层43与基板41之间夹持并覆盖第三电极42。
接下来，如图13所示，实施第二电极布线形成工序(工序ST23)。在该工序ST23中，通过前述方法(例如，使用同一材料透过掩模进行真空蒸镀)同时形成多条位线(例如位线52、53等)、和多对第一电极45及第二电极46。此时，位线52、53以与至少一条字线(例如字线50)交叉的方向为长边并以相互分隔开而排列的方式形成在基板41上。在除图113所示的位线52、53以外还具有必要的位线的情况下，必要数量的位线与上述位线52、53同样地形成。第一电极45及第二电极46虽然在图13中示出了两对(各两个)，但在绝缘层43上分别形成有与预定制作的多个存储器元件相同数量的第一电极45及第二电极46。多个第一电极45的各自介由布线而与图13所示的位线52或位线53等多条位线中的一条连接。
接下来，如图13所示，实施半导体层形成工序(工序ST24)。在该工序ST24中，在预定制作的多个存储器元件的各自中的第一电极45与第二电极46之间的区域中，以与绝缘层43接触的方式形成半导体层44。例如，在作为存储器元件54的构成要素的第一电极45与第二电极46之间的区域中涂布包含CNT的溶液，根据需要将其干燥，从而形成与绝缘层43的上表面接触的半导体层44。与此同样，在作为存储器元件55的构成要素的第一电极45与第二电极46之间的区域中形成半导体层44。
接下来，如图13所示，实施涂布工序(工序ST25)。在该工序ST25中作为对象的涂布层为彼此电特性不同的第一绝缘层48或第二绝缘层49。该工序ST25中，对应于所记录的信息，在基板41上的多个存储器元件中的各自中第一电极45与第二电极46之间的区域中，以从与绝缘层43相反的一侧与半导体层44接触的方式形成第一绝缘层48或第二绝缘层49。例如，对于存储器元件54，在第一电极45与第二电极46之间的区域中，以覆盖半导体层44的方式涂布包含用于形成第一绝缘层48的绝缘性材料的溶液，根据需要将其干燥，从而形成第一绝缘层48。对于存储器元件55，在第一电极45与第二电极46之间的区域中，以覆盖半导体层44的方式涂布包含用于形成第二绝缘层49的绝缘性材料的溶液，根据需要将其干燥，从而形成第二绝缘层49。由此，基板41上的多个存储器元件被分别地制作为根据具有第一绝缘层48与第二绝缘层49中的哪一者而使得电特性彼此不同(即，所记录的信息彼此不同)的两种存储器元件。结果，能够制作记录有通过上述两种存储器元件的任意排列而确定的固有信息的存储器阵列(例如图8所示的存储器阵列500)。
与上述实施方式1中的涂布工序(工序ST4)的情况同样，工序ST25中的涂布法优选为选自由喷墨法、分配器法及喷雾法组成的组中的任一者，它们中，更优选喷墨法。
如上所述，当制造本发明的实施方式1、2涉及的存储器阵列时，在形成半导体层前的各工序中，能够使用在同一基板上一并形成预定制作的所有存储器元件的各构成要素这样的一并处理。在此基础上，能够利用涂布法仅在特定的存储器元件上选择性地形成半导体层，或者利用涂布法而针对每个存储器元件来分别地制作彼此之间电特性不同的两种半导体层。
另外，当制造本发明的实施方式3涉及的存储器阵列时，在形成半导体层以前的各工序中，能够使用在同一基板上一并形成预定制作的所有存储器元件的各构成要素这样的一并处理。在此基础上，能够利用涂布法针对每个存储器元件而分别地形成构成材料彼此不同的第一绝缘层及第二绝缘层。
在上述实施方式1～3涉及的存储器阵列的制造方法中，均能够通过使用涂布法这一简便的方法而在同一工序中分别地形成记录“0”或“1”中的任一信息的存储器元件。
对于如上所述的实施方式1～3中的任意制造方法而言，当制造记录信息各不相同的多个存储器阵列时，从工艺方面及成本方面考虑均是有利的。记录信息各不相同的各存储器阵列是将记录“0”的信息的存储器元件、和记录“1”的信息的存储器元件任意组合而成的排列不同的存储器阵列。当想要针对每个存储器阵列而以使上述两种存储器元件的排列不同的方式进行形成时，例如由于需要对应于每个存储器阵列的光掩模等理由，通常工艺、成本会增加。根据本发明的实施方式1～3涉及的存储器阵列的制造方法，能够在不使用掩模的情况下简便地根据每个存储器阵列而使作为半导体层、第一绝缘层及第二绝缘层等涂布层的形成对象的存储器元件的位置变化，由此，能够制造上述两种存储器元件的排列不同的多种存储器阵列。因此，能够以简便的工艺且低成本来制造记录信息各不相同的多个存储器阵列。
＜存储器电路＞
针对含有本发明的实施方式1～3涉及的存储器阵列的存储器电路进行说明。图14为示出使用了本发明涉及的存储器阵列的存储器电路的一个构成例的框图。如图14所示，该存储器电路130具有存储器阵列131、环形振荡电路132、计数器电路133、和触发器电路134。存储器阵列131为本发明涉及的存储器阵列，例如，为实施方式1～3涉及的存储器阵列200、存储器阵列300或存储器阵列500等。
在该存储器电路130中，从环形振荡电路132产生的时钟信号被输入至计数器电路133。由此，从计数器电路133分别向存储器阵列131的位线(例如图1所示的位线12、13)及字线(例如图1所示的字线10、11)输入选择信号。通过这样的选择信号的输出，从而按照规定的顺序从存储器阵列131内的多个存储器元件(例如图1所示的存储器元件14～17)中依次选择信息的读取对象的存储器元件。在上述多个存储器元件中分别记录的各信息(例如“0”或“1”等二值的信息)按照上述选择的顺序而被依次读取。该被读取的、依次排列的各信息作为存储器阵列131的固有信息而从存储器阵列131被输入至触发器电路134。触发器电路134基于从环形振荡电路132输入的时钟信号、和从存储器阵列131输入的各信息而对上述各信息进行稳定化处理。经稳定化处理的各信息作为存储器阵列131的固有信息而从触发器电路134向存储器电路130的外部输入。
环形振荡电路132、计数器电路133、触发器电路134的各电路所含的晶体管为通常使用的晶体管即可，所使用的材料、形状无特别限定。另外，将上述各电路分别电连接的材料为通常可使用的导电性材料即可，可以为任意的材料。上述各电路的连接方法只要能实现电导通即可，也可以为任意的方法，各电路间的连接部的宽度及厚度是任意的。
＜存储器阵列片材＞
对本发明涉及的存储器阵列片材进行说明。本发明涉及的存储器阵列片材的一例是在片材上将多个上述实施方式1～3涉及的存储器阵列中的任一者组合而形成的。在上述存储器阵列片材中，片材为片状基板，代替上述实施方式1～3中的基板而使用。另外，在片材上形成的多个存储器阵列中分别记录的各信息彼此不同。以下，将该存储器阵列片材作为本发明的实施方式4进行说明。
(实施方式4)
图15为示出本发明的实施方式4涉及的存储器阵列片材的一个构成例的示意图。如图15所示，本实施方式4涉及的存储器阵列片材65在片材60上具有多个存储器阵列，例如四个存储器阵列61、存储器阵列62、存储器阵列63及存储器阵列64。在上述四个存储器阵列61～64中记录有彼此不同的信息、例如根据每个存储器阵列而固有的信息(固有信息)。
图15中，为了简化说明，示例了具有四个存储器阵列61～64的存储器阵列片材65，但本实施方式4涉及的存储器阵列片材65不限于具有四个存储器阵列61～64的片材，也可以是具有两个以上的存储器阵列的片材。
本实施方式4中的存储器阵列61～64的各自具有例如与上述实施方式1～3涉及的存储器阵列200、300、500(参见图1、4、8)中的任一者同样的构成。图16为对本发明的实施方式4涉及的存储器阵列片材进一步进行详细说明的示意图。图16中，示例了在片材60之上形成的四个存储器阵列61～64的各自中包含四个存储器元件的存储器阵列片材65。
详细而言，如图16所示，存储器阵列61～64分别具有包含记录有彼此不同的二值的信息(“0”或“1”等)的两种存储器元件66、67的四个存储器元件的组合。
作为本实施方式4的第一例，存储器元件66及存储器元件67为通过半导体层的有无而分别记录彼此不同的各信息的元件。即，存储器元件66及存储器元件67与上述实施方式1中的两种存储器元件相同。具体而言，存储器元件66具有与上述实施方式1中在第一电极5与第二电极6之间的区域中具有半导体层4的存储器元件14(参见图2、3)同样的构成。存储器元件67具有与上述实施方式1中不具有半导体层4的存储器元件15(参见图2、3)同样的构成。
另外，作为本实施方式4的第二例，存储器元件66及存储器元件67为通过半导体层的电特性的差异而分别记录彼此不同的各信息的元件。即，存储器元件66及存储器元件67与上述实施方式2中的两种存储器元件是同样的。具体而言，存储器元件66具有与上述实施方式2中在第一电极25与第二电极26之间的区域中具有半导体层24的存储器元件34(参见图5～7)同样的构成。存储器元件67具有与上述实施方式2中在第一电极25与第二电极26之间的区域中具有电特性与上述半导体层24不同的半导体层27的存储器元件35(参见图5～7)同样的构成。
另外，作为本实施方式4的第三例，存储器元件66及存储器元件67为通过由第一绝缘层和第二绝缘层带来的半导体层的电特性的差异而分别记录彼此不同的各信息的元件。即，存储器元件66及存储器元件67与上述实施方式3中的两种存储器元件是同样的。具体而言，存储器元件66具有与上述实施方式3中在第一电极45与第二电极46之间区域中具有覆盖半导体层44的第一绝缘层48的存储器元件54(参见图9A、9B、10)同样的构成。存储器元件67具有与上述实施方式3中在第一电极45与第二电极46之间的区域中具有覆盖半导体层44的第二绝缘层49的存储器元件55(参见图9A、9B、10)同样的构成。
就本实施方式4中的存储器阵列61～64而言，虽然两种存储器元件66、67为与上述实施方式1～3中的任一情况同样的元件，但例如如图16所示，其为使包含两种存储器元件66、67的四个存储器元件的组合各自不同的阵列。因此，在这些存储器阵列61～64中分别记录的各信息为在存储器阵列彼此中相互不同的固有信息。
本实施方式4涉及的存储器阵列片材是在片材上配置多个将与上述实施方式1～3中的任一者同样的两种存储器元件组合而成的存储器阵列而得到的。因此，本实施方式4涉及的存储器阵列片材能够发挥出与上述实施方式1～3中的任一情况同样的作用效果。
(实施方式5)
接下来，对本发明的实施方式5涉及的存储器阵列片材进行说明。本实施方式5涉及的存储器阵列片材是在片材上组合多个存储器阵列而形成的，所述存储器阵列具备多条第一布线、与上述多条第一布线交叉的至少一条第二布线、和对应于上述多条第一布线与至少一条第二布线的各交点而设置的多个存储器元件。上述多个存储器元件包含第一布线图案的存储器元件和第二布线图案的存储器元件这两种存储器元件。第一布线图案为上述第一布线及第二布线这两者与存储器元件电连接的布线图案。第二布线图案为上述第一布线及第二布线中的至少一者未与存储器元件电连接的布线图案。上述第一布线图案及第二布线图案包含被涂布于片材上的导电材料。另外，被记录于片材上的存储器阵列的信息通过将上述两种存储器元件任意组合而成的排列来确定。此外，在片材上形成的多个存储器阵列中分别记录的各信息彼此不同。
图17为示出本发明的实施方式5涉及的存储器阵列片材的概要构成的一例的示意图。如图17所示，本实施方式5涉及的存储器阵列片材75在片材70上具有多个存储器阵列、例如四个存储器阵列71、72、73、74。在上述四个存储器阵列中，记录有彼此不同的信息(例如存储器阵列中固有的ID编号等固有信息)。
图17中，为了简化说明，示例了具有四个存储器阵列71、72、73、74的存储器阵列片材75，但本实施方式5涉及的存储器阵列片材75不限于具有四个存储器阵列的片材，也可以为具有两个以上存储器阵列的片材。
图18为示出图17所示的存储器阵列片材的一个具体的构成例的示意图。在本实施方式5涉及的存储器阵列片材75中，第一布线图案的存储器元件具有与多条第一布线中的一条电连接的第一电极、介由半导体层而与第一电极电连接的第二电极、和与至少一条第二布线中的一条电连接的第三电极。另一方面，第二布线图案的存储器元件中，多条第一布线中的一条与第一电极的电连接、第一电极与第二电极的电连接、和至少一条第二布线中的一条与第三电极的电连接中的至少一者未被实施。
如图18所示，本实施方式5涉及的存储器阵列片材75在片材70上具有：作为上述第二布线的一例的字线80、81；作为上述第一布线的一例的位线82、83；作为上述多个存储器元件的一例的存储器元件90～105；将一个存储器元件与一条字线电连接的连接部106～109；和将一个存储器元件与一条位线电连接的连接部110～119。字线80、81与上述实施方式1～3中的字线是同样的。位线82、83与上述实施方式1～3中的位线是同样的。
具体而言，如图18所示，存储器阵列71在片材70上具有字线80、81、位线82、83、存储器元件90～93、和布线等的连接部106～109以及连接部110～113。在该存储器阵列71中，存储器元件90通过连接部106而与字线80电连接并且通过连接部110而与位线82电连接。存储器元件91通过连接部107而与字线80电连接并且通过连接部111而与位线83电连接。存储器元件92通过连接部108而与字线81电连接并且通过连接部112而与位线82电连接。存储器元件93通过连接部109而与字线81电连接并且通过连接部113而与位线83电连接。即，上述存储器元件90～93均为第一布线及第二布线这两者与存储器元件电连接的第一布线图案的存储器元件。上述存储器元件90～93中分别记录相同的信息(例如“0”或“1”中的任一信息)。
另外，如图18所示，存储器阵列72在片材70上具有字线80、81、位线82、83、存储器元件94～97、布线等的连接部106～109以及连接部114、115。在该存储器阵列72中，存储器元件94通过连接部106而与字线80电连接，而未与位线82连接。存储器元件95通过连接部107而与字线80电连接并且通过连接部114而与位线83电连接。存储器元件96通过连接部108而与字线81电连接并且通过连接部115而与位线82电连接。存储器元件97通过连接部109而与字线81电连接，而未与位线83连接。即，上述存储器元件94～97中，存储器元件95、96为上述第一布线图案的存储器元件。另一方面，存储器元件94、97为第一布线及第二布线中的至少一者未与存储器元件电连接的第二布线图案的存储器元件。在上述存储器元件94～97中分别记录有“0”或“1”的信息。此时，第一布线图案的存储器元件95、96中分别记录的各信息彼此相同。第二布线图案的存储器元件94、97中分别记录的各信息彼此相同，并且与上述存储器元件95、96不同。
另外，如图18所示，存储器阵列73在片材70上具有字线80、81、位线82、83、存储器元件98～101、布线等的连接部106～109及连接部116～118。在上述存储器阵列73中，存储器元件98通过连接部106而与字线80电连接，而未与位线82连接。存储器元件99通过连接部107而与字线80电连接并且通过连接部116而与位线83电连接。存储器元件100通过连接部108而与字线81电连接并且通过连接部117而与位线82电连接。存储器元件101通过连接部109而与字线81电连接并且通过连接部118而与位线83电连接。即，在上述存储器元件98～101中，存储器元件99～101为上述第一布线图案的存储器元件。另一方面，存储器元件98为上述第二布线图案的存储器元件。上述存储器元件98～101中分别记录“0”或“1”的信息。此时，第一布线图案的存储器元件99～101中分别记录的各信息彼此相同。第二布线图案的存储器元件98中记录的信息与上述存储器元件99～101不同。
另外，如图18所示，存储器阵列74在片材70上具有字线80、81、位线82、83、存储器元件102～105、和布线的连接部106～109及连接部119。在该存储器阵列74中，存储器元件102通过连接部106而与字线80电连接并且通过连接部119而与位线82电连接。存储器元件103通过连接部107而与字线80电连接，而未与位线83连接。存储器元件104通过连接部108而与字线81电连接，而未与位线82连接。存储器元件105通过连接部109而与字线81电连接，而未与位线83连接。即，在上述存储器元件102～105中，存储器元件102为上述第一布线图案的存储器元件。另一方面，存储器元件103～105为上述第二布线图案的存储器元件。在上述存储器元件102～105中分别记录“0”或“1”的信息。此时，第二布线图案的存储器元件103～105中分别记录的各信息彼此相同。第一布线图案的存储器元件102中记录的信息与上述存储器元件103～105不同。
如上所述，在存储器阵列71～74中，基于记录有“0”或“1”的信息的四个存储器元件的组合的排列彼此不同。由此，存储器阵列71～74中记录彼此不同的信息、例如根据每个存储器阵列的固有信息。
图19为截取构成图18所示的存储器阵列片材的两种存储器元件的周边部而示出的立体图。图19中，作为上述两种存储器元件，示例了第二布线图案的存储器元件94和第一布线图案的存储器元件95。其中，图18中，字线80被示出在各存储器元件94、95的图上侧(里侧)，而在图19中，为了便于理解，字线80被示出在各存储器元件94、95的面前侧。
如图19所示，存储器元件94及存储器元件95形成在片材70上。存储器元件94及存储器元件95这两者均在片材70上具有第一电极85、第二电极86、绝缘层87及第三电极88。第三电极88通过绝缘层87而与第一电极85及第二电极86电绝缘。第一电极85及第二电极86例如在绝缘层87上以彼此分隔开的状态排列。存储器元件94及存储器元件95各自在第一电极85与第二电极86之间的区域中具有半导体层89。
另外，如图19所示，存储器元件94及存储器元件95分别具有将第三电极88与字线80电连接的连接部106、107。在上述存储器元件94及存储器元件95中，存储器元件95进一步具有将第一电极85与位线83电连接的连接部114。连接部114包含通过所期望的涂布法而被涂布的导电性材料。另一方面，存储器元件94不具有将第一电极85与位线82电连接的连接部。需要说明的是，虽未特别地进行图示，各存储器元件94、95中的第二电极86介由布线而与基准电位线连接。
在图19所示的各存储器元件94、95中，根据是否在存储器元件94的第一电极85与位线82之间、以及存储器元件95的第一电极85与位线83之间形成连接部114，来确定在各存储器元件94、95中分别记录的信息(例如“0”或“1”)。即，各存储器元件94、95根据是否具有将第一电极与位线电连接的连接部(为上述第一布线图案及第二布线图案中的哪一种的存储器元件)，而分别记录彼此不同的各信息。之所以如上所述在布线图案彼此不同的两种存储器元件彼此中记录的信息不同，是由于在各存储器元件94、95的选择时、即向各存储器元件94、95的第三电极88施加一定的电压时，在具有连接部114的存储器元件95中流过电流，而在不具有连接部的存储器元件94中不流过电流。
另一方面，在构成图18所示的存储器阵列片材75的四个存储器阵列71～74中，存储器元件97、98、103～105具有与图19所示的存储器元件94相同的结构。存储器元件90～93、96、99～102具有与图19所示的存储器元件95相同的结构。
在存储器阵列72中，通过将存储器元件95所示例的“具有将第一电极与位线电连接的连接部的存储器元件(第一布线图案的存储器元件)”与存储器元件94所示例的“不具有将第一电极与位线电连接的连接部的存储器元件(第二布线图案的存储器元件)”这两种存储器元件任意组合而成的排列，来确定所记录的信息。此确定了的信息能够作为存储器阵列71中固有的ID编号等固有信息而记录于存储器阵列72。例如，在四个存储器元件94、95、96，97的排列[存储器元件94，存储器元件95，存储器元件96，存储器元件97]中，存储器元件95、96具有上述连接部并且存储器元件94、97不具有上述连接部的情况下，[1，0，0，1]或[0，1，1，0]的信息作为固有信息而记录于存储器阵列72。在存储器元件95具有上述连接部并且存储器元件94、96、97不具有上述连接部的情况下，[0，1，0，0]或[1，0，1，1]的信息作为固有信息而记录于存储器阵列72。
本发明的实施方式4、5涉及的存储器阵列片材也可以为记录有相同固有信息的存储器阵列经重复配置而得到的片材，但优选如图16、18所示，是将记录有彼此不同的固有信息的多个存储器阵列组合而成的片材。这是由于，在这种情况下，仅通过根据每一个单独的存储器阵列而将具有上述多个存储器阵列的组合的存储器阵列片材进行切分，即可得到满足待记录的固有信息的多样性的存储器阵列。
本实施方式5中，根据是具有将存储器元件与位线电连接的连接部的第一布线图案、和不具有这样的连接部的第二布线图案中的哪一种布线图案的存储器元件，从而在多个存储器元件的各自中记录二值的信息(例如“0”或“1”的信息)，通过将上述多个存储器元件任意地组合而成的排列，来确定记录于存储器阵列的信息。因此，与掩模ROM方式相比，能够使用简便的涂布法等工艺而以低成本实现在片材上具有记录有彼此不同的固有信息的多个存储器阵列的存储器阵列片材。
需要说明的是，上述实施方式5中，示例了存储器元件与位线未进行电连接的第二布线图案，但本发明不限于此。上述第二布线图案只要为处于位线与字线中的至少一者与存储器元件绝缘的状态的布线图案即可，例如，既可以为未形成存储器元件中的第一电极、第二电极及第三电极中的至少一者的布线图案(电极图案)，也可以为未形成将存储器元件的第三电极与字线电连接的连接部的布线图案。
(片材)
对于本实施方式4、5中的片材(例如图15、16所示的片材60或图17、18所示的片材70)而言，至少配置有电极系统的面为绝缘性即可，可以为任意材质的片材。作为这样的片材，可合适地使用例如硅晶片、玻璃、蓝宝石、氧化铝烧结体等无机材料的片材、聚酰亚胺、聚乙烯醇、聚氯乙烯、聚对苯二甲酸乙二醇酯、聚偏二氟乙烯、聚硅氧烷、PVP、聚酯、聚碳酸酯、聚砜、聚醚砜、聚乙烯、聚苯硫醚、聚对二甲苯等有机材料的片材。
另外，片材不限于上述片材，例如，也可以为在硅晶片上形成有PVP膜的片材、在聚对苯二甲酸乙二醇酯上形成有聚硅氧烷膜的片材等层叠有多种材料而成的片材。
它们中，从能够通过使用膜片材从而利用卷对卷方式等在同一片材上制造多个存储器阵列的观点考虑，优选含有选自由聚酰亚胺、聚乙烯醇、聚氯乙烯、聚对苯二甲酸乙二醇酯、聚偏二氟乙烯、聚硅氧烷、PVP、聚酯、聚碳酸酯、聚砜、聚醚砜、聚乙烯、聚苯硫醚、聚对二甲苯等有机材料组成的组中的一种以上的材料。
＜存储器阵列片材的制造方法＞
对本发明涉及的存储器阵列片材的制造方法进行说明。本发明涉及的存储器阵列片材的制造方法为制造上述实施方式4涉及的存储器阵列片材或实施方式5涉及的存储器阵列片材的方法。制造上述实施方式4涉及的存储器阵列片材的情况下的制造方法至少包括下述涂布工序：利用涂布法在多个存储器元件中的至少一个存储器元件中的第一电极与第二电极之间的区域中形成涂布层。制造上述实施方式5涉及的存储器阵列片材的情况下的制造方法至少包括下述涂布工序：针对多个存储器元件中包含的每个存储器元件，利用涂布法形成第一布线及第二布线这两者与存储器元件电连接的第一布线图案、或第一布线及第二布线中的至少一者未与存储器元件电连接的第二布线图案。
首先，对本发明的实施方式4涉及的存储器阵列片材的制造方法的第一例具体地进行说明。图20A为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第一例中的前半工序进行示例的图。图20B为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第一例中的后半工序进行示例的图。作为该第一例的存储器阵列片材的制造方法为制造在同一片材上具有多个上述实施方式1涉及的存储器阵列的存储器阵列片材的方法。该制造方法中包括用于形成上述多个存储器阵列的各种工序，例如第一电极布线形成工序、绝缘层形成工序、第二电极布线形成工序、和涂布工序。
具体而言，如图20A所示，首先，实施第一电极布线形成工序(工序ST31)。在该工序ST31中，通过前述方法(例如透过掩模而进行真空蒸镀)在片材60上同时形成至少一条字线(例如字线10、11)和多个第三电极2。此时，在除图20A所示的字线10、11以外还具有必要的字线的情况下，必要数量的字线以规定的方向为长边并以彼此分隔开而排列的方式形成。在片材60上形成有与预定制作的多个存储器元件相同数量的第三电极2。另外，上述字线10、11与第三电极2在透过掩模而进行真空蒸镀的过程中以介由布线而电连接的方式形成。对于如上所述的字线10、11及第三电极2的形成而言，如图20A所示，针对片材60中的多个区域61a～64a中的各自分别实施。上述多个区域61a～64a分别为形成上述实施方式4中的存储器阵列61～64的区域。
接下来，如图20A所示，实施绝缘层形成工序(工序ST32)。在该工序ST32中，通过前述方法(例如印刷法)对应于多个第三电极2而在片材60上形成多个绝缘层3。上述多个绝缘层3的各自从上侧与第三电极2接触，并且在绝缘层3与片材60之间夹持并覆盖第三电极2。对于这样的绝缘层3的形成而言，如图20A所示，针对多个区域61a～64a中的各自分别实施。
接下来，如图20B所示，实施第二电极布线形成工序(工序ST33)。在该工序ST33中，通过前述方法(例如透过掩模而进行真空蒸镀)而同时形成多条位线(例如位线12、13等)、和多对第一电极5及第二电极6。此时，位线12、13以与字线10、11交叉的方向为长边并以彼此分隔开而排列的方式形成在片材60上。在除图20B所示的位线12、13以外还具有必要的位线的情况下，必要数量的位线与上述位线12、13同样地形成。在绝缘层3上各自形成与预定制作的多个存储器元件相同数量的第一电极5及第二电极6。上述位线12、13与第一电极5在透过掩模而进行真空蒸镀的过程中以介由布线而电连接的方式形成。对于这样的位线12、13、第一电极5及第二电极6的形成而言，如图20B所示，针对多个区域61a～64a中的各自分别实施。
接下来，如图20B所示，实施涂布工序(工序ST34)。在该工序ST34中作为对象的涂布层是半导体层4。在该工序ST34中，对应于所记录的信息，而从片材60上的多个存储器元件中选择涂布对象的存储器元件。接下来，利用涂布法而在所选择的涂布对象的存储器元件(图20B中存储器元件14)中的第一电极5与第二电极6之间的区域中形成半导体层4。例如，在存储器元件14的第一电极5与第二电极6之间的区域中涂布包含CNT的溶液，根据需要将其干燥，从而形成半导体层4。另一方面，在上述多个存储器元件中，在未被选择为涂布对象的存储器元件(图11中存储器元件15)上，没有形成半导体层4。
由此，片材60上的多个存储器元件被分别地制作为因半导体层4的有无而使得电特性彼此不同的(即，所记录的信息彼此不同)两种存储器元件。由此，在片材60上形成存储器阵列61、62、63、64。此时，具有半导体层4的存储器元件14与不具有半导体层4的存储器元件15的排列在存储器阵列61、62、63、64中分别不同。通过这样的存储器元件14、15的任意排列，来确定存储器阵列61、62、63、64的各固有信息。结果，在上述存储器阵列61、62、63、64的各自中，能够记录彼此不同的信息作为上述固有信息，并且能够制作具有这些存储器阵列61、62、63、64的存储器阵列片材65。
工序ST34中的涂布法无特别限定，优选为选自由喷墨法、分配器法及喷雾法组成的组中的任一者。其中，从电极及布线等的图案加工性、原料使用效率的观点考虑，作为涂布法更优选喷墨法。
接下来，对本发明的实施方式4涉及的存储器阵列片材的制造方法的第二例具体地进行说明。图21A为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第二例中的前半工序进行示例的图。图21B为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第二例中的后半工序进行示例的图。作为该第二例的存储器阵列片材的制造方法为制造在同一片材上具有多个上述实施方式2涉及的存储器阵列的存储器阵列片材的方法。在该制造方法中包括用于形成上述多个存储器阵列的各种工序，例如第一电极布线形成工序、绝缘层形成工序、第二电极布线形成工序和涂布工序。
具体而言，如图21A所示，首先，实施第一电极布线形成工序(工序ST41)。在该工序ST41中，通过前述方法(例如透过掩模而进行真空蒸镀)而在片材60上同时形成至少一条字线(例如字线30、31)和多个第三电极22。此时，在除图21A所示的字线30、31以外还具有必要的字线的情况下，必要数量的字线以规定的方向为长边并以彼此分隔开而排列的方式形成。在片材60上形成与预定制作的多个存储器元件相同数量的第三电极22。另外，上述字线30、31与第三电极22在透过掩模而进行真空蒸镀的过程中以介由布线而电连接的方式形成。对于这样的字线30、31及第三电极22的形成而言，如图21A所示，针对片材60中的多个区域61a～64a中的各自分别实施。
接下来，如图21A所示，实施绝缘层形成工序(工序ST42)。在该工序ST42中，在片材60上，对应于多个第三电极22而通过前述方法(例如印刷法)形成多个绝缘层23。上述多个绝缘层23的各自从上侧与第三电极22接触，并且在其与片材60之间夹持并覆盖第三电极22。对于这样的绝缘层23的形成而言，如图21A所示，针对多个区域61a～64a中的各自分别实施。
接下来，如图21B所示，实施第二电极布线形成工序(工序ST43)。在该工序ST43中，通过前述方法(例如透过掩模而进行真空蒸镀)同时形成多条位线(例如位线32、33等)、多对第一电极25及第二电极26。此时，位线32、33以与字线30、31交叉的方向为长边并以彼此分隔开而排列的方式形成于片材60上。在除图21B所示的位线32、33以外还具有必要的位线的情况下，必要数量的位线以于上述位线32、33同样的方式形成。在绝缘层23上各自形成与预定制作的多个存储器元件相同数量的第一电极25及第二电极26。上述位线32、33与第一电极25在透过掩模而进行真空蒸镀的过程中以介由布线而电连接的方式形成。对于这样的位线32、33、第一电极25及第二电极26的形成而言，如图21B所示，针对多个区域61a～64a的各自分别实施。
接下来，如图21B所示，实施涂布工序(工序ST44)。在该工序ST44中作为对象的涂布层为彼此电特性不同的半导体层24、27。在该工序ST44中，对应于所记录的信息，利用涂布法而在片材60上的多个存储器元件的各自中的第一电极25与第二电极26之间的区域中形成半导体层24或半导体层27。例如，在存储器元件34的第一电极25与第二电极26之间的区域中涂布包含CNT的溶液，根据需要将其干燥，从而形成半导体层24。另外，在存储器元件35的第一电极25与第二电极26之间的区域中，涂布包含P3HT的溶液，根据需要将其干燥，从而形成半导体层27。
由此，片材60上的多个存储器元件被分别地制作为通过具有半导体层24、27的哪一者而使得电特性彼此不同的(即，所记录的信息彼此不同)两种存储器元件。由此，在片材60上形成存储器阵列61、62、63、64。此时，具有半导体层24的存储器元件34、和具有半导体层27的存储器元件35的排列在存储器阵列61、62、63、64中彼此不同。通过这样的存储器元件34、35的任意排列，来确定存储器阵列61、62、63、64的各固有信息。结果，在上述存储器阵列61、62、63、64的各自中，能够记录彼此不同的信息作为上述固有信息，并且能够制作具有这些存储器阵列61、62、63、64的存储器阵列片材65。
对于工序ST44中的涂布法而言，与上述第一例的制造方法中的涂布工序(工序ST34)的情况同样地，优选为选自由喷墨法、分配器法及喷雾法组成的组中的任一者，它们中，更优选喷墨法。
接下来，对本发明的实施方式4涉及的存储器阵列片材的制造方法的第三例具体地进行说明。图22A为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第三例中的前半工序进行示例的图。图22B为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第三例中的后半工序进行示例的图。图22C为对本发明的实施方式4涉及的存储器阵列片材的制造方法的第三例中的涂布工序进行示例的图。作为该第三例的存储器阵列片材的制造方法为制造在同一片材上具有多个上述实施方式3涉及的存储器阵列的存储器阵列片材的方法。该制造方法中包括用于形成上述多个存储器阵列的各种工序，例如第一电极布线形成工序、绝缘层形成工序、第二电极布线形成工序、半导体层形成工序和涂布工序。
具体而言，如图22A所示，首先，实施第一电极布线形成工序(工序ST51)。在该工序ST51中，通过前述方法(例如，涂布银粒子的分散液，根据需要将其干燥、烧结)在片材60上同时形成至少一条字线(例如字线50、51)、和多个第三电极42。此时，在除图22A所示的字线50、51以外还具有必要的字线的情况下，必要数量的字线以规定的方向为长边并以彼此分隔开而排列的方式形成。在片材60上形成与预定制作的多个存储器元件相同数量的第三电极42。另外，上述字线50、51与第三电极42在银粒子的分散液的涂布过程中以介由布线而电连接的方式形成。对于这样的字线50、51及第三电极42的形成而言，如图22A所示，针对片材60中的多个区域61a～64a中的各自分别实施。
接下来，如图22A所示，实施绝缘层形成工序(工序ST52)。在该工序ST52中，通过前述方法(例如印刷法)在片材60上对应于多个第三电极42而形成多个绝缘层43。上述多个绝缘层43的各自从上侧与第三电极42接触，并且在绝缘层43与片材60之间夹持并覆盖第三电极42。对于这样的绝缘层43的形成而言，如图22A所示，针对多个区域61a～64a的各自分别实施。
接下来，如图22B所示，实施第二电极布线形成工序(工序ST53)。在该工序ST53中，通过前述方法(例如，使用同一材料，涂布银粒子的分散液，根据需要将其干燥、烧结)同时形成多条位线(例如位线52、53等)、和多对第一电极45与第二电极46。此时，位线52、53以与字线50、51交叉的方向为长边并以彼此分隔开而排列的方式形成于片材60上。在除图22B所示的位线52、53以外还具有必要的位线的情况下，必要数量的位线与上述位线52、53同样地形成。在绝缘层43上各自形成与预定制作的多个存储器元件相同数量的第一电极45及第二电极46。上述位线52、53与第一电极45在银粒子的分散液的涂布过程中以介由布线而电连接的方式形成。对于这样的位线52、53、第一电极4及第二电极46的形成而言，如图22B所示，针对多个区域61a～64a的各自分别实施。
接下来，如图22B所示，实施半导体层形成工序(工序ST54)。在该工序ST54中，在预定制作的多个存储器元件的各自中的第一电极45与第二电极46之间的区域中，以与绝缘层43接触的方式形成半导体层44。例如，在作为存储器元件54(参见图22C)的构成要素的第一电极45与第二电极46之间的区域中，涂布包含CNT的溶液，根据需要将其干燥，从而形成与绝缘层43的上表面接触的半导体层44。与此相同，在作为存储器元件55(参见图22C)的构成要素的第一电极45与第二电极46之间的区域中，形成半导体层44。对于这样的半导体层44的形成而言，如图22B所示，针对多个区域61a～64a的各自分别实施。
接下来，如图22C所示，实施涂布工序(工序ST55)。在该工序ST55中作为对象的涂布层为彼此之间电特性不同的第一绝缘层48或第二绝缘层49。在该工序ST55中，对应于所记录的信息，在片材60上的多个存储器元件的各自中的第一电极45与第二电极46之间的区域中，从与绝缘层43相反的一侧以与半导体层44接触的方式形成第一绝缘层48或第二绝缘层49。例如，对于存储器元件54而言，在第一电极45与第二电极46之间的区域中，以覆盖半导体层44的方式涂布包含用于形成第一绝缘层48的绝缘性材料的溶液，根据需要将其干燥，从而形成第一绝缘层48。对于存储器元件55而言，在第一电极45与第二电极46之间的区域中，以覆盖半导体层44的方式涂布包含用于形成第二绝缘层49的绝缘性材料的溶液，根据需要将其干燥，从而形成第二绝缘层49。
由此，片材60上的多个存储器元件被分别地制作为根据具有第一绝缘层48与第二绝缘层49中的哪一者而使得电特性彼此不同(即，所记录的信息彼此不同)的两种存储器元件。由此，在片材60上形成存储器阵列61、62、63、64。此时，具有第一绝缘层48的存储器元件54、和具有第二绝缘层49的存储器元件55的排列在存储器阵列61、62、63、64中分别不同。通过这样的存储器元件54、55的任意的排列，来确定存储器阵列61、62、63、64的各固有信息。结果，在上述存储器阵列61、62、63、64的各自中，能够记录彼此不同的信息作为上述固有信息，并且能够制作具有这些存储器阵列61、62、63、64的存储器阵列片材65。
对于工序ST55中的涂布法而言，与上述第一例的制造方法中的涂布工序(工序ST34)的情况同样地，优选为选自由喷墨法、分配器法及喷雾法组成的组中的任一者，它们中，更优选喷墨法。
接下来，对本发明的实施方式5涉及的存储器阵列片材的制造方法具体地进行说明。图23A为对本发明的实施方式5涉及的存储器阵列片材的制造方法中的前半工序进行示例的图。图23B为对本发明的实施方式5涉及的存储器阵列片材的制造方法中的后半工序进行示例的图。图23C为对本发明的实施方式5涉及的存储器阵列片材的制造方法中的涂布工序进行示例的图。本实施方式5涉及的存储器阵列片材的制造方法中包括用于形成构成上述存储器阵列片材的多个存储器阵列的各种工序，例如第一电极布线形成工序、绝缘层形成工序、第二电极布线形成工序、半导体层形成工序和涂布工序。
具体而言，如图23A所示，首先，实施第一电极布线形成工序(工序ST61)。在该工序ST61中，通过前述方法(例如，涂布银粒子的分散液，根据需要将其干燥、烧结)在片材70上同时形成至少一条字线(例如字线80、81)、多个第三电极88、和分别将上述字线80、81与第三电极88电连接的连接部106～109。此时，在除图23A所示的字线80、81以外还具有必要的字线的情况下，必要数量的字线以规定的方向为长边并以彼此分隔开而排列的方式形成。在片材70上形成有与预定制作的多个存储器元件相同数量的第三电极88。对于这样的字线80、81、第三电极88以及连接部106～109的形成而言，如图23A所示，针对片材70中的多个区域71a～74a的各自分别实施。上述多个区域71a～74a分别为形成有上述实施方式5中的存储器阵列71～74的区域。
接下来，如图23A所示，实施绝缘层形成工序(工序ST62)。在该工序ST62中，通过前述方法(例如印刷法)在片材70上对应于多个第三电极88而形成多个绝缘层87。上述多个绝缘层87中的各自从上侧与第三电极88接触，并且在绝缘层87与片材70之间夹持并覆盖第三电极88。对于这样的绝缘层87的形成而言，如图23A所示，针对多个区域71a～74a的各自分别实施。
接下来，如图23B所示，实施第二电极布线形成工序(工序ST63)。在该工序ST63中，通过前述方法(例如，涂布银粒子的分散液，根据需要将其干燥、烧结)同时形成多条位线(例如位线82、83等)、和多对第一电极85及第二电极86。此时，位线82、83以与字线80、81交叉的方向为长边并以彼此分隔开而排列的方式形成于片材70上。在除图23B所示的位线82、83外还具有必要的位线的情况下，必要数量的位线以与上述位线82、83同样的方式形成。在绝缘层87上各自形成与预定制作的多个存储器元件相同数量的第一电极85及第二电极86。对于这样的位线82、83、第一电极85及第二电极86的形成而言，如图23B所示，针对多个区域71a～74a的各自分别实施。
接下来，如图23B所示，实施半导体层形成工序(工序ST64)。在该工序ST64中，在预定制作的多个存储器元件中的各自中的第一电极85与第二电极86之间的区域中，以与绝缘层87接触的方式形成半导体层89。例如，在作为存储器元件90(参见图23C)的构成要素的第一电极85与第二电极86之间的区域中，涂布包含CNT的溶液，根据需要将其干燥，从而形成与绝缘层87的上表面接触的半导体层89。与此相同，在作为存储器元件91～105(参见图23C)的各自的构成要素的第一电极85与第二电极86之间的区域中，也形成半导体层89。对于这样的半导体层89的形成而言，如图23B所示，针对多个区域71a～74a的各自分别实施。
接下来，如图23C所示，实施涂布工序(工序ST65)。在该工序ST65中，通过涂布法而在片材70上的存储器元件90～105的各个上，形成位线及字线这两者与存储器元件电连接的第一布线图案、或位线及字线中的至少一者未与存储器元件电连接的第二布线图案。例如，在对应于所记录的信息而从存储器元件90～105中选择的存储器元件90～93、95、96、99～102的各自中的第一电极与位线之间的区域中，涂布银粒子的分散液，根据需要将其干燥、烧结，从而形成连接部110～119。在该情况下，分别形成有连接部110～119的存储器元件90～93、95、96、99～102成为第一布线图案的存储器元件。未形成连接部110～119的存储器元件94、97、98、103～105成为第二布线图案的存储器元件。
由此，片材70上的多个存储器元件被分别地制作为根据具有第一布线图案及第二布线图案中的哪一者而使得电特性彼此不同(即，所记录的信息彼此不同)的两种存储器元件。由此，在片材70上形成存储器阵列71、72、73、74。此时，具有将位线与第一电极电连接的连接部的第一布线图案的存储器元件、和不具有将位线与第一电极电连接的连接部的第二布线图案的存储器元件的排列在存储器阵列71、72、73、74中彼此不同。通过这样的两种存储器元件的任意排列，来确定存储器阵列71、72、73、74的各固有信息。结果，在上述存储器阵列71、72、73、74的各自中，能够记录彼此不同的信息作为上述固有信息，并且能够制作具有这些存储器阵列71、72、73、74的存储器阵列片材75。
对于工序ST65中的涂布法而言，与上述第一例的制造方法中的涂布工序(工序ST34)的情况同样地，优选为选自由喷墨法、分配器法及喷雾法组成的组中的任一者，它们中，更优选喷墨法。
在上述实施方式5涉及的存储器阵列片材的制造方法中，通过涂布法而分别地制作了具有将位线与第一电极电连接的连接部的第一布线图案、和不具有将位线与第一电极电连接的连接部的第二布线图案，但本发明不限于此。例如，也可以使第二布线图案为位线与第一电极的电连接、第一电极与第二电极的电连接、以及字线与第三电极的电连接中的至少一者未被实施的布线图案，根据每个存储器元件而选择是否形成上述连接部或各种电极等，利用涂布法分别地制作上述第二布线图案、和“包含与位线电连接的第一电极、介由半导体层而与第一电极电连接的第二电极、和与字线电连接的第三电极的”第一布线图案。
如上所述，当制作具有本发明的实施方式1、2涉及的存储器阵列的存储器阵列片材时，在形成半导体层前的工序的各工序中，能够使用在同一片材上一并形成预定制作的所有存储器元件的各构成要素这样的一并处理。在此基础上，能够利用涂布法而仅在特定的存储器元件上选择性地形成半导体层，或者能够利用涂布法而针对每个存储器元件来分别地制作彼此电特性不同的两种半导体层。
另外，当制造具有本发明的实施方式3涉及的存储器阵列的存储器阵列片材时，在直至形成半导体层的各工序中，能够使用在同一片材上一并形成预定制作的所有存储器元件的各构成要素这样的一并处理。在此基础上，能够利用涂布法而针对每个存储器元件来分别地制作构成材料彼此不同的第一绝缘层及第二绝缘层。
另外，当制造本发明的实施方式5涉及的存储器阵列片材时，在直至形成半导体层的各工序中，能够使用在同一片材上一并形成预定制作的所有存储器元件的各构成要素这样的一并处理。在此基础上，能够利用涂布法而针对每个存储器元件来分别地制作将位线等布线与存储器元件电连接的连接部。
在上述存储器阵列片材的制造方法中，均能够通过使用涂布法这一简便的方法而在同一工序中分别地制作能够记录“0”或“1”中的任一信息的存储器元件。
对于这样的存储器阵列片材的任意制造方法而言，当在同一片材上制造所记录的固有信息各不相同的多个存储器阵列时，从工艺方面及成本方面考虑均是有利的。记录信息各不相同的各存储器阵列是将记录“0”的信息的存储器元件、和记录“1”的信息的存储器元件任意组合而得到的排列不同的存储器阵列。当想要针对每个存储器阵列而以使上述两种存储器元件的排列不同的方式进行形成时，通常工艺、成本会增加。例如，在制造记录信息各不相同的多个存储器阵列的情况下，需要针对各存储器阵列而准备对应于所记录的信息的光掩模，由于光掩模的尺寸是有限的，因此根据掩模尺寸而能够制造的存储器阵列的数量受限。因此，在想要在同一片材上进一步制作所记录的固有信息各不相同的存储器阵列的情况下，需要准备与上述固有信息对应的其他光掩模。根据本发明的实施方式4、5涉及的存储器阵列片材的制造方法，能够在不使用掩模的情况下简便地根据每个存储器阵列而使作为半导体层、第一绝缘层及第二绝缘层等涂布层、或者连接部等布线图案的形成对象的存储器元件的位置变化，由此，能够制造上述两种存储器元件的排列不同的多种存储器阵列。因此，能够以简便的工艺且低成本来制造在同一片材上形成记录信息各不相同的多个存储器阵列而得到的存储器阵列片材。另外，通过根据每个存储器阵列而对这样的存储器阵列片材进行切分，从而能够简便地得到上述多个存储器阵列。
＜无线通信装置＞
对含有本发明涉及的存储器阵列的无线通信装置进行说明。该无线通信装置例如为如RFID标签那样通过接收从搭载于读写器的天线发送的无线信号(载波)从而实施电通信的装置。
RFID标签(作为无线通信装置的一例)的具体的工作例如如下所述。RFID标签的天线接收从搭载于读写器的天线发送的无线信号。接收到无线信号通过RFID标签的整流电路而转换为直流电流。基于该直流电流，RFID标签起电。接下来，经起电的RFID标签基于来自读写器的无线信号而获取命令，并实施相应于该命令的工作。然后，RFID标签将相应于该命令的结果的应答以从自身的天线向读写器的天线的无线信号的形式发送。需要说明的是，相应于命令的工作至少通过已知的解调电路、控制电路、调制电路来实施。
本发明涉及的无线通信装置至少具备具有上述存储器阵列的存储器电路、晶体管、和天线。晶体管为整流电路及逻辑电路中的构成要素。逻辑电路中至少包含解调电路、控制电路和调制电路。
图24为示出使用了本发明涉及的存储器阵列的无线通信装置的一个构成例的框图。如图24所示，该无线通信装置120具备：存储器电路121、天线122、电源生成部123、解调电路124、调制电路125和控制电路126。如图14所示的存储器电路130所示例的那样，存储器电路121使用以能够读取的方式记录有ID编号等固有信息的存储器阵列而构成。该存储器电路121中使用的存储器阵列为上述实施方式1～3涉及的存储器阵列、或从上述实施方式4、5涉及的存储器阵列片材切分而成的存储器阵列。天线122是与读写器等外部装置之间对无线信号进行发送接收的部件。电源生成部123为作为无线通信装置120中的整流电路而发挥功能的部件。解调电路124、调制电路125及控制电路126为无线通信装置120中的构成逻辑电路的电路。如图24所示，上述各电路与天线122分别介由布线而电连接。
这样的无线通信装置120中，天线122接收从外部装置发送的无线信号(调制波信号)。电源生成部123实施将由天线122接收到的调制波信号转换为直流电流的整流，将由此得到的直流电流(电源)供给至无线通信装置120的各构成部。解调电路124对上述调制波信号进行解调，将由此得到的电信号(命令)发送至控制电路126。存储器电路121将记录于存储器阵列中的固有信息作为数据进行保持。控制电路126基于命令(所述命令是基于从解调电路124接收到的电信号而获得的)从存储器电路121读取数据，将该读取到的数据发送至调制电路125。调制电路125对从控制电路126接收到的数据进行调制，将由此生成的调制波信号发送至天线122。天线122将来自上述调制电路125的调制波信号以包含上述数据的无线信号的形式发送至外部装置。
对于无线通信装置120而言，由于使用上述实施方式1～3涉及的存储器阵列或从实施方式4、5涉及的存储器阵列片材切分而成的存储器阵列来构成存储器电路121，因此，能够具备使用简便的工艺而以低成本制造、并且记录有与其他存储器阵列不同的固有信息的存储器阵列。
在无线通信装置120中，输入端子、输出端子、天线122、各电路所含的晶体管为通常使用的晶体管即可，它们中使用的材料、它们的形状无特别限定。另外，分别将它们电连接的布线等的材料也只要为通常可使用的导电性材料即可，可以为任意材料。它们的连接方法也只要能够实现电导通即可，可以是任意方法，用于连接的布线、电极等的宽度、厚度是任意的。
实施例
以下，基于实施例对本发明进一步具体地进行说明。需要说明的是，本发明不限于下述实施例。
(半导体溶液的制备)
半导体溶液的制备中，首先，向含有2.0mg的P3HT(Aldrich公司制，聚(3-己基噻吩))的氯仿溶液(10ml)中，加入1.0mg的CNT(CNI公司制，单层CNT，纯度95％)，在用冰进行冷却的同时，使用超声波均质器(东京理化器械株式会社制，VCX-500)以20％的输出进行4小时超声波搅拌。由此，得到CNT分散液A11(相对于溶剂而言的CNT复合体浓度为0.96g/l)。
接下来，使用膜滤器(孔径为10μm，直径为25mm，Millipore Corporation制OmniPore membrane)，对上述CNT分散液A11进行过滤，将长度为10μm以上的CNT复合体除去。向由此得到的滤液中加入o-DCB(和光纯药工业株式会社制)5ml，然后，使用旋转蒸发仪将作为低沸点溶剂的氯仿蒸馏除去，由此，用o-DCB置换了溶剂，得到CNT分散液B11。向CNT分散液B11(1ml)中加入3ml的o-DCB，由此，得到半导体溶液A1(相对于溶剂而言的CNT复合体浓度为0.03g/l)。
(组合物的制备例1)
组合物的制备例1中，制备绝缘层溶液A2。具体而言，首先，将甲基三甲氧基硅烷(61.29g(0.45摩尔))、2-(3,4-环氧环己基)乙基三甲氧基硅烷(12.31g(0.05摩尔))、以及苯基三甲氧基硅烷(99.15g(0.5摩尔))溶解于203.36g的丙二醇单丁醚(沸点170℃)。在搅拌的同时向其中加入水(54.90g)以及磷酸(0.864g)。将由此得到的溶液以浴温105℃加热2小时，使内温上升至90℃，将主要包含作为副产物而生成的甲醇的成分蒸馏除去。接下来，以浴温130℃加热2小时，使内温上升至118℃，将主要包含水和丙二醇单丁醚的成分蒸馏除去。此后，冷却至室温，得到固态成分浓度为26.0重量％的聚硅氧烷溶液A3。所得聚硅氧烷溶液A3中的聚硅氧烷的重均分子量为6000。
接下来，称取10g所得的聚硅氧烷溶液A3，向其中混合54.4g丙二醇单乙醚乙酸酯(以下，称为PGMEA)，于室温进行2小时搅拌。由此，得到绝缘层溶液A2。
(组合物的制备例2)
组合物的制备例2中，制备绝缘层溶液B2。具体而言，称取10g聚硅氧烷溶液A3，向其中混合规定的有机铝化合物(双(乙酰乙酸乙酯基)单(2,4-戊二酮)铝)，Kawaken FineChemical Co.,Ltd.制，商品名“Aluminum chelate D”)(0.13g)、和丙二醇单乙醚乙酸酯(以下，称为“PGMEA”)(54.4g)，于室温进行2小时搅拌。结果，得到绝缘层溶液B2。本溶液中的上述聚合物的含量相对于上述规定的有机铝化合物(Aluminum chelate D)的100重量份而言为2000重量份。将该绝缘层溶液B2在大气中于室温进行保存，结果即使历经1个月也没有观察到析出物，其是稳定的。
(合成例1)
合成例1中，合成了作为有机成分的化合物P1。在该合成例1中，丙烯酸乙酯(以下，称为“EA”)、甲基丙烯酸2-乙基己酯(以下，称为“2-EHMA”)、苯乙烯(以下，称为“St”)、甲基丙烯酸缩水甘油酯(以下，称为“GMA”)、与丙烯酸(以下，称为“AA”)的共聚比率(以重量为基准)为20：40：20：5：15。
具体而言，首先，向氮气氛的反应容器中加入150g的二乙二醇单乙醚乙酸酯(以下，称为“DMEA”)，使用油浴升温至80℃。经1小时向其中滴加包含20g的EA、40g的2-EHMA、20g的St、15g的AA、0.8g的2,2’-偶氮二异丁腈以及10g的DMEA的混合物。滴加结束后，进一步进行6小时聚合反应。然后，添加1g的氢醌单甲醚，停止聚合反应。接下来，经0.5小时滴加包含5g的GMA、1g的苄基三乙基氯化铵以及10g的DMEA的混合物。滴加结束后，进一步进行2小时加成反应。用甲醇对由此得到的反应溶液进行纯化，从而将未反应杂质除去，进一步进行24小时真空干燥。结果，得到化合物P1。
(合成例2)
合成例2中，合成了作为有机成分的化合物P2。在该合成例2中，2官能环氧丙烯酸酯单体(环氧酯3002A，共荣化学株式会社制)、2官能环氧丙烯酸酯单体(环氧酯70PA，共荣化学株式会社制)、GMA、St与AA的共聚比率(以重量为基准)为20：40：5：20：15。
具体而言，首先，向氮气氛的反应容器中加入150g的DMEA，使用油浴升温至80℃。经1小时向其中滴加包含20g的环氧酯3002A、40g的环氧酯70PA、20g的St、15g的AA、0.8g的2,2’-偶氮二异丁腈以及10g的DMEA的混合物。滴加结束后，进一步进行6小时聚合反应。然后，添加1g的氢醌单甲醚，停止聚合反应。接下来，经0.5小时滴加包含5g的GMA、1g的苄基三乙基氯化铵以及10g的DMEA的混合物。滴加结束后，进一步进行2小时加成反应。用甲醇对由此得到的反应溶液进行纯化，从而将未反应杂质除去，进一步进行24小时真空干燥。结果，得到化合物P2。
(合成例3)
合成例3中，合成了作为有机成分的化合物P3。化合物P3为合成例2中的化合物P2的氨基甲酸酯改性化合物。
具体而言，首先，向氮气氛的反应容器中加入100g的DMEA，使用油浴升温至80℃。经1小时向其中滴加包含10g的化合物P2(感光性成分)、3.5g的正己基异氰酸酯以及10g的DMEA的混合物。滴加结束后，进一步进行3小时反应。用甲醇对由此得到的反应溶液进行纯化，从而将未反应杂质除去，进一步进行24小时真空干燥。结果，得到具有氨基甲酸酯键的化合物P3。
(制备例1)
制备例1中，制备了导电糊剂A4。具体而言，首先，向100ml的清洁瓶中加入16g的化合物P1、4g的化合物P3、4g的光聚合引发剂OXE-01(BASF Japan株式会社制)、0.6g的产酸剂SI-110(三新化学工业株式会社制)、和10g的γ-丁内酯(三菱气体化学株式会社制)，利用自转-公转真空混合器“あわとり練太郎”(注册商标)(ARE-310，THINKY corporation制)进行混合。由此，得到感光性树脂溶液46.6g(固态成分为78.5重量％)。接下来，将该所得的感光性树脂溶液(8.0g)与平均粒径为0.2μm的Ag粒子(42.0g)进行混合，使用三辊机(商品名“EXAKT M-50”，EXAKT公司制)进行混炼。结果，得到了50g的导电糊剂A4。
(实施例1)
实施例1中，制作了本发明的实施方式1涉及的存储器阵列(参见图1～3)。具体而言，首先，利用电阻加热法，在玻璃制的基板1(膜厚为0.7mm)上透过掩模而真空蒸镀5nm的铬、和50nm的金，由此，形成存储器元件14、15、16、17的第三电极2、字线10以及字线11。接下来，通过旋涂法将绝缘层溶液A2涂布(1000rpm×20秒)于上述基板1上，在大气气氛下于120℃进行3分钟热处理，在氮气氛下于150℃进行120分钟热处理，从而形成膜厚为0.5μm的绝缘层3。接下来，利用电阻加热法，以使得膜厚成为50nm的方式真空蒸镀金，利用旋涂法在其上涂布(1000rpm×20秒)光致抗蚀剂(商品名“LC100-10cP”，Rohm and Haas Co.,Ltd.制)，于100℃进行10分钟加热干燥。
接下来，使用平行光掩模对准器(佳能株式会社制，PLA-501F)隔着掩模对以上述方式制作的光致抗蚀剂膜进行图案曝光，然后，使用自动显影装置(泷泽产业株式会社制，AD-2000)，用2.38重量％的四甲基氢氧化铵水溶液(商品名“ELM-D”，三菱气体化学株式会社制)进行70秒喷淋显影，接下来用水清洗30秒。然后，用蚀刻处理液(商品名“AURUM-302”，关东化学株式会社制)进行5分钟蚀刻处理，然后，用水清洗30秒。接下来，在剥离液(商品名“AZ REMOVER 100”，AZ电子材料有限公司制)中浸渍5分钟而将抗蚀剂剥离，用水清洗30秒后，于120℃进行20分钟加热干燥，从而形成第一电极5、第二电极6、位线12、及位线13。
上述第一电极5及第二电极6的宽度设定为100μm，上述电极间的距离设定为10μm。在以上述方式形成有电极的基板1上，利用喷墨法将100pl的半导体溶液A1涂布于存储器元件14、17上，在热板上在氮气流下于150℃进行30分钟的热处理，从而形成半导体层4。由此，得到了实施例1的存储器阵列。
接下来，对构成实施例1的存储器阵列的存储器元件中的第一电极与第二电极之间的电特性进行测定。具体而言，作为该电特性，对改变存储器元件中的第三电极的电压(Vg)时的、第一电极与第二电极之间的电流(Id)及电压(Vsd)进行测定。在该测定中，使用半导体特性评价系统4200-SCS型(Keithley Instruments Inc.制)，在大气中进行测定。由此，求出Vg＝-3V、Vsd＝-5V时的Id的值。
实施例1的存储器阵列的存储器元件14～17中的Id的值(电流值)示于后述表1。参见表1可知，在实施例1中的具有半导体层4的存储器元件14及存储器元件17、和不具有半导体层4的存储器元件15及存储器元件16中，在第一电极与第二电极之间流动的Id存在充分的差异。由该结果能够确认到，针对实施例1，在存储器元件14及存储器元件17、与存储器元件15及存储器元件16之间，记录有彼此不同的信息。
(实施例2)
实施例2中，代替上述实施例1中的玻璃制的基板1，使用膜厚为50μm的PET膜，通过丝网印刷将导电糊剂A4涂布于该PET膜制的基板上，利用干燥烘箱于100℃进行10分钟的预烘烤。然后，使用曝光装置(商品名“PEM-8M”，Union Optics Co.,Ltd.制)进行曝光后，用0.5％的Na2CO3溶液进行30秒浸渍显影，用超纯水进行淋洗后，利用干燥烘箱于140℃进行30分钟固化。由此，形成存储器元件14、15、16、17的第三电极2、字线10及字线11。
接下来，利用旋涂法将绝缘层溶液A2涂布(1000rpm×20秒)于上述PET膜制的基板上，在大气气氛下于120℃进行3分钟热处理，在氮气氛下于150℃进行120分钟热处理，由此，形成膜厚为0.5μm的绝缘层3。
接下来，利用丝网印刷将导电糊剂A4涂布于上述PET膜制的基板上，利用干燥烘箱于100℃进行10分钟预烘烤。然后，使用曝光装置“PEM-8M”进行曝光后，在0.5％的Na2CO3溶液中进行30秒浸渍显影，用超纯水淋洗后，利用干燥烘箱于140℃进行30分钟固化。由此，形成第一电极5、第二电极6、位线12及位线13。
在以上述方式形成有电极的基板上，利用喷墨法将100pl的半导体溶液A1涂布于存储器元件14、17，在热板上在氮气流下于150℃进行30分钟的热处理，由此形成半导体层4。由此，得到实施例2的存储器阵列。该实施例2的存储器阵列中的各存储器元件的第一电极及第二电极的宽度以及间隔与实施例1同样。
接下来，对构成实施例2的存储器阵列的存储器元件中的第一电极与第二电极之间的电特性进行测定。具体而言，作为该电特性，对改变存储器元件中的第三电极的电压(Vg)时的、第一电极与第二电极之间的电流(Id)及电压(Vsd)进行测定。在该测定中，使用半导体特性评价系统4200-SCS型(Keithley Instruments Inc.制)，在大气中进行测定。由此，求出Vg＝-3V、Vsd＝-5V时的Id的值。
实施例2的存储器阵列的存储器元件14～17中的Id的值(电流值)示于表1。参见表1可知，在实施例2中的具有半导体层4的存储器元件14及存储器元件17、与不具有半导体层4的存储器元件15及存储器元件16中，在第一电极与第二电极之间流动的Id存在充分的差异。由该结果能够确认到，针对实施例2，在存储器元件14及存储器元件17与存储器元件15及存储器元件16之间，记录有彼此不同的信息。
(实施例3)
实施例3中，制作了本发明的实施方式2涉及的存储器阵列(参见图4～6)。具体而言，首先，利用电阻加热法，在玻璃制的基板21(膜厚为0.7mm)上透过掩模而真空蒸镀5nm的铬以及50nm的金，由此，形成存储器元件34、35、36、37的第三电极22及字线30、31。接下来，利用旋涂法将绝缘层溶液A2涂布(1000rpm×20秒)于上述基板21上，在大气气氛下于120℃进行3分钟热处理，在氮气氛下于150℃进行120分钟热处理，由此形成膜厚为0.5μm的绝缘层23。接下来，利用电阻加热法，以使得膜厚成为50nm的方式真空蒸镀金，利用旋涂法在其上涂布(1000rpm×20秒)光致抗蚀剂(商品名“LC100-10cP”，Rohm and Haas Co.,Ltd.制)，于100℃进行10分钟加热干燥。
接下来，使用平行光掩模对准器(佳能株式会社制，PLA-501F)隔着掩模对以上述方式制作的光致抗蚀剂膜进行图案曝光，然后，使用自动显影装置(泷泽产业株式会社制，AD-2000)、用2.38重量％的四甲基氢氧化铵水溶液(商品名“ELM-D”，三菱气体化学株式会社制)进行70秒喷淋显影，接下来用水清洗30秒。然后，用蚀刻处理液(商品名“AURUM-302”，关东化学株式会社制)进行5分钟蚀刻处理，然后，用水清洗30秒。接下来，在剥离液(商品名“AZ REMOVER 100”，AZ电子材料有限公司制)中浸渍5分钟而将抗蚀剂剥离，在水中进行30秒清洗后，于120℃进行20分钟加热干燥，从而形成第一电极25、第二电极26、位线32、及位线33。
上述第一电极25及第二电极26的宽度设定为100μm、上述电极间的距离设定为10μm。在以上述方式形成有电极的基板21上，利用喷墨法将100pl的半导体溶液A1涂布于存储器元件34、37，并且利用喷墨法将20pl的半导体溶液A1涂布于存储器元件35、36，在热板上在氮气流下于150℃进行30分钟的热处理，从而形成半导体层24和半导体层27。由此，得到了实施例3的存储器阵列。
接下来，对构成实施例3的存储器阵列的存储器元件中的第一电极与第二电极之间的电特性进行测定。具体而言，作为该电特性，对改变存储器元件中的第三电极的电压(Vg)时的、第一电极与第二电极之间的电流(Id)及电压(Vsd)进行测定。在该测定中，使用半导体特性评价系统4200-SCS型(Keithley Instruments Inc.制)，在大气中进行测定。由此，求出Vg＝-3V、Vsd＝-5V时的Id的值。
实施例3的存储器阵列的存储器元件34～37中的Id的值(电流值)示于后述表2。参见表2可知，在实施例3中的、具有半导体层24的存储器元件34及存储器元件37、与具有半导体层27的存储器元件35及存储器元件36中，在第一电极与第二电极之间流动的Id存在充分的差异。由该结果能够确认到，针对实施例3，在存储器元件34及存储器元件37、与存储器元件35及存储器元件36之间，记录有彼此不同的信息。
(实施例4)
实施例4中，制作了本发明的实施方式3涉及的存储器阵列(参见图8～10)。具体而言，首先，利用电阻加热法，在玻璃制的基板41(膜厚为0.7mm)上透过掩模而真空蒸镀5nm的铬、和50nm的金，由此，形成存储器元件54、55、56、57的第三电极42及字线50、51。接下来，利用旋涂法将绝缘层溶液B2涂布(1000rpm×20秒)于上述基板41上，在大气气氛下于120℃进行3分钟热处理，在氮气氛下于150℃进行120分钟热处理，从而形成膜厚为0.5μm的绝缘层43。接下来，利用电阻加热法，以使得膜厚成为50nm的方式对金进行真空蒸镀，利用旋涂法在其上涂布(1000rpm×20秒)光致抗蚀剂(商品名“LC100-10cP”，Rohm and Haas Co.,Ltd.制)，于100℃进行10分钟加热干燥。
接下来，使用平行光掩模对准器(佳能株式会社制，PLA-501F)隔着掩模对以上述方式制作的光致抗蚀剂膜进行图案曝光后，使用自动显影装置(泷泽产业株式会社制，AD-2000)，用2.38重量％的四甲基氢氧化铵水溶液(商品名“ELM-D”，三菱气体化学株式会社制)进行70秒喷淋显影，接下来用水清洗30秒。然后，用蚀刻处理液(商品名“AURUM-302”，关东化学株式会社制)进行5分钟蚀刻处理，然后，用水清洗30秒。接下来，在剥离液(商品名“AZ REMOVER100”，AZ电子材料有限公司制)中浸渍5分钟而将抗蚀剂剥离，用水清洗30秒后，于120℃进行20分钟加热干燥，从而形成第一电极45、第二电极46、位线52、及位线53。
上述第一电极45及第二电极46的宽度设定为100μm，上述电极间的距离设定为10μm。在以上述方式形成有电极的基板41上，利用喷墨法将100pl的半导体溶液A1涂布于存储器元件54、55、56、57上，在热板上在氮气流下于150℃进行30分钟的热处理，从而形成半导体层44。
接下来，将聚乙烯醇(PVA，Nakarai Tesque Co.,Ltd.制)以成为2重量％的方式溶解于水中，利用喷墨法将其150pl以覆盖半导体层44的方式涂布于存储器元件54及存储器元件57的各半导体层44上。另外，将聚苯乙烯以成为5重量％的方式溶解于甲基乙基酮(以下，称为“MEK”)，利用喷墨法将其150pl以覆盖半导体层44的方式涂布于存储器元件55及存储器元件56的各半导体层44上。然后，将上述涂布液在氮气流下于100℃进行10分钟热处理，由此，在存储器元件54及存储器元件57的各半导体层44上形成第一绝缘层48，并且，在存储器元件55及存储器元件56的各半导体层44上形成第二绝缘层49。由此，得到了实施例4的存储器阵列。
接下来，对构成实施例4的存储器阵列的存储器元件中的第一电极与第二电极之间的电特性进行测定。具体而言，作为该电特性，对改变存储器元件中的第三电极的电压(Vg)时的、第一电极与第二电极之间的电流(Id)及电压(Vsd)进行测定。在该测定中，使用半导体特性评价系统4200-SCS型(Keithley Instruments Inc.制)，在大气中进行测定。由此，求出Vg＝-3V、Vsd＝-5V时的Id的值。
实施例4的存储器阵列的存储器元件54～57中的Id的值(电流值)示于后述表3。参见表3可知，在实施例4中的、具有第一绝缘层48的存储器元件54及存储器元件57、与具有第二绝缘层49的存储器元件55及存储器元件56中，在第一电极与第二电极之间流动的Id存在充分的差异。由该结果能够确认，针对实施例4，在存储器元件54及存储器元件57、与存储器元件55及存储器元件56之间，记录有彼此不同的信息。
(实施例5～13)
实施例5～13中，在表3所示的条件下，以与上述实施例4同样的方式制作存储器阵列。针对所得各存储器阵列的存储器元件，与上述实施例4同样地，求出Vg＝-3V、Vsd＝-5V时的Id的值。所得结果示于表3。
需要说明的是，表3中，第一绝缘层48和第二绝缘层49中各自使用的材料以简称示出。以这些简称示出的材料如下所述。
“PVA”是将聚乙烯醇(Nakarai Tesque Co.,Ltd.制)以成为2重量％的方式溶解于水中而得到的物质。“PVP”是将聚乙烯基苯酚(Aldrich公司制)以成为5重量％的方式溶解于1-丁醇而得到的物质。“PMF”是将聚(三聚氰胺-co-甲醛)(Aldrich公司制，固态成分浓度84重量％，1-丁醇溶液)以成为5重量％的方式溶解于1-丁醇而得到的物质。“CYEP”是将氰乙基支链淀粉(cyanoethyl pullulan)(信越化学工业株式会社制)以成为5重量％的方式溶解于MEK而得到的物质。“P(VDF-TrFE)”是将聚(偏二氟乙烯-三氟乙烯)(Solvay公司制，Solvene·250)以成为5重量％的方式溶解于PGMEA而得到的物质。“聚硅氧烷溶液A3”是将聚硅氧烷溶液A3以成为3重量％的方式溶解于PGMEA而得到的物质。“聚苯乙烯+DBU”是将聚苯乙烯以成为5重量％的方式、且将1,8-二氮杂双环[5.4.0]十一-7-烯(DBU，东京化成工业株式会社制，一级)以成为0.5重量％的方式溶解于MEK而得到的物质。“聚苯乙烯+DBN”是将聚苯乙烯以成为5重量％的方式、且将1,5-二氮杂双环[4.3.0]壬-5-烯(DBN，东京化成工业株式会社制，一级)以成为0.5重量％的方式溶解于MEK而得到的物质。
实施例5～13的各自的存储器元件54～57中的上述Id的值示于表3。参见表3可知，在实施例5～13的各自中的、具有第一绝缘层48的存储器元件54及存储器元件57、与具有第二绝缘层49的存储器元件55及存储器元件56中，在第一电极与第二电极之间流动的Id存在充分的差异。由该结果能够确认到，针对实施例5～13的各自，在存储器元件54及存储器元件57、与存储器元件55及存储器元件56之间，记录有彼此不同的信息。
(实施例14)
实施例14中，以与上述实施方式1中的存储器元件14、15(参见图2)同样的构成分别制作本发明的实施方式4中的存储器元件66、67(参见图16)，从而制作具有实施方式4的第一例中的存储器阵列61～64的存储器阵列片材。
具体而言，首先，利用缝模涂布法将导电糊剂A4涂布于聚酰亚胺制的片材60(膜厚为0.02mm)上，利用干燥烘箱于100℃进行10分钟预烘烤。然后，使用曝光装置(商品名“PEM-8M”，Union Optics Co.,Ltd.制)进行曝光后，用0.5％的KOH溶液进行60秒浸渍显影，用超纯水进行淋洗后，利用干燥烘箱于200℃进行30分钟固化。由此，形成存储器元件66、67的第三电极2、字线10及字线11。
接下来，利用旋涂法将绝缘层溶液A2涂布(1000rpm×20秒)于上述片材60上，在大气气氛下于120℃进行3分钟热处理，在氮气氛下于150℃进行120分钟热处理，由此，形成膜厚为0.5μm的绝缘层3。接下来，利用缝模涂布法将导电糊剂A4涂布于上述片材60上，利用干燥烘箱于100℃进行10分钟预烘烤。然后，使用曝光装置(商品名“PEM-8M”，Union OpticsCo.,Ltd.制)进行曝光后，用0.5％的KOH溶液进行60秒浸渍显影，用超纯水进行淋洗后，利用干燥烘箱于200℃进行30分钟固化。由此，形成第一电极5、第二电极6、位线12及位线13。
上述第一电极5及第二电极6的宽度设定为100μm，上述电极间的距离设定为10μm。在以上述方式形成有第一电极5及第二电极6的片材60上，利用喷墨法在存储器元件66上涂布100pl的半导体溶液A1，在热板上在氮气流下于150℃进行30分钟的热处理，从而形成半导体层4。由此，得到了实施例14的存储器阵列片材。
接下来，对实施例14的存储器阵列片材中的存储器元件中的第一电极与第二电极之间的电特性进行测定。具体而言，作为该电特性，对改变存储器元件中的第三电极的电压(Vg)时的、第一电极与第二电极之间的电流(Id)及电压(Vsd)进行测定。在该测定中，使用半导体特性评价系统4200-SCS型(Keithley Instruments Inc.制)，在大气中进行测定。由此，求出Vg＝-3V、Vsd＝-5V时的Id的值(电流值)。
实施例14中，在具有半导体层4的存储器元件66中，观测到μA数量级的Id的值。另一方面，在不具有半导体层4的存储器元件67中，未观测到Id的值。由该结果能够确认到，存储器元件66及存储器元件67分别记录有“1”或“0”等彼此不同的信息。此外，在存储器阵列61～64中，由于存储器元件66及存储器元件67的排列图案彼此不同，因此能够确认到上述存储器阵列61～64分别记录有彼此不同的固有信息。
(实施例15)
实施例15中，以与图19所示的存储器元件94、95同样的构成分别制作本发明的实施方式5中的存储器元件90～105(参见图18)，从而制作具有实施方式5的存储器阵列71～74的存储器阵列片材。
具体而言，首先，利用缝模涂布法将导电糊剂A4涂布于聚酰亚胺制的片材70(膜厚为0.02mm)上，利用干燥烘箱于100℃进行10分钟预烘烤。然后，使用曝光装置(商品名“PEM-8M”，Union Optics Co.,Ltd.制)进行曝光后，用0.5％的KOH溶液进行60秒浸渍显影，用超纯水进行淋洗后，利用干燥烘箱于200℃进行30分钟固化。由此，形成存储器元件90～105的第三电极88、字线80、字线81、及连接部106～109。
接下来，利用旋涂法将绝缘层溶液A2涂布(1000rpm×20秒)于上述片材70上，在大气气氛下于120℃进行3分钟热处理，在氮气氛下于150℃进行120分钟热处理，由此，形成膜厚为0.5μm的绝缘层87。接下来，利用缝模涂布法将导电糊剂A4涂布于上述片材70上，利用干燥烘箱于100℃进行10分钟预烘烤。然后，使用曝光装置(商品名“PEM-8M”，Union OpticsCo.,Ltd.制)进行曝光后，用0.5％的KOH溶液进行60秒浸渍显影，用超纯水淋洗后，利用干燥烘箱于200℃进行30分钟固化。由此，形成第一电极85、第二电极86、位线82及位线83。
上述第一电极85及第二电极86的宽度设定为100μm，上述电极间的距离设定为10μm。在以上述方式形成有第一电极85及第二电极86的片材70上，利用喷墨法涂布100pl的半导体溶液A1，在热板上在氮气流下于150℃进行30分钟的热处理，从而形成半导体层89。接下来，在形成有第一电极85及第二电极86的片材70上，利用喷墨法而仅在存储器元件90～93、95、96、99～102上涂布30pl的导电糊剂A4，利用干燥烘箱于100℃进行10分钟预烘烤后，进一步利用干燥烘箱于200℃进行30分钟固化，由此形成连接部110～119。由此，得到了实施例15的存储器阵列片材。
接下来，对实施例15的存储器阵列片材中的存储器元件中的第一电极与第二电极之间的电特性进行测定。具体而言，作为该电特性，对改变存储器元件中的第三电极的电压(Vg)时的、第一电极与第二电极之间的电流(Id)及电压(Vsd)进行测定。在该测定中，使用半导体特性评价系统4200-SCS型(Keithley Instruments Inc.制)，在大气中进行测定。由此，求出Vg＝-3V、Vsd＝-5V时的Id的值(电流值)。
实施例15中，在具有连接部110～119、即具有第一布线图案的存储器元件90～93、95、96、99～102中，观测到了μA数量级的Id的值。另一方面，在不具有将第一电极85与位线82或位线83电连接的连接部的、即具有第二布线图案的存储器元件94、97、98、103～105中，未观测到Id的值。由该结果可确认到，第一布线图案的存储器元件及第二布线图案的存储器元件分别记录着“1”或“0”等彼此不同的信息。此外，在存储器阵列71～74中，由于第一布线图案的存储器元件及第二布线图案的存储器元件的排列图案彼此不同，因此能够确认到上述存储器阵列71～74分别记录有不同的固有信息。
[表1]
(表1)
[表2]
(表2)
[表3]
产业上的可利用性
如上所述，本发明涉及的存储器阵列、存储器阵列的制造方法、存储器阵列片材、存储器阵列片材的制造方法及无线通信装置适于实现能够使用简便的工艺而以低成本进行制造、且每次制造能够记录不同固有信息的存储器阵列、使用其的存储器阵列片材及无线通信装置。
附图标记说明
1 基板
2 第三电极
3 绝缘层
4 半导体层
5 第一电极
6 第二电极
10、11 字线
12、13 位线
14、15、16、17 存储器元件
21 基板
22 第三电极
23 绝缘层
24、27 半导体层
25 第一电极
26 第二电极
30、31 字线
32、33 位线
34、35、36、37 存储器元件
41 基板
42 第三电极
43 绝缘层
44 半导体层
45 第一电极
46 第二电极
48 第一绝缘层
49 第二绝缘层
50、51 字线
52、53 位线
54、55、56、57 存储器元件
60 片材
61、62、63、64 存储器阵列
61a、62a、63a、64a 区域
65 存储器阵列片材
66、67 存储器元件
70 片材
71、72、73、74 存储器阵列
71a、72a、73a、74a 区域
75 存储器阵列片材
80、81 字线
82、83 位线
85 第一电极
86 第二电极
87 绝缘层
88 第三电极
89 半导体层
90、91、92、93、94、95、96、97、98、99、100、101、102、103、104、105 存储器元件
106、107、108、109、110、111、112、113、114、115、116、117、118、119 连接部
120 无线通信装置
121 存储器电路
122 天线
123 电源生成部
124 解调电路
125 调制电路
126 控制电路
130 存储器电路
131 存储器阵列
132 环形振荡电路
133 计数器电路
134 触发器电路
200、300、500 存储器阵列

Claims (27)

1.存储器阵列，其特征在于，在基板上具备：
多条第一布线；
与所述多条第一布线交叉的至少一条第二布线；和
多个存储器元件，其对应于所述多条第一布线与所述至少一条第二布线的各交点而设置，并且各自具有彼此分隔开而配置的第一电极及第二电极、连接于所述至少一条第二布线中的一条的第三电极、和将所述第一电极及所述第二电极与所述第三电极电绝缘的绝缘层，
其中，所述第一电极及所述第二电极中的任一者连接于所述多条第一布线中的一条，
所述多个存储器元件中的至少一者在所述第一电极与所述第二电极之间的区域中具有涂布层，
所述多个存储器元件包含因所述涂布层而使得所述第一电极与所述第二电极之间的电特性彼此不同的两种存储器元件，
通过将所述两种存储器元件任意组合而成的排列来确定所记录的信息。
2.根据权利要求1所述的存储器阵列，其特征在于，
所述涂布层为包含被涂布于所述第一电极与所述第二电极之间的区域中的半导体材料的半导体层，
所述两种存储器元件中，一种存储器元件为具有所述半导体层的存储器元件，另一种存储器元件为不具有所述半导体层的存储器元件，
所述一种存储器元件及所述另一种存储器元件根据所述半导体层的有无而分别记录彼此不同的各信息。
3.根据权利要求1所述的存储器阵列，其特征在于，
所述涂布层为包含被涂布于所述第一电极与所述第二电极之间的区域中的半导体材料、且彼此之间电特性不同的第一半导体层或第二半导体层，
所述两种存储器元件中，一种存储器元件为具有所述第一半导体层的存储器元件、另一种存储器元件为具有所述第二半导体层的存储器元件，
所述一种存储器元件及所述另一种存储器元件根据所述第一半导体层与所述第二半导体层的电特性的差异而分别记录彼此不同的各信息。
4.根据权利要求3所述的存储器阵列，其特征在于，所述第二半导体层含有不同于所述第一半导体层的半导体材料。
5.根据权利要求3或4所述的存储器阵列，其特征在于，所述第二半导体层的膜厚比所述第一半导体层的膜厚厚。
6.根据权利要求4或5所述的存储器阵列，其特征在于，所述第一半导体层及所述第二半导体层各自含有选自由碳纳米管、石墨烯、富勒烯及有机半导体组成的组中的一种以上作为半导体材料。
7.根据权利要求3所述的存储器阵列，其特征在于，
所述第一半导体层及所述第二半导体层各自含有碳纳米管作为半导体材料，
所述第二半导体层中的碳纳米管的浓度高于所述第一半导体层中的碳纳米管的浓度。
8.根据权利要求1所述的存储器阵列，其特征在于，
所述多个存储器元件各自具有半导体层，所述半导体层包含以与所述绝缘层接触的方式被涂布于所述第一电极与所述第二电极之间的区域中的半导体材料，
所述涂布层为第一绝缘层或第二绝缘层，所述第一绝缘层或第二绝缘层包含从与所述绝缘层相反的一侧以与所述半导体层接触的方式被涂布于所述第一电极与所述第二电极之间的区域中的绝缘性材料，并且使所述半导体层的电特性变化为彼此不同的电特性，
所述两种存储器元件中，一种存储器元件为具有所述第一绝缘层的存储器元件，另一种存储器元件为具有所述第二绝缘层的存储器元件，
所述一种存储器元件及所述另一种存储器元件根据由所述第一绝缘层和所述第二绝缘层带来的所述半导体层的电特性的差异，而分别记录彼此不同的各信息。
9.根据权利要求2或8所述的存储器阵列，其特征在于，所述半导体层含有选自由碳纳米管、石墨烯、富勒烯及有机半导体组成的组中的一种以上。
10.根据权利要求2、8、9中任一项所述的存储器阵列，其特征在于，所述半导体层含有碳纳米管。
11.根据权利要求6、7、9、10中任一项所述的存储器阵列，其特征在于，所述碳纳米管含有在所述碳纳米管的表面的至少一部分上附着有共轭系聚合物的碳纳米管复合体。
12.存储器阵列的制造方法，其特征在于，所述存储器阵列在基板上具备：多条第一布线；与所述多条第一布线交叉的至少一条第二布线；和多个存储器元件，其对应于所述多条第一布线与所述至少一条第二布线的各交点而设置，并且各自具有彼此分隔开而配置的第一电极及第二电极、连接于所述至少一条第二布线中的一条的第三电极、和将所述第一电极及所述第二电极与所述第三电极电绝缘的绝缘层，
所述存储器阵列的制造方法包括利用涂布法在所述多个存储器元件中的至少一个存储器元件中的所述第一电极与所述第二电极之间的区域中形成涂布层的涂布工序。
13.根据权利要求12所述的存储器阵列的制造方法，其特征在于，
所述涂布层为半导体层，
所述涂布工序中，在对应于所记录的信息而从所述多个存储器元件中选择的涂布对象的存储器元件中的所述第一电极与所述第二电极之间的区域中，形成所述半导体层。
14.根据权利要求12所述的存储器阵列的制造方法，其特征在于，
所述涂布层为彼此之间电特性不同的第一半导体层或第二半导体层，
所述涂布工序中，对应于所记录的信息，在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中形成所述第一半导体层或所述第二半导体层。
15.根据权利要求12所述的存储器阵列的制造方法，其特征在于，
所述涂布层为彼此之间电特性不同的第一绝缘层或第二绝缘层，
在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中，预先形成了与所述绝缘层接触的半导体层，
所述涂布工序中，对应于所记录的信息，在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中，从与所述绝缘层相反的一侧以与所述半导体层接触的方式形成所述第一绝缘层或所述第二绝缘层。
16.根据权利要求12～15中任一项所述的存储器阵列的制造方法，其特征在于，所述涂布法为选自由喷墨法、分配器法及喷雾法组成的组中的任一者。
17.存储器阵列片材，其特征在于，所述存储器阵列片材是在片材上组合多个权利要求1～11中任一项所述的存储器阵列而形成的，
在形成于所述片材上的多个所述存储器阵列中分别记录的各信息彼此不同。
18.存储器阵列片材，其特征在于，所述存储器阵列片材是在片材上组合多个存储器阵列而形成的，所述存储器阵列具备多条第一布线、与所述多条第一布线交叉的至少一条第二布线、和对应于所述多条第一布线与所述至少一条第二布线的各交点而设置的多个存储器元件，
所述多个存储器元件包含与所述第一布线及所述第二布线这两者电连接的第一布线图案的存储器元件、和未与所述第一布线及所述第二布线中的至少一者电连接的第二布线图案的存储器元件这两种存储器元件，
所述第一布线图案及所述第二布线图案包含被涂布于所述片材上的导电材料，
通过将所述两种存储器元件任意组合而成的排列来确定记录于所述存储器阵列的信息，
在形成于所述片材上的多个所述存储器阵列中分别记录的各信息彼此不同。
19.根据权利要求18所述的存储器阵列片材，其特征在于，
所述第一布线图案的存储器元件具有与所述多条第一布线中的一条电连接的第一电极、经由半导体层而与所述第一电极电连接的第二电极、和与所述至少一条第二布线中的一条电连接的第三电极，
所述第二布线图案的存储器元件中，所述多条第一布线中的一条与所述第一电极的电连接、所述第一电极与所述第二电极的电连接、和所述至少一条第二布线中的一条与所述第三电极的电连接中的至少一者未被实施。
20.存储器阵列片材的制造方法，其特征在于，所述存储器阵列片材是在片材上组合多个存储器阵列而形成的，所述存储器阵列具备：多条第一布线；与所述多条第一布线交叉的至少一条第二布线；和多个存储器元件，其对应于所述多条第一布线与所述至少一条第二布线的各交点而设置，并且各自具有彼此分隔开而配置的第一电极及第二电极、连接于所述至少一条第二布线中的一条的第三电极、和将所述第一电极及所述第二电极与所述第三电极电绝缘的绝缘层，
所述存储器阵列片材的制造方法包括利用涂布法在所述多个存储器元件中的至少一个存储器元件中的所述第一电极与所述第二电极之间的区域中形成涂布层的涂布工序，
在形成于所述片材上的多个所述存储器阵列的各自中记录彼此不同的信息。
21.根据权利要求20所述的存储器阵列片材的制造方法，其特征在于，
所述涂布层为半导体层，
所述涂布工序中，在对应于所记录的信息而从所述多个存储器元件中选择的涂布对象的存储器元件中的所述第一电极与所述第二电极之间的区域中，形成所述半导体层。
22.根据权利要求20所述的存储器阵列片材的制造方法，其特征在于，
所述涂布层为彼此之间电特性不同的第一半导体层或第二半导体层，
所述涂布工序中，对应于所记录的信息，在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中形成所述第一半导体层或所述第二半导体层。
23.根据权利要求20所述的存储器阵列片材的制造方法，其特征在于，
所述涂布层为彼此之间电特性不同的第一绝缘层或第二绝缘层，
在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中，预先形成了与所述绝缘层接触的半导体层，
所述涂布工序中，对应于所记录的信息，在所述多个存储器元件的各自中的所述第一电极与所述第二电极之间的区域中，从与所述绝缘层相反的一侧以与所述半导体层接触的方式形成所述第一绝缘层或所述第二绝缘层。
24.存储器阵列片材的制造方法，其特征在于，所述存储器阵列片材是在片材上组合多个存储器阵列而形成的，所述存储器阵列具备多条第一布线、与所述多条第一布线交叉的至少一条第二布线、和对应于所述多条第一布线与所述至少一条第二布线的各交点而设置的多个存储器元件，
所述存储器阵列片材的制造方法包括涂布工序，其中，针对所述多个存储器元件中包含的每个存储器元件，利用涂布法来形成所述第一布线及所述第二布线这两者与所述存储器元件电连接的第一布线图案、或所述第一布线及所述第二布线中的至少一者未与所述存储器元件电连接的第二布线图案，
在形成于所述片材上的多个所述存储器阵列的各自中记录彼此不同的信息。
25.根据权利要求24所述的存储器阵列片材的制造方法，其特征在于，
所述第一布线图案为包含与所述多条第一布线中的一条电连接的第一电极、经由半导体层而与所述第一电极电连接的第二电极、和与所述至少一条第二布线中的一条电连接的第三电极的布线图案，
所述第二布线图案为所述多条第一布线中的一条与所述第一电极的电连接、所述第一电极与所述第二电极的电连接、和所述至少一条第二布线中的一条与所述第三电极的电连接中的至少一者未被实施的布线图案。
26.根据权利要求20～25中任一项所述的存储器阵列片材的制造方法，其特征在于，所述涂布法为选自由喷墨法、分配器法及喷雾法组成的组中的任一者。
27.无线通信装置，其特征在于，至少具备：
权利要求1～11中任一项所述的存储器阵列、或从权利要求17～19中任一项所述的存储器阵列片材切分而形成的存储器阵列；和
天线。
CN201780032299.0A 2016-06-06 2017-05-29 存储器阵列、存储器阵列片材及它们的制造方法 Active CN109196636B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2016-112416 2016-06-06
JP2016112416 2016-06-06
JP2016-147013 2016-07-27
JP2016147013 2016-07-27
JP2017034620 2017-02-27
JP2017-034620 2017-02-27
PCT/JP2017/019953 WO2017212972A1 (ja) 2016-06-06 2017-05-29 メモリアレイ、メモリアレイの製造方法、メモリアレイシート、メモリアレイシートの製造方法および無線通信装置

Publications (2)

Publication Number Publication Date
CN109196636A true CN109196636A (zh) 2019-01-11
CN109196636B CN109196636B (zh) 2019-11-26

Family

ID=60578763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780032299.0A Active CN109196636B (zh) 2016-06-06 2017-05-29 存储器阵列、存储器阵列片材及它们的制造方法

Country Status (7)

Country Link
US (1) US11171179B2 (zh)
EP (1) EP3471133A4 (zh)
JP (1) JP6350757B2 (zh)
KR (2) KR102051906B1 (zh)
CN (1) CN109196636B (zh)
TW (1) TWI664641B (zh)
WO (1) WO2017212972A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7230509B2 (ja) 2017-11-02 2023-03-01 東レ株式会社 集積回路およびその製造方法ならびにそれを用いた無線通信装置
WO2020026786A1 (ja) * 2018-07-31 2020-02-06 東レ株式会社 半導体装置、無線通信装置、センサー制御装置、および半導体装置の製造方法
JP7226331B2 (ja) * 2018-10-18 2023-02-21 東レ株式会社 電界効果型トランジスタの製造方法および無線通信装置の製造方法
JP7259368B2 (ja) * 2019-02-01 2023-04-18 富士通株式会社 抵抗変化素子の製造方法
US10991433B2 (en) * 2019-09-03 2021-04-27 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211316A (ja) * 1992-06-23 1993-08-20 Casio Comput Co Ltd 薄膜マスクｒｏｍ
CN101097770A (zh) * 2006-06-30 2008-01-02 株式会社半导体能源研究所 半导体装置及电子设备
JP2014157941A (ja) * 2013-02-15 2014-08-28 Fujikura Ltd 有機薄膜トランジスタ及びその製造方法
CN104423154A (zh) * 2013-08-29 2015-03-18 新日铁住金化学株式会社 栅绝缘膜、有机薄膜晶体管及有机薄膜晶体管的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288463A (ja) * 1985-06-17 1986-12-18 Hitachi Ltd 半導体マスクリ−ドオンリメモリ
JP2000260886A (ja) 1999-03-11 2000-09-22 Toshiba Corp 半導体記憶装置及びその製造方法
US6417548B1 (en) * 1999-07-19 2002-07-09 United Microelectronics Corp. Variable work function transistor high density mask ROM
JP3484380B2 (ja) 1999-09-22 2004-01-06 沖電気工業株式会社 リードオンリメモリ
WO2005043639A1 (ja) * 2003-10-30 2005-05-12 Matsushita Electric Industrial Co., Ltd. 導電性薄膜および薄膜トランジスタ
WO2006003844A1 (ja) * 2004-07-06 2006-01-12 Konica Minolta Holdings, Inc. 半導体装置、その製造方法及び電子装置
EP1717862A3 (en) * 2005-04-28 2012-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
JP2008034083A (ja) * 2006-06-30 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US7541213B2 (en) 2006-07-21 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5400279B2 (ja) * 2007-06-07 2014-01-29 スパンション エルエルシー 半導体装置及びその製造方法並びに半導体製造装置
KR20100094192A (ko) * 2009-02-18 2010-08-26 삼성전자주식회사 탄소나노튜브 박막을 이용한 에스램
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置
KR20130053097A (ko) * 2011-11-15 2013-05-23 한밭대학교 산학협력단 인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법
JP7060863B2 (ja) * 2017-10-06 2022-04-27 株式会社Skb 戸パネルの支持構造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211316A (ja) * 1992-06-23 1993-08-20 Casio Comput Co Ltd 薄膜マスクｒｏｍ
CN101097770A (zh) * 2006-06-30 2008-01-02 株式会社半导体能源研究所 半导体装置及电子设备
JP2014157941A (ja) * 2013-02-15 2014-08-28 Fujikura Ltd 有機薄膜トランジスタ及びその製造方法
CN104423154A (zh) * 2013-08-29 2015-03-18 新日铁住金化学株式会社 栅绝缘膜、有机薄膜晶体管及有机薄膜晶体管的制造方法

Also Published As

Publication number Publication date
WO2017212972A1 (ja) 2017-12-14
TWI664641B (zh) 2019-07-01
JP6350757B2 (ja) 2018-07-04
KR20180128980A (ko) 2018-12-04
JPWO2017212972A1 (ja) 2018-06-14
EP3471133A1 (en) 2019-04-17
TW201743326A (zh) 2017-12-16
CN109196636B (zh) 2019-11-26
KR20190134853A (ko) 2019-12-04
US11171179B2 (en) 2021-11-09
EP3471133A4 (en) 2020-01-22
KR102097568B1 (ko) 2020-04-06
KR102051906B1 (ko) 2019-12-04
US20200321399A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
CN109196636B (zh) 存储器阵列、存储器阵列片材及它们的制造方法
JP6962189B2 (ja) ｎ型半導体素子と相補型半導体装置およびその製造方法ならびにそれを用いた無線通信装置
KR102059315B1 (ko) 반도체 소자, 상보형 반도체 장치, 반도체 소자의 제조 방법, 무선 통신 장치 및 상품 태그
KR102522888B1 (ko) 집적 회로 및 그의 제조 방법 그리고 그것을 사용한 무선 통신 장치
JP6856174B1 (ja) カーボンナノチューブ分散液、それを用いた半導体素子の製造方法および無線通信装置の製造方法
WO2019102788A1 (ja) 半導体素子およびその製造方法、ならびに無線通信装置
JP6954310B2 (ja) ｎ型半導体素子、ｎ型半導体素子の製造方法、無線通信装置および商品タグ
JP2021129107A (ja) 半導体装置およびその製造方法
CN113646899B (zh) n型半导体元件、n型半导体元件的制造方法、无线通信装置和商品标签
TW202114145A (zh) 半導體裝置用基板、半導體裝置用基板的製造方法及無線通訊裝置的製造方法
JP2023065320A (ja) 半導体装置およびそれを用いた無線通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant