CN109166791B - 一种自对准混合键合结构及其制作方法 - Google Patents
一种自对准混合键合结构及其制作方法 Download PDFInfo
- Publication number
- CN109166791B CN109166791B CN201810808996.7A CN201810808996A CN109166791B CN 109166791 B CN109166791 B CN 109166791B CN 201810808996 A CN201810808996 A CN 201810808996A CN 109166791 B CN109166791 B CN 109166791B
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- groove
- self
- metal interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 223
- 239000002184 metal Substances 0.000 claims abstract description 223
- WSNMPAVSZJSIMT-UHFFFAOYSA-N COc1c(C)c2COC(=O)c2c(O)c1CC(O)C1(C)CCC(=O)O1 Chemical compound COc1c(C)c2COC(=O)c2c(O)c1CC(O)C1(C)CCC(=O)O1 WSNMPAVSZJSIMT-UHFFFAOYSA-N 0.000 claims abstract description 49
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 38
- 238000000151 deposition Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种自对准混合键合结构，包括具有梯形金属结构的自对准结构Ⅰ和具有倒梯形凹槽Ⅲ的自对准结构Ⅱ；所述自对准结构Ⅰ包括金属互连结构Ⅰ、位于金属互连结构Ⅰ上方的介质层以及梯形金属结构，自对准结构Ⅰ中的介质层包括位于金属互连层上方的凹槽Ⅰ，所述梯形金属结构位于所述凹槽的上方；所述自对准结构Ⅱ包括金属互连结构Ⅱ以及位于金属互连结构Ⅱ上的介质层，自对准结构Ⅱ中的介质层包括位于金属互连层上方的倒梯形凹槽Ⅲ，所述倒梯形凹槽Ⅲ贯穿上述介质层，且侧壁和底部依次沉积扩散阻挡层和金属层。本发明提供的一种自对准混合键合结构及其制作方法，能够提高混合键合时的对准精度，提高键合质量。
Description
技术领域
本发明涉及一种混合键合技术，具体涉及一种自对准混合键合结构及其制作方法。
背景技术
随着半导体超大规模集成电路的发展，现有的技术工艺已经接近物理极限。在对电子产品进一步小型化、多功能化的目的驱动下，其他新的技术、新的材料、新的科技被探索出来。三维堆叠封装技术就是其中之一。三维堆叠封装技术将硅片通过键合技术堆叠起来，实现三维层面上的金属互连结构，可以减少互连距离，提高传输速度，减小器件体积，并提供了异质结构集成的可能性。
晶圆键合技术是实现三维堆叠的重要手段之一。晶圆键合技术包括硅-硅键合，铜-铜键合，混合键合等，其中混合键合可以同时提供金属互联结构和足够的机械支撑，是三维堆叠关键技术之一。
现有的混合键合技术通常在两个待键合的衬底上通过绝缘层沉积，绝缘层图形化，绝缘层刻蚀和金属填充形成绝缘层-金属的混合界面，并通过平坦化技术降低表面的粗糙度，然后将经过上述处理的两个晶圆对准键合。然而在这种表面平滑的晶圆键合过程中，键合时需要金属-金属的高精度对准，由于目前用于键合对准的光学对准技术只能使用红外光源，因此对准精度存在理论极限，通常会存在对转误差，当对准误差较大时，金属接触面太小，会使得电阻过高。同时金属-绝缘层接触的部分无法获得高强的的键合力，会降低整体键合的可靠性。因此，目前通过红外光源进行光学对准的技术已经不能满足三维堆叠技术的要求，想要进一步提高键合对准精度，需要其他的工艺技术。
发明内容
本发明所要解决的技术问题是提供一种自对准混合键合结构及其制作方法，能够提高混合键合时的对准精度，提高键合质量。
为了实现上述目的，本发明采用如下技术方案：一种自对准混合键合结构的制作方法，包括如下步骤：
S01：在完全相同的金属互连结构Ⅰ和金属互连结构Ⅱ的上表面沉积介质层并平坦化该介质层，其中，所述金属互连结构Ⅰ和金属互连结构Ⅱ包括互连介质层以及镶嵌在该互连介质层中的金属互连层，且所述金属互连层的上表面与所述互连介质层的上表面齐平；
S02：对金属互连结构Ⅰ进行处理，形成具有梯形金属结构的自对准结构Ⅰ，具体包括：
S021：对金属互连结构Ⅰ上表面的介质层进行光刻刻蚀，在该介质层中形成位于金属互连层上方的凹槽Ⅰ，所述凹槽Ⅰ贯穿所述介质层，且所述凹槽Ⅰ的水平截面面积小于所述金属互连层的水平截面；
S022：在介质层上表面以及凹槽Ⅰ的侧壁和底部沉积扩散阻挡层；
S023：在介质层上旋涂光刻胶，并对光刻胶进行处理，在两个凹槽Ⅰ之间的介质层上形成倒梯形光刻胶结构，所述倒梯形光刻胶结构的上表面面积大于其下表面面积，且上表面面积小于等于其两侧凹槽Ⅰ之间的介质层面积；
S024：在倒梯形光刻胶结构之间的凹槽Ⅰ及其上方进行金属填充，得到位于凹槽上方的梯形金属结构，所述梯形金属结构的下表面与光刻胶的下表面齐平，所述梯形金属结构的上表面低于或等于光刻胶的上表面；
S025：去除倒梯形光刻胶结构；
S026：去除梯形金属结构和凹槽Ⅰ中金属以外的扩散阻挡层，形成具有梯形金属结构的自对准结构Ⅰ；
S03：对金属互连结构Ⅱ进行处理，形成具有倒梯形凹槽Ⅲ的自对准结构Ⅱ，具体包括：
S031：在金属互连结构Ⅱ中介质层表面进行沉积光刻胶，并对光刻胶进行处理，形成正梯形光刻胶结构，两个正梯形光刻胶结构之间为倒梯形凹槽Ⅱ，所述倒梯形凹槽Ⅱ位于所述金属互连结构Ⅱ中金属互连层的正上方，所述倒梯形凹槽Ⅱ的上表面面积大于其下表面面积，且上表面面积小于等于金属互连层的面积；
S032：通过正梯形光刻胶结构对其下层介质层进行刻蚀，使得该介质层具有与上述正梯形光刻胶结构相同的形状，此时，所述介质层包括正梯形介质层以及倒梯形凹槽Ⅲ；
S033：在刻蚀后的介质层上依次沉积扩散阻挡层和金属层，并去除倒梯形凹槽Ⅲ之外的扩散阻挡层和金属层，形成具有倒梯形凹槽Ⅲ的自对准结构Ⅱ，填充扩散阻挡层和金属层之后的倒梯形凹槽Ⅲ与金属互连结构Ⅰ中的梯形金属结构能够密切键合；
S04：将上述处理之后的自对准结构Ⅰ和自对准结构Ⅱ进行键合，其中，自对准结构Ⅰ中的梯形金属结构与自对准结构Ⅱ中的倒梯形凹槽Ⅲ进行自对准。
进一步地，所述互连介质层材料为低介电常数材料。
进一步地，所述金属互连层为铜或铝或钨。
进一步地，所述步骤S01中介质层为SiO2、SiN、BD、SiCN、苯并环丁烯(BCB)有机介质材料、聚酰亚胺(PI)有机介质材料中的一种。
进一步地，所述步骤S022以及步骤S033中的扩散阻挡层为Ti或TiN或Ta或TaN，沉积方式为化学气相沉积、物理气相沉积或原子层沉积中的一种。
进一步地，所述步骤S024中凹槽Ⅰ中填充的金属与所述步骤S033中的金属层相同。
进一步地，所述步骤S024中凹槽Ⅰ中填充的金属与所述步骤S033中的金属层均为铜。
进一步地，所述步骤S02中的梯形金属结构和步骤S03中的倒梯形凹槽Ⅲ均为等腰梯形。
进一步地，所述等腰梯形的斜坡角度为45°-60°。
本发明提供的一种自对准混合键合结构，包括具有梯形金属结构的自对准结构Ⅰ和具有倒梯形凹槽Ⅲ的自对准结构Ⅱ，其中，所述梯形金属结构和倒梯形凹槽Ⅲ能够密切键合；
所述自对准结构Ⅰ包括金属互连结构Ⅰ、位于金属互连结构Ⅰ上方的介质层以及梯形金属结构，自对准结构Ⅰ中的介质层包括位于金属互连层上方的凹槽Ⅰ，所述凹槽Ⅰ贯穿所述介质层，且所述凹槽Ⅰ的水平截面面积小于所述金属互连层的水平截面面积，所述凹槽Ⅰ中填充金属，所述梯形金属结构位于所述凹槽的上方，且所述梯形金属结构的下表面的面积大于其上表面的面积，且其上表面的面积大于等于所述凹槽Ⅰ的面积；所述凹槽Ⅰ中的金属以及梯形金属结构组成一个整体，并与所述介质层以及金属互连层之间通过扩散阻挡层隔离；
所述自对准结构Ⅱ包括金属互连结构Ⅱ以及位于金属互连结构Ⅱ上的介质层，自对准结构Ⅱ中的介质层包括位于金属互连层上方的倒梯形凹槽Ⅲ，所述倒梯形凹槽Ⅲ贯穿上述介质层，且侧壁和底部依次沉积扩散阻挡层和金属层；
所述金属互连结构Ⅰ和金属互连结构Ⅱ完全相同，均包括互连介质层以及镶嵌在该互连介质层中的金属互连层，且所述金属互连层的上表面与所述互连介质层的上表面齐平。
本发明的有益效果为：本发明通过在介质层上制作梯形结构的方法，由于对硅片进行键合时，均会对上下硅片施加一定的压力，在该压力的作用下，使得硅片在键合时可以通过该梯形结构进行自对准，从而避免了因为红外光源导致的键合精度限制。使用该结构进行混合键合工艺时，上下硅硅片的对准精度由刻蚀精度来决定，而刻蚀精度远远优于目前现有工艺所能达到的对准精度。
附图说明
图1为实施例中金属互连结构Ⅰ和金属互连结构Ⅱ的剖面示意图。
图2为实施例中步骤S01完成之后的金属互连结构Ⅰ和金属互连结构Ⅱ的剖面示意图。
图3为实施例中步骤S022完成之后的金属互连结构Ⅰ的剖面示意图。
图4为实施例中步骤S023完成之后的金属互连结构Ⅰ的剖面示意图。
图5为实施例中步骤S024完成之后的金属互连结构Ⅰ的剖面示意图。
图6为实施例中步骤S025完成之后的金属互连结构Ⅰ的剖面示意图。
图7为实施例中步骤S026完成之后的金属互连结构Ⅰ的剖面示意图。
图8为实施例中步骤S031完成之后的金属互连结构Ⅱ的剖面示意图。
图9为实施例中步骤S032完成之后的金属互连结构Ⅱ的剖面示意图。
图10为实施例中步骤S033完成之后的金属互连结构Ⅱ的剖面示意图。
图11为实施例中步骤S04中自对准结构Ⅰ和自对准结构Ⅱ键合的剖面示意图。
图中：1金属互连结构Ⅰ，2金属互连结构Ⅱ，100互连介质层，101金属互连层，102介质层，103凹槽Ⅰ，104扩散阻挡层，105倒梯形光刻胶结构，106梯形金属结构，201正梯形光刻胶结构，202倒梯形凹槽Ⅱ，301正梯形介质层，302倒梯形凹槽Ⅲ，203扩散阻挡层，204金属层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
如附图所示，本发明提供的一种自对准混合键合结构的制作方法，具体步骤为：
S01：请参阅附图1和2，在完全相同的金属互连结构Ⅰ和金属互连结构Ⅱ的上表面沉积介质层并平坦化该介质层102，其中，金属互连结构Ⅰ和金属互连结构Ⅱ包括互连介质层100以及镶嵌在该互连介质层中的金属互连层101，且金属互连层的上表面与互连介质层的上表面齐平。由于金属互连结构Ⅰ和金属互连结构Ⅱ完全相同，附图1中仅显示金属互连结构Ⅰ的结构，金属互连结构Ⅱ的结构与之相同。
本发明中上述金属互连结构如附图1所示，指的是在传统金属互连工艺中，已经完成键合层之前所有工艺的结构，通常指的是铜互连结构，当然也可以是现有的其他金属互连结构。上述金属互连层通常为铜，但也可以使用铝等其他金属。上述金属互连结构中的互连介质层材料为低介电常数材料，具体可以为SiO2或BD。
其中，上述金属互连结构Ⅰ和金属互连结构Ⅱ的上表面沉积的介质层102一般使用SiO2，但也可以使用SiN，BD，NDC之类的其他介质材料，或者BCB，PI等有机介质材料。淀积方法一般为CVD，但视材料不同也可是使用旋涂等淀积方法，该介质层厚度，比如1um。淀积完成后进行CMP抛光，形成如附图2所示的结构。
S02：请参阅附图3-7对金属互连结构Ⅰ进行处理，形成具有梯形金属结构的自对准结构Ⅰ，具体包括：
S021：请参阅附图3，对金属互连结构Ⅰ上表面的介质层102进行光刻刻蚀，在该介质层中形成位于金属互连层上方的凹槽Ⅰ103，凹槽Ⅰ贯穿介质层，且凹槽Ⅰ的水平截面面积小于金属互连层的水平截面。
具体地，在介质层上通过光刻和干法刻蚀工艺，形成混合键合结构中用于金属互连部分的凹槽Ⅰ，其中，光刻和干法刻蚀均为传统工艺，凹槽Ⅰ的CD可以为3um，高度等于介质层的高度。
S022：请继续参阅附图3，在介质层上表面以及凹槽Ⅰ的侧壁和底部沉积扩散阻挡层104。扩散阻挡层为Ti或TiN或Ta或TaN等，沉积方式为化学气相沉积、物理气相沉积或原子层沉积等。
S023：请参阅附图4，在介质层上旋涂光刻胶，并对光刻胶进行处理，去除多余部分的光刻胶，在两个凹槽Ⅰ之间形成倒梯形光刻胶结构105，倒梯形光刻胶结构的上表面面积大于其下表面面积，且上表面面积小于等于其两侧凹槽Ⅰ之间的介质层面积。
倒梯形光刻胶工艺在传统lift-off工艺中使用，有多种方法，此处不一一列举。倒梯形光刻胶底部CD可以为4um；顶部CD可以为3um。倒梯形光刻胶为等腰梯形，且斜坡角度可以为45°-60°之间任意数值。光刻胶厚度可以为1um。
S024：请参阅附图5，在倒梯形光刻胶结构105之间的凹槽Ⅰ103及其上方进行金属填充，得到位于凹槽上方的梯形金属结构106，所梯形金属结构的下表面与光刻胶的下表面齐平，梯形金属结构的上表面低于或等于光刻胶的上表面。具体可使用电镀工艺进行金属填充。
S025：请参阅附图6，去除倒梯形光刻胶结构；并对去除之后的结构进行清洗。
S026：请参阅附图7，去除梯形金属结构和凹槽Ⅰ中金属以外的扩散阻挡层104，形成具有梯形金属结构106的自对准结构Ⅰ。具体地，利用湿法刻蚀去除多余的扩散阻挡层形成如附图7所示的结构。
S03：请参阅附图8-10，对金属互连结构Ⅱ进行处理，形成具有倒梯形凹槽Ⅲ的自对准结构Ⅱ，具体包括：
S031：请参阅附图8，在金属互连结构Ⅱ2中介质层102表面进行沉积光刻胶，并对光刻胶进行处理，形成正梯形光刻胶结构201，两个正梯形光刻胶结构之间为倒梯形凹槽Ⅱ202，倒梯形凹槽Ⅱ位于金属互连结构Ⅱ中金属互连层的正上方，倒梯形凹槽Ⅱ的上表面面积大于其下表面面积，且上表面面积小于等于金属互连层的面积。其中，光刻胶的正梯形结构可以使用传统光刻胶工艺，也可是使用其他工艺如纳米压印等。
S032：请参阅附图9，通过正梯形光刻胶结构对其下层介质层进行刻蚀，使得该介质层具有与上述正梯形光刻胶结构相同的形状，此时，介质层包括正梯形介质层301以及倒梯形凹槽Ⅲ302。
其中一种刻蚀方法为：在介质层的刻蚀气体，如CHF3中加入O2，使得光刻胶与介质层被同时刻蚀，且刻蚀速率比可以调控，从而形成介质层的梯形刻蚀。其他方法亦可考虑。正梯形顶部的CD可以为4um，底部的CD可以为3um，刻蚀的深度可以为1um，倒梯形凹槽Ⅲ为等腰梯形，且斜坡角度为60度。
S033：请参阅附图10，在刻蚀后的介质层上依次沉积扩散阻挡层203和金属层204，并去除倒梯形凹槽Ⅲ之外的扩散阻挡层和金属层，形成具有倒梯形凹槽Ⅲ的自对准结构Ⅱ，填充扩散阻挡层和金属层之后的倒梯形凹槽Ⅲ与金属互连结构Ⅰ中的梯形金属结构能够密切键合。值得说明的是，由于倒梯形凹槽Ⅲ与梯形金属结构要能够密切重合，因此，本发明中梯形金属结构的尺寸可以略小于倒梯形凹槽Ⅲ的尺寸，使得两者对齐过程中能够较好地堆叠起来。
其中，扩散阻挡层材料一般为Ti，TiN，Ta，TaN等，淀积方法有PVD，CVD，原子层沉积ALD等。金属填充一般为铜，此处可以使用PVD或者电镀工艺。当使用其他金属如铝、钨等时，填充方法也可是使用PVD，CVD等。
S04：请参阅附图11，将上述处理之后的自对准结构Ⅰ和自对准结构Ⅱ进行键合，其中，自对准结构Ⅰ中的梯形金属结构106与自对准结构Ⅱ中的倒梯形凹槽Ⅲ302进行自对准。
由于本发明中采用的金属互连结构Ⅰ和金属互连结构Ⅱ是完全相同的，并且事先计算好凹槽Ⅰ、倒梯形光刻胶结构、梯形金属结构、倒梯形凹槽Ⅱ等的尺寸以及自对准结构Ⅱ中沉积的扩散阻挡层以及金属层的厚度，确保最终形成的自对准结构Ⅰ和自对准结构Ⅱ能够密切键合。
本发明通过在介质层上制作梯形结构的方法，使得硅片再键合时可以通过该梯形结构进行自对准，从而避免了因为红外光源导致的键合精度限制。使用该结构进行混合键合工艺时，上下硅硅片的对准精度理论上只受到刻蚀精度的影响，该精度远远优于目前现有工艺所能达到的对准精度。
请参阅附图11，本发明提供的一种自对准混合键合结构，包括具有梯形金属结,106的自对准结构Ⅰ和具有倒梯形凹槽Ⅲ302的自对准结构Ⅱ，其中，梯形金属结构和倒梯形凹槽Ⅲ能够密切键合；
自对准结构Ⅰ包括金属互连结构Ⅰ1、位于金属互连结构Ⅰ1上方的介质层102以及梯形金属结构106，自对准结构Ⅰ中的介质层102包括位于金属互连层101上方的凹槽Ⅰ，凹槽Ⅰ贯穿介质层，且凹槽Ⅰ的水平截面面积小于金属互连层的水平截面面积，凹槽Ⅰ中填充金属，梯形金属结构106位于凹槽的上方，且梯形金属结构的下表面的面积大于其上表面的面积，且其上表面的面积大于等于凹槽Ⅰ的面积；凹槽Ⅰ中的金属以及梯形金属结构组成一个整体，并与介质层以及金属互连层之间通过扩散阻挡层104隔离；
自对准结构Ⅱ包括金属互连结构Ⅱ2以及位于金属互连结构Ⅱ2上的介质层102，自对准结构Ⅱ中的介质层包括位于金属互连层上方的倒梯形凹槽Ⅲ302，倒梯形凹槽Ⅲ贯穿上述介质层，且侧壁和底部依次沉积扩散阻挡层203和金属层204；
金属互连结构Ⅰ1和金属互连结构Ⅱ2完全相同，均包括互连介质层100以及镶嵌在该互连介质层中的金属互连层101，且金属互连层的上表面与所述互连介质层的上表面齐平。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。
Claims (10)
1.一种自对准混合键合结构的制作方法，其特征在于，包括如下步骤：
S01：在完全相同的金属互连结构Ⅰ和金属互连结构Ⅱ的上表面沉积介质层并平坦化该介质层，其中，所述金属互连结构Ⅰ和金属互连结构Ⅱ包括互连介质层以及镶嵌在该互连介质层中的金属互连层，且所述金属互连层的上表面与所述互连介质层的上表面齐平；
S02：对金属互连结构Ⅰ进行处理，形成具有梯形金属结构的自对准结构Ⅰ，具体包括：
S021：对金属互连结构Ⅰ上表面的介质层进行光刻刻蚀，在该介质层中形成位于金属互连层上方的凹槽Ⅰ，所述凹槽Ⅰ贯穿所述介质层，且所述凹槽Ⅰ的水平截面面积小于所述金属互连层的水平截面；
S022：在介质层上表面以及凹槽Ⅰ的侧壁和底部沉积扩散阻挡层；
S023：在介质层上旋涂光刻胶，并对光刻胶进行处理，在两个凹槽Ⅰ之间的介质层上形成倒梯形光刻胶结构，所述倒梯形光刻胶结构的上表面面积大于其下表面面积，且上表面面积小于等于其两侧凹槽Ⅰ之间的介质层面积；
S024：在倒梯形光刻胶结构之间的凹槽Ⅰ及其上方进行金属填充，得到位于凹槽上方的梯形金属结构，所述梯形金属结构的下表面与光刻胶的下表面齐平，所述梯形金属结构的上表面低于或等于光刻胶的上表面；
S025：去除倒梯形光刻胶结构；
S026：去除梯形金属结构和凹槽Ⅰ中金属以外的扩散阻挡层，形成具有梯形金属结构的自对准结构Ⅰ；
S03：对金属互连结构Ⅱ进行处理，形成具有倒梯形凹槽Ⅲ的自对准结构Ⅱ，具体包括：
S031：在金属互连结构Ⅱ中介质层表面进行沉积光刻胶，并对光刻胶进行处理，形成正梯形光刻胶结构，两个正梯形光刻胶结构之间为倒梯形凹槽Ⅱ，所述倒梯形凹槽Ⅱ位于所述金属互连结构Ⅱ中金属互连层的正上方，所述倒梯形凹槽Ⅱ的上表面面积大于其下表面面积，且上表面面积小于等于金属互连层的面积；
S032：通过正梯形光刻胶结构对其下层介质层进行刻蚀，使得该介质层具有与上述正梯形光刻胶结构相同的形状，此时，所述介质层包括正梯形介质层以及倒梯形凹槽Ⅲ；
S033：在刻蚀后的介质层上依次沉积扩散阻挡层和金属层，并去除倒梯形凹槽Ⅲ之外的扩散阻挡层和金属层，形成具有倒梯形凹槽Ⅲ的自对准结构Ⅱ，填充扩散阻挡层和金属层之后的倒梯形凹槽Ⅲ与金属互连结构Ⅰ中的梯形金属结构能够密切键合；
S04：对上述处理之后的自对准结构Ⅰ和自对准结构Ⅱ施加压力，进行键合，其中，自对准结构Ⅰ中的梯形金属结构与自对准结构Ⅱ中的倒梯形凹槽Ⅲ进行自对准。
2.根据权利要求1所述的一种自对准混合键合结构的制作方法，其特征在于，所述互连介质层材料为低介电常数材料。
3.根据权利要求1所述的一种自对准混合键合结构的制作方法，其特征在于，所述金属互连层为铜或铝或钨。
4.根据权利要求1所述的一种自对准混合键合结构的制作方法，其特征在于，所述步骤S01中介质层为SiO2、SiN、BD、SiCN、苯并环丁烯有机介质材料、聚酰亚胺有机介质材料中的一种。
5.根据权利要求1所述的一种自对准混合键合结构的制作方法，其特征在于，所述步骤S022以及步骤S033中的扩散阻挡层为Ti或TiN或Ta或TaN，沉积方式为化学气相沉积、物理气相沉积或原子层沉积中的一种。
6.根据权利要求1所述的一种自对准混合键合结构的制作方法，其特征在于，所述步骤S024中凹槽Ⅰ中填充的金属与所述步骤S033中的金属层相同。
7.根据权利要求6所述的一种自对准混合键合结构的制作方法，其特征在于，所述步骤S024中凹槽Ⅰ中填充的金属与所述步骤S033中的金属层均为铜。
8.根据权利要求1所述的一种自对准混合键合结构的制作方法，其特征在于，所述步骤S02中的梯形金属结构和步骤S03中的倒梯形凹槽Ⅲ均为等腰梯形。
9.根据权利要求8所述的一种自对准混合键合结构的制作方法，其特征在于，所述等腰梯形的斜坡角度为45°-60°。
10.一种自对准混合键合结构，其特征在于，包括具有梯形金属结构的自对准结构Ⅰ和具有倒梯形凹槽Ⅲ的自对准结构Ⅱ，其中，所述梯形金属结构和倒梯形凹槽Ⅲ能够密切键合；
所述自对准结构Ⅰ包括金属互连结构Ⅰ、位于金属互连结构Ⅰ上方的介质层以及梯形金属结构，自对准结构Ⅰ中的介质层包括位于金属互连层上方的凹槽Ⅰ，所述凹槽Ⅰ贯穿所述介质层，且所述凹槽Ⅰ的水平截面面积小于所述金属互连层的水平截面面积，所述凹槽Ⅰ中填充金属，所述梯形金属结构位于所述凹槽的上方，且所述梯形金属结构的下表面的面积大于其上表面的面积，且其上表面的面积大于等于所述凹槽Ⅰ的面积；所述凹槽Ⅰ中的金属以及梯形金属结构组成一个整体，并与所述介质层以及金属互连层之间通过扩散阻挡层隔离；
所述自对准结构Ⅱ包括金属互连结构Ⅱ以及位于金属互连结构Ⅱ上的介质层，自对准结构Ⅱ中的介质层包括位于金属互连层上方的倒梯形凹槽Ⅲ，所述倒梯形凹槽Ⅲ贯穿上述介质层，且侧壁和底部依次沉积扩散阻挡层和金属层；
所述金属互连结构Ⅰ和金属互连结构Ⅱ完全相同，均包括互连介质层以及镶嵌在该互连介质层中的金属互连层，且所述金属互连层的上表面与所述互连介质层的上表面齐平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810808996.7A CN109166791B (zh) | 2018-07-23 | 2018-07-23 | 一种自对准混合键合结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810808996.7A CN109166791B (zh) | 2018-07-23 | 2018-07-23 | 一种自对准混合键合结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109166791A CN109166791A (zh) | 2019-01-08 |
| CN109166791B true CN109166791B (zh) | 2020-11-27 |
Family
ID=64897977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810808996.7A Active CN109166791B (zh) | 2018-07-23 | 2018-07-23 | 一种自对准混合键合结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109166791B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112397577B (zh) * | 2019-08-14 | 2024-05-03 | 长鑫存储技术有限公司 | 半导体器件结构及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101106114A (zh) * | 2006-07-11 | 2008-01-16 | 日月光半导体制造股份有限公司 | 芯片结构及其形成方法 |
| CN103354210B (zh) * | 2013-06-27 | 2016-08-10 | 清华大学 | 一种键合方法及采用该键合方法形成的键合结构 |
| CN104465426B (zh) * | 2014-12-25 | 2018-04-27 | 颀中科技（苏州）有限公司 | 凸块的制作方法 |
| JP6608640B2 (ja) * | 2015-07-28 | 2019-11-20 | 新光電気工業株式会社 | 実装構造体の製造方法 |
-
2018
- 2018-07-23 CN CN201810808996.7A patent/CN109166791B/zh active Active
Non-Patent Citations (4)
| Title |
|---|
| Challenges of 22 nm and beyond CMOS technology;HUANG Ru等;《Science in China(Series F:Information Sciences)》;20090901;全文 * |
| CMOS图像传感器晶圆级封装工艺的进展;Thorsten Matthias; Gerald Kreind; Viorel Dragoi; Markus Wimplin;《功能材料与器件学报》;20131025;全文 * |
| 圆片级封装技术;童志义;《电子工业专用设备》;20061215(第12期);全文 * |
| 晶圆叠层3D封装中晶圆键合技术的应用;田芳;《电子工业专用设备》;20130120;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109166791A (zh) | 2019-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101791748B1 (ko) | 3d 집적 회로(3dic) 구조체 및 이의 제조 방법 | |
| US9793212B2 (en) | Interconnect structures and methods of forming same | |
| US10347564B2 (en) | Method of integrating a copper plating process in a through-substrate-via (TSV) on CMOS wafer | |
| US9379055B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8623762B2 (en) | Semiconductor device and a method for making the semiconductor device | |
| US8828745B2 (en) | Method for manufacturing through-silicon via | |
| US20200083094A1 (en) | Method of fabricating interconnection line of semiconductor device | |
| US20130078806A1 (en) | Method for Fabricating Copper Interconnections in an Ultra Low Dielectric Constant Film | |
| US20130270712A1 (en) | Through silicon via structure and method of fabricating the same | |
| CN109166791B (zh) | 一种自对准混合键合结构及其制作方法 | |
| CN109148261B (zh) | 一种自对准混合键合结构及其制作方法 | |
| US8603917B2 (en) | Method of processing a wafer | |
| CN113053806A (zh) | 键合结构及其形成方法、晶圆键合结构及晶圆的键合方法 | |
| CN110911292B (zh) | 一种半导体的制造方法 | |
| US7964497B2 (en) | Structure to facilitate plating into high aspect ratio vias | |
| CN110931373B (zh) | 一种半导体器件及其制造方法 | |
| JPH10189715A (ja) | 半導体装置およびその製造方法 | |
| KR20220112670A (ko) | 재배선 층과의 범프 통합 | |
| CN114927497A (zh) | 半导体结构及其形成方法 | |
| WO2021068456A1 (zh) | 半导体器件及其制作方法 | |
| KR20210021335A (ko) | 유전체 재료 내의 비아 프로파일을 튜닝하기 위한 프로세스 | |
| CN103000568A (zh) | 一种金属互连层制作方法 | |
| CN112736054A (zh) | 半导体元件及其制备方法 | |
| CN113363158B (zh) | 半导体器件及其形成方法 | |
| KR102540536B1 (ko) | Tsv 구조물 및 그를 형성하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |