CN109103253A - Mos型功率器件及其制备方法 - Google Patents
Mos型功率器件及其制备方法 Download PDFInfo
- Publication number
- CN109103253A CN109103253A CN201710475081.4A CN201710475081A CN109103253A CN 109103253 A CN109103253 A CN 109103253A CN 201710475081 A CN201710475081 A CN 201710475081A CN 109103253 A CN109103253 A CN 109103253A
- Authority
- CN
- China
- Prior art keywords
- grid
- side wall
- protection layer
- oxic horizon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 208000027418 Wounds and injury Diseases 0.000 abstract description 6
- 208000014674 injury Diseases 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 80
- 238000010586 diagram Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 11
- 230000001413 cellular effect Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000002633 protecting effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000006173 Good's buffer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011017 operating method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 241000894007 species Species 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000004857 zone melting Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了MOS型功率器件及其制备方法，该MOS型功率器件包括：衬底；位于衬底中、且靠近衬底的上表面设置的阱区；位于阱区中，且靠近衬底的上表面设置的源区；位于衬底上表面的栅极氧化层；位于栅极氧化层上表面的栅极；位于栅极上表面的栅极保护层；位于栅极保护层的上表面，且贯穿栅极保护层、栅极、栅极氧化层和源区与阱区相连的接触电极；位于栅极保护层、栅极、栅极氧化层和接触电极之间的侧墙，其中，侧墙与栅极保护层的刻蚀选择比不低于8：1。该器件可以有效保护栅极保护层不受损伤，防止过刻产生GS短路，可以实现较小的晶胞尺寸，使得器件具有更高的集成度，同时增加了GS寄生电容，减小了米勒平台的宽度以及器件开关损耗。
Description
技术领域
本发明涉及半导体技术领域，具体的，涉及MOS型功率器件及其制备方法。
背景技术
现有制备MOS型功率器件(结构示意图参照图1)的过程中形成spacer(侧墙)过程是通过对氧化层进行干法刻蚀，该步骤中无法通过量测监控，spacer刻蚀的形貌、刻蚀中过刻量仅能通过切片测量才能得到。另外，spacer刻蚀不能通过抓终点的方法控制氧化层刻蚀的形貌和过刻量，此步只能通过控制刻蚀时间的方法作业。而刻蚀机台的刻蚀速率会受检修等因素影响，因此此步刻蚀的量将会有个不小的波动。器件特性为了不受spacer刻蚀影响，需要一层较厚的栅极保护层208(大于1微米)保护栅极，这将使得金属接触孔有个较大的深宽比，而接触电极填充必须在一个较小的深宽比下(小于1)才不会出现填充空洞等问题，这将抑制元胞面积缩小，难以达到高度集成。此外，spacer刻蚀的稳定性较差，栅极上栅极保护层的厚度一致性不行，器件的寄生电容等寄生参数将会有批次性较大差异，影响器件动态开关稳定性。
因而，现有MOS型功率器件相关技术仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种栅极保护层厚度较薄、可是后的厚度稳定性较高、栅极保护效果较佳、对刻蚀条件要求较低、能够实现较小的晶胞尺寸或者不易产生GS短路的MOS型功率器件。
在本发明的一个方面，本发明提供了一种MOS型功率器件。根据本发明的实施例，该MOS型功率器件包括：衬底；阱区，所述阱区位于所述衬底中，且靠近所述衬底的上表面设置；源区，所述源区位于所述阱区中，且靠近所述衬底的上表面设置；栅极氧化层，所述栅极氧化层位于所述衬底的上表面；栅极，所述栅极位于所述栅极氧化层的上表面；栅极保护层，所述栅极保护层位于所述栅极的上表面；接触电极，所述接触电极位于所述栅极保护层的上表面，且贯穿所述栅极保护层、所述栅极、所述栅极氧化层和所述源区与所述阱区相连；侧墙，所述侧墙位于所述栅极保护层、所述栅极、所述栅极氧化层和所述接触电极之间，其中，所述侧墙与所述栅极保护层的刻蚀选择比不低于8：1。发明人发现，选择侧墙与栅极保护层的刻蚀选择比不低于8：1，可以在刻蚀过程中有效保护栅极保护层不受损伤，防止过刻产生GS短路，仅需较薄的栅极保护层即可，而且可以提高单片晶圆内有效芯片数量，降低单颗芯片的成本，可以实现较小的晶胞尺寸，使得器件具有更高的集成度，同时增加了GS寄生电容，减小了米勒平台的宽度以及器件开关损耗。
在本发明的另一方面，本发明提供了一种制备前面所述的MOS型功率器件的方法。根据本发明的实施例，该方法包括：在衬底上表面依次形成栅极氧化层、栅极和栅极保护层；对所述栅极和栅极保护层进行刻蚀，形成贯穿所述栅极和栅极保护层的自对准孔；通过所述自对准孔对所述衬底依次进行离子注入和高温退火，形成位于衬底内的阱区和位于所述阱区内的源区；在所述自对准孔的周壁上形成侧墙；通过所述自对准孔对所述栅极氧化层和所述源区进行刻蚀，形成贯穿所述栅极氧化层和所述源区的接触孔；在所述栅极保护层和所述接触孔的外表面形成接触电极。发明人发现，通过该方法可以快速有效的制备前面所述的MOS型功率器件，且操作步骤简单，易于实现工业化生产，特别是在形成侧墙的过程中不会对栅极保护层造成过多损伤，其厚度稳定性较好，可以有效防止过刻产生GS短路，且仅需沉积较薄的栅极保护层即可发挥理想的保护效果，另外，获得的MOS型功率器件可以达到更小的晶胞尺寸，GS寄生电容较大，米勒平台的宽度以及器件开关损耗明显减小。
附图说明
图1显示了现有MOS型功率器件的结构示意图。
图2显示了本发明一个实施例的MOS型功率器件的结构示意图。
图3显示了本发明另一个实施例的MOS型功率器件的结构示意图。
图4显示了本发明又一个实施例的MOS型功率器件的结构示意图。
图5a至图5i显示了本发明一个实施例的制备MOS型功率器件的流程示意图。
图6显示了本发明另一个实施例的制备MOS型功率器件的流程示意图。
附图标记：
301：衬底 302：栅极氧化层 303：栅极 304：栅极保护层 305：阱区 306：源区307：重掺杂区 308：第一侧墙 309：第二侧墙 310：接触电极 311：侧墙 312：自对准孔313：接触孔
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。
在本发明的一个方面，本发明提供了一种MOS型功率器件。根据本发明的实施例，参照图2，该MOS型功率器件包括：衬底301；阱区305，所述阱区305位于所述衬底301中，且靠近所述衬底301的上表面设置；源区306，所述源区306位于所述阱区305中，且靠近所述衬底301的上表面设置；栅极氧化层302，所述栅极氧化层302位于所述衬底301的上表面；栅极303，所述栅极303位于所述栅极氧化层302的上表面；栅极保护层304，所述栅极保护层304位于所述栅极303的上表面；接触电极310，所述接触电极310位于所述栅极保护层304的上表面，且贯穿所述栅极保护层304、所述栅极303、所述栅极氧化层302和所述源区306与所述阱区305相连；侧墙311，所述侧墙311位于所述栅极保护层304、所述栅极303、所述栅极氧化层302和所述接触电极310之间，其中，所述侧墙311与所述栅极保护层304的刻蚀选择比不低于8：1(例如可以为9：1，10：1，11：1等等)。发明人发现，选择侧墙与栅极保护层的刻蚀选择比不低于8：1，可以在刻蚀过程中有效保护栅极保护层不受损伤，防止过刻产生GS短路，且仅需较薄的栅极保护层即可，而且可以提高单片晶圆内有效芯片数量，降低了单颗芯片的成本，且可以实现较小的晶胞尺寸，使得器件具有更高的集成度，同时增加了GS寄生电容，减小了米勒平台的宽度以及器件开关损耗。
根据本发明的实施例，可以采用的衬底的具体种类没有特别限制，本领域技术人员可以根据需要灵活选择，例如包括但不限于硅衬底等。在本发明的一些实施例中，可以通过外延或FZ(区熔法)工艺形成高质量低掺杂的硅衬底。由此，有利于提高MOS型功率器件的使用性能。
根据本发明的实施例，衬底的掺杂类型也没有特别限制，本领域技术人员可以根据需要灵活选择为N型掺杂或P型掺杂。在本发明的一些实施例中，衬底可以为N型半导体衬底，作为器件的漂移区。
根据本发明的实施例，阱区、源区均可以通过离子注入和高温退火工艺形成，具体注入的离子种类和注入量均没有特别限制，本领域技术人员可以根据实际使用要求进行选择。例如，在本发明的一些实施例中，阱区可以为P型掺杂的阱区，其结深可以为3～7微米；源区可以为N型重掺杂的源区。由此，有利于进一步提高器件的使用性能。
根据本发明的实施例，形成栅极氧化层的具体材料、具体方法和厚度均没有特别限制，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，形成栅极氧化层的材料可以为二氧化硅、氮氧化硅等，形成栅极氧化层的方法可以为热生长法等，栅极氧化层的厚度可以为0.08～0.12微米。由此，材料来源广泛，且具有合适的介电常数，使得器件具有良好的使用性能，另外上述形成方法步骤操作简单，易于控制，同时，在上述厚度范围内，可以使得器件具有还是的电容值，利于进一步提高器件的使用性能。
根据本发明的实施例，形成栅极的材料、方法和厚度也没有特别限制，例如形成栅极的材料可以包括但不限于金属、多晶硅等，形成栅极的方法包括但不限于化学气相沉积、物理气相沉积等，栅极的厚度可以为0.6～0.8微米等。在本发明的一些实施例中，栅极可以由N型重掺杂的多晶硅形成，可以通过化学气相沉积法形成，且厚度可以为0.6～0.8微米。
根据本发明的实施例，为了保护栅极不受损伤、并于接触电极有效隔离，需要在栅极表面形成一层栅极保护层，具体的，形成该栅极保护层的具体材料、方法没有特别限制，本领域技术人员可以根据实际条件灵活选择。在本发明的一些实施例中，可以通过化学气相沉积法形成二氧化硅、氮氧化硅等保护层。由此，可以有效隔离栅极与接触电极，保护栅极不受损伤，进而提高器件的使用性能。
现有技术中，在形成栅极保护层的后续刻蚀工序中会对栅极保护层造成损伤，其刻蚀形貌和过刻量均无法有效控制，且刻蚀量会因刻蚀机台的速率、检修情况等而有较大的波动，因此，为了保证器件特性不受影响，通常需要较厚的栅极氧化层来保护，一般需要大于1微米，这将使得接触孔具有较大的深宽比，而形成接触电极时金属必须在一个较小的深宽比(通常小于1)才不会出现填充空洞等问题，这将抑制元胞面积缩小，难以达到高集成度。而在本发明中，通过设置侧墙和栅极保护层之间的可是选择比差异较大，可以有效在刻蚀过程中保护栅极保护层，仅需要0.3～0.6微米的栅极保护层即可达到良好的保护效果，且不会受刻蚀机台等因素影响，稳定性较佳，在保证器件特性的前提下，能够实现较小的深宽比，有效减小元胞尺寸，提高器件集成度。
根据本发明的实施例，形成接触电极的材料也没有特别限制，只要具有良好的导电性能，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，可以采用金属AlSiCu形成接触电极。由此，材料来源广泛，易于加工，且成本较低。
根据本发明的实施例，参照图4，接触电极310位于所述侧墙311、栅极氧化层302、源区306和阱区305之间的部分的深宽比H/d可以为(3：8)～(10：13)。由此，可以避免形成接触电极时可能出现填充空洞的问题，且可以有效缩小元胞尺寸，提高器件集成度。
根据本发明的实施例，为了在刻蚀过程中更好的保护栅极保护层，侧墙结构可以由两层结构构成。具体而言，参照图3，侧墙311包括：第一侧墙308，所述第一侧墙308位于所述栅极氧化层304、所述栅极303和所述栅极保护层304之间；第二侧墙309，所述第二侧墙309位于所述栅极氧化层302、所述第一侧墙308和所述接触电极310之间，其中，所述第一侧墙308由绝缘材料形成，所述第二侧墙309与所述栅极保护层304的刻蚀选择比不低于8：1。由此，第一侧墙在侧壁形成一个比较好的绝缘，可以有效绝缘栅极侧面，第二侧墙可以用于缓冲侧壁应力，对第一侧墙形成缓冲保护的作用，防止栅极与源极之间的偏压导致第一侧墙损伤，使用双层侧墙工艺能够对栅极形成很好的保护以及根据刻蚀选择比不一致原理将器件的pitch(元胞)做得很好，提高单片晶圆内有效芯片数量，降低了单颗芯片的成本，相对于现有技术仅一层氧化层做侧墙，优势明显。另外，相对于现有技术对侧墙刻蚀度非常苛刻的要求，本发明采用双层侧墙结构，对刻蚀要求不会那么苛刻，条件更温和，易实现。
根据本发明的实施例，形成第一侧墙和第二侧墙的具体材料和厚度没有特别限制，只要满足使用要求，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，形成第一侧墙的材料包括氮化硅，形成第二侧墙的材料包括多晶硅。由此，氮化硅具有理想的绝缘性能，且多晶硅对氮化硅具有良好的缓冲保护作用，同时与栅极保护层的刻蚀选择比较高，使得栅极保护层在刻蚀过程中厚度稳定性较好，既可以使得器件具有理性的特性，又可以减小元胞尺寸，提高集成度。在本发明的一些实施例中，第一侧墙的厚度可以为0.1～0.2微米，第二侧墙的厚度可以为0.3～0.6微米。由此，可以进一步提高栅极氧化层的厚度稳定性，进而提高器件的使用性能。
根据本发明的实施例，参照图4，该MOS型功率器件可以进一步包括重掺杂区307，所述重掺杂区307位于所述阱区305内、且设置于所述源区306的下表面。由此，可以减小阱区与源区直接的寄生二极管开启的概率，提高器件的可靠性。
在本发明的另一方面，本发明提供了一种制备前面所述的MOS型功率器件的方法。根据本发明的实施例，参照图5a至图5i和图6，该方法包括以下步骤：
S100：在衬底上表面依次形成栅极氧化层、栅极和栅极保护层。
根据本发明的实施例，该步骤中的衬底、栅极氧化层、栅极和栅极保护层的材料、形成方法、厚度等均可以与前文描述一致，在此不再过多赘述。
具体而言，在该步骤中，可以通过外延或FZ(区熔法)等工艺形成高质量低掺杂的硅片301(即衬底)，结构示意图参见图5a；然后在低掺杂的硅片301上生长一层高质量的氧化层作为栅极氧化层302，并且在栅极氧化层302上淀积一层多晶硅并掺杂，形成栅极303，结构示意图参见图5b；接着，可以在栅极303上淀积一层厚度为0.3～0.6微米的栅极保护层304，结构示意图参见图5c。
S200：对栅极和栅极保护层进行刻蚀，形成贯穿栅极和栅极保护层的自对准孔312，结构示意图参见图5d。
根据本发明的实施例，该步骤中对栅极和栅极保护层进行刻蚀的具体方法没有特别限制，本领域技术人员可以根据栅极、栅极保护层的材料种类、具体操作条件等灵活选择，例如包括但不限于湿法蚀刻、干法蚀刻等。
S300：通过自对准孔对衬底依次进行离子注入和高温退火，形成位于衬底内的阱区305和位于阱区内的源区306，结构示意图参见图5e。
根据本发明的实施例，进行离子注入的具体离子种类、注入量、操作条件和参数等均没有特别限制，本领域技术人员可以根据器件性能需要灵活选择。在本发明的一些实施例中，可以首先自对准孔对衬底进行P型离子注入和高温退火，形成阱区305，然后进行N型离子注入和高温退火或者扩散工艺形成源区306。由此，操作步骤简单，易于控制。
根据本发明的实施例，在形成所述阱区和源区之后，进行后续形成侧墙的步骤之前，还包括通过自对准孔对阱区进行离子注入的步骤，以形成重掺杂区307，结构示意图参见图5f。由此，可以减小阱区与源区直接的寄生二极管开启的概率，提高器件的可靠性。
S400：在自对准孔312的周壁上形成侧墙311。
根据本发明的实施例，该步骤中可以采用与栅极保护层蚀刻选择比较大的材料形成一层结构的侧墙，具体的，可以在上述步骤获得的产品的上表面淀积侧墙材料层，然后对侧墙材料层进行回刻，形成侧墙，结构示意图参见图5g。在该步骤中，通过对侧墙材料的选择，可以在刻蚀过程中不会栅极保护层造成损伤，使得栅极保护层的厚度稳定性较佳，有效防止过刻产生GS短路，仅需较薄的厚度即可达到良好的保护效果，减小了工艺不稳定性对器件参数的影响。
根据本发明的实施例，为了进一步提高器件特性，侧墙可以为双层结构。具体的，在本发明一些实施例中，形成侧墙的方法进一步包括：在栅极保护层、栅极氧化层和自对准孔的外表面淀积第一侧墙层，并对所述第一侧墙层进行干法刻蚀，以在自对准孔的周壁上形成第一侧墙308；在栅极保护层、第一侧墙和栅极氧化层的外表面淀积第二侧墙层，并对所述第二侧墙层进行干法刻蚀，以在第一侧墙的周壁上形成第二侧墙309，结构示意图参见图5h。侧墙由两层结构形成，其中第一侧墙可以在侧壁形成一个比较好的绝缘，第二侧墙可以对第一侧墙形成一个缓冲保护的作用，防止栅极与源极之间的偏压导致第一侧墙损伤，使用双层侧墙工艺能够对栅极形成很好的保护以及根据刻蚀选择比不一致原理将器件的pitch(元胞)做得很好，提高单片晶圆内有效芯片数量，降低了单颗芯片的成本。
根据本发明的实施例，形成第一侧墙和第二侧墙的具体材料和厚度没有特别限制，只要满足使用要求，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，形成第一侧墙的材料包括氮化硅，形成第二侧墙的材料包括多晶硅。由此，氮化硅具有理想的绝缘性能，且多晶硅对氮化硅具有良好的缓冲保护作用，同时与栅极保护层的刻蚀选择比较高，使得栅极保护层在刻蚀过程中厚度稳定性较好，既可以使得器件具有理性的特性，又可以减小元胞尺寸，提高集成度。本发明使用SiN和poly(多晶硅)双层侧墙自对准工艺制造MOS型功率器件，根据不同材料在不同的条件下刻蚀速率的差异可以生产一批稳定性高、集成度高、寄生参数优良可控的高性能MOS型功率器件。在本发明的一些实施例中，第一侧墙的厚度可以为0.1～0.2微米，第二侧墙的厚度可以为0.3～0.6微米。由此，可以进一步提高栅极氧化层的厚度稳定性，进而提高器件的使用性能。
S500：通过自对准孔对栅极氧化层和源区进行刻蚀，形成贯穿栅极氧化层和源区的接触孔313，结构示意图参见图5i。
根据本发明的实施例，该步骤中可以采用的刻蚀方法没有特别限制，本领域技术人员可以根据需要选择，例如包括但不限于湿法蚀刻、干法蚀刻等。
根据本发明的实施例，由于该方法不需要过后的栅极保护层，因此接触孔的深宽比可以达到较小的值，从而利于接触电极的沉积，不会产生填充空洞等问题，且可以有效缩小元胞尺寸，提高器件的集成度。
S600：在栅极保护层和接触孔的外表面形成接触电极310，结构示意图参见图4。
根据本发明的实施例，形成接触电极的材料也没有特别限制，只要具有良好的导电性能，本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中，可以采用金属AlSiCu形成接触电极。由此，材料来源广泛，易于加工，且成本较低。
根据本发明的实施例，形成接触电极的具体方法也没有特别限制，例如包括但不限于物理气相沉积、化学气相沉积等方法。在本发明的一些实施例中，可以采用溅射的方法形成接触电极。由此，工艺成熟，易于操作，利于实现工业化生产。
在本发明的一个具体示例中，可以在多晶硅光刻形成侧墙台阶控制多晶硅刻开区域宽度为4微米，自对准刻蚀接触孔后，侧墙宽度为0.4～0.7微米，接触孔宽度为2.6～3.2微米，深度为0.3～0.6微米。由此，本发明的MOS型元胞具有很小的元胞尺寸，较大的沟道密度，较低的导通损耗。
与现有技术相比，本发明采用双层spacer结构。这种结构由于spacer刻蚀对栅极保护层以及spacer对栅极的保护能力影响降低，减小了工艺的不稳定对器件参数的影响；进一步缩小了元胞尺寸，器件具有更高的集成度，节约了成本；减小了栅极保护层的厚度，增加了GS寄生电容，减小了米勒平台的宽度以及器件开关损耗。
在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (11)
1.一种MOS型功率器件，其特征在于，包括：
衬底；
阱区，所述阱区位于所述衬底中，且靠近所述衬底的上表面设置；
源区，所述源区位于所述阱区中，且靠近所述衬底的上表面设置；
栅极氧化层，所述栅极氧化层位于所述衬底的上表面；
栅极，所述栅极位于所述栅极氧化层的上表面；
栅极保护层，所述栅极保护层位于所述栅极的上表面；
接触电极，所述接触电极位于所述栅极保护层的上表面，且贯穿所述栅极保护层、所述栅极、所述栅极氧化层和所述源区与所述阱区相连；
侧墙，所述侧墙位于所述栅极保护层、所述栅极、所述栅极氧化层和所述接触电极之间，
其中，所述侧墙与所述栅极保护层的刻蚀选择比不低于8：1。
2.根据权利要求1所述的MOS型功率器件，其特征在于，所述侧墙包括：
第一侧墙，所述第一侧墙位于所述栅极氧化层、所述栅极和所述栅极保护层之间；
第二侧墙，所述第二侧墙位于所述栅极氧化层、所述第一侧墙和所述接触电极之间，
其中，所述第一侧墙由绝缘材料形成，所述第二侧墙与所述栅极保护层的刻蚀选择比不低于8：1。
3.根据权利要求2所述的MOS型功率器件，其特征在于，形成所述第一侧墙的材料包括氮化硅，形成所述第二侧墙的材料包括多晶硅。
4.根据权利要求2所述的MOS型功率器件，其特征在于，所述第一侧墙的厚度为0.1～0.2微米，所述第二侧墙的厚度为0.3～0.6微米。
5.根据权利要求1所述的MOS型功率器件，其特征在于，进一步包括重掺杂区，所述重掺杂区位于所述阱区内、且设置于所述源区的下表面。
6.根据权利要求1所述的MOS型功率器件，其特征在于，所述栅极保护层的厚度为0.3～0.6微米。
7.根据权利要求1所述的MOS型功率器件，其特征在于，所述接触电极位于所述侧墙、栅极氧化层、源区和阱区之间的部分的深宽比为(3：8)～(10：13)。
8.一种制备权利要求1-7中任一项所述的MOS型功率器件的方法，其特征在于，包括：
在衬底上表面依次形成栅极氧化层、栅极和栅极保护层；
对所述栅极和栅极保护层进行刻蚀，形成贯穿所述栅极和栅极保护层的自对准孔；
通过所述自对准孔对所述衬底依次进行离子注入和高温退火，形成位于衬底内的阱区和位于所述阱区内的源区；
在所述自对准孔的周壁上形成侧墙；
通过所述自对准孔对所述栅极氧化层和所述源区进行刻蚀，形成贯穿所述栅极氧化层和所述源区的接触孔；
在所述栅极保护层和所述接触孔的外表面形成接触电极。
9.根据权利要求8所述的方法，其特征在于，形成所述侧墙的方法进一步包括：
在所述栅极保护层、所述栅极氧化层和所述自对准孔的外表面淀积第一侧墙层，并对所述第一侧墙层进行干法刻蚀，以在所述自对准孔的周壁上形成第一侧墙；
在所述栅极保护层、所述第一侧墙和所述栅极氧化层的外表面淀积第二侧墙层，并对所述第二侧墙层进行干法刻蚀，以在所述第一侧墙的周壁上形成第二侧墙。
10.根据权利要求8所述的方法，其特征在于，所述栅极氧化层是通过热生长法形成的；
所述栅极、栅极保护层和所述侧墙是通过化学气相沉积方法形成的；
所述接触电极是通过溅射方法形成的。
11.根据权利要求8所述的方法，其特征在于，在形成所述阱区和源区之后，形成所述侧墙之前，还包括通过所述自对准孔对所述阱区进行离子注入的步骤，以形成重掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710475081.4A CN109103253B (zh) | 2017-06-21 | 2017-06-21 | Mos型功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710475081.4A CN109103253B (zh) | 2017-06-21 | 2017-06-21 | Mos型功率器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109103253A true CN109103253A (zh) | 2018-12-28 |
| CN109103253B CN109103253B (zh) | 2022-05-20 |
Family
ID=64796157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710475081.4A Active CN109103253B (zh) | 2017-06-21 | 2017-06-21 | Mos型功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109103253B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115084215A (zh) * | 2021-11-10 | 2022-09-20 | 安徽瑞迪微电子有限公司 | 功率半导体器件制造方法 |
| CN116313807A (zh) * | 2023-02-28 | 2023-06-23 | 上海维安半导体有限公司 | 一种双层侧墙结构的超结器件的制备方法及超结器件 |
| CN116313807B (zh) * | 2023-02-28 | 2024-05-28 | 上海维安半导体有限公司 | 一种双层侧墙结构的超结功率mosfet器件的制备方法及超结功率mosfet器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010028055A (ko) * | 1999-09-17 | 2001-04-06 | 윤종용 | 자기정렬콘택 형성 방법 |
| KR20050012988A (ko) * | 2003-07-26 | 2005-02-02 | 매그나칩 반도체 유한회사 | 반도체소자의 게이트 형성방법 |
| US20090081840A1 (en) * | 2007-09-20 | 2009-03-26 | Samsung Electronics Co., Ltd. | Method of Forming Field Effect Transistors Using Diluted Hydrofluoric Acid to Remove Sacrificial Nitride Spacers |
| CN101645457A (zh) * | 2008-08-08 | 2010-02-10 | 万国半导体股份有限公司 | 超自对准沟槽型双扩散金属氧化物半导体晶体管结构及其制造方法 |
| CN101728252A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器栅极的方法以及快闪存储器 |
| CN104517851A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | Pmos器件及其制作方法 |
-
2017
- 2017-06-21 CN CN201710475081.4A patent/CN109103253B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010028055A (ko) * | 1999-09-17 | 2001-04-06 | 윤종용 | 자기정렬콘택 형성 방법 |
| KR20050012988A (ko) * | 2003-07-26 | 2005-02-02 | 매그나칩 반도체 유한회사 | 반도체소자의 게이트 형성방법 |
| US20090081840A1 (en) * | 2007-09-20 | 2009-03-26 | Samsung Electronics Co., Ltd. | Method of Forming Field Effect Transistors Using Diluted Hydrofluoric Acid to Remove Sacrificial Nitride Spacers |
| CN101645457A (zh) * | 2008-08-08 | 2010-02-10 | 万国半导体股份有限公司 | 超自对准沟槽型双扩散金属氧化物半导体晶体管结构及其制造方法 |
| CN101728252A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器栅极的方法以及快闪存储器 |
| CN104517851A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | Pmos器件及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115084215A (zh) * | 2021-11-10 | 2022-09-20 | 安徽瑞迪微电子有限公司 | 功率半导体器件制造方法 |
| CN115084215B (zh) * | 2021-11-10 | 2023-12-12 | 安徽瑞迪微电子有限公司 | 功率半导体器件制造方法 |
| CN116313807A (zh) * | 2023-02-28 | 2023-06-23 | 上海维安半导体有限公司 | 一种双层侧墙结构的超结器件的制备方法及超结器件 |
| CN116313807B (zh) * | 2023-02-28 | 2024-05-28 | 上海维安半导体有限公司 | 一种双层侧墙结构的超结功率mosfet器件的制备方法及超结功率mosfet器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109103253B (zh) | 2022-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067290B2 (en) | Bipolar transistor with base-collector-isolation without dielectric | |
| US10388652B2 (en) | Intergrated circuit structure including single diffusion break abutting end isolation region, and methods of forming same | |
| US7892910B2 (en) | Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration | |
| CN103579126B (zh) | 一种u型结构的半浮栅器件及其制造方法 | |
| US20170170120A1 (en) | Semiconductor device with buried local interconnects | |
| CN105810584B (zh) | 具有多个射极指的双极性接面晶体管 | |
| US9099517B2 (en) | Bipolar junction transistor with spacer layer | |
| US10811422B2 (en) | Semiconductor recess to epitaxial regions and related integrated circuit structure | |
| JP2012505547A (ja) | ファセットされたシリサイドコンタクトを有する半導体デバイス及び関連する製造方法 | |
| US20080211015A1 (en) | Method of manufacturing a semiconductor power device | |
| US10186605B1 (en) | Cyclic epitaxy process to form air gap isolation for a bipolar transistor | |
| CN107527866A (zh) | 用于双极晶体管的集成电路结构的制造 | |
| US10128358B2 (en) | Transistor having a monocrystalline connection | |
| CN103094121A (zh) | 一种用于制造半导体器件的方法 | |
| CN109103253A (zh) | Mos型功率器件及其制备方法 | |
| US9620420B2 (en) | Semiconductor arrangement and formation thereof | |
| US8268688B2 (en) | Production of VDMOS-transistors having optimized gate contact | |
| CN106409709B (zh) | 检测基材中的缺陷的存在与位置的方法 | |
| CN106290985A (zh) | 一种电容式复合传感器及其制造方法 | |
| CN205508823U (zh) | 绝缘隔离半导体器件 | |
| CN109309121B (zh) | 半导体功率器件及其制备方法 | |
| CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
| US9142444B2 (en) | Semiconductor component and method for producing a semiconductor component | |
| US20240162079A1 (en) | Multi-function etching sacrificial layers to protect three-dimensional dummy fins in semiconductor devices | |
| CN109300847A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200108 Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong Applicant after: Shenzhen BYD Microelectronics Co., Ltd. Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009 Applicant before: Biyadi Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| CB02 | Change of applicant information |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |