CN109075750A - 矩阵功率放大器 - Google Patents

矩阵功率放大器 Download PDF

Info

Publication number
CN109075750A
CN109075750A CN201680084383.2A CN201680084383A CN109075750A CN 109075750 A CN109075750 A CN 109075750A CN 201680084383 A CN201680084383 A CN 201680084383A CN 109075750 A CN109075750 A CN 109075750A
Authority
CN
China
Prior art keywords
power amplifier
active cell
transistor
matrix
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680084383.2A
Other languages
English (en)
Inventor
F·范瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of CN109075750A publication Critical patent/CN109075750A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/42—Amplifiers with two or more amplifying elements having their dc paths in series with the load, the control electrode of each element being excited by at least part of the input signal, e.g. so-called totem-pole amplifiers
    • H03F3/423—Amplifiers with two or more amplifying elements having their dc paths in series with the load, the control electrode of each element being excited by at least part of the input signal, e.g. so-called totem-pole amplifiers with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H03F3/607—Distributed amplifiers using FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/135—Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/181—A coil being added in the gate circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/255—Amplifier input adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/297—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/301—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/315—Indexing scheme relating to amplifiers the loading circuit of an amplifying stage comprising a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/423—Amplifier output adaptation especially for transmission line coupling purposes, e.g. impedance adaptation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/48—Indexing scheme relating to amplifiers the output of the amplifier being coupled out by a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/498—A resistor being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45148—At least one reactive element being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45166—Only one input of the dif amp being used for an input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45202—Indexing scheme relating to differential amplifiers the differential amplifier contains only resistors in the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45208—Indexing scheme relating to differential amplifiers the dif amp being of the long tail pair type, one current source being coupled to the common emitter of the amplifying transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45224—One output of the differential amplifier being taken into consideration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45258—Resistors are added in the source circuit of the amplifying FETs of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45338—Indexing scheme relating to differential amplifiers the AAC comprising one or more series circuits of a resistor and a capacitor as feedback circuit elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45458—Indexing scheme relating to differential amplifiers the CSC comprising one or more capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45488—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and a capacitor being used at the place of the resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45496—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45631—Indexing scheme relating to differential amplifiers the LC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Microwave Amplifiers (AREA)

Abstract

一种功率放大器包括通过将多个有源单元的主端子串联堆叠而形成的N×M个有源单元的二维矩阵。堆叠体被并联耦合以形成所述二维矩阵。所述功率放大器包括一个驱动器结构，用以协调所述有源单元的驱动，以使得所述二维矩阵的有效输出功率约是所述有源单元中的每个的输出功率的N×M倍。

Description

矩阵功率放大器
背景
本发明涉及功率放大器，例如，包括晶体管的至少二维矩阵(matrix，阵列)并且可以被调谐以匹配天线或其他负载的阻抗的功率放大器。
晶体管是可以放大被输入到控制端子的控制信号的器件。晶体管可以由各种不同的材料制成，可以具有各种不同的几何结构，且可以根据各种不同的物理机制运行。示例材料包括硅、砷化镓、氮化镓和碳化硅。这些和其他材料可以用来形成诸如双极晶体管和场效应晶体管的器件，所述器件包括绝缘控制端子(例如，IGBT、MOSFET、HEMT或HFET)，或包括由PN结制成的控制端子(例如，BJT或JFET)。
无论材料和器件结构如何，个体晶体管全都具有对其安全运行范围的基本限制。例如，如果跨主端子施加过大的电压，则可能发生电介质击穿并且晶体管可能被损坏或毁坏。作为另一个例子，如果过大的电流在主端子之间流动，则晶体管也可能被损坏或毁坏。
尽管个体晶体管的运行范围可能适合于一些应用，但是它们可能不足以满足其他应用的要求。例如，一些应用可能要求超过甚至精心设计的晶体管的击穿电压的电压或超过甚至精心设计的晶体管的峰值电流的电流。这样的应用的例子包括用于传输例如雷达信号和通信信号(例如，用于军事背景和民用背景中的卫星通信和地面广播)的驱动天线。
在这样的应用中，个体晶体管可以被分组，以将大电压和/或电流作为一组处理。例如，个体晶体管可以被堆叠(或“串联堆叠”)，以使得流动通过该堆叠体(stack)中的第一晶体管的主端子的几乎所有电流也流动通过该堆叠体中的在后的晶体管的主端子。该堆叠体中的晶体管中的每个支持驱动此电流的电压的一部分。整个晶体管堆叠体上支持的总电压可以超过个体晶体管的击穿电压。
作为另一个例子，个体晶体管可以被并联，以使得基本上相同的电压被耦合在多个晶体管的主端子之间。当多个晶体管导通时，流动通过该组的净电流可以超过个体组成晶体管的峰值电流。
在理想化的小信号模型中，从信号源到负载的功率传递(transfer，转移)可以通过将该源的输出阻抗(也称为“源阻抗”)与负载的阻抗相匹配来改善。在这样的模型中，当在无限频率范围内负载的阻抗恰好等于源阻抗的复共轭时，最大可能功率被传递。
然而，在现实世界的大信号应用中，“源阻抗”未被恰当地定义，或严格地说，由于缺乏线性度或缺少叠加定律而不存在。然而，理论和实践显示，对于负载阻抗的某些值，功率的足够大的部分被传递(即，功率附加效率(PAE)足够高)。本文中使用术语“最佳负载阻抗”来表征在感兴趣的运行频率的范围内功率的足够大的部分被传递的情况。
发明内容
描述了包括有源单元(active cell)的至少一二维矩阵的功率放大器。所述有源单元通常是个体晶体管。晶体管的二维矩阵由并联耦合的多个有源单元的堆叠体形成，因此形成“二维矩阵”。矩阵中的每个堆叠体可以在传导给定的电流的同时支持相对大的电压。因此，每个堆叠体可以被认为是具有其自己的——相对大的——最佳负载阻抗的源。然而，由于堆叠体被并联耦合，因此二维矩阵具有的净阻抗是组成堆叠体的阻抗的一部分。因此，矩阵的阻抗作为整体可以被定制以匹配负载的阻抗并且在感兴趣的运行频率范围内传递功率的相对大的部分。
更详细地，矩阵功率放大器的输入端口(“Zin_port”)和输出端口(“Zout_port”)的阻抗——以及对应的功率分布轨(rail)和收集轨的阻抗——在很大程度上与放大器中的有源单元的数目无关。相反，Zin_port和Zout_port仅取决于行数N和列数M的比率，以及个体有源单元的输入阻抗和输出阻抗(即，分别为“Zcell_in”和“Zcell_out”)。具体地，
和
通常，Zcell_in和Zcell_out在相对有限的范围内是可定制的(例如，通过定制有源单元器件的几何结构和其他性质)。然而，矩阵功率放大器中的行数与列数的比率(N/M)更容易调整得多。因此，通过控制所有这些参数，可以实现任意输入端口阻抗和输出端口阻抗的矩阵功率放大器。
矩阵功率放大器的带宽仅受个体单元的带宽和复值输入/输出端口阻抗Zin_port和Zout_port与(实值)系统阻抗Z0的匹配限制。由于比率N/M不被约束到任何特定数目的有源单元(例如，100个有源单元的10×10矩阵具有与16个有源单元的4×4矩阵相同的N/M比率)，因此可实现的输出功率不受有源单元的数目限制。相反，可实现的输出功率受上文描述的现实世界考虑因素(包括，例如矩阵功率放大器内的功率匹配网络的有限损耗、残余幅度和相位误差)限制。如果不存在这样的非理想性，则理论输出功率将与矩阵大小N*M成比例地增加。
本文描述的矩阵功率放大器可以使用单独地和同步地驱动二维矩阵功率放大器的有源单元的有源输入驱动器结构或无源输入驱动器结构。在理想的二维矩阵中，有源单元中的每个将在其相应的控制端子处接收一个单独的但相同的驱动信号。此外，在驱动控制端子方面将没有电流被损失。尽管这样的理想行为由于各种物理现实(例如，部件的物理特性的细微不匹配、寄生电容和寄生电感等)而不可能实现，但是对本文描述的功率放大器中的有源单元的驱动是充分同步的，以提供大约是矩阵中的单个单元的有效输出功率的N*M倍的总功率输出，其中N是矩阵中的行数，且M是列数。
在一些实施方式中，本文描述的功率放大器可以包括“主动源极跟随器返回装置(active source follower return)”。具体地，主动源极跟随器返回装置可以由一对由相反极性的驱动信号驱动的矩阵放大器实现。这两个矩阵放大器以互补或准互补拓扑组装以分别“上推”和“下拉”输出。在一些实施方式中，主动源极跟随器返回装置可以被实现为(单片)微波集成电路(MIC)器件。在这样的情况下，主动源极跟随器返回装置可以输出高的电压信号和电流信号，同时保持集成电路器件的其他优点。
在一些实施方式中，使用适合于传输微波或毫米波频率驱动信号并且(几乎)同步地驱动有源单元的传输线(line，线路)在行中、在列中、或既在行中又在列中将矩阵功率放大器的有源单元的控制端子耦合在一起。通常，所述传输线的特性阻抗可以被选择为50Ω。然而，在一些情况下(例如，大晶体管单元)，选择较低阻抗值(例如，20Ω或甚至10Ω)用于矩阵放大器内的有源单元的输入和输出匹配可能是有利的，尤其是如果要求高绝对带宽或相对带宽的话。作为另一个例子，所述传输线的长度不为零(即，有源单元的控制端子不被直接耦合)，而是可以选择所述长度以使得驱动信号到不同控制端子的分布几乎相同，且可以实现有源单元的几乎同步驱动。通过具有非零传输线长度，邻近的有源单元可以在物理上彼此分离，且有源单元之间的热耦合被充分减小以允许放大甚至相对更大的功率。
本文描述的矩阵功率放大器全都放大由RF源输出的RF信号。RF信号可以以各种不同方式耦合到矩阵功率放大器中。例如，在一些实施方式中，RF信号可以：
-直接耦合到矩阵功率放大器的底部一行中的有源单元中(即，在RF源和有源单元之间没有介于中间的有源驱动器(但可选地具有无源阻抗匹配网络))，以及
-通过在列驱动器底部的介于中间的有源驱动器耦合到矩阵功率放大器的其他有源单元中。
这样的矩阵功率放大器的实施例被示出在例如图9、图10、图11中。在这些实施方式中，如果假设来自底部一行中的所有有源单元的功率输出(即，Pout,BC)相同(如果那些有源单元和到那些单元的功率分布相同，情况将如此)，则矩阵功率放大器的功率输出(即，Pout)大约等于底部一行中的个体单元的功率输出与有源单元的总数的乘积，或
Pout＝N*M*Pout,BC 等式3
此外，每个有源单元的增益(即，GBC)由对于到该有源单元中的给定功率输入该有源单元的功率输出(即，Pout,BC)给出。假设功率在底部一行中的有源单元和列驱动器底部的有源驱动器之间被均匀地分配，则到底部一行中的每个有源单元中的功率输入由总功率输入(即，Pin)除以列数(即，M)+1的总和给出，以虑及列驱动器底部的有源驱动器，或
Pin＝(M+1)*Pout,BC/GBC 等式4。
因此，矩阵放大器的总功率增益(即，G2D)由下式给出：
G2D＝Pout/Pin＝N*M/(M+1)*GBC 等式5。
作为另一个例子，在一些实施方式中，RF信号可以：
-直接耦合到矩阵功率放大器的底部一行中的有源单元中(即，在RF源和有源单元之间没有介于中间的有源驱动器(但可选地具有无源阻抗匹配网络))，以及
-直接耦合到矩阵功率放大器的其他有源单元(即，在RF源和有源单元之间不具有介于中间的有源驱动器(但可选地具有无源阻抗匹配网络))。
例如，在图4-图8中示出了这样的矩阵功率放大器的实施例。在这些实施方式中，矩阵功率放大器的功率输出和矩阵放大器的总功率增益与在等式3、等式4、等式5中给出的相同。
然而，在这些实施方式中，矩阵放大器的有效功率增益和矩阵中的个体功率有源单元的最大输出功率随着频率增加而降低，因为每个单元所需的输入功率不能够被传递到输出。
作为另一个例子，在一些实施方式中，RF信号可以：
-通过介于中间的有源驱动器耦合到矩阵功率放大器的所有有源单元——包括底部一行中的有源单元——中。
例如，在图3中示出了这样的矩阵功率放大器的一个实施例。在这样的矩阵功率放大器中，到矩阵功率放大器中的每个有源单元中的功率输入由总功率输入(即，Pin)除以有源单元的总数给出。换句话说，到每个有源单元中的功率输入是总功率输入(即，Pin)除以矩阵大小N*M。因此，假设相同的有源单元，
Pin＝(N*M)*Pout,BC/GBC 等式6。
因此，矩阵放大器的总功率增益(即，G2D)由下式给出：
G2D＝Pout/Pin＝GBC 等式7。
这样的矩阵功率放大器不具有由矩阵尺寸造成的任何增益倍增。
作为再一个例子，在一些实施方式中，RF信号可以：
-被耦合到矩阵功率放大器的列驱动器的单个底部驱动器单元中。
矩阵功率放大器的底部一行和上部行中的有源单元可以由一连串或一堆有源平衡-不平衡变换器(balun)或差分放大器驱动。每个有源器件可以驱动一个对应的行中的所有有源单元。
例如，在图12中示出了这样的矩阵功率放大器的实施例。在这样的矩阵功率放大器中，到矩阵功率放大器中的全部功率输入被提供到底部有源单元。因此，
Pin＝Pout,BC/GSBC 等式8
并且矩阵放大器的总功率增益(即，G2D)由下式给出：
G2D＝Pout/Pin＝N*M*GSBC 等式9。
这是具有有源驱动器列的理想2D矩阵功率放大器的理论理想情况，其中仅此驱动器的底部单元由RF输入源驱动。
鉴于此，可以描述矩阵功率放大器的多个方面。在第一方面，一种功率放大器包括：一个放大器输入和一个放大器输出；多个即N×M个有源单元，其中N和M二者都≥2，且所述有源单元被接线为一个M×N矩阵；以及至少一个驱动器结构，以驱动所述有源单元。a)、b)或c)之一适用，其中：当a)适用时，矩阵列每个包括被串联耦合并且作为一个堆叠体被驱动的N个有源单元，其中堆叠体被并联耦合；当b)适用时，矩阵行每个包括被耦合成被并联驱动的M个有源单元，其中至少两个矩阵行被串联耦合；且当c)适用时，矩阵列每个包括被串联耦合并且作为一个堆叠体被驱动的N个有源单元。堆叠体被并联耦合，且矩阵行每个包括被耦合成被并联驱动的M个有源单元。至少两个矩阵行被串联耦合。每个有源单元的一个控制端子经由一个包括驱动器输入结构的信号路径耦合到所述放大器输入，其中所述有源单元全部能够由一个输入到所述放大器输入的电信号控制。
第一方面以及任何其他方面可以包括下面的特征中的一个或多个。所述驱动器结构包括多个有源驱动元件，且将每个有源单元的控制端子耦合到所述放大器输入的信号路径包括所述驱动元件。将所述有源单元中的至少一些的控制端子耦合到所述放大器输入的信号路径包括有源单元中的其他有源单元。每个有源单元的控制端子被耦合到所述放大器输入以接收基本相等的输入功率。所述有源单元的输出被耦合成使得，沿着一列的有源单元的输出电压相加，并且多列的输出电流在所述放大器输出处相加。所述有源单元的输出被耦合成使得，沿着一行的有源单元的输出电流相加，并且多行的输出电压在所述放大器输出处相加。到最底部一行有源单元中的有源单元中的晶体管的控制端子的输入信号是不平衡的。到上部行有源单元中的有源单元中的晶体管的控制端子的输入信号是平衡的。所述功率放大器包括一个有源平衡-不平衡变换器，所述有源平衡-不平衡变换器被耦合成将不平衡信号转换成用于上部行中的有源单元的平衡输入信号。上部行中的有源单元的平衡输入信号具有一个电流和电压，以使得上部行中的有源单元的输出电流和输出电压匹配最底部一行中的有源单元的输出电流和输出电压。第一有源单元的输出电流与同一列中的紧接在后的第二有源单元的输出电流之间的差异小于所述第一有源单元的输出电流的10％。一列中的有源单元中的最底部一个有源单元的输出电流与所述列中的最上部一个有源单元的输出电流之间的差异小于所述有源单元中的所述最底部一个有源单元的输出电流的10％。所述有源单元中的每个的输出功率基本相等。所述功率放大器的输出功率基本等于所述有源单元中的每个的输出功率的N×M倍。所述至少一个驱动器结构包括自举耦合电路系统，以将来自一个有源单元的主端子的驱动信号分布到另一个有源单元的控制端子。所述自举耦合电路系统包括：一个电压分配器或一个电流分配器，以将第一有源单元的输出电压或输出电流的一部分施加到第二有源单元的控制端子。所述自举耦合电路系统将来自一列中的第一有源单元的主端子的驱动信号分布到同一列中的第二有源单元的控制端子。所述至少一个驱动器结构包括一个有源差分驱动放大器。所述至少一个驱动器结构包括一个或多个无源平衡-不平衡变换器。所述功率放大器c包括：a)一个输入阻抗匹配网络，b)一个输出阻抗匹配网络，或c)一个输入阻抗匹配网络和一个输出阻抗匹配网络二者。所述有源单元中的至少一些包括：a)一个输入阻抗匹配网络，b)一个输出阻抗匹配网络，或c)一个输入阻抗匹配网络和一个输出阻抗匹配网络二者。例如，所有有源单元都可以包括输入阻抗匹配网络和/或所有有源单元都可以包括输出阻抗匹配网络。所述功率放大器包括一个或多个分布元件，以以基本相同的延迟将来自所述放大器输入的信号分布到M个最底部的晶体管的控制端子。所述功率放大器包括一个或多个分布元件，以以基本相等的延迟将驱动信号分布到每行中的、每列中的、或每行和每列二者中的有源单元的控制端子。所述功率放大器包括一个或多个收集元件，以收集来自每行中的、每列中的、或每行和每列二者中的有源单元的输出信号，其中所述输出信号是同相的。所述功率放大器包括：分布元件，以以不同的延迟将驱动信号分布到每行中的、每列中的、或每行和每列二者中的有源单元的控制端子；以及一个或多个收集元件，以收集来自每行中的、每列中的、或每行和每列二者中的有源单元的输出信号，其中所述输出信号异相，其中所述收集元件包括延迟以抵消所述分布元件的延迟，以使得从有源单元提供到所述放大器输出的功率是同相的。所述功率放大器被以集成电路的形式实现，例如以单片微波集成电路、混合微波集成电路或多芯片模块的形式实现。所述有源单元每个包括一个电荷控制的半导体四极晶体管，例如，其中所述有源单元每个包括一个场效应晶体管或一个双极晶体管。所述有源单元每个包括基于III-V半导体的晶体管，例如，基于AlGaN/GaN的晶体管或基于GaAs的晶体管。所述有源单元每个包括一个基于硅的晶体管，例如，SiGe异质结晶体管。所述多个有源单元是一个推挽级的一部分。所述推挽级是包括第二多个有源单元的互补推挽级或准互补推挽级。所述功率放大器包括：在所述放大器输出和多个有源单元中的一个中的有源单元中的第一晶体管的主端子之间的耦合装置(coupling，耦接器)；以及在所述放大器输出和所述第一晶体管的控制端子之间的耦合装置。所述耦合装置一起使所述第一晶体管偏置成与所述放大器输入上的信号反相地传导，且从而强制所述第二多个有源单元相对于第一多个有源单元反相运行。所述放大器输出和所述第一晶体管的控制端子之间的耦合装置包括在一个驱动器元件中的一个晶体管的主端子与所述放大器输出之间的传导路径和一个在所述驱动器元件中的所述晶体管的控制端子与所述第一晶体管的控制端子之间的传导路径。在所述放大器输出和所述第一晶体管的控制端子之间的耦合装置由无源部件组成。每个有源单元包括并联的多个晶体管。每个有源单元包括一个晶体管矩阵。所述功率放大器包括：在形成每个有源单元的晶体管矩阵的晶体管之间的第一互连，以及在所述有源单元本身之间的第二互连。所述第一互连在不同于所述第二互连的水平上集成在一个半导体器件中。所述功率放大器包括一个偏置三通(tee，T形物)，所述偏置三通具有一个耦合到所述放大器输出上的负载的高频端口、一个耦合到所述二维矩阵的堆叠体的组合端口以及一个耦合到DC源的低频端口。
在第二方面，一种装置包括：一个天线组件，其具有一个输入阻抗；以及一个第一方面的具有或不具有其特征中的任何一个的功率放大器或一个第三方面的功率放大器，其中N和M被配置为使得所述功率放大器的最佳负载阻抗基本匹配所述天线组件的输入阻抗。
第二方面以及任何其他方面可以包括下面的特征中的一个或多个。在由所述天线组件限制的带宽上实现-12dB或更小的反射系数。
在第三方面，一种功率放大器包括：通过将多个有源单元的主端子串联堆叠而形成的N×M个有源单元的二维矩阵，其中堆叠体被并联耦合以形成所述二维矩阵。所述功率放大器包括一个驱动器结构，以协调所述有源单元的驱动，以使得所述二维矩阵的有效输出功率大约是所述有源单元中的每个的输出功率的N×M倍。
第三方面以及任何其他方面可以包括下面的特征中的一个或多个。所述功率放大器包括一个偏置三通，所述偏置三通具有一个耦合到由所述二维矩阵驱动的负载的高频端口、一个耦合到所述二维矩阵的堆叠体的组合端口以及一个耦合到DC源的低频端口。所述功率放大器包括通过将多个有源单元的主端子串联堆叠而形成的有源单元的第二二维矩阵，其中堆叠体被并联耦合以形成所述第二二维矩阵。所述二维矩阵和所述第二二维矩阵被耦合以形成一个互补级或准互补级。所述功率放大器包括第二驱动器结构，以与所述二维矩阵中的有源单元的驱动反相地协调所述第二二维矩阵的有源单元的驱动。所述功率放大器包括一个控制回路，所述控制回路包括一个误差放大器，以输出表示期望的DC输出电压和实际输出电压之间的差异的误差信号。所述第二驱动器结构被耦合以响应于所述误差信号调节所述实际DC输出电压。所述二维矩阵和所述第二二维矩阵被耦合以形成所述互补级。所述功率放大器包括第二驱动器结构，以与所述二维矩阵中的有源单元的驱动同相地协调所述第二二维矩阵的有源单元的驱动。所述驱动器结构包括自举耦合电路系统，以将来自一个有源单元的主端子的驱动信号分布到同一堆叠体中的另一个有源单元的控制端子。所述驱动器结构包括多个不平衡-到-平衡无源平衡-不平衡变换器矩阵驱动器。所述驱动器结构包括一个行驱动器，以将一个驱动信号分布到多个堆叠体中的多个有源单元的控制端子。所述行驱动器包括多个分布线，以以适当的延迟将一个驱动信号的部分耦合到多个有源单元的控制端子，以协调通过所述有源单元的电流传导。所述有源单元中的每个包括并联耦合的多个晶体管。有源单元中的每个包括晶体管的二维矩阵。所述功率放大器包括：在形成每个有源单元的二维矩阵的晶体管之间的第一互连，以及在所述有源单元本身之间的第二互连。所述第一互连在不同于所述第二互连的水平上集成在一个半导体器件中。N不必等于M。所述有源单元中的至少一些包括输入阻抗匹配网络。所述有源单元中的至少一些包括输出阻抗匹配网络。
在第四方面，一种装置包括：一个天线组件，其具有一个输入阻抗；以及一个第三方面的具有或不具有其特征中的任何一个的功率放大器或第一方面的功率放大器，其中N和M被配置为使得所述功率放大器的最佳负载阻抗基本匹配所述天线组件的输入阻抗。
第四方面以及任何其他方面可以包括下面的特征中的一个或多个。在由所述天线组件限制的带宽上实现-12dB或更小的反射系数。
在附图和下文的描述中阐述了一个或多个实施方式的细节。其他特征和优点根据所述描述和附图以及根据权利要求将是明显的。
附图说明
图1是矩阵功率放大器的示意性表示。
图2是矩阵功率放大器的示意性表示。
图3是列匹配的矩阵功率放大器的示意性表示。
图4是列匹配的矩阵功率放大器的示意性表示。
图5是列匹配的矩阵功率放大器的示意性表示。
图6是列匹配的矩阵功率放大器的示意性表示。
图7示出了平衡-不平衡变换器的三个实施方式的示意性表示。
图8是列匹配的矩阵功率放大器的示意性表示。
图9是用于行匹配的矩阵功率放大器的平衡有源矩阵驱动器的示意性表示。
图10是阻抗匹配差分放大器的示意性表示。
图11是用于行匹配的矩阵功率放大器的平衡有源矩阵驱动器的示意性表示。
图12是用于行匹配的矩阵功率放大器的平衡有源矩阵驱动器的示意性表示。
图13是行匹配的矩阵功率放大器的示意性表示。
图14是分布线和阻抗匹配元件的示意性表示，该分布线和该阻抗匹配元件可以被耦合以将来自信号源的信号分布到一行晶体管。
图15和图16是无源分配器/组合器的示意性表示，该无源分配器/组合器可以用来实施分布轨和公共收集轨的全部或一部分。
图17是分布线和阻抗匹配元件的示意性表示，该分布线和该阻抗匹配元件可以被耦合以将来自信号源的信号分布到一行晶体管。
图18是分布线和阻抗匹配元件的示意性表示，该分布线和该阻抗匹配元件可以被耦合以将来自信号源的信号分布到一行晶体管。
图19是分布线和阻抗匹配元件的示意性表示，该分布线和该阻抗匹配元件可以被耦合以将来自信号源的信号分布到一行晶体管。
图20是分布线和阻抗匹配元件的示意性表示，该分布线和该阻抗匹配元件可以被耦合以将来自信号源对的信号分布到一行晶体管。
图21是不平衡收集轨的示意性表示，该不平衡收集轨被耦合以收集通过矩阵功率放大器的M个列的信号并且将它们引导到负载。
图22和图23是矩阵功率放大器内的一对行的示意性表示。
图24是矩阵功率放大器的示意性表示。
图25是矩阵功率放大器的示意性表示。
图26是矩阵功率放大器的示意性表示。
图27是矩阵功率放大器的示意性表示。
图28是矩阵功率放大器的示意性表示。
图29是矩阵功率放大器的示意性表示。
图30a是矩阵功率放大器的示意性表示。
图30b是阻抗匹配差分放大器的示意性表示。
图31是矩阵功率放大器的示意性表示。
图32是二维矩阵功率放大器的示意性表示。
图33是二维矩阵功率放大器的示意性表示。
图34是矩阵功率放大器的示意性表示。
图35是矩阵功率放大器的示意性表示。
图36是包括一对矩阵放大器的推挽级3600的示意性表示。
图37是包括一对矩阵放大器的推挽级的示意性表示。
图38是包括以“H型”配置耦合的一对推挽级的二维矩阵功率放大器的示意性表示。
图39是包括一对矩阵放大器的推挽级3900的示意性表示。
各个附图中的相同参考符号表示相同元件。
具体实施方式
图1是矩阵功率放大器100的示意性表示，该矩阵功率放大器例如用于放大微波或毫米波频率的信号。矩阵功率放大器100包括一批由个体晶体管105形成的有源单元。晶体管105以多个堆叠体110的形式耦合。堆叠体110本身被并联耦合在不平衡分布轨115和不平衡收集轨120之间。分布轨115被耦合以将来自信号源50的信号分布到堆叠体110中的每个中的最下部晶体管105。收集轨120被耦合以收集通过堆叠体的信号并且将它们引导到负载70。矩阵驱动器125可以是分布由信号源50生成的驱动信号的无源单元，或者是基于信号源50的输出生成驱动信号的有源单元。在任一种情况下，驱动信号经由多个平衡的行匹配结构分布到个体晶体管105的控制端子。响应于驱动信号，晶体管105从传导性更好切换到传导性不太好并且再次返回原态，以在轨115、120之间以及信号源50和负载70之间交替地形成多个较高传导性和较低传导性的路径。由于堆叠体110被并联耦合，因此矩阵功率放大器100具有最佳负载阻抗，该最佳负载阻抗可以被定制以匹配负载70的阻抗并且因此将最大可能功率的相对大部分传递到负载70。
矩阵功率放大器100是“行匹配的”功率放大器，因为多个行驱动器被耦合以按逐行方式将驱动信号分布到不同堆叠体110中的晶体管105。在例示的实施方式中，矩阵功率放大器100的晶体管105可以被认为存在于该矩阵的四个不同“行”137中。尽管每行137中的晶体管105存在于不同的堆叠体110中，但是每行137中的晶体管105被耦合到一个相应的行匹配结构，在例示的实施方式中，所述行匹配结构包括分布线130和阻抗匹配元件135。在例示的实施方式中，阻抗匹配元件135被示出为有源驱动放大器。然而，阻抗匹配元件135也可以由无源阻抗匹配网络形成。每个驱动信号的某一部分通过分布线130和阻抗匹配元件135耦合到每行137中的晶体管105上的控制端子。分布线130和阻抗匹配元件135以适当的延迟将驱动信号的多个部分耦合到控制端子，以协调每行137中的晶体管105的电流传导，从而放大驱动信号。耦合到每个晶体管105的控制端子中的驱动信号以源极/发射机主端子的电势为参考。在进入一个给定的晶体管105的控制端子的任何控制电流也通过源极/发射极主端子离开该晶体管105但对同一堆叠体110中的“在前的”晶体管105的漏极/集电极电流没有贡献的意义上，驱动信号是“无接地的(ground-free)”。为了清楚起见，在例示的示意性表示中，同一堆叠体110中的在任何给定的晶体管105正下方的晶体管105是“在前的”晶体管105。应理解，例示的示意性表示中的部件的取向和部署是任意的，且一个“在前的”晶体管将保持“在前”，尽管在现实世界的器件中有不同的物理部署(例如，在一个“在后的”晶体管上方、左边或后面)。相反，“在前的”晶体管和“在后的”晶体管可以通过它们在信号源50和负载70之间的传导路径中的相对部署来识别。在任何情况下，代替对在前的晶体管105的漏极/集电极电流有贡献，通过源极/发射极主端子离开该晶体管105的电流通过定位在该晶体管105正下方的分布线130返回到阻抗匹配元件135。
在例示的实施方式中，信号源50是RF源，该RF源输出实现矩阵功率放大器100中的有源单元的主端子之间的期望的电流流动的信号。例如，信号源50可以输出表示期望的通信传输的信号。在一些实施方式中，信号源50可以输出具有在接近DC(通常为几百MHz以使得不同晶体管电容性去耦)和大约1/3fT之间的载波频率或中心频率的信号，其中fT是晶体管105的单位增益转变频率。例如，在一些III-V场效应晶体管中，fT可以是30GHz左右。由输入信号源50输出的信号的某一部分通过阻抗匹配元件135耦合到轨115中。在例示的实施方式中，阻抗匹配元件135被示出为有源驱动放大器。因此，在例示的实施方式中，信号源50不直接输出驱动晶体管105的控制端子的驱动信号。相反，信号源50输出由阻抗匹配元件135放大以生成这样的驱动信号的信号。在其他实施方式中，阻抗匹配元件135可以由无源阻抗匹配网络形成。在这样的实施方式中，信号源50可以直接输出驱动晶体管105的控制端子的驱动信号。
分布轨115被耦合以将DC信号和通信信号的多个部分分布到第一行138中的晶体管105的控制端子和源极/发射极主端子两者。在一些实施方式中，阻抗匹配元件135可以充当平衡-不平衡变换器，并且分布轨115可以被实施为关于地线(earth)对称的双线传输线。分布轨115终止于RF加载和栅极偏置网络140。在例示的实施方式中，RF加载和栅极偏置网络140包括DC源145，DC源输出DC信号，该DC信号经由第一行138中的晶体管105的控制端子控制通过堆叠体110的电流流动。具体地，一旦电流开始流动通过第一行138中的晶体管105，在后一行137中的电流流动就接着。在例示的实施方式中，来自DC源145的电势输出相对于接地为负，且当堆叠体110传导时下拉收集轨120上的电势。DC源145输出的电势通过电容150与分布轨115的双线传输线的接地线隔离，并且通过阻抗155耦合到其他线。在例示的实施方式中，阻抗155是提供由阻抗匹配元件135匹配的负载的一部分的实阻抗。
收集轨120收集来自每个堆叠体110的功率输出，并且将其朝向负载70引导。收集轨120也可以被实施为关于地线对称的双线传输线。在任一情况下，收集轨120的线中的一个被耦合到高压偏置三通170的组合端口。负载70被耦合到偏置三通170的高频端口，且DC源160被耦合到低频端口。因此，未接地的线被DC源160偏置具有适合于为矩阵功率放大器100供电的DC电势。在阻抗匹配元件135被实施为有源驱动放大器的例示的实施方式中，DC源160输出的DC电势通过一个或多个电力线168传导到这些有源驱动放大器。
在例示的实施方式中，功率放大器100包括一批个体晶体管105。晶体管105可以是具有或不具有任何个体匹配或预匹配的许多不同类型的半导体器件中的任何一种，所述不同类型的半导体器件例如场效应晶体管(FET)或双极结型晶体管(BJT)。在一些实施方式中，功率放大器100的矩阵的有源单元不是个体晶体管而是多个晶体管，例如，组装成放大器模块。
图2是矩阵功率放大器200的示意性表示。矩阵功率放大器200也包括以多个堆叠体110的形式耦合的个体晶体管105。堆叠体110本身被并联耦合在不平衡分布轨115和不平衡收集轨120之间。与功率放大器100(图1)对比，分布轨115必然是不平衡的，因为矩阵功率放大器200不包括可以潜在地充当信号源50和分布轨115之间的平衡-不平衡变换器的阻抗匹配元件135。
矩阵功率放大器200是“列匹配的”功率放大器，因为矩阵功率放大器200包括被耦合以按逐列方式将驱动信号分布到相应的堆叠体110的晶体管105的多个列驱动器205。在例示的实现方式中，矩阵功率放大器200的晶体管105可以被认为存在于该矩阵的四个不同“列”237中。每列237中的晶体管105存在于同一堆叠体110中，并且被耦合到单个列驱动器205。列驱动器205可以以多种不同方式来实施，包括(无源)自举列驱动器和(有源)列驱动器，所述(无源)自举列驱动器和(有源)列驱动器包括例如差分放大器，包括下文描述的那些。列驱动器205可以是有源元件或无源元件。
每个列驱动器205包括控制端子耦合装置(coupling)210和主端子耦合装置215。控制端子耦合装置210将列驱动器205耦合到相应的晶体管105的控制端子。主端子耦合装置215将列驱动器205耦合到相应的晶体管105的源极/发射极主端子。耦合到每个晶体管105的控制端子中的驱动信号以源极/发射极主端子的电势为参考。除了第一行138(下文讨论的)之外，端子耦合装置210、215形成用于驱动晶体管105的平衡耦合。实际上，驱动信号是无接地的，且进入一个给定的晶体管105的控制端子的任何控制电流也通过源极/发射极主端子离开该晶体管105但对同一堆叠体110中的在前的晶体管105的漏极/集电极电流没有贡献。
在矩阵功率放大器200的第一行138中，晶体管105的源极/发射极主端子全部被耦合到接地。结果，到第一行138中的晶体管105的源极/发射极主端子的主端子耦合装置215也被耦合到接地，且因此形成不平衡耦合。与矩阵功率放大器100(图1)的情况一样，DC源145经由第一行138中的晶体管105的控制端子控制将流动通过堆叠体110的电流。
图3是列匹配的矩阵功率放大器300的示意性表示。为了方便起见，仅例示了矩阵功率放大器300的单个堆叠体110(并且因此单个列)。然而，应理解，矩阵功率放大器300可以包括多个行和列，其根据包括输出阻抗和放大率在内的操作需要定制。
矩阵功率放大器300包括不平衡无源矩阵驱动器305，该不平衡无源矩阵驱动器将信号源50生成的信号分布到一批平衡分布线310。每个分布线310将驱动信号的相应部分耦合到不同堆叠体110中的晶体管105。再一次，在矩阵功率放大器300的示意性表示中仅例示了单个堆叠体110，尽管使用的矩阵功率放大器300将包括多个堆叠体110。
不平衡无源矩阵驱动器305通过平衡-不平衡变换器变压器315耦合到每个平衡分布线310。平衡-不平衡变换器变压器315不仅将无源矩阵驱动器305上的不平衡信号转换为分布线310上的平衡信号，而且平衡-不平衡变换器变压器315也充当阻抗匹配元件以将驱动信号耦合到不同堆叠体110中的晶体管105。
每个平衡分布线310包括将平衡-不平衡变换器变压器315绕组的第一端子耦合到晶体管105的源极/发射极主端子的传导路径320、将平衡-不平衡变换器变压器315绕组的另一第二端子耦合到晶体管105的控制端子的传导路径325，以及相应的平衡-不平衡变换器变压器315的中间抽头345或相应的平衡-不平衡变换器变压器315的第二端子到相对于接地的DC源335之间的传导路径330。每个DC源335使相应的晶体管105的控制端子偏置。每个源极/发射极传导路径320包括电容340，该电容将分布线310的剩余部分与晶体管105的端子中的相应的源极/发射极上的DC电势隔离。DC源传导路径330各包括将RF信号与DC源335隔离的电感350。
图4是列匹配的矩阵功率放大器400的示意性表示。为了方便起见，仅例示了矩阵功率放大器400的单个堆叠体110(并且因此单个列)。然而，应理解，矩阵功率放大器400可以包括多个行和列，其根据包括输出阻抗和放大率在内的操作需要定制。
矩阵功率放大器400使用并联自举驱动器电路405将信号源50生成的信号分布到堆叠体110中的晶体管105。并联自举驱动器电路405传递输出电压(例如每个相应的晶体管105(例如，第k级晶体管105)的漏极/集电极电压)的一部分，以驱动堆叠体110中的一个相应的“在后的”晶体管105(例如，第(k+1)级晶体管105)的控制端子。
每个并联自举驱动器电路405包括阻抗元件415和电容420。阻抗元件415是任意无源复阻抗，并且可以包括一个或多个电感器、电容器和/或无源电阻元件。驱动器电路405的阻抗元件415形成AC电压分配器电路，该AC电压分配器电路将每个相应的在前的晶体管(例如，第k级)的输出电压的一部分传递到堆叠体110中的一个相应的在后的晶体管105(第(k+1)级)的控制端子。例如，第k级驱动器电路405的阻抗元件415形成在第k级晶体管105的上部主端子436(例如，漏极/集电极)处的电压和第k级晶体管105的下部主端子437(例如，源极/发射极)处的电压之间的电压分配器。第k级驱动器电路405的输出(例如，阻抗元件415之间的端子)被提供到第(k+1)级晶体管105的输入端子(例如，栅极)。
晶体管105的“上部”主端子是在信号源50和负载70之间的传导路径中朝向堆叠体110的输出端(即，最近的收集轨120)布置的端子。在例示的示意性表示中，所有上部主端子都是漏极/集电极端子，但不一定是这种情况。晶体管105的“下部”主端子是朝向堆叠体110的输入端(即，最近的分布轨115)布置的端子。在例示的示意性表示中，所有下部主端子都是源极/发射极端子，但不一定是这种情况。
电容420将用于每个在后的晶体管105的驱动信号与在前的晶体管105的相应的源极/发射极端子和漏极/集电极端子上的DC电势隔离。堆叠体110的总输出功率随着由信号源50生成的信号的频率增加而降低，因为由该堆叠体中的每个晶体管105生成的功率的一部分用来驱动一个相应的在后的晶体管105。
分布轨115和阻抗匹配元件410将信号源50生成的信号的一部分传导到不同堆叠体110中的底部一行406晶体管105，但上部一行407晶体管105由来自电压分配器或驱动器电路405的输入信号驱动。类似地，输出阻抗匹配元件455将每个堆叠体110的输出信号耦合到收集轨120。再一次，在矩阵功率放大器400的示意性表示中仅例示了单个堆叠体110，尽管使用的矩阵功率放大器400将包括多个堆叠体110。
每个第k级晶体管105(除了第一级之外)的控制端子由一个DC电压分配器电路430偏置。DC电压分配器电路430各包括电阻435，该电阻435分配在该第k级晶体管105的上部主端子436(例如，漏极/集电极)和每个“在前的”(例如，第(k-1)级)晶体管105的下部主端子437之间的电压。第一(最低)级晶体管105由DC源145偏置。
分布线440在堆叠体中的晶体管105之间耦合自举驱动信号和堆叠体电流。分布线440是包括两个信号线445和一个接地线450的三线传输线。在每个分布线440中，一个信号线445在晶体管105之间输送自举驱动信号，另一个信号线445在晶体管105之间输送堆叠体电流。
图5是列匹配的矩阵功率放大器500的示意性表示。为了方便起见，仅例示了矩阵功率放大器500的单个堆叠体110(并且因此单个列)。然而，应理解，矩阵功率放大器500可以包括多个行和列，且该矩阵功率放大器可以根据包括输出阻抗和放大率在内的操作需要定制。除了每个晶体管105的控制端子由DC电压源505而不是DC电压分配器电路430偏置之外，矩阵功率放大器500类似于矩阵功率放大器400(图4)。此外，每个DC源通过电感510与RF信号隔离。
与矩阵放大器400的情况一样，矩阵放大器500的分布线440在堆叠体中的晶体管105之间耦合自举驱动信号和堆叠体电流。分布线440是包括两个信号线445和一个接地线450的三线传输线。在每个分布线440中，一个信号线445在晶体管105之间输送自举驱动信号，另一个信号线445在晶体管105之间输送堆叠体电流。
矩阵放大器400和500的自举驱动器电路405被认为是并联自举的，因为自举驱动信号是通过并联连接到晶体管堆叠体的电压分配器获得的。另外，自举驱动信号和堆叠体电流每个通过分布线440中的不同的信号线445耦合在堆叠体中的晶体管105之间。
图6是列匹配的矩阵功率放大器600的示意性表示。为了方便起见，仅例示了矩阵功率放大器600的单个堆叠体110(并且因此单个列)。然而，应理解，矩阵功率放大器600可以包括多个行和列，其根据包括输出阻抗和放大率在内的操作需要定制。
矩阵功率放大器600使用串联自举将信号源50生成的信号分布到堆叠体110中的晶体管105。平衡-不平衡变换器605将来自矩阵功率放大器600的下部行606、607中的每个晶体管105的输出电流(例如，漏极/集电极电流)的一部分传递，以驱动堆叠体110中的相应的在后的晶体管105的控制端子。平衡-不平衡变换器605是三端子器件，所述三端子器件既耦合来自下部行606、607中的一行中的一个晶体管的输出电流的一部分作为用于下一个较高的行中的一个相应的在后的晶体管105的控制端子驱动信号，又将不平衡输出电流转换为平衡驱动信号。
图7示出了平衡-不平衡变换器605的三个实施方式的示意性表示。第一实施方式是变压器605a。变压器605a包括初级线圈705和次级线圈710以及耦合到初级线圈705和次级线圈710二者的公共端子715。在一些实施方式中，变压器605a的变压比(transformationratio，变压系数)的标称值被选择成匹配晶体管105的电流增益。当变压器605a用作矩阵功率放大器600中的平衡-不平衡变换器605时，初级线圈705的一个端子被耦合到一个晶体管105的上部主端子636(例如，漏极/集电极)、公共端子715被耦合到一个相应的在后的晶体管105的下部主端子637(例如，源极/发射极)，且次级线圈710的一个端子被耦合到该相应的在后的晶体管105的控制端子。因此，输出信号次级线圈710将输入驱动信号供应到该相应的在后的晶体管105的控制端子。
平衡-不平衡变换器605的第二实施方式是T形电路605b，该T形电路包括以T形(或Y形)网络的形式配置的三个导纳元件720。平衡-不平衡变换器605的第三实施方式是π形电路605c，该π形电路包括以π形(或Δ形(delta，三角形))网络的形式配置的三个阻抗元件730。平衡-不平衡变换器605的不同实施方式可以在矩阵功率放大器的不同现实世界实施方式中使用。例如，T形电路605b的导纳元件720在一些微波集成电路器件中可能是有利的，而π形电路605c的阻抗元件730在其它器件中可能是有利的，取决于诸多因素，诸如矩阵功率放大器中的其他部件的加工技术和设计。
再次参考图6，电容620被包括在平衡-不平衡变换器605和晶体管105的控制端子之间的传导路径中。电容620将用于每个晶体管105的驱动信号与晶体管105的相应的源极/发射极端子和漏极/集电极端子上的DC电势隔离。此外，堆叠体110的总输出功率随着由信号源50生成的信号的频率增加而减小，因为由堆叠体中的每个晶体管105生成的功率的一部分用来驱动一个相应的在后的晶体管105。
分布轨115将信号源50生成的信号的一个相应部分输送到不同堆叠体110中的底部一行606晶体管105。阻抗匹配元件610将分布轨115上的源信号耦合到不同堆叠体110中的底部一行606晶体管105。类似地，输出阻抗匹配元件655将每个堆叠体110的输出信号耦合到收集轨120。再一次，在矩阵功率放大器600的示意性表示中仅例示了单个堆叠体110，尽管使用的矩阵功率放大器600将包括多个堆叠体110。
每个晶体管105的控制端子由一个DC电压分配器电路630偏置。DC电压分配器电路630每个包括电阻635，该电阻635分配一个晶体管105的上部主端子(例如，漏极/集电极)636和一个在前的晶体管105的下部主端子(例如，源极/发射极)637之间的电压。DC电压分配器电路630中的每个将浮动偏置提供到一个相应的晶体管105的控制输入。例外是连接到底部一行606中的晶体管105的下部主端子的DC电压分配器电路630，其被接地。
分布线640耦合堆叠体中的晶体管105。分布线640是包括两个信号线645和一个接地线650的不平衡三线传输线。通常，DC电压分配器电路630被耦合到信号线645中的一个，且相应的晶体管105上部主端子和下部主端子被耦合到另一个信号线645。将底部一行606中的晶体管105耦合到第一在后的行607的分布线660是不平衡双线传输线。分布线660包括一个信号线645和一和接地线650。分布线660中的信号线645被耦合到底部一行606中的晶体管105的上部主端子和在后的(第二)行中的晶体管105的下部主端子。连接到底部一行606中的晶体管的下部输出的DC电压分配器电路630被耦合到分布线660中的接地线650。
图8是列匹配的矩阵功率放大器800的示意性表示。为了方便起见，仅例示了矩阵功率放大器800的单个堆叠体110(并且因此单个列)。然而，应理解，矩阵功率放大器800可以包括多个行和列，其根据包括输出阻抗和放大率在内的操作需要定制。除了每个晶体管105的控制端子由DC电压源805而不是DC电压分配器电路630偏置之外，矩阵功率放大器800类似于上文参考图6和图7描述的矩阵功率放大器600。此外，每个DC源通过电感810与RF信号隔离。此外，矩阵功率放大器600的三线分布线660可以由包括两个平衡信号线645而不包括接地线的平衡双线分布线815替换。
图9是用于行匹配的矩阵功率放大器900的平衡有源矩阵驱动器905的示意性表示。为了方便起见，仅例示了矩阵功率放大器900的单个堆叠体110(并且因此单个列)。然而，应理解，矩阵功率放大器900可以包括多个行和列，其根据包括输出阻抗和放大率在内的操作需要定制。
平衡有源矩阵驱动器905将信号源50生成的信号分布到一批平衡分布线910。每个分布线910将驱动信号的一个相应部分耦合到不同堆叠体110中的晶体管105。再一次，在矩阵功率放大器900的示意性表示中仅例示了单个堆叠体110，尽管使用的矩阵功率放大器900将包括多个堆叠体110。
平衡有源矩阵驱动器905包括一组堆叠的阻抗匹配差分放大器915。平衡有源矩阵驱动器905包括比每个堆叠体110中的晶体管105少一个的阻抗匹配差分放大器915。例如，在示出的实施例中，有源矩阵驱动器905包括三个阻抗匹配差分放大器915，以驱动四个晶体管105的堆叠体110。第一差分放大器915和该堆叠体的底部一行(行1)中的晶体管105由信号源50同时驱动。有源矩阵驱动器905中的每个第k差分放大器915然后驱动堆叠体110中的第(k+1)晶体管105。
更详细地，图10是可以在平衡有源矩阵驱动器中使用的阻抗匹配差分放大器915的示意性表示。差分放大器915包括反相输入端子1080、非反相输入端子1082、高输出端子1084和低输出端子1086。差分放大器915在输出端子1084、1086上输出表示输入端子1080、1082上的信号之间的差异的信号。
再次参考图9，差分放大器915以每个差分放大器915(第k差分放大器915)的输出端子1084、1086堆叠，所述每个差分放大器915(第k差分放大器915)被耦合到有源矩阵驱动器905中的下一个在后的差分放大器915(第(k+1)差分放大器915)的输入端子1080、1082。在一些实施方式中，阻抗匹配网络(未示出)可以被耦合在差分放大器915中的每个之间。此外，每个差分放大器915的输出端子1084、1086被耦合到平衡分布线910，该平衡分布线将驱动信号提供到堆叠体110的行2至行N中的相应的晶体管105。
每个平衡分布线910包括将差分放大器915的第一输出端子1084、1086耦合到晶体管105的源极/发射极主端子的传导路径920和将差分放大器915的另一个输出端子1084、1086耦合到晶体管105的控制端子的传导路径325。每个源极/发射极传导路径920包括电容940，该电容将分布线910的剩余部分与晶体管105端子中的相应的源极/发射极上的DC电势隔离。更具体地，第二至第N差分放大器910的非反相输出端子1086被耦合到控制端子传导路径925，且第二至第N差分放大器910的反相输出端子1084被耦合到源极/发射极传导路径920。然而，第一差分放大器915的输出端子1084、1086与分布线910的连接被交换。也就是说，第一差分放大器910的反相输出端子1084被耦合到控制端子传导路径925，且第一差分放大器910的非反相输出端子1086被耦合到源极/发射极传导路径920。
此外，在一些实施方式中，分布线910可以包括阻抗匹配网络(未示出)，以使差分放大器915输出端子1084、1086的阻抗与晶体管105的输入阻抗匹配。
差分放大器915由两个单独的DC路径供应；这两个单独的DC路径即ODD(奇数)路径和EVEN(偶数)路径。奇数编号的差分放大器915(1到N)由ODD路径供应，且偶数编号的差分放大器915(1到N)由EVEN路径供应。每个DC路径由源极跟随器电路950、955供应，并且被耦合到相应的ODD路径或EVEN路径中的最高阶(N或N-1)差分放大器915的高供应1090端子。更具体地，第N差分放大器915的高供应端子1090被耦合到源极跟随器电路950(ODD DC路径)。而第(N-1)差分放大器915的高供应端子1090被耦合到源极跟随器电路955(EVEN DC路径)。
传导路径956将第N差分放大器915的低供应端子耦合到有源矩阵驱动器905中的下一个较低阶ODD差分放大器915的高供应端子，具体地，在示出的实施例中，所述下一个较低阶ODD差分放大器915是第一差分放大器915。第一差分放大器915的低供应端子被耦合到负DC源。
在示出的实施例中，第(N-1)(此处为第二)差分放大器915的低供应端子被耦合到接地。然而，在较大的有源矩阵驱动器905堆叠体中，第(N-1)差分放大器915的低供应端子可以通过一个传导路径耦合到下一个较低阶偶数差分放大器915的高供应端子。
源极跟随器950包括一对匹配的晶体管952，每个晶体管952被耦合在高漏极侧电势和低源极侧电势之间。该高漏极侧电势(端子960)被耦合到RF收集轨120。该低源极侧电势被耦合在一个电压分配器电路的阻抗965a和965b之间。该电压分配器电路由也耦合到端子960和RF收集轨120的阻抗965a、965b和965c创建。阻抗965a、965b和965c分配来自收集轨120的RF输出电压以使晶体管952的控制端子偏置，所述控制端子在阻抗965a和965b之间耦合到该电压分配器电路。晶体管952的源极端子通过电容954a在阻抗965a和965b之间耦合到该电压分配器电路，并且耦合到第N差分放大器915的低供应端子。电容954a将第N差分放大器915的低供应端子与RF收集轨120上的DC电势隔离。
源极跟随器955包括耦合在高漏极侧电势和低源极侧电势之间的晶体管953。该高漏极侧电势在阻抗965a和965b之间耦合到电压分配器电路，并且耦合到晶体管952的源极端子。该低源极侧电势被耦合在该电压分配器电路的阻抗965b和965c之间。晶体管953的源极端子通过电容954b在阻抗965b和965c之间耦合到电压分配器电路，并且耦合到第(N-1)差分放大器915的低供应端子。电容954b将第(N-1)差分放大器915的低供应端子与RF收集轨120上的DC电势隔离。
源极跟随器950、955通过RF收集轨120由矩阵功率放大器900的RF输出信号供应。因此，差分放大器915的所有高供应端子和低供应端子在浮动AC电势下，且可以适应堆叠体110中的对应的晶体管105的全RF电压输出摆动。
图11是用于行匹配的矩阵功率放大器1100的平衡有源矩阵驱动器905的示意性表示。为了方便起见，仅例示了矩阵功率放大器1100的图1的单个晶体管堆叠体110(并且因此单个晶体管105列)。然而，应理解，矩阵功率放大器1100可以包括多个行和列，其根据包括输出阻抗和放大率在内的操作需要定制。
平衡有源矩阵驱动器1105将信号源50生成的信号分布到一批平衡分布线1110。每个分布线1110将驱动信号的一个相应部分耦合到不同堆叠体110中的晶体管105。再一次，在矩阵功率放大器1100的示意性表示中仅例示了单个晶体管堆叠体110，尽管使用的矩阵功率放大器1100将包括多个堆叠体110。
平衡有源矩阵驱动器1105包括一组堆叠的差分放大器1115。第一差分放大器1115和该堆叠体的底部一行(第一行)中的晶体管105由信号源50同时驱动。有源矩阵驱动器1105中的每个第k差分放大器1115然后驱动堆叠体110中的第(k+1)晶体管105。
差分放大器1115每个包括一对匹配的晶体管1194，每个晶体管1194被耦合在高漏极侧电势和低源极侧电势之间。仅第一差分放大器1115包括电流源1188。除了第N差分放大器1115之外，用于每个第k差分放大器1115的高漏极侧电势由第(k+1)差分放大器1115的低源极侧电势供应。用于第N差分放大器1115的高漏极侧电势由RF收集轨120供应。类似地，除了第一差分放大器1115之外，用于每个第k差分放大器1115的低源极侧电势由第(k-1)差分放大器1115的高源极侧电势供应。用于第一差分放大器1115的低源极侧电势由DC电源1150供应。如此，差分放大器1115被堆叠成使得通过第一差分放大器1115的DC电流被有源矩阵驱动器1105中的每个差分放大器重新使用。
有源矩阵驱动器1105中的差分放大器1115通过平衡分布线1135耦合在一起。在一些实施方式中，阻抗匹配网络(未示出)也可以被耦合在差分放大器1115中的每个之间。另外，每个差分放大器1115的输出端子1184(除了第N差分放大器1115的输出端子之外)被耦合到平衡分布线1110，该平衡分布线1110将驱动信号提供到堆叠体110的行2到行N中的相应的晶体管105。
每个平衡分布线1110包括将差分放大器1115的第一输出端子1184耦合到晶体管105的源极/发射极主端子的传导路径1120和将差分放大器1115的另一个输出端子1184耦合到晶体管105的控制端子的传导路径1125。每个源极/发射极传导路径1120包括电容1140，该电容1140将分布线1110的剩余部分与晶体管105的端子中的相应的源极/发射极上的DC电势隔离。此外，在一些实施方式中，分布线1110可以包括阻抗匹配网络(未示出)，以使差分放大器1115输出端子1084、1086的阻抗与晶体管105的输入阻抗匹配。
另外，晶体管1194的控制端子(差分放大器1115的输入端子1182)被耦合到每个在前的第(k-1)差分放大器1115的输出端子1184。每组阻抗1196两端的电势降用来驱动除了第一差分放大器1115之外的每个差分放大器1115的输入(晶体管1194的控制端子)。第一差分放大器1115中的晶体管1194中的第一晶体管的控制端子由RF源50驱动，且晶体管1194中的第二晶体管的控制端子用来自DC源145的DC电势偏置。第一差分放大器1115中的晶体管1194中的第一晶体管的控制端子通过阻抗匹配网络1130耦合到RF源50。
如所示出的，第一差分放大器1115的晶体管1194的源极被耦合在一起并且共享一个到电流源1188的公共路径。因此，除了晶体管1194的阻抗的相对小的差异之外，两个输出端子1184和电流源1188之间的阻抗几乎相同。因此，第一差分放大器1115可以充当平衡-不平衡变换器并且将不平衡RF源信号转换成平衡输出。
此外，差分放大器1115二到N中的每个的晶体管1194中的一个晶体管的控制端子由来自RF收集轨120的RF输出信号的一部分偏置。由阻抗1162网络创建的电压分配器电路1160分配RF输出信号的电压。
电流源1188为有源矩阵驱动器1105中的所有差分放大器1115提供DC电流。电流源1188包括供应通过差分放大器1115的电流的晶体管1189。晶体管1189的控制端子通过阻抗1191由DC源1150偏置。此外，晶体管1189的源极端子通过阻抗1193耦合到DC源1150。
图12是用于行匹配的矩阵功率放大器1200的平衡有源矩阵驱动器1205的示意性表示。为了方便起见，仅例示了矩阵功率放大器1200的单个晶体管堆叠体110(并且因此单个晶体管105列)。然而，应理解，矩阵功率放大器1200可以包括多个行和列，其根据包括输出阻抗和放大率在内的操作需要定制。除了第一行晶体管105不是由来自RF源50的RF信号直接驱动之外，平衡有源矩阵驱动器1205类似于上文参考图11描述的平衡矩阵驱动器1105。反而，矩阵驱动器1205包括附加的差分放大器1115。RF源50仅通过一组源极跟随器电路1210驱动第一差分放大器1115。如所示出的，源极跟随器1210可以与一个电阻组合，所述电阻充当DC电势移位器以将RF源的零DC电平移位到最底部的差分放大器中的FET对所需的负栅极电压，所述FET对在矩阵放大器的最下一行的栅极电压电势以下的负DC电压下运行。替代地，二极管链可以用作这样的DC电势移位器。
图13是行匹配的矩阵功率放大器1300的示意性表示。在例示的实施方式中，每个行分布线130被实施为平衡双导体传输线，该平衡双导体传输线终止于实阻抗1310和电容性阻抗1315中。该传输线的第一导体由每个都耦合到行137的晶体管105的相应的控制端子的一系列导体1320形成。该传输线的第二导体由耦合到同一行137中的晶体管105的源极/发射极主端子的一系列导体1325形成。导体1320、1325被定尺寸以延迟驱动信号到达晶体管105的控制端子，以使得矩阵功率放大器1300中的晶体管105进行的电流传导被协调。具体地，每行137中的晶体管105的电流信号以与行分布线130上的对应延迟匹配的延迟按逐列方式收集在公共收集轨120中。阻抗1310、1315的值被配置为设置行分布线130的阻抗，以使得驱动信号从矩阵驱动器125适当地被耦合到该行分布线。如先前讨论的，矩阵驱动器125可以是为每个行分布线130提供无接地输出的有源或无源驱动器。
在功率放大器1300中，使用人工LC传输线或分布式传输线。此实施方式可以用作用于底部输入线并且用于驱动上部行的输入的馈线(feeder，馈送装置)。底部一行的输入和顶部一行的输出可以与场效应晶体管(FET)或双极结型晶体管(BJT)分布式放大器或非均匀分布式功率放大器(NDPA)结构的驱动线的输入和输出分别相同。对称(例如，无接地)馈线网络用于第二行和上部的行的输入线。上部行的输入轨由为各个行提供对称(例如，无接地)输出的无源或有源驱动器/馈线网络驱动。
图14是分布线130和阻抗匹配元件135的示意性表示，该分布线130和阻抗匹配元件135可以被耦合以将来自信号源50的信号分布到一行晶体管105。分布线130和阻抗匹配元件135的例示的实施方式包括一批列-到-列导体1405、堆叠体导体1407和阻抗匹配元件1410。
每个阻抗匹配元件1410与一个相应的堆叠体110相关联，并且包括一个控制端子输出1415和一个主端子输出1420。控制端子输出1415将被耦合到相关联的堆叠体110中的一个晶体管105的相应的控制端子。主端子输出1420将被耦合到相关联的堆叠体110中的同一晶体管105的相应的主端子。每个阻抗匹配元件1410可以将晶体管105的输入阻抗与源的参考阻抗ZL标称地匹配。在一些实施方式中，此阻抗可以被提高，例如，被提高到2*ZL。这可以例如使用四分之一线变压器(quarter-line transformer)、线电容器或分立LC变压器来实现。
每个堆叠体导体1407与一个相应的堆叠体110相关联。列-到-列导体1405被耦合在与相邻的堆叠体100相关联的堆叠体导体1407之间。堆叠体导体1407和列-到-列导体1405被定尺寸以延迟驱动信号到达每个堆叠体中的晶体管105的控制端子，以使得矩阵功率放大器中的晶体管105进行的电流传导被协调。在例示的实施方式中，堆叠体导体1407和列-到-列导体1405是不平衡导体，并且——与主端子输出1420一起——被耦合到参考电势。在例示的实施方式中，此参考电势是接地。
列-到-列导体1405、堆叠体导体1407和阻抗匹配元件1410的此组合可以被称为“级联线和预匹配”拓扑。具体地，导体1405、1407被级联以分布驱动信号以协调不同堆叠体110中的电流传导。阻抗匹配元件1410确保该驱动信号的一个足够大的部分被耦合到每个堆叠体110中的晶体管105中。这样的分布线130和阻抗匹配元件135在微波集成电路实施方式(包括平面单片实施方式)中可以是特别有利的。具体地，由于可用于分布线130和阻抗匹配元件135的有限面积，使用半导体制造技术实施紧凑的“级联线和预匹配”拓扑的能力可以是有利的。
在一些实施方案中，对应的“级联线和预匹配”拓扑可以用来形成分布轨115和公共收集轨120中的任一个或两个。例如，每个堆叠体110中的最底部的晶体管105可以被耦合到一个相应的阻抗匹配元件，且通过列-到-列导体1405和堆叠体导体1407的信号被适当地延迟以协调响应于来自源50的信号输出通过堆叠体的电流传导。作为另一个例子，每个堆叠体110中的最上部的晶体管105可以被耦合到一个相应的阻抗匹配元件，且使用堆叠体导体和列-到-列导体使通过这些最上部的晶体管105的电流适当地延迟以供递送到负载70。
图15和图16是无源分配器/组合器1500、1600的示意性表示，该无源分配器/组合器1500、1600可以用来实施分布轨115和公共收集轨120的全部或一部分。在例示的实施方式中，分配器/组合器1500、1600每个包括一个相应的根端子1505、1605，一个主干部分1510、1610，以及一批分支端子1515、1615。
当分配器/组合器1500、1600是分布轨115的一部分时，根端子1505、1605充当输入以被耦合以接收来自源50的信号，且分支端子1515、1615充当输出以将该信号分布到每个堆叠体中的最底部的晶体管105的驱动端子。当分配器/组合器1500、1600是收集轨120的一部分时，根端子1505、1605充当到负载70的输出，且分支端子1515、1615充当输入以接收传导通过相应的堆叠体110的电流。主干部分1510、1610耦合根端子和分支端子，且提供对称的无源M-到-1或1-到-M耦合。
在一些实施方案中，分配器/组合器1500、1600与阻抗匹配元件结合使用。然而，不一定是这种情况。例如，分配器/组合器1500、1600可以在包括“自举”行驱动器拓扑(例如，图4-图8)而不具有阻抗匹配元件的矩阵功率放大器中使用。
图17是分布线130和阻抗匹配元件135的示意性表示，该分布线130和阻抗匹配元件135可以被耦合以将来自信号源50的信号分布到一行晶体管105。通常，分布线130和阻抗匹配元件135分布信号到其中的该行晶体管105会是一个矩阵的较高的行中的一行而不是底部一行。然而，在一些实施方式中，分布线130和阻抗匹配元件135也可以用来将信号分布到一个矩阵放大器的底部一行。分布轨115的例示的实施方式包括全局输入阻抗匹配元件1705、列-到-列导体1710和局部阻抗匹配元件1715。
全局输入阻抗匹配元件1705是将一连串的传输线1710和阻抗匹配元件1715的输入阻抗1725与由源50看到的匹配元件1705的输入阻抗1720匹配的器件。在一些实施方式中，全局输入阻抗匹配元件1705可以对于高频输入直接匹配参考阻抗“ZL”，并且对于低频输入可以强制匹配为参考阻抗的倍数的阻抗，即“M*ZL”，其中“M”是行中的单元的总数和矩阵中的列数。在一些实施方式中，全局输入阻抗匹配元件1705可以被实施为双工器。
每个本地阻抗匹配元件1715与一个相应的堆叠体110相关联，并且包括一个控制端子输出1415和一个主端子输出1420。控制端子输出1415将被耦合到相关联的堆叠体110中的晶体管105的相应的控制端子。主端子输出1420将被耦合到相关联的堆叠体110中的同一晶体管105的相应的主端子。
列-到-列导体1710和局部阻抗匹配元件1715一起限定来自源50的信号的、被输入到有源单元105中的每个中的部分。在一些实施方式中，导体1710和阻抗匹配元件1715一起限定行的端(在图17的示意性表示中靠右)处的“ZL”特性阻抗和用于每一个有源单元105的“ZL/k”特性阻抗，其中“k”是矩阵的底部一行138中的最底部的有源单元105的位置。因此，底部一行中的第一有源单元105将具有“ZL/M”的特性阻抗，其中“M”是该行中的单元的总数和矩阵中的列数。在图17中示出的实施方式中，M等于4。此实施方式可以被称为“并联线馈送和匹配”拓扑。
结果，在高频下，行开始处的输入阻抗是ZL/M。在低频下，输入阻抗是ZL。在一些实施方式中，可以使用用于高频的附加匹配网络，且高频输入阻抗可以被提高，例如，从ZL/M提高到ZL。
图18是分布线130和阻抗匹配元件135的示意性表示，该分布线130和阻抗匹配元件135可以被耦合以将来自信号源50的信号分布到一行晶体管105。在例示的实施方式中，分布线130和阻抗匹配元件135分布信号到其中的该行晶体管105会是矩阵的较高的行中的一行而不是底部一行。分布轨115的例示的实施方式包括一批列-到-列导体1810和阻抗匹配元件1815。
每个阻抗匹配元件1815与一个相应的堆叠体110相关联，并且包括一个控制端子输出1415和一个主端子输出1420。控制端子输出1415将被耦合到相关联的堆叠体110中的一个晶体管105的相应的控制端子。主端子输出1420将被耦合到相关联的堆叠体110中的同一晶体管105的相应的主端子。
列-到-列导体1810将阻抗匹配元件1815(并且因此相应地相关联的晶体管105的输入路径)串联连接。具体地，传导路径1817通过阻抗匹配元件1815中的每个，且沿着传导路径1817传导的信号经由返回线1819返回到信号源50。在例示的实施方式中，传导路径1817和返回线1819通过阻止DC信号返回到信号源50的电容1825分离。在其他实施方式中，可以省略电容器1825，并且直接连接传导路径1817和返回线1819。
每个阻抗匹配元件1815将传导路径1817上的信号的一部分耦合到相关联的堆叠体110中的一个相应晶体管105。阻抗匹配元件1815呈现的阻抗取决于阻抗匹配元件1815沿着传导路径1817的位置。具体地，在传导路径1817的端(在例示的表示中靠右)处的阻抗匹配元件1815呈现ZL/M的特性阻抗，其中M是矩阵中的列数。其他阻抗匹配元件1815呈现特性阻抗“ZL/k”，其中“k”是阻抗匹配元件1815沿着传导路径1817的位置。在例示的表示中，对于最左边的阻抗匹配元件1815，“k”等于1，对于从左边起第二的阻抗匹配元件1815，“k”等于2，等。因此，从源50到整个匹配和分布子电路130、135看到的阻抗1820被匹配到ZL。结果，对于一行中的第k晶体管105，DC馈送通过串联连接的“强制匹配”阻抗被提供到第k晶体管105的左边。因此，此实施方式可以被称为“串联线馈送和匹配”拓扑。
在一些实施方式中，阻抗匹配元件1815被实施为双工器，或在高频下直接匹配阻抗ZL/M或在低频下强制匹配的其他结构。
图19是分布线130和阻抗匹配元件135的示意性表示，该分布线130和阻抗匹配元件135可以被耦合以将来自信号源50的信号分布到一行晶体管105。分布线130和阻抗匹配元件135的例示的实施方式包括一批变压器1905、列-到-列导体1910和阻抗匹配元件1915。
每个阻抗匹配元件1915与一个相应的堆叠体110相关联，且包括一个控制端子输出1415和一个主端子输出1420。控制端子输出1415将被耦合到相关联的堆叠体110中的一个晶体管105的相应的控制端子。主端子输出1420将被耦合到相关联的堆叠体110中的同一晶体管105的相应的主端子。
变压器1905每个包括第一绕组1930和第二绕组1935。第一绕组1930和列-到-列导体1910的导体中的一个串联耦合以形成传导路径1917。列-到-列导体1910的导体中的另一个耦合在一起以形成返回线1919。在例示的实施方式中，传导路径1917和返回线1919通过阻止DC信号返回到信号源50的电容1945分离。在其他实施方式中，可以省略电容器1825，并且传导路径1917和返回线1919直接连接。即使在输入DC路径中没有强制匹配串联电阻(诸如如图18中所示出的)，变压器1905也使得能够为该行的每个有源单元105提供直接DC输入馈送。
在一些实施方式中，图19中示意性地表示的电路系统还可以包括DC去耦电阻，诸如阻抗155(图1)。在这些情况下，该电路系统可以用作分布轨115，以将来自信号源50的信号分布到堆叠体110中的每个中的最底部的晶体管105。在这些实施方式中的一些中，最底部的晶体管105的源极/发射极主端子可以被耦合到接地而不是被耦合到主端子输出1420。
图20是分布线130和阻抗匹配元件135的示意性表示，分布线130和阻抗匹配元件135可以被耦合以将来自信号源50a、50b对的信号分布到一行晶体管105。分布线130和阻抗匹配元件135的例示的实施方式包括一批三导体列-到-列导体2010和阻抗匹配元件2015。
在例示的实施方式中，信号源50a、50b是匹配的一对场效应晶体管。平衡控制信号被输入到信号源50a、50b的两个控制端子53中。信号源50a的第一主端子(即，在例示的实施方式中的漏极端子)被耦合到列-到-列导体2010的第一导体2020。信号源50b的第一主端子(即，在例示的实施方式中的漏极端子)被耦合到列-到-列导体2010的第二导体2025。列-到-列导体2010的第三导体2030是公共返回线。第三导体2030的一端通过相应的电阻2055耦合到信号源50a的第一主端子和信号源50b的第一主端子中的每个——以及导体2020、2025。在例示的实施方式中，第三导体2030的另一端通过相应的电容2045耦合到导体2020、2025中的每个，所述电容2045阻止DC信号返回到信号源50a、50b。
在每个导体2020、2025中，阻抗匹配元件2015中的间隔的阻抗匹配元件(并且因此相应地相关联的晶体管105)串联耦合。具体地，导体2020形成通过每隔一个的阻抗匹配元件2015(即，在例示的实施方式中通过第一个和第三个)的传导路径。导体2025形成通过每隔一个的阻抗匹配元件2015(即，在例示的实施方式中通过第二个和第四个)的传导路径。因此，导体2020将由信号源50a生成的驱动信号分布到该行中的有源元件105的一半，而导体2025将由信号源50b生成的驱动信号分布到该行中的有源元件105的另一半。
与图18的“串联线馈送和匹配”拓扑的情况一样，每个阻抗匹配元件2015将相应的导体2020、2025上的信号的一部分耦合到相关联的堆叠体110中的一个相应的晶体管105。阻抗匹配元件2015呈现的阻抗取决于阻抗匹配元件2015沿着导体2020、2025的位置。具体地，在导体2020的端(在例示的表示中靠右)处的阻抗匹配元件2015呈现ZL/M/2的特性阻抗，其中M是矩阵中的列的总数。其他阻抗匹配元件2015呈现“ZL/k”的特性阻抗，其中“k”是阻抗匹配元件2015沿着相应的导体2020、2025的位置。在例示的表示中，对于最左边的阻抗匹配元件2015和从最左边第二个阻抗匹配元件2015，“k”等于1，因为这些阻抗匹配元件2015是沿着不同的导体2020、2025。结果，通过减少数目的串联连接的“强制匹配”阻抗来提供DC馈送到每个晶体管105的左侧，因此减少了用于每个个体有源单元的DC串联馈送电阻。因此，此实施方式可以被称为“串联线馈送和与全对称线匹配(series line feed andmatch with full-symmetrical lines)”拓扑。
尽管“串联线馈送和与全对称线匹配”拓扑的例示的实施方式被示出为具有两个信号源50a、50b和两个导体2020、2025，但是在其他实施方式中，可以使用不止两个信号源和/或不止两个导体以提供驱动信号到单个行中的有源单元105。
图21是不平衡收集轨120的示意性表示，该不平衡收集轨120被耦合以收集通过矩阵功率放大器的M个列的信号并且将它们引导到负载70。为方便起见，仅例示了四个堆叠体110的最上部一行晶体管105。收集轨120的例示的实施方式包括一批列-到-列导体2105和阻抗匹配元件2110。
每个阻抗匹配元件2110与一个相应的堆叠体110相关联，且在例示的实施方式中，包括一个电感2115和一个电容2120。形成匹配元件2110的部件的大小可以被配置为例如补偿每个相应的堆叠体110的有效输出电容。在其他实施方式中，可以省略阻抗匹配元件2110，且每个相应的堆叠体110的输出可以被直接耦合到相应的列-到-列导体2105。
在收集轨120的例示的不平衡实施方式中，每个列-到-列导体2105包括一个接地线和一个未接地线。未接地线被串联耦合并且被耦合到堆叠体110的输出。在例示的取向中，最左边的列-到-列导体2105具有N*ZL的阻抗，其中N是矩阵中的行数。从左边继续，第k个列-到-列导体2105具有N*ZL/k的阻抗，其中N是矩阵中的行数，且最后第N个线具有阻抗N*ZL/M，其中M是矩阵中的列数。线2105的线长度被定尺寸成匹配相邻的堆叠体110的输入信号或输出信号之间的延迟。例如，当在矩阵放大器中结合分布线130和阻抗匹配元件135(诸如图18中示出的)使用不平衡收集轨120时，线2105的线长度被定尺寸成匹配与传导路径1817的相应部分相关联的延迟。串联连接的未接地线的一个端子被耦合到高功率偏置三通170的组合端口。偏置三通170的高频端口被耦合到负载70，且低频端口被耦合到DC源160。因此，未接地线由DC源160偏置，DC源160经由收集轨120的串联连接的未接地线将“矩阵漏极/集电极电压”(即，行数N乘以个体单元的漏极/集电极电压或N*VDD)供应到顶部一行的个体单元。负载电阻值是RL＝N/M*R_Cripps，且参考阻抗值ZL等于负载电阻值RL。“R_Cripps”是个体FET/BJT单元的最佳负载电阻——对于功率或功率附加效率，或它们之间的某种折衷。
在例示的实施方式中，一个堆叠体110中的顶部有源单元包括输出预匹配网络2130。输出预匹配网络2130是可选部件，且通常将被部署用于矩阵放大器的每一个堆叠体110中的顶部有源单元或用于矩阵放大器的每一个单元。每个输出预匹配网络2130被配置为将矩阵中的一个相应的单元的输出与该单元所看到的阻抗匹配，以使得功率输出高并且实现高功率附加效率。通常，期望的是，功率附加效率尽可能高。在收集轨120的情况下，堆叠体110的顶部有源单元上的每个输出预匹配网络2130被配置为匹配收集轨120上的该单元所看到的阻抗。收集轨120的此实施方式可以被称为“特别的”非均匀分布式功率放大器(NDPA)拓扑。具体地，收集轨120的例示的实施方式是“特别的”，因为所有有源单元具有大致相同的单元尺寸，这与经典NDPA形成对比，在经典NDPA中，单元尺寸变化以改善匹配。在特别的NDPA中，几乎相同的有源单元尺寸是可能的，因为输出线的特性阻抗按堆叠因子N分配。由于有源单元尺寸几乎相等，因此便于用平面集成技术实施。
图22和图23是矩阵功率放大器内的一对行137的示意性表示。分布线130被耦合到每行137中的晶体管105的控制端子。尽管仅例示了一对行137和单个分布线130，但是完整的矩阵功率放大器可以具有若干附加的行和分布线。
例示的分布线130被实施为平衡双导体传输线，且包括一个控制信号线2205和一个主信号线2210。控制信号线2205被耦合以将驱动信号的某个部分分布到相应的行137中的晶体管105的控制端子中的每个。在图22中例示的实施方式中，驱动信号通过导体2215直接耦合到控制端子。在图23中例示的实施方式中，驱动信号经由阻抗匹配元件2305耦合。可以选择与控制信号线2205的部分以及导体2215或阻抗匹配元件2305相关联的延迟，以协调通过相应的行137中的晶体管105的电流传导。
主信号线2210被耦合到从控制信号线2205接收驱动信号的同一行137中和在前的行137中的晶体管105的主端子。具体地，主信号线2210被耦合到从控制信号线2205接收驱动信号的同一行137中的晶体管105的源极端子或发射极端子和在前的行137中的晶体管105的漏极或集电极。结果，主信号线2210将一行137中的晶体管105的漏极端子或集电极端子的输出组合，并且将结果在下一行137中的晶体管105的源极端子或发射极端子中进行分配。
在图22中例示的实施方式中，主信号线2210包括一组堆叠体-到-堆叠体导体2220，堆叠体-到-堆叠体导体2220耦合到相邻的行137中的晶体管105的主端子之间的(如所例示的，竖直的)导体。在图23中例示的实施方式中，主信号线2210包括一组阻抗匹配元件2310，阻抗匹配元件2310耦合到在耦合到在前的行137中的晶体管105的漏极或集电极的不平衡阻抗匹配元件2315与阻抗匹配元件2305之间的位置，阻抗匹配元件2305耦合到从控制信号线2205接收驱动信号的同一行137中的晶体管105的源极端子或发射极端子。在其他实施方式中，相邻的行137中的个体晶体管105的主端子之间的导体可以由组合器/分配器元件替换，所述组合器/分配器元件将一行137中的晶体管105的漏极端子或集电极端子上的信号组合，并且然后将合成信号在下一行137中的晶体管105的源极端子或发射极端子中进行分配。
通过将一行137中的晶体管105的输出组合并且然后将结果在下一行137中的晶体管105中进行分配，可以平衡矩阵放大器内的传导。具体地，所得到的矩阵放大器具有正交的行和列互连方案，其中输入控制信号经由线2205在行方向上被馈送，并且个体晶体管105的输出信号经由线2215(或，替代地在图23中，经由匹配元件2305和2315)被收集并且被从一行有源单元传递到下一行。
在图22中例示的实施方式中，主信号线2210由可选的DC源2225偏置，DC源2225经由电感2230耦合到主信号线2210。DC源2225可以使主信号线2210偏置到为DC源160供应到收集轨120的电势的一部分的电势。具体地，DC源2225可以将第k行137偏置为具有一个电势，该电势等于由DC源160供应的电势的k/N，其中N是总行数。通过将DC源2225耦合到主信号线2210，DC源160不需要向整个矩阵放大器供应功率。相反，DC漏极偏置可以以部分或完全逐行的方式拆分，从而允许多个较小的源来供应该功率。
图24是矩阵功率放大器2400的示意性表示。矩阵功率放大器2400包括驱动多个堆叠体110的单个有源矩阵驱动器125。堆叠体110本身并联耦合在不平衡分布轨115和不平衡收集轨120之间。分布轨115被耦合以将来自信号源50的信号分布到堆叠体110中的每个中的最底部的晶体管105。收集轨120被耦合以收集通过堆叠体的信号并且将它们引导到负载70。DC源160被耦合以使所有堆叠体110偏置。
有源矩阵驱动器125使用一个相应的行分布线130单独地驱动行137中的每个。行分布线130终止于实阻抗1310和电容性阻抗1315。阻抗1310、1315的值被配置为匹配行分布线130的阻抗，以使得驱动信号从矩阵驱动器125被适当地耦合到该行分布线。具体地，电容器1315用于输入控制电压和输出端电压之间的DC分离，而电阻器1310被设定以匹配线130的特性阻抗。
图25是矩阵功率放大器2500的示意性表示。矩阵功率放大器2500不包括有源矩阵驱动器125。相反，每个堆叠体110包括诸如例如在图4、图5、图6和图8中例示的并联或串联“自举”驱动器。在这些实施方式中，分布轨115被耦合以将来自信号源50的信号分布到最底部一行138中的晶体管105。行138中的晶体管105的漏极或集电极上的合成电势被自举以使随后的行137中的晶体管105的控制端子偏置，从而导致电流控制波在堆叠体110的例示的方向上从底部到顶部通过晶体管105的二维矩阵。DC源160被耦合以使所有堆叠体110偏置。
图26是矩阵功率放大器2600的示意性表示。矩阵功率放大器2600包括多个有源矩阵驱动器125，这多个有源矩阵驱动器125每个驱动多个堆叠体110。每个堆叠体110由一批在分布轨115和收集轨120之间串联耦合的有源单元形成。然而，在例示的实施方式中，每个有源单元由并联的一对晶体管105形成。具体地，该对中的两个晶体管的控制端子被耦合在一起并且接收单个控制信号。此外，两个晶体管的相应的主端子被耦合，从而实际上通过使有源单元的有源区域加倍来使有源单元的电流承载能力加倍。因此，在该例示性示意性表示中，每个有源矩阵驱动器125驱动一对堆叠体110，一个堆叠体被例示性地部署到有源矩阵驱动器125的左边，一个堆叠体被例示性地部署到有源矩阵驱动器125的右边。
在一些实施方式中，由不同有源矩阵驱动器125驱动的有源单元的主端子可以被耦合在一起，以将由不同有源矩阵驱动器125驱动的晶体管105的输出组合。然后所得到的信号可以在下一行中的晶体管105中进行分配。这样的方法的一个实施例被示出在图22、图23中，尽管是在每个有源单元一个晶体管105的情况下。
图27是矩阵功率放大器2700的示意性表示。矩阵功率放大器2700包括多个不平衡无源矩阵驱动器305。在例示的实施方式中，每个不平衡无源矩阵驱动器305通过平衡-不平衡变换器变压器315耦合到包括多个晶体管105的有源单元。平衡-不平衡变换器变压器315既将无源矩阵驱动器305上的不平衡信号转换为平衡信号，又充当阻抗匹配元件以将驱动信号耦合到不同堆叠体110中的晶体管105。
在例示的实施方式中，由不同无源矩阵驱动器305驱动的有源单元的主端子被耦合在一起，以将由不同无源矩阵驱动器305驱动的晶体管105的输出组合。然后，所得到的信号在下一行中的晶体管105中进行分配。
在例示的实施方式中，两个不平衡无源矩阵驱动器305(即，部署在该示意性表示的中间的无源矩阵驱动器305)共享单个接地返回线。不一定是这种情况。例如，在一些实施方式中，每个无源矩阵驱动器305可以包括一个个体返回线。
在例示的实施方式中，两个不平衡无源矩阵驱动器305(即，在该示意性表示中部署到左边和右边的无源矩阵驱动器305)具有分别的接地返回线。不一定是这种情况。例如，在一些实施方式中，这两个无源矩阵驱动器305也可以共享单个返回线。
图28、图29是矩阵功率放大器2800、2900的示意性表示。矩阵功率放大器2800、2900二者都是“非正方形”矩阵的例子，因为在该矩阵中列数M不等于行数N。在一些实施方式中，这可以促进将矩阵中的有源单元的阻抗与外部系统负载的阻抗匹配(例如，使用Cripps负载线方法)。
在一些实施方式中，矩阵功率放大器2800、2900可以包括一个有源矩阵驱动器125。在一些这样的实施方式中，这样的有源矩阵驱动器125的大小或其他特性可以不同于矩阵中的有源单元的大小或其他特性。在这样的实施方式中，由信号源50输出的信号的功率将不被同等地分布到有源矩阵驱动器125和矩阵的底部一行138中的有源单元中的每个。可以调整上文的等式4、5以解释此非均匀分布。
图30a是矩阵功率放大器3000的示意性表示。矩阵功率放大器3000包括并联连接的多个有源单元3005，每个有源单元3005由多个晶体管105形成。具体地，在例示的实施方式中，每个有源单元3005包括3个晶体管105。这些晶体管105的控制端子和源极/发射极主端子被耦合到有源单元分布线3050，有源单元分布线3050以适当的延迟将驱动信号的部分耦合到控制端子，以协调通过晶体管105的电流传导。然而，每个有源单元3005中的晶体管105的漏极/集电极主端子被耦合到收集线3010，收集线3010收集在有源单元3005中的每个晶体管105的主端子之间传导的电流。收集线3010传送从一个有源单元3005中的晶体管105的漏极/集电极主端子收集的电流通过不平衡线3015经由下一个有源单元3005的有源单元分布线3050到该下一个有源单元3005中的晶体管105的源极/发射极主端子。
有源单元分布线3050在一端(在例示的取向中靠右)上接收从一个有源单元3005中的晶体管105的漏极/集电极主端子收集的电流，并且将这些电流传送到相关联的有源单元3005中的晶体管105的源极/发射极主端子到一个矩阵驱动器125中的阻抗匹配差分放大器3055的非反相端子。形成每个有源单元分布线3050的线被定尺寸以使得晶体管105的输入电容像在分布式放大器(TWA)中一样隐藏在单元分布线3050中，且平衡-不平衡变换器3055的输出被匹配到有源单元。此外，关于信号定时和由行3005中的每个晶体管105看到的负载阻抗，输出收集线像在非均匀分布式功率放大器(NDPA)中一样被定尺寸。
在例示的实施方式中，矩阵驱动器125不仅包括有源单元3005之间的差分放大器3055，而且包括连接到分别充当源极跟随器或电压源的FET的电阻性电压分配器链168，电阻性电压分配器链168为差分放大器3055设置正确的DC偏置电压。
图30b是可以用在行匹配的矩阵功率放大器中的阻抗匹配差分放大器3055的示意性表示。差分放大器3055包括反相输入端子3180、非反相输入端子3182、高输出端子3184和低输出端子3186。差分放大器3055还包括高供应端子3190和低供应端子3192。
差分放大器3055包括一对匹配的晶体管3194，每个晶体管3194被耦合在高漏极侧电势和低源极侧电势之间。晶体管3194中的第一晶体管的控制端子被耦合到非反相输入端子3182。晶体管3194中的第二晶体管的控制端子被耦合到反相输入端子3180。输入端子3180、3182处的电势的差异导致晶体管3194的传导性差异。晶体管3194的这些传导性差异导致将晶体管3194的漏极耦合到高供应端子3190的阻抗3196、3197两端的不同电势降。输出端子3184、3186输出所得到的差异。
如所示出的，晶体管3194的源极被耦合在一起并且共享一个到低供应端子3192的公共路径。因此，除了晶体管3194的阻抗的相对小的差异之外，两个输出端子3184、3186和低供应端子3192之间的阻抗几乎相同。因此，差分放大器3055可以充当平衡-不平衡变换器并且将输入3180、3182上的不平衡输入转换成输出端子3184、3186上的平衡输出。
图31是矩阵功率放大器3100的示意性表示。像矩阵功率放大器3000(图30a)一样，矩阵功率放大器3100还包括一批由多个晶体管105形成的有源单元3005和传送从那些晶体管105的漏极/集电极主端子收集的电流到下一个有源单元3005中的晶体管105的源极/发射极主端子的收集线3010。
在矩阵功率放大器3100中，矩阵驱动器125在不平衡分布线3105上接收由信号源50输出的RF信号。经由一系列变压器3110，不平衡分布线3105将RF信号耦合到充当有源阻抗匹配元件135以匹配有源单元分布线3050和晶体管105的阻抗的差分放大器的输入端子中。
图32是二维矩阵功率放大器3200的示意性表示。二维矩阵功率放大器3200包括p型二维矩阵3205和n型二维矩阵3210。P型二维矩阵3205包括一批充当有源元件的p型晶体管105。N型二维矩阵3210包括一批充当有源元件的n型晶体管105。输出相对于接地为负的DC信号的DC源145控制通过N型二维矩阵3210的电流流动。输出相对于接地为正的DC信号的DC源145控制通过P型二维矩阵3205的电流流动。由RF源50输出的RF信号由相应的电平移位电路系统3215、3220进行电平移位，电平移位电路系统3215、3220包括源极跟随器和电流源(例如，分别由npn双极结型晶体管和pnp双极结型晶体管形成)和它们之间的用于耦合到相应的矩阵3205、3210的DC电平移位电阻器。
因此，二维矩阵功率放大器3200为负载70提供以接地或零电势为参考的“无DC”RF输出。
图33是二维矩阵功率放大器3200的示意性表示，二维矩阵功率放大器3200包括组装成“全H”配置的一对p型二维矩阵3205和一对n型二维矩阵3210。二维矩阵功率放大器3200提供所需的对称RF输出(例如，用于输出到Lecher(勒谢尔)型天线馈线)。
图34是矩阵功率放大器3400的示意性表示。矩阵功率放大器3400包括并联连接的多个有源单元3005，每个有源单元3005包括四个晶体管105。
与矩阵功率放大器3000、3100(图30、图31)对比，矩阵功率放大器3400包括耦合在有源单元3005之间的偏置电路系统3405。偏置电路系统3405使一个有源单元3005的收集线3010偏置，这经由不平衡线3015和有源单元分布线3050的耦合到相邻的有源单元3005中的晶体管105的源极/发射极主端子的线进行。换句话说，偏置电路系统3405既使来自一个有源单元3005的晶体管105的主端子的输出偏置，又使相邻的有源单元3005中的晶体管105的主端子的输入偏置。
结果，在晶体管105的控制端子和源极/发射极主端子之间传导的任何DC电流都不被重复使用。相对于本文给出的其他拓扑变体，这使输出DC电源电压按因数N降低(降低到N分之一)，但是将总的所需DC电源电流按相同的因素N增加(增加到N倍)，其中N等于行数。然而，矩阵放大器3400中的总RF输出电压和电流摆动与在这些其他变体中的基本相同。
图35是矩阵功率放大器3400的示意性表示。矩阵功率放大器3500包括矩阵功率放大器的二维矩阵的二维矩阵。矩阵功率放大器3500中的矩阵功率放大器可以是本文描述的矩阵功率放大器100、200......中的任何矩阵功率放大器。在一些实施方式中，矩阵功率放大器3500中的矩阵功率放大器可以使用具有相对大的横截面的传输线互连来互连，使用混合集成或多芯片模块组装技术而不是单片微波集成电路。此外，组合损耗可以被维持足够低以进行有效的功率组合。用这样的矩阵功率放大器的矩阵，可以进一步增加总输出功率，同时维持期望的阻抗匹配。
图36是推挽级3600的示意性表示，推挽级3600包括一对矩阵放大器3605、3610。在例示的实施方式中，矩阵放大器3605、3610中的每个包括单个晶体管105堆叠体，晶体管105被自举在一起以使得在一个晶体管105的主端子上输出的信号驱动在后的晶体管105的控制端子。在其他实施方式中，矩阵放大器3605、3610可以包括多个这样的堆叠体和/或使用本文描述的电路中的任何电路来分布驱动信号。
矩阵放大器3605、3610被耦合在一起以形成推挽级3600。在推挽级3600中，通过矩阵放大器3610的电流流动起作用以将收集轨120“上拉”到相对于DC源3615限定的接地的正电势。通过矩阵放大器3605的电流流动起作用以将收集轨120“下推”到相对于DC源3612限定的接地的负电势。
推挽级3600的例示的实施方式还包括跨放大器自举晶体管3620、电阻3652、3654、电容3658和电感3659。具体地，晶体管3620和这些部件一起自举在收集轨120上输出的信号，以使得矩阵放大器3610的底部一行中的晶体管3625的控制端子将这些晶体管3625切换到导通。在晶体管3625的主端子上输出的信号驱动下一行中的晶体管的控制端子，且驱动信号通过矩阵放大器3610的矩阵传播，直到通过矩阵放大器3610的电流流动起作用以“上拉”收集轨120。
收集轨120被耦合以收集通过两个矩阵放大器3605、3610的信号并且将它们耦合到负载70。在例示的实施方式中，输出阻抗匹配网络3630被耦合在收集轨120和负载70之间以改善功率传递。由于在收集轨120和负载70之间没有部署偏置三通，因此可以避免偏置三通的电流限制和(尤其是低)频率性能限制。
此外，推挽级3600包括调节收集轨120上的DC电势的低频控制回路。作为此调节的结果，推挽级3600的输出是无DC的，即，关于由DC电源3612、3615供应的正DC电源电压和负DC电源电压对称。控制回路包括误差放大器3640，并且采用矩阵放大器3610作为控制器来调节推挽级3600的输出。误差放大器3640是低频或准DC差分放大器，所述低频或准DC差分放大器被耦合以确定输出轨120上的电势与接地之间的低频差异并且将该差异输出作为导体3660上的误差信号。误差放大器3640的频率响应，包括上限截止频率，由一批电阻性和电容性元件3661、3662、3663、3665、3666确定。误差信号由导体3660耦合到矩阵放大器3610的底部一行中的晶体管3625的控制端子。晶体管3625作为源极跟随器响应于该误差信号，并且将输出轨120上的DC电势调整到零。
例示的推挽级3600可以被指定为“主动源极跟随器返回装置”。具体地，矩阵放大器3605可以被认为是“共源放大器”，该“共源放大器”具有耦合到相对于接地的负电势的源极端子、耦合到RF源50的控制端子，以及经由一系列实阻抗3650、3652、3654和电容3656、3658耦合到输出收集轨120并且耦合到接地的漏极。此外，矩阵放大器3610可以被认为是用于矩阵放大器3605的源极跟随器的“主动返回装置”。具体地，矩阵放大器3610通过响应于经由跨放大器自举晶体管3620自举的驱动信号传导来自DC源3615的电流而主动地使输出收集轨120返回到较高电势。
图37是推挽级3700的示意性表示，推挽级3700包括一对矩阵放大器3705、3710。在例示的实施方式中，矩阵放大器3705、3710中的每个包括单个晶体管105堆叠体，晶体管105由相应的一连串的有源平衡-不平衡变换器或差分放大器3715和3720或3725和3730驱动。每个差分放大器3715、3720、3725、3730包括一对晶体管并且放大它们各自的控制端子上的电势之间的差异，以驱动矩阵放大器的有源单元的晶体管105。
例如，在矩阵放大器3705中，最底部的差分放大器3715放大来自信号源50的信号的一部分，信号源50不仅被耦合到最底部的差分放大器3715中的晶体管的控制端子，而且被耦合到矩阵放大器3705的底部一行中的晶体管105的控制端子。最底部的差分放大器3715中的晶体管中的一个(在例示的表示中是左边的晶体管)的上部主端子(例如，漏极/集电极)不仅被耦合到在后的差分放大器3720中的晶体管中的一个(在例示的表示中是右边的晶体管)的控制端子，而且被耦合到在后一行或有源元件中的晶体管105的控制端子。在此同一差分放大器3720中的另一个晶体管的控制端子被耦合到底部一行中的晶体管105的上部主端子(例如，漏极/集电极)。施加到形成每个差分放大器3720的晶体管的控制端子的偏置的差异同样传播到一个在后的差分放大器3720，且矩阵放大器3705中的晶体管105的传导性被一致地控制。
请注意，差分放大器3720中的晶体管的控制端子总是耦合到相关联的晶体管105的主和控制端子中的同一个。换句话说，每个差分放大器3720的反相输入总是耦合到相关联的晶体管105的主和控制端子中的一个，且每个差分放大器3720的非反相输入总是耦合到另一个。
在矩阵放大器3710中，最底部的差分放大器3725实际上以相反的极性放大来自信号源50的信号，以使得通过矩阵放大器3710的电流传导随着通过矩阵放大器3705的电流传导的增加和减少而反相增加和减少。这是通过反转差分放大器3725、3730的反相输入和非反相输入与相关联的晶体管105的主和控制端子之间的耦合来实现的。结果，施加到形成矩阵放大器3710的晶体管的控制端子的偏置的差异与矩阵放大器3705中的差异反相。
因此，矩阵放大器3705、3710被耦合在一起以形成推挽级3700。在推挽级3600中，通过矩阵放大器3710的电流流动起作用以将收集轨120“上拉”到相对于由DC源3615限定的接地的正电势。通过矩阵放大器3705的电流流动起作用以将收集轨120“下推”到相对于接地的负电势。
例示的推挽级3700也可以被指定为“共源放大器”。在其他实施方式中，矩阵放大器3705、3710中的每个可以包括多个晶体管105堆叠体。
此外，推挽级3700包括低频控制回路，每个低频控制回路调节相应的收集轨120上的DC电势。作为此调节的结果，推挽级3700的输出是无DC的，即，关于由DC电源3612、3615供应的正DC电源电压和负DC电源电压对称。该控制回路包括误差放大器3640并且采用矩阵放大器3710作为控制器来调节推挽级3700的输出。误差放大器3640是低频或准DC差分放大器，所述低频或准DC差分放大器被耦合以确定输出轨120上的电势与接地之间的低频差异。此误差信号由导体3660耦合到最底部的差分放大器3725。最底部的差分放大器3725和相关联的晶体管105将输出轨120上的DC电势调整到零。
图38是二维矩阵功率放大器3800的示意性表示，二维矩阵功率放大器3800包括以“H型”配置耦合的一对推挽级3802、3804，以提供对称RF输出(例如，用于输出到勒谢尔型天线馈线)。
具体地，推挽级3802包括一对矩阵放大器3805、3810。推挽级3804包括一对矩阵放大器3815、3820。在例示的实施方式中，矩阵放大器3805、3810、3815、3820中的每个包括单个晶体管105堆叠体，晶体管105被自举在一起以使得在一个晶体管105的主端子上输出的信号驱动在后的晶体管105的控制端子。在其他实施方式中，矩阵放大器3805、3810、3815、3820可以包括多个这样的堆叠体和/或使用本文描述的电路中的任何电路来分布驱动信号。
每个推挽级3802、3804还包括一个跨放大器自举晶体管3620和一个或多个相关联的电阻、电容和或电感。每个晶体管3620和相关联的部件一起自举在相应的收集轨120上输出的信号，以使得相应的矩阵放大器3810、3820的底部一行中的晶体管的控制端子将那些晶体管切换到导通。在晶体管的主端子上输出的信号进而被自举到相应的矩阵放大器3810、3820。
通过矩阵放大器3805的推信号和通过矩阵放大器3810的拉信号由收集轨120收集并且被引导到负载70的第一端子3870。此外，通过矩阵放大器3815的推信号和通过矩阵放大器3820的拉信号由收集轨120收集并且被引导到负载70的第二端子3875。这些信号相位相异180度，以使得负载70以对称RF输出被驱动。
此外，矩阵功率放大器3800包括一对低频控制回路，每个低频控制回路调节相应的收集轨120上的DC电势。作为此调节的结果，推挽级3802和3804的输出是无DC的，即，关于由DC电源3612、3615供应的正DC电源电压和负DC电源电压对称。每个控制回路包括误差放大器3640并且采用相应的矩阵放大器3810、3820作为控制器来调节矩阵功率放大器3800的输出。误差放大器3640是低频或准DC差分放大器，每个低频或准DC差分放大器被耦合以确定相应的输出轨120上的电势与接地之间的低频差异。此误差信号由相应的导体3660(对于推挽级3802被表示为“A”，对于推挽级3804被表示为“B”)耦合到相应的矩阵放大器3810、3820中的最底部的晶体管105的控制端子。这些最底部的晶体管105将相应的输出轨120上的DC电势调整到零。
图39是推挽级3900的示意性表示，推挽级3900包括一对矩阵放大器3905、3910。在例示的实施方式中，矩阵放大器3905、3910中的每个包括四个晶体管堆叠体110。矩阵放大器3905、3910二者中的每行中的晶体管由分布线130和相应的阻抗匹配元件135驱动。在例示的实施方式中，阻抗匹配元件135被示出为有源驱动放大器。
如所示出的，矩阵放大器3905的匹配元件135中的有源驱动放大器的输入极性与矩阵放大器3910的匹配元件135中的有源驱动放大器的输入极性相反。结果，与二维矩阵3910中的有源单元反相位地驱动矩阵放大器3905中的有源单元。
已经描述了许多实施方式。然而，应理解，可以进行各种修改。例如，在矩阵放大器的列中使用的并联自举驱动器拓扑(例如，在图4、图5中和在图36、图38的推挽式矩阵放大器中)可以与有源列驱动器级结合使用。在这样的情况下，并联自举驱动器的电压分配器被连接到有源驱动器中的一个晶体管而不是连接到有源单元中的晶体管105。
因此，其他实施方式在以下权利要求的范围内。

Claims (58)

1.一种功率放大器，包括：
一个放大器输入和一个放大器输出；
多个即N×M个有源单元，其中N和M二者都≥2，且所述有源单元被接线为一个M×N矩阵；以及
至少一个驱动器结构，用以驱动所述有源单元；
其中a)、b)或c)之一适用，其中：
当a)适用时，矩阵列每个包括被串联耦合并且作为一个堆叠体被驱动的N个有源单元，其中所述堆叠体被并联耦合，
当b)适用时，矩阵行每个包括被耦合成被并联驱动的M个有源单元，其中至少两个矩阵行被串联耦合，以及
当c)适用时，矩阵列每个包括被串联耦合并且作为一个堆叠体被驱动的N个有源单元，其中所述堆叠体被并联耦合，且矩阵行每个包括被耦合成被并联驱动的M个有源单元，其中至少两个矩阵行被串联耦合；
其中每个有源单元的一个控制端子经由一个包括所述驱动器输入结构的信号路径耦合到所述放大器输入，其中所述有源单元全部能够由一个输入到所述放大器输入的电信号控制。
2.根据权利要求1所述的功率放大器，其中所述驱动器结构包括多个有源驱动元件，且将每个有源单元的控制端子耦合到所述放大器输入的信号路径包括所述驱动元件。
3.根据任一项前述权利要求所述的功率放大器，其中将所述有源单元中的至少一些的控制端子耦合到所述放大器输入的信号路径包括所述有源单元中的其他有源单元。
4.根据任一项前述权利要求所述的功率放大器，其中每个有源单元的控制端子被耦合到所述放大器输入以接收基本相等的输入功率。
5.根据任一项前述权利要求所述的功率放大器，其中所述有源单元的输出被耦合成使得
沿着一列的有源单元的输出电压相加，并且
多列的输出电流在所述放大器输出处相加。
6.根据权利要求1至4中的任一项所述的功率放大器，其中所述有源单元的输出被耦合成使得
沿着一行的有源单元的输出电流相加，并且
多行的输出电压在所述放大器输出处相加。
7.根据任一项前述权利要求所述的功率放大器，其中
到最底部一行有源单元中的有源单元中的晶体管的控制端子的输入信号是不平衡的，并且
到上部行有源单元中的有源单元中的晶体管的控制端子的输入信号是平衡的。
8.根据权利要求7所述的功率放大器，其中所述功率放大器包括一个有源平衡-不平衡变换器，所述有源平衡-不平衡变换器被耦合成将不平衡信号转换成用于上部行中的有源单元的平衡输入信号。
9.根据权利要求6或7所述的功率放大器，其中上部行中的有源单元的平衡输入信号具有一个电流和电压，以使得上部行中的有源单元的输出电流和输出电压匹配最底部一行中的有源单元的输出电流和输出电压。
10.根据任一项前述权利要求所述的功率放大器，其中所述有源单元中的第一有源单元的输出电流与同一列中的紧接在后的第二有源单元的输出电流之间的差异小于所述有源单元中的所述第一有源单元的输出电流的10％。
11.根据任一项前述权利要求所述的功率放大器，其中一列中的有源单元中的最底部一个有源单元的输出电流与所述列中的最上部一个有源单元的输出电流之间的差异小于所述有源单元中的所述最底部一个有源单元的输出电流的10％。
12.根据任一项前述权利要求所述的功率放大器，其中：
所述有源单元中的每个的输出功率基本相等；且
所述功率放大器的输出功率基本等于所述有源单元中的每个的输出功率的N×M倍。
13.根据任一项前述权利要求所述的功率放大器，其中所述至少一个驱动器结构包括自举耦合电路系统，用以将来自一个有源单元的主端子的驱动信号分布到另一个有源单元的控制端子，其中所述自举耦合电路系统包括：一个电压分配器或一个电流分配器，用以将第一有源单元的输出电压或输出电流的一部分施加到第二有源单元的控制端子。
14.根据权利要求13所述的功率放大器，其中所述自举耦合电路系统将来自一列中的第一有源单元的主端子的驱动信号分布到同一列中的第二有源单元的控制端子。
15.根据权利要求1至12中的任一项所述的功率放大器，其中所述至少一个驱动器结构包括一个有源差分驱动放大器。
16.根据权利要求1至12中的任一项所述的功率放大器，其中所述至少一个驱动器结构包括一个或多个无源平衡-不平衡变换器。
17.根据任一项前述权利要求所述的功率放大器，其中所述功率放大器包括：
a)一个输入阻抗匹配网络，
b)一个输出阻抗匹配网络，或
c)一个输入阻抗匹配网络和一个输出阻抗匹配网络二者。
18.根据任一项前述权利要求所述的功率放大器，其中所述有源单元中的至少一些包括：
a)一个输入阻抗匹配网络，
b)一个输出阻抗匹配网络，或
c)一个输入阻抗匹配网络和一个输出阻抗匹配网络二者。
19.根据权利要求18所述的功率放大器，其中所述有源单元中的全部都包括输入阻抗匹配网络。
20.根据权利要求18或19所述的功率放大器，其中所述有源单元中的全部都包括输出阻抗匹配网络。
21.根据任一项前述权利要求所述的功率放大器，还包括一个或多个分布元件，用以以基本相同的延迟将来自所述放大器输入的信号分布到M个最底部的晶体管的控制端子。
22.根据任一项前述权利要求所述的功率放大器，还包括一个或多个分布元件，用以以基本相等的延迟将驱动信号分布到每行中的、每列中的、或每行和每列二者中的有源单元的控制端子。
23.根据任一项前述权利要求所述的功率放大器，还包括一个或多个收集元件，用以收集来自每行中的、每列中的、或每行和每列二者中的有源单元的输出信号，其中所述输出信号是同相的。
24.根据权利要求1至21中的任一项所述的功率放大器，还包括：
分布元件，用以以不同的延迟将驱动信号分布到每行中的、每列中的、或每行和每列二者中的有源单元的控制端子；以及
一个或多个收集元件，用以收集来自每行中的、每列中的、或每行和每列二者中的有源单元的输出信号，其中所述输出信号异相，其中所述收集元件包括延迟以抵消所述分布元件的延迟，以使得从所述有源单元提供到所述放大器输出的功率是同相的。
25.根据任一项前述权利要求所述的功率放大器，其中所述功率放大器以集成电路的形式实现，例如以单片微波集成电路、混合微波集成电路或多芯片模块的形式实现。
26.根据任一项前述权利要求所述的功率放大器，其中所述有源单元每个包括一个电荷控制的半导体四极晶体管，例如，其中所述有源单元每个包括一个场效应晶体管或一个双极晶体管。
27.根据任一项前述权利要求所述的功率放大器，其中所述有源单元每个包括一个基于III-V半导体的晶体管，例如，一个基于AlGaN/GaN的晶体管或基于GaAs的晶体管。
28.根据任一项前述权利要求所述的功率放大器，其中所述有源单元每个包括一个基于硅的晶体管，例如，一个SiGe异质结晶体管。
29.根据任一项前述权利要求所述的功率放大器，其中所述多个有源单元是一个推挽级的一部分。
30.根据权利要求29所述的功率放大器，其中：
所述推挽级是包括第二多个有源单元的互补推挽级或准互补推挽级。
31.根据权利要求29至30中的任一项所述的功率放大器，还包括：
在所述放大器输出和多个有源单元中的一个中的一个有源单元中的第一晶体管的主端子之间的耦合装置；以及
在所述放大器输出和所述第一晶体管的控制端子之间的耦合装置，
所述耦合装置一起使所述第一晶体管偏置成与所述放大器输入上的信号反相地传导，且从而强制执行所述第二多个有源单元相对于第一多个有源单元的反相运行。
32.根据权利要求31所述的功率放大器，其中所述放大器输出和所述第一晶体管的控制端子之间的耦合装置包括在一个驱动器元件中的一个晶体管的主端子与所述放大器输出之间的传导路径和一个在所述驱动器元件中的所述晶体管的控制端子与所述第一晶体管的控制端子之间的传导路径。
33.根据权利要求31至32中的任一项所述的功率放大器，其中在所述放大器输出和所述第一晶体管的控制端子之间的耦合装置由无源部件组成。
34.根据任一项前述权利要求所述的功率放大器，其中每个有源单元包括并联的多个晶体管。
35.根据任一项前述权利要求所述的功率放大器，其中每个有源单元包括一个晶体管矩阵。
36.根据权利要求35所述的功率放大器，还包括：
在形成每个有源单元的晶体管矩阵的晶体管之间的第一互连，以及
在所述有源单元本身之间的第二互连，
其中所述第一互连在与所述第二互连不同的水平上集成在一个半导体器件中。
37.根据权利要求1至28和34至36中的任一项所述的功率放大器，还包括一个偏置三通，所述偏置三通具有一个耦合到所述放大器输出上的负载的高频端口、一个耦合到所述二维矩阵的堆叠体的组合端口以及一个耦合到DC源的低频端口。
38.一种装置，包括：
一个天线组件，其具有一个输入阻抗；以及
一个根据任一项前述权利要求所述的功率放大器，其中N和M被配置为使得所述功率放大器的最佳负载阻抗基本匹配所述天线组件的输入阻抗。
39.根据权利要求38所述的装置，其中在由所述天线组件限制的带宽上实现-12dB或更小的反射系数。
40.一种功率放大器，包括：
通过将多个有源单元的主端子串联堆叠而形成的N×M个有源单元的一个二维矩阵，其中堆叠体被并联耦合以形成所述二维矩阵，其中所述功率放大器还包括一个驱动器结构，以协调所述有源单元的驱动，以使得所述二维矩阵的有效输出功率约是所述有源单元中的每个的输出功率的N×M倍。
41.根据权利要求40所述的功率放大器，还包括一个偏置三通，所述偏置三通具有一个耦合到由所述二维矩阵驱动的负载的高频端口、一个耦合到所述二维矩阵的堆叠体的组合端口以及一个耦合到DC源的低频端口。
42.根据权利要求40所述的功率放大器，还包括通过将多个有源单元的主端子串联堆叠而形成的有源单元的一个第二二维矩阵，其中堆叠体被并联耦合以形成所述第二二维矩阵，其中所述二维矩阵和所述第二二维矩阵被耦合以形成一个互补级或准互补级。
43.根据权利要求42所述的功率放大器，其中所述功率放大器还包括一个第二驱动器结构，以与所述二维矩阵中的有源单元的驱动反相地协调所述第二二维矩阵的有源单元的驱动。
44.根据权利要求43所述的功率放大器，还包括一个控制回路，所述控制回路包括一个误差放大器，用以输出表示期望的DC输出电压和实际输出电压之间的差异的误差信号。
45.根据权利要求43至44中的任一项所述的功率放大器，其中所述第二驱动器结构被耦合以响应于所述误差信号调节所述实际DC输出电压。
46.根据权利要求42至45中的任一项所述的功率放大器，其中：
所述二维矩阵和所述第二二维矩阵被耦合以形成所述互补级；且
所述功率放大器还包括一个第二驱动器结构，用以与所述二维矩阵中的有源单元的驱动同相地协调所述第二二维矩阵的有源单元的驱动。
47.根据权利要求40至46中的任一项所述的功率放大器，其中所述驱动器结构包括自举耦合电路系统，用以将来自一个有源单元的主端子的驱动信号分布到同一堆叠体中的另一个有源单元的控制端子。
48.根据权利要求40至46中的任一项所述的功率放大器，其中所述驱动器结构包括多个不平衡-到-平衡无源平衡-不平衡变换器矩阵驱动器。
49.根据权利要求40至46中的任一项所述的功率放大器，其中所述驱动器结构包括一个行驱动器，用以将一个驱动信号分布到多个堆叠体中的多个有源单元的控制端子。
50.根据权利要求49所述的功率放大器，其中所述行驱动器包括多个分布线，用以以适当的延迟将一个驱动信号的多个部分耦合到多个有源单元的控制端子，以协调通过所述有源单元的电流传导。
51.根据权利要求40至50中的任一项所述的功率放大器，其中所述有源单元中的每个包括并联耦合的多个晶体管。
52.根据权利要求40至51中的任一项所述的功率放大器，其中所述有源单元中的每个包括晶体管的二维矩阵。
53.根据权利要求40至52中的任一项所述的功率放大器，还包括：
在形成每个有源单元的二维矩阵的晶体管之间的第一互连，以及
在所述有源单元本身之间的第二互连，
其中所述第一互连在与所述第二互连不同的水平上集成在一个半导体器件中。
54.根据权利要求40至53中的任一项所述的功率放大器，其中N不等于M。
55.根据权利要求40至54中的任一项所述的功率放大器，其中所述有源单元中的至少一些包括输入阻抗匹配网络。
56.根据权利要求40至55中的任一项所述的功率放大器，其中所述有源单元中的至少一些包括输出阻抗匹配网络。
57.一种装置，包括：
一个天线组件，其具有一个输入阻抗；以及
一个根据权利要求40至56中的任一项所述的功率放大器，其中N和M被配置为使得所述功率放大器的最佳负载阻抗基本匹配所述天线组件的输入阻抗。
58.根据权利要求57所述的装置，其中在由所述天线组件限制的带宽上实现-12dB或更小的反射系数。
CN201680084383.2A 2016-02-04 2016-02-04 矩阵功率放大器 Pending CN109075750A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2016/052386 WO2017133776A1 (en) 2016-02-04 2016-02-04 Matrix power amplifier

Publications (1)

Publication Number Publication Date
CN109075750A true CN109075750A (zh) 2018-12-21

Family

ID=55300509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680084383.2A Pending CN109075750A (zh) 2016-02-04 2016-02-04 矩阵功率放大器

Country Status (11)

Country Link
US (3) US10355652B2 (zh)
EP (1) EP3411950A1 (zh)
JP (1) JP2019508955A (zh)
KR (1) KR20180109990A (zh)
CN (1) CN109075750A (zh)
BR (1) BR112018015791A2 (zh)
CA (1) CA3013235C (zh)
CO (1) CO2018009289A2 (zh)
MX (1) MX2018009562A (zh)
RU (1) RU2727767C1 (zh)
WO (1) WO2017133776A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934632A (zh) * 2020-09-27 2020-11-13 成都嘉纳海威科技有限责任公司 一种超宽带高功率放大器
CN111969323A (zh) * 2019-05-20 2020-11-20 中兴通讯股份有限公司 一种天线系统和终端

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3411950A1 (en) 2016-02-04 2018-12-12 Fraunhofer Gesellschaft zur Förderung der angewandten Forschung E.V. Matrix power amplifier
EP3829059A1 (en) * 2019-11-29 2021-06-02 Infineon Technologies AG Power combiner circuit and method
CN111030622B (zh) * 2019-12-30 2024-06-11 青海民族大学 一种二维分布式高增益行波功率放大器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163220A (en) * 1998-06-05 2000-12-19 Schellenberg; James M. High-voltage, series-biased FET amplifier for high-efficiency applications
US20060108664A1 (en) * 2004-11-03 2006-05-25 Apostolos Samelis Pre-matching of distributed and push-pull power transistors
US20080265997A1 (en) * 2004-11-23 2008-10-30 Universitaet Stuttgart Power Amplifier for Amplifying High-Frequency (H.F.) Signals
CN102969988A (zh) * 2011-08-30 2013-03-13 英特尔移动通信有限责任公司 用于改进的回退操作的一类功率放大器
TW201503585A (zh) * 2013-03-15 2015-01-16 Atieva Inc 具有並聯功率元件之反相器

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU137868A1 (ru) * 1960-10-14 1960-11-30 А.В. Касаточкин Пылеулавливающа установка дл буровых станков вращательного бурени
US4079336A (en) 1976-12-22 1978-03-14 National Semiconductor Corporation Stacked transistor output amplifier
JPS5475978A (en) * 1977-11-30 1979-06-18 Hitachi Ltd Amplifier circuit
JPS5820066A (ja) * 1981-07-29 1983-02-05 Hitachi Ltd 固体テレビジヨンカメラ用パルス発生回路
US4752746A (en) * 1987-02-18 1988-06-21 Watkins-Johnson Company Wideband microwave matrix amplifier
US5021743A (en) 1989-11-30 1991-06-04 Raytheon Company Biasing networks for matrix amplifiers
EP0430509A3 (en) * 1989-11-30 1991-11-06 Raytheon Company Symmetric bi-directional amplifier
JPH0677434A (ja) * 1992-08-27 1994-03-18 Hitachi Ltd 半導体記憶装置
FR2697698A1 (fr) 1992-11-04 1994-05-06 Philips Electronique Lab Dispositif semiconducteur comprenant un circuit amplificateur distribué monolithiquement intégré, à large bande et fort gain.
JPH07131264A (ja) * 1993-10-29 1995-05-19 Tokimec Inc 高周波分布形増幅器
US5485118A (en) * 1994-06-03 1996-01-16 Massachusetts Institute Of Technology Non-uniformly distributed power amplifier
FR2727003B1 (fr) 1994-11-18 1997-04-18 Euros Sa Dispositif de stabilisation anterieure du rachis lombo-sacre
US5867061A (en) 1996-12-04 1999-02-02 Northern Telecom Limited Transformer coupled stacked power amplifier
US6137367A (en) 1998-03-24 2000-10-24 Amcom Communications, Inc. High power high impedance microwave devices for power applications
US6300835B1 (en) * 1999-12-10 2001-10-09 Motorola, Inc. Power amplifier core
JP2002033627A (ja) * 2000-07-19 2002-01-31 Fujitsu Ltd 分布増幅器
JP3856658B2 (ja) * 2001-04-11 2006-12-13 沖電気工業株式会社 半導体増幅回路
JP4751002B2 (ja) 2001-07-11 2011-08-17 富士通株式会社 カスコード型分布増幅器
NO314524B1 (no) * 2001-11-30 2003-03-31 Thin Film Electronics Asa Fremgangsmåte til lesing av celler i en passiv matriseadresserbar innretning, samt innretning for utförelse av fremgangsmåten
US6724252B2 (en) 2002-02-21 2004-04-20 Rf Micro Devices, Inc. Switched gain amplifier circuit
JP5011788B2 (ja) * 2005-06-17 2012-08-29 セイコーエプソン株式会社 電気光学装置、駆動方法および電子機器
JP4743077B2 (ja) * 2006-10-23 2011-08-10 三菱電機株式会社 高周波電力増幅器
US20090018969A1 (en) 2007-06-07 2009-01-15 Ian Ayres Systems and methods for providing investment strategies
US7589593B2 (en) * 2008-01-30 2009-09-15 Mediatek Inc. Amplifier circuit having stacked main amplifier and parallel sub-amplifier
US8102213B2 (en) * 2009-07-23 2012-01-24 Qualcomm, Incorporated Multi-mode low noise amplifier with transformer source degeneration
US8242847B1 (en) * 2009-08-05 2012-08-14 Marvell International Ltd. Method and apparatus for improving amplifier linearity
US8368469B2 (en) 2010-03-10 2013-02-05 Purdue Research Foundation Silicon-on-insulator high power amplifiers
US9190269B2 (en) * 2010-03-10 2015-11-17 Purdue Research Foundation Silicon-on-insulator high power amplifiers
KR101687642B1 (ko) * 2010-06-18 2016-12-19 사브 에이비 능동 서큘레이터
US8704592B2 (en) * 2011-03-31 2014-04-22 Sumitomo Electric Industries, Ltd. Traveling wave amplifier with pre-emphasis function
US8823455B2 (en) * 2011-09-13 2014-09-02 Rf Micro Devices, Inc. Matrix distributed power amplifier
RU125001U1 (ru) * 2012-07-17 2013-02-20 Открытое акционерное общество "Мощная аппаратура радиовещания и телевидения" Усилитель мощности
US9294056B2 (en) * 2013-03-12 2016-03-22 Peregrine Semiconductor Corporation Scalable periphery tunable matching power amplifier
US9035697B2 (en) * 2013-03-15 2015-05-19 Qualcomm Incorporated Split amplifiers with improved linearity
JP2014220770A (ja) * 2013-05-10 2014-11-20 住友電気工業株式会社 進行波型増幅器
US9793613B2 (en) 2013-10-09 2017-10-17 The Boeing Company Additive manufacturing for radio frequency hardware
JP2015170957A (ja) * 2014-03-06 2015-09-28 富士通株式会社 増幅回路
US9801176B2 (en) 2015-07-20 2017-10-24 The Boeing Company FDMA/TDMA architecture using channelizer and matrix power amplifier
EP3411950A1 (en) 2016-02-04 2018-12-12 Fraunhofer Gesellschaft zur Förderung der angewandten Forschung E.V. Matrix power amplifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163220A (en) * 1998-06-05 2000-12-19 Schellenberg; James M. High-voltage, series-biased FET amplifier for high-efficiency applications
US20060108664A1 (en) * 2004-11-03 2006-05-25 Apostolos Samelis Pre-matching of distributed and push-pull power transistors
US20080265997A1 (en) * 2004-11-23 2008-10-30 Universitaet Stuttgart Power Amplifier for Amplifying High-Frequency (H.F.) Signals
CN102969988A (zh) * 2011-08-30 2013-03-13 英特尔移动通信有限责任公司 用于改进的回退操作的一类功率放大器
TW201503585A (zh) * 2013-03-15 2015-01-16 Atieva Inc 具有並聯功率元件之反相器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JING-HWA CHEN等: "A Broadband Stacked Power Amplifier in 45-nm CMOS SOI Technology", 《 IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969323A (zh) * 2019-05-20 2020-11-20 中兴通讯股份有限公司 一种天线系统和终端
CN111969323B (zh) * 2019-05-20 2023-02-28 中兴通讯股份有限公司 一种天线系统和终端
CN111934632A (zh) * 2020-09-27 2020-11-13 成都嘉纳海威科技有限责任公司 一种超宽带高功率放大器
CN111934632B (zh) * 2020-09-27 2021-02-09 成都嘉纳海威科技有限责任公司 一种超宽带高功率放大器

Also Published As

Publication number Publication date
EP3411950A1 (en) 2018-12-12
MX2018009562A (es) 2019-03-28
RU2727767C1 (ru) 2020-07-23
BR112018015791A2 (pt) 2018-12-26
WO2017133776A1 (en) 2017-08-10
CO2018009289A2 (es) 2018-10-10
US20180097484A1 (en) 2018-04-05
KR20180109990A (ko) 2018-10-08
US20200052664A1 (en) 2020-02-13
CA3013235A1 (en) 2017-08-10
JP2019508955A (ja) 2019-03-28
US10355652B2 (en) 2019-07-16
US10530316B2 (en) 2020-01-07
US20190288651A1 (en) 2019-09-19
CA3013235C (en) 2021-05-18

Similar Documents

Publication Publication Date Title
US10530316B2 (en) Matrix power amplifier
Camarchia et al. A review of technologies and design techniques of millimeter-wave power amplifiers
US11108362B2 (en) Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
US7075371B2 (en) Distributed circular geometry power amplifier architecture
Zhao et al. A wideband, dual-path, millimeter-wave power amplifier with 20 dBm output power and PAE above 15% in 130 nm SiGe-BiCMOS
US8319556B2 (en) Transformer coupled distributed amplifier
Liu et al. A Fully Integrated X-Band Phased-Array Transceiver in 0.13-$\mu {\hbox {m}} $ SiGe BiCMOS Technology
CN105897193B (zh) 用于增强热耐久性的共射共基放大器分段
NO309400B1 (no) Forsterker for bredbåndshyperfrekvenssignaler
CN115549596A (zh) 具有集成的变压器线巴伦的宽带Doherty放大器电路
CN108292652A (zh) 高功率分布式放大器单片微波集成电路mmic芯片的芯片外分布式漏极偏置
CN108023558B (zh) 放大器架构的重新配置
Fathi et al. A 30.3 dBm 1.9 GHz-bandwidth 2× 4-array stacked 5.3 GHz CMOS power amplifier
US10326409B2 (en) Inter-stage network for radio frequency amplifier
US20040145418A1 (en) MMIC driver amplifier having zig-zag RF signal flow
CN1319270C (zh) 多单元放大器和可在其中使用的分配器/合成器
Khorshidian et al. A fully-integrated 2.6 GHz stacked switching power amplifier in 45nm SOI CMOS with> 2W output power and 43.5% efficiency
Pierco et al. A Ka‐band SiGe BICMOS power amplifier with 24 dBm output power
EP3829059A1 (en) Power combiner circuit and method
GB2063613A (en) Multisignal distributed amplifier
Martin Solid-state power amplifiers for MMICs based on an extended resonance power-combining technique
WO2006036091A1 (en) An amplifier coupling on a reduced area

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181221

WD01 Invention patent application deemed withdrawn after publication