CN109037219A - 铁电存储器件 - Google Patents

铁电存储器件 Download PDF

Info

Publication number
CN109037219A
CN109037219A CN201810562910.7A CN201810562910A CN109037219A CN 109037219 A CN109037219 A CN 109037219A CN 201810562910 A CN201810562910 A CN 201810562910A CN 109037219 A CN109037219 A CN 109037219A
Authority
CN
China
Prior art keywords
insulator layer
groove
ferroelectric
memory device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810562910.7A
Other languages
English (en)
Inventor
刘香根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN109037219A publication Critical patent/CN109037219A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

根据实施例的铁电存储器件包括衬底、顺序地设置在沟槽的内壁上的界面绝缘层和铁电绝缘层，沟槽形成于衬底中。另外，铁电存储器件包括设置在铁电绝缘层上的栅电极层。设置在与沟槽的底表面具有共用表面的界面绝缘层上的部分铁电绝缘层和设置在与沟槽的侧壁表面具有共用表面的界面绝缘层上的部分铁电绝缘层在与沟槽的底表面和侧壁表面垂直的方向上分别具有晶体生长面。

Description

铁电存储器件
相关申请的交叉引用
本申请要求于2017年6月5日提交的申请号为10-2017-0069798的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本公开的各种实施例总体上涉及一种半导体器件，并且更具体地涉及一种铁电存储器件。
背景技术
通常，铁电材料是指在没有施加外部电场的状态下具有自发电极化的材料。更具体地说，铁电材料可以保持两种稳定的剩余极化状态中的一种。这种性质可以用来以非易失性方式存储信息“0”或“1”。
发明内容
根据本公开的一个方面公开了铁电存储器件。该铁电存储器件包括衬底、顺序地设置在沟槽的内壁上的界面绝缘层和铁电绝缘层，沟槽形成在衬底中。另外，铁电存储器件包括设置在铁电绝缘层上的栅电极层。设置在与沟槽的底表面具有共用表面的界面绝缘层上的部分铁电绝缘层和设置在与沟槽的侧壁表面具有共用表面的界面绝缘层上的部分铁电绝缘层在与底表面和侧壁表面垂直的方向上分别具有晶体生长面。
根据本公开的另一方面公开了铁电存储器件。该铁电存储器件包括：衬底，其包括具有底表面和侧壁表面的沟槽，其中，沟槽的底表面和侧壁表面具有相同晶面族的晶面；铁电绝缘层，其在沟槽的底表面和侧壁表面上具有相同的晶体生长面；以及设置在铁电绝缘层上的栅电极层。设置在沟槽的底表面上的部分铁电绝缘层具有在与沟槽的底表面垂直的方向上对齐的剩余极化取向，而设置在沟槽的侧壁表面上的部分铁电绝缘层具有在与侧壁表面垂直的方向上对齐的剩余极化取向。
附图说明
图1是示意性示出了根据本公开实施例的铁电存储器件的横截面图。
图2是图1的铁电存储器件的一部分的放大图。
图3A和图3B是示出了根据本公开实施例的铁电存储器件中的铁电绝缘层的极化取向的示图。
图4A至4C是示意性示出了根据本公开实施例的铁电存储器件的示图。
图5至图9是示意性示出了根据本公开实施例的铁电存储器件的制造方法的示图。
图10至图14是示意性示出了根据本公开实施例的铁电存储器件的制造方法的截面图。
具体实施方式
现在将参考附图在下文中描述各种实施例。在附图中，为了说明清楚起见，层和区域的尺寸可能被夸大。考虑到观察者的视角来描述附图。如果一个元件被称为位于另一个元件上，则可以理解的是，该元件直接位于另一个元件上，或者附加元件可以插置在该元件和另一个元件之间。整个说明书中相同的附图标记指代相同的元件。
此外，单词的单数形式的表达应该被理解为包括该单词的复数形式，除非在上下文中另外清楚地使用。将理解的是，术语“包括”或“具有”旨在指定特征、数量、步骤、操作、元件、部分或其组合的存在，但不用于排除存在或添加一个或多个其它特征、数量、步骤、操作、组件、部件或其组合的可能性。此外，在执行方法或制造方法时，构成该方法的每个过程可以发生得与规定顺序不同，除非在上下文中明确描述了特定的顺序。换言之，每个过程可以以与所述顺序相同的方式执行，可以基本同时执行，或者可以以相反的顺序执行。
图1是示意性示出了根据本公开实施例的铁电存储器件1的横截面图。图2是图1的铁电存储器件1的一部分的放大图。根据该实施例的铁电存储器件1可以是具有埋入沟槽中的栅极结构的晶体管型存储器件。
参考图1和图2，铁电存储器件1可以包括衬底101、铁电绝缘层120和栅电极层130。铁电绝缘层120可以沿着形成在衬底101中的沟槽10的内壁表面设置。另外，铁电存储器件1还可以包括设置在沟槽10的内壁表面和铁电绝缘层120之间的界面绝缘层110。此外，铁电存储器件1可以包括源极区140和漏极区150，它们在沟槽10的两端处或者在相对侧上设置在衬底101中。在一个实施例中，源极区140和漏极区150可以通过将掺杂剂注入到衬底101中来形成。
例如，衬底101可以是硅(Si)衬底或锗(Ge)衬底。作为另一个例子，衬底101可以是诸如砷化镓(GaAs)衬底的化合物衬底。例如，衬底101可以掺杂有p型掺杂剂。
在一个实施例中，衬底101可以是单晶硅衬底。此时，单晶硅衬底的表面101a可以被包括在立方晶系中的晶面族中的一组晶面{100}中。作为示例，单晶硅衬底的表面101s可以具有立方晶系的晶面指数(100)。在本公开中，晶体结构的晶面指数基于密勒指数(Miller indices)。
参考图1和图2，沟槽10可以形成在衬底101中。沟槽10可以形成为从表面101s延伸到衬底101的内部区域。沟槽10可以具有底表面101a和侧壁表面101b和101c(在下文中，如附图所示，为了便于解释，统称为“两个侧壁表面”)。底表面101a可以基本垂直于两个侧壁表面101b和101c。在一个实施例中，当衬底101的表面101s具有立方晶系的晶面指数(100)时，沟槽10的底表面101a也可以具有立方晶系的晶面指数(100)，而两个侧壁表面101b和101c可以彼此平行并且具有立方晶系的晶面指数(010)或(001)。因此，沟槽10的底表面101a和两个侧壁表面101b和101c可以被包括在立方晶系的晶面族中的一组晶面{100}中。
参考图1和图2，界面绝缘层110可以沿着沟槽10的内壁表面101a、101b和101c设置。界面绝缘层110可以包括金属氧化物。例如，金属氧化物可以具有顺电性或反铁电性。例如，界面绝缘层110可以包括氧化锆、氧化铪或其组合。
在一个实施例中，界面绝缘层110可以具有与沟槽10的内壁表面101a、101b和101c相同的晶系。在一个实施例中，当衬底101包括单晶硅且界面绝缘层110包括氧化锆时，界面绝缘层110可以是具有立方晶系晶体结构的结晶层。当沟槽10的底表面101a具有晶面指数(100)时，设置在沟槽10的底表面101a上的部分界面绝缘层110可以具有晶面指数(100)。例如，当沟槽10的两个侧壁表面101b和101c具有晶面指数(010)时，设置在侧壁表面101b和101c上的部分界面绝缘层110也可以具有晶面指数(010)。
如上所述，界面绝缘层110可以在沟槽10的内壁表面101a、101b和101c上具有立方晶系的{100}晶面族的晶面指数。然而，在沟槽10的底表面101a与侧壁表面101b和101c相遇的边界区域中，界面绝缘层110可以具有与{100}晶面族不同的各种晶面。例如，上述结晶界面绝缘层110可以具有等于或小于1.5nm但大于0nm的厚度。
在一个实施例中，界面绝缘层110可以用作衬底101与铁电绝缘层120之间的缓冲层。界面绝缘层110可以减小衬底101与铁电绝缘层之间的晶格常数的任何差异。在一个实施例中，界面绝缘层110可以进一步包括用于改变其晶格常数的掺杂剂。作为一个示例，当界面绝缘层110包括氧化锆时，掺杂剂可以包括钪(Sc)、钇(Y)、镧(La)、钆(Gd)、锕(Ac)或其中两种或更多种的组合。在一个实施例中，使用具有立方晶系的{100}晶面族的晶面指数的硅衬底作为衬底101，并且将具有斜方晶系的晶面指数(100)的氧化铪设置为铁电绝缘体层120，则界面绝缘层110可以是钇(Y)掺杂的氧化锆层，该氧化锆具有立方晶系的{100}晶面族的晶面指数。作为示例，钇(Y)可以以约9mol％至约20mol％的浓度被掺杂到氧化锆中。因此，可以减小界面绝缘层110和铁电绝缘层120之间的界面处的晶格常数差异。
另外，界面绝缘层110可以用于在铁电存储器件1的读取操作期间抑制或减少通过衬底101中的沟道105传导的电荷向铁电绝缘层120中的移动。界面绝缘层110还可以用于抑制或减少衬底101与铁电绝缘层120之间的材料扩散。
铁电绝缘层120可以设置在界面绝缘层110上。铁电绝缘层120可以包括具有剩余极化的铁电材料。在操作中，剩余极化可以在定位于铁电绝缘层120之下或与其邻近的衬底101中的沟道区105中感应电子。在铁电存储器件1的读取操作期间，沟道区105的电阻可以根据由铁电绝缘层120的剩余极化感应的电子的量而变化。
铁电绝缘层120可以包括结晶金属氧化物。例如，铁电绝缘层120可以包括氧化铪、氧化锆或其组合。在一个实施例中，铁电绝缘层120可以包括至少一种掺杂剂。例如，掺杂剂可以包括碳(C)、硅(Si)、镁(Mg)、铝(Al)、钇(Y)、氮(N)、锗(Ge)、锡(Sn)、锶(Sr)、铅(Pb)、钙(Ca)、钡(Ba)、钛(Ti)、锆(Zr)、钆(Gd)、镧(La)或其中两种或更多种的组合。
同时，由于界面绝缘层110在沟槽10的内壁表面101a、101b和101c上以结晶态形成，因此铁电绝缘层120可以在界面绝缘层110上以结晶态形成。
在一个实施例中，界面绝缘层110可以是结晶的钇(Y)掺杂的氧化锆层。在S.J.Wang等人在《应用物理快报》(Applied Physics Letters Vol.80，2541(2002))中发表的“硅上外延Y稳定的ZrO2薄膜：动态生长过程和界面结构(Epitaxial Y-stabilizedZrO2films on silicon:Dynamic growth process and interface structure)”一文中，公开了一种通过脉冲激光沉积而在硅晶片的(100)晶面上外延形成钇(Y)掺杂的氧化锆薄膜的方法。以1.5nm的厚度形成的钇(Y)掺杂的氧化锆层在硅晶片的(100)晶面上具有晶面指数为(100)的立方晶系的晶体结构。上述文献中公开的钇(Y)掺杂的氧化锆薄膜的结构可以用作根据本发明实施例的界面绝缘层110。在本公开的一个实施例中，钇(Y)掺杂的氧化锆层可以具有等于或小于1.5nm但大于0nm的厚度。
当钇(Y)掺杂的氧化锆层被实施为界面绝缘层110时，结晶的氧化铪层可以用作铁电绝缘层120。在该实施例中，结晶的氧化铪层可以通过来自于层间晶格失配的应变结晶而相对容易地形成在结晶的钇(Y)掺杂的氧化锆层上。
在对比示例中，当在界面绝缘层中使用非晶氧化硅层(SiO2)时，当氧化铪层以小于4nm的厚度沉积在氧化硅层上时，氧化铪层优先形成非晶态。因此，为了确保厚度小于4nm的结晶氧化铪层，需要将氧化铪层以至少4nm或更大的厚度沉积在氧化硅层上，然后通过蚀刻沉积的氧化铪层来将氧化铪层的厚度减小到所需的厚度。
相反，在本文公开的实施例中，厚度为大约1nm至大约4nm的结晶氧化铪层可以以如下方式形成：仅仅使用已知的方法在结晶的钇(Y)掺杂的氧化锆层上沉积氧化铪，而不需要回刻蚀较厚的氧化铪层。
在一个实施例中，设置在与沟槽10的底表面101a具有共用表面的界面绝缘层110上的部分铁电绝缘层120可以在基本垂直于底表面101a的方向上具有晶体生长面。即，铁电绝缘层120的这部分可以具有以基本垂直于底表面101a的方向生长的晶粒。另外，设置在与沟槽10的侧壁表面101b和101c具有共用表面的界面绝缘层110上的部分铁电绝缘层120可以在基本垂直于侧壁表面101b和101c的方向上具有晶体生长面。即，铁电绝缘层120的这部分可以具有以基本垂直于侧壁表面101b和101c的方向生长的晶粒。
在一个实施例中，设置在与沟槽10的底表面101a具有共用表面的界面绝缘层110上的部分铁电绝缘层120以及设置在与沟槽10的侧壁表面101b和101c具有共用表面的界面绝缘层110上的部分铁电绝缘层120可以具有包括在相同晶面指数的晶系中的晶体生长面。例如，当沟槽10的底表面101a和侧壁表面101b和101c包括具有立方晶系的{100}晶面族的晶面指数的单晶硅，并且设置在沟槽10的底表面101a和侧壁表面101b和101c上的界面绝缘层110包括具有立方晶系的{100}晶面族的晶面指数的氧化锆时，设置在界面绝缘层110上的铁电绝缘层120可以包括具有斜方晶系的晶面指数(100)的氧化铪。
参考图1和图2，栅电极层130可以设置在铁电绝缘层120上。栅电极层130可以形成为填充沟槽10的剩余部分。因此可以通过栅电极层130向铁电绝缘层120施加电压而改变铁电绝缘层120的剩余极化的取向。
栅电极层130可以包括导电材料。例如，栅电极层130可以包括钨(W)、钛(Ti)、铜(Cu)、铝(Al)、铂(Pt)、铱(Ir)、钌(Ru)、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽、上述任意一种的合金或者上述两种或更多种的组合。栅电极层130可以由沟槽10中的单层或多层构成。
源极区140和漏极区150可以设置在衬底101的在沟槽10两端处或相对侧上的区域中。源极区140和漏极区150可以通过用具有与衬底101相反类型的掺杂剂掺杂衬底101的区域来形成。作为示例，源极区140和漏极区150可以掺杂有n型掺杂剂。
图3A和图3B是示出了根据本公开实施例的铁电存储器件1中的铁电绝缘层120的极化取向的示图。图3A是示出了界面绝缘层110和铁电绝缘层120的示图，它们顺序设置在上述并参考图1和图2的铁电存储器件1的沟槽10的底面101a上。图3B是示出了界面绝缘层110和铁电绝缘层120的示图，它们顺序设置在铁电存储器件1的侧壁表面101b和101c上。
参考图3A，沟槽10的底表面101a可以对应于单晶硅衬底101的立方晶系的晶面(100)。设置在底表面101a上的界面绝缘层110可以具有立方晶系的晶面指数(100)。设置在具有晶面指数(100)的界面绝缘层110上的铁电绝缘层120可以具有斜方晶系的晶面指数(100)。结果，在铁电存储器件1的写入操作后，铁电绝缘层120可以具有沿与单晶硅衬底101的表面101a(即，沟槽10的底表面101a)垂直的方向布置的剩余极化Pup和Pdn。
参考图3B，作为示例，沟槽10的每个侧壁表面101b和101c对应于单晶硅衬底101的立方晶系的晶面(010)。设置在侧壁表面101b和101c上的界面绝缘层110可以具有立方晶系的晶面指数(010)。设置在具有晶面指数(010)的界面绝缘层110上的铁电绝缘层120可以具有斜方晶系的晶面指数(100)。结果，在铁电存储器件1的写入操作后，铁电绝缘层120可以具有沿与单晶硅衬底101的表面101b和101c(即，沟槽10的侧壁表面101b和101c)垂直的方向布置的剩余极化Pup和Pdn。
如上所述，根据本公开实施例的铁电存储器件1可以是具有埋栅电极130的晶体管型存储器件，其中，沟道区105沿沟槽10形成在衬底101中。此时，铁电绝缘层120的晶体生长面可以控制在与沟槽10的内壁表面101a、101b和101c基本垂直的方向上。结果，在铁电存储器件1的写入操作中，铁电绝缘层120中的剩余极化取向可以分别在与内壁表面101a、101b和101c垂直的方向上对齐。作为示例，设置在与沟槽10的底表面101a具有共用表面的界面绝缘层110上的部分铁电绝缘层120可以具有在相对于底表面101a的垂直方向(z方向)上对齐的剩余极化取向，而设置在与沟槽10的侧壁表面101b和101c具有共用表面的界面绝缘层110上的部分铁电绝缘层120可以具有在相对于侧壁表面101b和101c的垂直方向(x方向)上对齐的剩余极化取向。因此，在沿沟槽10的内壁表面101a、101b和101c在衬底101中形成沟道区105的铁电存储器件1的写入操作中，可以提高铁电绝缘层120中的极化取向的对齐度。当对齐度提高时，可以增加写入操作后铁电绝缘层120的剩余极化值。
图4A至图4C是示意性示出了根据本公开实施例的铁电存储器件2的示图。更具体地，图4A是铁电存储器件2的立体图，图4B是沿图4A中的线I-I'截取的铁电存储器件2的横截面图，而图4C是沿图4A中的线Ⅱ-Ⅱ'截取的铁电存储器件2的横截面图。图4A至图4C中所示的铁电存储器件2可以是具有鞍形鳍状结构的三维晶体管器件。
参考图4A至图4C，鳍状结构2010在z方向上从衬底201突出或向上延伸。作为示例，衬底201可以具有与上述参考图1的衬底101基本相同的配置。在一个实施例中，衬底201可以是掺杂的单晶硅衬底。在一个实施例中，鳍状结构2010可以由与衬底201相同的材料形成。鳍状结构2010可以沿x方向布置。
参考图4A至图4C，可以在衬底201上围绕鳍状结构2010设置绝缘层205。此时，鳍状结构2010的顶表面和绝缘层205的上表面可以位于同一平面上。
参考图4A和图4B，界面绝缘层210可以沿着形成在鞍形鳍状结构2010中的第一沟槽20a的内壁201a、201b和201c设置。铁电栅极绝缘层220可以设置在界面绝缘层210上。
参考图4B，第一沟槽20a的内壁201a、201b和201c可以由底表面201a和侧壁表面201b和201c组成。在一个实施例中，第一沟槽20a的底表面201a可以具有立方晶系的晶面指数(100)，而侧壁表面201b和201c彼此平行且具有晶面指数(010)或(001)。因此，第一沟槽20a的底表面201a和侧壁表面201b和201c每个可以具有晶面，该晶面包括在立方晶系的晶面族中的一组晶面{100}中。
界面绝缘层210可以沿着第一沟槽20a的内壁201a、201b和201c设置。界面绝缘层210的配置可以基本与以上且参考图1和图2描述的沿着沟槽10的内壁101a、101b和101c设置的界面绝缘层110的配置相同。界面绝缘层210在第一沟槽20a的内壁201a，201b和201c上可以具有立方晶系的{100}晶面族的晶面指数。然而，在一些实施例中，在第一沟槽20a的底表面201a与侧壁表面201b和201c相遇的边缘边界区域中，界面绝缘层210可以具有与{100}晶面族不同晶面指数的各种其它晶面。例如，上述结晶界面绝缘层210可以具有等于或小于1.5nm但大于0nm的厚度。
铁电栅极绝缘层220可以设置在界面绝缘层210上。铁电栅极绝缘层220的配置可以与以上且参考图1和图2描述的设置在沟槽10的内壁表面101a、101b和101c上的铁电绝缘层120的配置基本相同。
换言之，设置在与第一沟槽20a的底表面201a具有共用表面的界面绝缘层210上的部分铁电栅极绝缘层220可以在与第一沟槽20a的底表面201a基本垂直的方向上具有晶体生长面。即，部分铁电栅极绝缘层220可以具有以基本沿z方向生长的晶粒。另外，设置在与第一沟槽20a的侧壁表面201b和201c具有共用表面的界面绝缘层210上的部分铁电栅极绝缘层220可以在基本垂直于侧壁表面201b和201c的方向上具有晶体生长面。即，部分铁电栅极绝缘层220可以具有基本沿x方向生长的晶粒。
在一个实施例中，设置在与第一沟槽20a的底表面201a具有共用表面的界面绝缘层210上的部分铁电栅极绝缘层220以及设置在与第一沟槽20a的侧壁表面201b和201c具有共用表面的界面绝缘层210上的部分铁电栅极绝缘层220可以具有包括在晶系的相同晶面指数中的晶体生长面。
作为示例，当第一沟槽20a的底表面201a和侧壁表面201b和101c包括具有立方晶系的{100}晶面族的晶面指数的单晶硅，并且设置在底表面201a和侧壁表面201b和201c上的界面绝缘层210包括具有立方晶系的{100}晶面族的晶面指数的氧化锆时，设置在界面绝缘层210上的铁电绝缘层220可以包括斜方晶系的晶面指数(100)。然而，在一些实施例中，在第一沟槽20a的底表面201a与侧壁表面201b和201c相遇的边缘边界区域中，铁电绝缘层220的该部分可以具有各种晶面，所述各种晶面具有与上述斜方晶系的晶面(100)的晶面指数不同的晶面指数。
参考图4C，界面绝缘层210和铁电栅极绝缘层220可以设置在鳍状结构2010的顶表面201d和两个侧表面201e和201f的至少一部分上。在一个实施例中，顶表面201d可以具有立方晶系的晶面指数(100)。侧表面201e和201f可以具有立方晶系的晶面指数(010)或(001)。界面绝缘层210可以在顶表面201d和两个侧表面201e和201f上具有立方晶系的{100}晶面族的晶面指数。然而，在一些实施例中，在顶表面201d与侧表面201e和201f相遇的边缘边界区域中，部分界面绝缘层210可以具有各种晶面，所述各种晶面具有与立方晶系的上述晶面(100)的晶面指数不同的晶面指数。
在一个实施例中，铁电栅极绝缘层220在界面绝缘层210上可以具有斜方晶系的晶面指数(100)。此时，设置在与鳍状结构2010的顶表面201d具有共用表面的界面绝缘层210上的部分铁电栅极绝缘层220可以在基本垂直于顶表面201d的方向上具有晶体生长面。设置在与鳍状结构2010的侧表面201e和201f具有共用表面的界面绝缘层210上的部分铁电绝缘层220可以在基本垂直于侧表面201e和201f的方向上具有晶体生长面。然而，在一些实施例中，在顶表面201d与侧表面201e和201f相遇的边缘边界区域中，部分铁电绝缘层220可以具有各种晶面，所述各种晶面具有与斜方晶系的上述晶面(100)的晶面指数不同的晶面指数。
参考图4A至图4C，栅电极层235和上导电层245可以顺序地设置在铁电栅极绝缘层220上。栅电极层235和上导电层245可以沿着y方向布置。栅电极层235和上导电层245可以构成字线。
栅电极层235的配置可以与以上且参考图1和图2描述的实施例的栅电极层130的配置基本相同。例如，上导电层245可以由金属材料形成。上导电层245可以具有比栅电极层235的电阻更低的电阻。例如，上导电层245可以包括铜(Cu)、铝(Al)、钨(W)等。
源极区250和漏极区260可以设置在衬底201的栅电极层235两端处或相对侧上的区域中。源极区250和漏极区260可以通过用与衬底201的掺杂类型相反的掺杂类型来掺杂衬底201的区域而形成。作为示例，源极区250和漏极区260可以掺杂有n型掺杂剂。
如上所述，本实施例的铁电存储器件2可以具有设置在第一沟槽20a的内壁表面201a、201b和201c上和设置在具有鞍形鳍状结构晶体管的壁面201d、201e和201f上的界面绝缘层210和铁电栅极绝缘层220。
此时，在铁电存储器件2的写入操作中，通过将铁电栅极绝缘层220的晶体生长面控制在相对于第一沟槽20a的内壁表面201a(z方向)，201b和201c(x方向)以及鳍状结构2010的壁表面201d(z方向)，201e和201f(y方向)基本垂直的方向上，铁电栅极绝缘层220中的剩余极化取向可以相对于内壁表面201a、201b和201c以及壁面201d、201e和201f垂直对齐。结果，在铁电存储器件2的写入操作中，可以提高铁电栅极绝缘层220中的极化取向的对齐度。当提高极化取向的对齐度时，可以增加在写入操作后铁电栅极绝缘层220的剩余极化值。
图5至图9是示意性示出了根据本公开实施例的铁电存储器件的制造方法的示图。
参考图5，可以准备衬底101。作为示例，衬底101可以包括半导体材料。在一个实施例中，衬底101可以是p型掺杂的硅衬底。衬底101的表面101s可以具有立方晶系的晶面指数(100)。
沟槽10可以形成在衬底101中。沟槽10可以从衬底101的表面101s形成到内部区域。在一个实施例中，可以通过使用各向异性蚀刻方法选择性地图案化衬底101来形成沟槽10。沟槽10可以具有底表面101a和侧壁表面101b和101c。底表面101a和侧壁表面101b和101c可以彼此基本垂直。在一个实施例中，可以进行图案化，使得沟槽10的底表面101a具有立方晶系的晶面指数(100)，而彼此平行的侧壁表面101b和101c具有立方晶系的晶面指数(010)或(001)。
参考图6，界面绝缘层110可以沿着沟槽10的内壁表面101a、101b和101c以及衬底101的表面101s形成。界面绝缘层110可以包括结晶金属氧化物。作为示例，界面绝缘层110可以包括氧化锆、氧化铪或其组合。界面绝缘层110可以用作内壁表面101a、101b和101c与将在稍后形成的铁电绝缘层120之间的缓冲层。
在一个实施例中，界面绝缘层110可以包括掺杂剂以调整界面绝缘层110的晶格常数。例如，掺杂剂可以包括钪(Sc)、钇(Y)、镧(La)、钆(Gd)、锕(Ac)或其中两种或更多种的组合。
例如，可以通过应用化学气相沉积法、原子层沉积法等来形成界面绝缘层110。掺杂剂可以在界面绝缘层110的沉积期间作为源气体注入，或者可以在沉积界面绝缘层110后通过离子注入等注入。
界面绝缘层110可以以结晶状态形成。例如，界面绝缘层110可以具有等于或小于1.5nm但大于0nm的厚度。在一个实施例中，当具有立方晶系的{100}晶面族的晶面指数的硅衬底用作衬底101并且具有斜方晶系的晶面指数(100)的氧化铪层用作铁电绝缘层120时，界面绝缘层110可以用具有立方晶系的{100}晶面族的晶面指数的钇(Y)掺杂的氧化锆层形成。作为示例，可以以9mol％至20mol％的浓度将钇(Y)掺杂到氧化锆层中。在一个实施例中，当使用化学气相沉积或原子层沉积方法在硅衬底上形成界面绝缘层110时，可以通过足够低的沉积速率获得具有{100}晶面族的晶面指数的钇(Y)掺杂的氧化锆层。
在一个实施例中，当沟槽10的底表面101a具有晶面指数(100)时，设置在底表面101a上的部分界面绝缘层110可以具有晶面指数(100)。另外，当沟槽10的侧壁表面101b和101c具有晶面指数(010)时，设置在侧壁表面101b和101c上的部分界面绝缘层110可以具有晶面指数(010)。
参考图7，铁电绝缘层120可以形成在界面绝缘层110上。铁电绝缘层120可以包括具有剩余极化的铁电材料。例如，铁电绝缘层120可以包括氧化铪、氧化锆或其组合。在一个实施例中，铁电绝缘层120可以包括至少一种掺杂剂。例如，掺杂剂可以包括碳(C)、硅(Si)、镁(Mg)、铝(Al)、钇(Y)、氮(N)、锗(Ge)、锡(Sn)、锶Sr)、铅(Pb)、钙(Ca)、钡(Ba)、钛(Ti)、锆(Zr)、钆(Gd)、镧(La)或其中两种或更多种的组合。
在一个实施例中，例如，可以通过应用化学气相沉积方法、原子层沉积方法等来形成铁电绝缘层120。例如，铁电绝缘层120可以形成为大约1nm至大约4nm的厚度。
在一个实施例中，设置在与沟槽10的底表面101a具有共用表面的界面绝缘层110上的部分铁电绝缘层120可以形成为在基本垂直于底表面101a的方向上具有晶体生长面。设置在与沟槽10的侧壁表面101b和101c具有共用表面的界面绝缘层110上的部分铁电绝缘层120可以形成为在基本垂直于侧壁表面101b和101c的方向上具有晶体生长面。
在一个实施例中，当将具有立方晶系的{100}晶面族的晶面指数的硅(Si)衬底用作衬底101，并且将具有立方晶系的{100}晶面族的晶面指数的钇(Y)掺杂的氧化锆层用作界面绝缘层110时，铁电绝缘层120可以由具有斜方晶系的晶面指数(100)的氧化铪层形成。在一个实施例中，当使用化学气相沉积方法或原子层沉积方法在界面绝缘层110上形成铁电绝缘层120时，可以通过足够低的沉积速率获得具有斜方晶系的晶面指数(100)的氧化铪层。
参考图8，可以在沟槽10中的铁电绝缘层120上形成栅电极层130。此时，可以形成栅电极层130以填充沟槽10的剩余部分。栅电极层130可以被沉积在沟槽10外的铁电绝缘层120上。
例如，栅电极层130可以包括钨(W)、钛(Ti)、铜(Cu)、铝(Al)、铂(Pt)、铱(Ir)、钌(Ru)、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽或其中两种或更多种的组合。例如，可以使用化学气相沉积方法、原子层沉积方法或溅射方法来形成栅电极层130。
参考图9，可以通过执行平坦化工艺或选择性蚀刻工艺来去除设置在沟槽10外的栅电极层130、铁电绝缘层120、界面绝缘层110。可以执行去除过程直到沟槽10外的衬底101的表面被暴露。
接下来，可以在沟槽10的两端处或相对侧上的衬底101区域中形成源极区140和漏极区150。可以通过选择性地将n-型掺杂剂注入衬底101中而形成源极区140和漏极区150。例如，可以使用离子注入方法注入掺杂剂。
通过执行上述过程，可以制造根据本公开的实施例的铁电存储器件。要制造的铁电存储器件可以与以上且参考图1和图2描述的铁电存储器件1基本相同。
图10至图14是示意性地示出了根据本公开实施例的铁电存储器件的制造方法的截面图。图13B和图13C分别是沿着图13A的透视图的线A-A'和线B-B'截取的截面图。
参考图10，可以准备衬底201。作为示例，衬底201可以包括半导体材料。在一个实施例中，衬底201可以是p型掺杂的硅衬底。
接下来，可以通过各向异性蚀刻选择性地蚀刻衬底201，以形成从衬底201的上部突出或延伸的鳍状结构2010。在各向异性蚀刻后，衬底201可以具有第一表面201s1和第二表面201s2。鳍状结构2010可以具有顶表面201t和两个侧表面201u和201v。在一个实施例中，第一表面201s1和第二表面201s2以及顶表面201t可以具有立方晶系的晶面指数(100)，而彼此平行的侧表面201u和201v可以具有立方晶系的晶面指数(001)。
如图11所示，可以形成在衬底201上围绕鳍状结构2010的绝缘层205。此时，绝缘层205可以被平坦化，使得鳍状结构2010的上表面和绝缘层205的上表面定位于同一平面上。可以通过应用化学气相沉积方法、涂覆方法等方法来形成绝缘层205。例如，可以通过应用化学机械抛光工艺或回刻蚀工艺来平坦化绝缘层205。
参考图12，可以蚀刻鳍状结构2010和绝缘层205以形成沟槽20。在特定实施例中，可以选择性蚀刻鳍状结构2010，以形成第一沟槽20a。而且，可以选择性地蚀刻绝缘层205以形成第二沟槽20b。此时，绝缘层205的刻蚀深度可以大于鳍状结构2010的刻蚀深度。结果，可以形成鳍状凹陷区域2010a，该鳍状凹陷区域2010a是在沟槽20中从衬底201向上突出的区域。
在凹陷区域2010a中，鳍状结构2010可以具有底表面201a和两个侧壁表面201b和201c。另外，鳍状结构2010可以具有上表面201d和由第二沟槽20b形成的两个侧壁表面201e和201f。如图所示，第一沟槽20a的底表面201a和鳍状结构2010的上表面201d是相同的平面。
在一个实施例中，第一沟槽20a的底表面201a和鳍状结构2010的上表面201d可以具有立方晶系的晶面指数(100)。第一沟槽20a的侧壁表面201b和201c可以具有立方晶系的晶面指数(010)。鳍状结构2010的侧表面201e和201f可以具有立方晶系的晶面指数(001)。
参考图13A和图13B，界面绝缘层210可以沿着第一沟槽20a的内壁表面201a、201b和201c形成在鳍状凹陷区2010a上。如图13A和图13C所示，界面绝缘层210可以形成在鳍状凹陷区域2010a附近的上表面201d以及侧表面201e和201f上。在一个实施例中，例如，界面绝缘层210可以使用化学气相沉积方法或原子层沉积方法形成为结晶态。可以以足够低的沉积速率形成界面绝缘层210以获得晶体结构。例如，界面绝缘层210可以形成为具有等于或小于1.5nm但大于0nm的厚度。作为示例，界面绝缘层210可以包括氧化锆、氧化铪或其组合。界面绝缘层210可以包括掺杂剂以调整界面绝缘层210的晶格常数。例如，掺杂剂可以包括钪(Sc)、钇(Y)、镧(La)、钆(Gd)、锕(Ac)或其中两种或更多种的组合。
界面绝缘层210可以具有与第一沟槽20a的内壁表面201a、201b和201c以及鳍状凹陷区2010a的上表面201d和侧表面201e和201f基本相同的晶面指数。在一个实施例中，界面绝缘层210可以具有立方晶系的{100}晶面族的晶面指数。
参考图13A和图13C，可以在界面绝缘层210上形成铁电绝缘层220。例如，可以使用化学气相沉积方法或原子层沉积方法将铁电绝缘层220形成为结晶态。在一个实施例中，可以以足够低的沉积速率形成铁电绝缘层220以获得晶体结构。例如，铁电绝缘层220可以形成为具有大约1nm至大约4nm的厚度。
铁电绝缘层220可以形成为在与铁电绝缘层220下方的第一沟槽20a的内壁表面201a、201b和201c以及与鳍状凹陷区2010a的上表面201d和侧表面201e和201f垂直的方向上具有晶体生长面。在一个实施例中，铁电绝缘层220可以具有斜方晶系的晶面指数(100)。
例如，铁电绝缘层220可以包括氧化铪、氧化锆或其组合。在一个实施例中，铁电绝缘层220可以包括至少一种掺杂剂。例如，掺杂剂可以包括碳(C)、硅(Si)、镁(Mg)、铝(Al)、钇(Y)、氮(N)、锗(Ge)、锡(Sn)、锶(Sr)、铅(Pb)、钙(Ca)、钡(Ba)、钛(Ti)、锆(Zr)、钆(Gd)、镧(La)或其中两种或更多种的组合。
参考图14，栅电极层230和上导电层240可以顺序地形成在铁电绝缘层220上。例如，栅电极层230可以包括钨(W)、钛(Ti)、铜(Cu)、铝(Al)、铂(Pt)、铱(Ir)、钌(Ru)、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛、硅化钽、上述任意一种的合金或者上述两种或更多种的组合。例如，可以使用化学气相沉积方法、原子层沉积方法或溅射方法来形成栅电极层230。例如，上导电层240可以由金属材料形成。在一个实施例中，上导电层240可以具有比栅电极层230的电阻低的电阻。例如，上导电层240可以包括铜(Cu)、铝(Al)、钨(W)等。例如，可以使用化学气相沉积方法、原子层沉积方法或溅射方法形成上导电层240。
参考图15，可以选择性地蚀刻栅电极层230和上导电层240，以形成栅电极层235和上导电层245。接下来，定位于栅电极层235的两端处或相对侧的鳍状结构2010可以被掺杂，以形成源极区250和漏极区260。可以通过将n型掺杂剂选择性地注入鳍状结构2010来形成源极区250和漏极区260。例如，可以使用离子注入方法来执行掺杂剂注入。
通过执行上述过程，可以制造根据本公开实施例的铁电存储器件。要制造的铁电存储器件可以与以上且参考图4A至图4C描述的铁电存储器件2基本相同。
出于说明的目的，以上已经公开了本发明构思的实施例。本领域技术人员将认识到的是，在不脱离所附权利要求所公开的发明构思的范围和精神的情况下，可以进行各种修改、添加和替换。

Claims (20)

1.一种铁电存储器件，包括：
衬底；
界面绝缘层和铁电绝缘层，它们顺序地设置在沟槽的内壁表面上，沟槽形成在衬底中；以及
栅电极层，其设置在铁电绝缘层上，
其中，设置在与沟槽的底表面具有共用表面的界面绝缘层上的部分铁电绝缘层和设置在与沟槽的侧壁表面具有共用表面的界面绝缘层上的部分铁电绝缘层在与底表面和侧壁表面垂直的方向上分别具有晶体生长面。
2.根据权利要求1所述的铁电存储器件，其中，设置在与沟槽的底表面具有共用表面的界面绝缘层上的部分铁电绝缘层和设置在与沟槽的侧壁表面具有共用表面的界面绝缘层上的部分铁电绝缘层具有包括在晶系的相同晶面指数中的晶体生长面。
3.根据权利要求2所述的铁电存储器件，
其中，沟槽的底表面和侧壁表面具有立方晶系的{100}晶面族的晶面指数，以及
铁电绝缘层具有斜方晶系的晶面指数(100)。
4.根据权利要求1所述的铁电存储器件，
其中，界面绝缘层具有立方晶系的{100}晶面族的晶面指数。
5.根据权利要求1所述的铁电存储器件，
其中，设置在与沟槽的底表面具有共用表面的界面绝缘层上的部分铁电绝缘层具有在与沟槽的底表面垂直的方向上对齐的剩余极化取向，以及
设置在沟槽的侧壁表面上的部分铁电绝缘层具有在与沟槽的侧壁表面垂直的方向上对齐的剩余极化取向。
6.根据权利要求1所述的铁电存储器件，
其中，界面绝缘层包括结晶金属氧化物。
7.根据权利要求1所述的铁电存储器件，
其中，衬底包括单晶硅，
界面绝缘层包括氧化锆，以及
铁电绝缘层包括氧化铪。
8.根据权利要求7所述的铁电存储器件，
其中，氧化锆包括作为掺杂剂的钪Sc、钇Y、镧La、钆Gd和锕Ac中的至少一种。
9.根据权利要求7所述的铁电存储器件，
其中，铁电绝缘层具有1nm至4nm的厚度。
10.根据权利要求1所述的铁电存储器件，
其中，栅电极层包括从由钨W、钛Ti、铜Cu、铝Al、铂Pt、铱Ir、钌Ru、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽组成的组中选择的至少一种。
11.根据权利要求1所述的铁电存储器件，
还包括设置在衬底中、沟槽的相对侧上的源极区和漏极区。
12.一种铁电存储器件，包括：
衬底，其包括形成在其中的沟槽，沟槽具有底表面和侧壁表面，其中，沟槽的底表面和侧壁表面具有相同晶面族的晶面；
铁电绝缘层，其在沟槽的底表面和侧壁表面上具有相同的晶体生长面；以及
栅电极层，其设置在铁电绝缘层上，
其中，设置在沟槽的底表面上的部分铁电绝缘层具有在与沟槽的底表面垂直的方向上对齐的剩余极化取向，以及
设置在沟槽的侧壁表面上的部分铁电绝缘层具有在与沟槽的侧壁表面垂直的方向上对齐的剩余极化取向。
13.根据权利要求12所述的铁电存储器件，
其中，设置在沟槽的底表面上的部分铁电绝缘层和设置在沟槽的侧壁表面上的部分铁电绝缘层在与沟槽的底表面和侧壁表面垂直的方向上分别具有晶体生长面。
14.根据权利要求12所述的铁电存储器件，还包括设置在沟槽的底表面和侧壁表面与铁电绝缘层之间的结晶缓冲层。
15.根据权利要求14所述的铁电存储器件，
其中，结晶缓冲层包括金属氧化物。
16.根据权利要求14所述的铁电存储器件，
其中，结晶缓冲层包括掺杂有掺杂剂的氧化锆，而铁电绝缘层包括氧化铪，掺杂剂包括作为掺杂剂的钪Sc、钇Y、镧La、钆Gd和锕Ac中的一种。
17.根据权利要求14所述的铁电存储器件，
其中，铁电绝缘层具有1nm至4nm的厚度。
18.根据权利要求14所述的铁电存储器件，
其中，沟槽的底表面和侧壁表面具有立方晶系的{100}晶面族的晶面指数，
结晶缓冲层在沟槽的底表面和侧壁表面上具有立方晶系的{100}晶面族的晶面指数，以及
铁电绝缘层具有斜方晶系的晶面指数(100)。
19.根据权利要求12所述的铁电存储器件，
其中，栅电极层包括从由钨W、钛Ti、铜Cu、铝Al、铂Pt、铱Ir、钌Ru、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽组成的组中选择的至少一种。
20.根据权利要求12所述的铁电存储器件，
还包括设置在衬底中、沟槽的相对端处的源极区和漏极区。
CN201810562910.7A 2017-06-05 2018-06-04 铁电存储器件 Pending CN109037219A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0069798 2017-06-05
KR1020170069798A KR20180133167A (ko) 2017-06-05 2017-06-05 강유전성 메모리 소자

Publications (1)

Publication Number Publication Date
CN109037219A true CN109037219A (zh) 2018-12-18

Family

ID=64460117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810562910.7A Pending CN109037219A (zh) 2017-06-05 2018-06-04 铁电存储器件

Country Status (3)

Country Link
US (1) US20180350940A1 (zh)
KR (1) KR20180133167A (zh)
CN (1) CN109037219A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349774A (zh) * 2019-08-06 2021-02-09 爱思开海力士有限公司 具有铁电感应层的铁电存储器件及其制造方法
US11017830B1 (en) 2019-12-06 2021-05-25 Industrial Technology Research Institute Ferroelectric memories
CN113380825A (zh) * 2020-05-28 2021-09-10 台湾积体电路制造股份有限公司 铁电存储器器件及其形成方法
WO2022222060A1 (en) * 2021-04-21 2022-10-27 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory device and method for forming same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10505040B2 (en) * 2017-09-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device having a gate with ferroelectric layer
KR20190115508A (ko) * 2018-03-15 2019-10-14 에스케이하이닉스 주식회사 강유전성 메모리 장치
US11515330B2 (en) * 2019-05-10 2022-11-29 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
US10825834B1 (en) 2019-05-10 2020-11-03 Yung-Tin Chen Three-dimensional ferroelectric random-access memory (FeRAM)
KR20210072635A (ko) * 2019-12-09 2021-06-17 에스케이하이닉스 주식회사 강유전층을 구비하는 비휘발성 메모리 장치
KR20210081180A (ko) 2019-12-23 2021-07-01 삼성전자주식회사 전자 소자 및 그 제조방법
US20220140147A1 (en) * 2020-11-04 2022-05-05 Samsung Electronics Co., Ltd. Thin film structure and semiconductor device comprising the same
KR20220114406A (ko) 2021-02-08 2022-08-17 삼성전자주식회사 유전 박막 구조체 및 이를 포함하는 전자 소자
EP4064363A1 (en) * 2021-03-24 2022-09-28 Hitachi Energy Switzerland AG Semiconductor device with an insulated gate, method for manufacturing the same and power module comprising the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091458A1 (en) * 2004-11-03 2006-05-04 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of manufacturing the same
US20060284224A1 (en) * 2005-06-20 2006-12-21 Susumu Shuto Ferroelectric memory device and method of manufacturing the same
US20100187583A1 (en) * 2009-01-26 2010-07-29 Seagate Technology Llc Reconfigurable Electric Circuitry and Method of Making Same
US20130214275A1 (en) * 2012-02-21 2013-08-22 International Business Machines Corporation Transistor having a narrow in-substrate collector region for reduced base-collector junction capacitance and a method of forming the transistor
US20160181091A1 (en) * 2014-12-19 2016-06-23 Intermolecular, Inc. Methods for Forming Ferroelectric Phases in Materials and Devices Utilizing the Same
CN106537509A (zh) * 2014-07-23 2017-03-22 纳姆实验有限责任公司 电荷存储铁电存储器混合体和擦除方案

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091458A1 (en) * 2004-11-03 2006-05-04 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of manufacturing the same
US20060284224A1 (en) * 2005-06-20 2006-12-21 Susumu Shuto Ferroelectric memory device and method of manufacturing the same
US20100187583A1 (en) * 2009-01-26 2010-07-29 Seagate Technology Llc Reconfigurable Electric Circuitry and Method of Making Same
US20130214275A1 (en) * 2012-02-21 2013-08-22 International Business Machines Corporation Transistor having a narrow in-substrate collector region for reduced base-collector junction capacitance and a method of forming the transistor
CN106537509A (zh) * 2014-07-23 2017-03-22 纳姆实验有限责任公司 电荷存储铁电存储器混合体和擦除方案
US20160181091A1 (en) * 2014-12-19 2016-06-23 Intermolecular, Inc. Methods for Forming Ferroelectric Phases in Materials and Devices Utilizing the Same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
VILLE MIIKKULAINEN ET AT.: "Crystallinity of inorganic films grown by atomic layer deposition: Overview and general trends", 《JOURNAL OF APPLIED PHYSICS》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349774A (zh) * 2019-08-06 2021-02-09 爱思开海力士有限公司 具有铁电感应层的铁电存储器件及其制造方法
CN112349774B (zh) * 2019-08-06 2024-03-08 爱思开海力士有限公司 具有铁电感应层的铁电存储器件及其制造方法
US11017830B1 (en) 2019-12-06 2021-05-25 Industrial Technology Research Institute Ferroelectric memories
CN113380825A (zh) * 2020-05-28 2021-09-10 台湾积体电路制造股份有限公司 铁电存储器器件及其形成方法
CN113380825B (zh) * 2020-05-28 2024-07-16 台湾积体电路制造股份有限公司 铁电存储器器件及其形成方法
WO2022222060A1 (en) * 2021-04-21 2022-10-27 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory device and method for forming same
TWI816372B (zh) * 2021-04-21 2023-09-21 大陸商無錫舜銘存儲科技有限公司 鐵電記憶體裝置及其形成方法

Also Published As

Publication number Publication date
US20180350940A1 (en) 2018-12-06
KR20180133167A (ko) 2018-12-13

Similar Documents

Publication Publication Date Title
CN109037219A (zh) 铁电存储器件
US10734409B2 (en) Semiconductor devices including ferroelectric layer and methods of fabricating the same
US10522564B2 (en) Ferroelectric memory device and method of manufacturing the same
CN106463513B (zh) 铁电存储器单元及形成半导体结构的方法
CN110114878B (zh) 隧穿式场效应晶体管三维nand数据单元结构以及其形成方法
US10453514B2 (en) Ferroelectric memory device and method of manufacturing the same
CN106796939B (zh) 包含铁电材料的凹陷晶体管
US9812526B2 (en) Three-dimensional semiconductor devices
TWI536625B (zh) 形成鐵電記憶體單元之方法及相關之半導體裝置結構
CN110473920A (zh) 铁电半导体器件及其制造方法
US9685215B1 (en) Semiconductor memory device including a ferroelectric layer
CN108511517A (zh) 铁电存储器件和制造其的方法
CN110137180A (zh) 铁电器件及其制造方法
TW200917467A (en) Highly scalable thin film transistor
CN109155319A (zh) 存储器件以及形成存储器件的方法
US10622378B2 (en) Multi-level ferroelectric memory device and method of manufacturing the same
JP7265552B2 (ja) トランジスタ、およびメモリ・セルの高さ方向に延びるストリングのアレイ
KR20210081180A (ko) 전자 소자 및 그 제조방법
US20170263621A1 (en) Semiconductor device and method for manufacturing same
US12015072B2 (en) Semiconductor device including cation species, manufacturing method thereof, and electronic equipment
EP3796393A1 (en) Electronic device and method of manufacturing the same
US20230200078A1 (en) Ferroelectric Device
TWI313497B (en) Methods for making a nonvolatile memory device comprising a shunt silicon layer
KR102720238B1 (ko) 강유전성 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181218