CN116504636A - 一种铁电场效应晶体管及其制造方法 - Google Patents

一种铁电场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN116504636A
CN116504636A CN202310531170.1A CN202310531170A CN116504636A CN 116504636 A CN116504636 A CN 116504636A CN 202310531170 A CN202310531170 A CN 202310531170A CN 116504636 A CN116504636 A CN 116504636A
Authority
CN
China
Prior art keywords
substrate
layer
ferroelectric
hole
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310531170.1A
Other languages
English (en)
Inventor
王晓磊
赵园园
凡洪洋
柴俊帅
徐昊
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202310531170.1A priority Critical patent/CN116504636A/zh
Publication of CN116504636A publication Critical patent/CN116504636A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本申请提供一种铁电场效应晶体管及其制造方法，提供衬底，所述衬底一侧具有界面氧化层；在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成单晶铁电层；在所述单晶铁电层远离所述衬底的一侧通过物理气相沉积法形成栅电极层；将第一掺杂离子注入所述衬底中并进行退火处理，以在所述衬底中形成源极区和漏极区。在本申请实施例中，铁电层为单晶铁电体，单晶铁电体具有高度有序的晶格结构，结构更为完整，并且晶粒之间没有明显的晶界，因此其晶体质量更好，缺陷密度更低，这有助于提高铁电材料的电学性能和稳定性，从而改善疲劳特性。相对于多晶铁电层，单晶铁电层可表现出更好的疲劳特性，提高铪基FeFET的器件性能。

Description

一种铁电场效应晶体管及其制造方法
技术领域
本申请涉及半导体技术领域，特别涉及一种铁电场效应晶体管及其制造方法。
背景技术
随着大规模集成电路集成度的不断提高和特征尺寸的不断微缩，铪基FeFET因其具有低功耗、高读写速度、非破坏性读取能力、良好的微缩特性和与CMOS工艺相兼容等优点，自发现以来，便引起了广泛关注，被认为是新型半导体存储器的重要发展方向。但研究发现，铪基FeFET具有严重的疲劳特性，这一特性是阻碍其大规模商业化应用的关键难题。
发明内容
有鉴于此，本申请的目的在于提供一种铁电场效应晶体管及其制造方法，改善疲劳特性，提高铪基FeFET的器件性能。其具体方案如下：
一方面，本申请提供了一种铁电场效应晶体管的制造方法，其特征在于，包括：
提供衬底，所述衬底一侧具有界面氧化层；
在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成单晶铁电层；
在所述单晶铁电层远离所述衬底的一侧通过物理气相沉积法形成栅电极层；
将第一掺杂离子注入所述衬底中并进行退火处理，以在所述衬底中形成源极区和漏极区。
具体地，在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成单晶铁电层之前，所述方法还包括：
在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成介质层。
具体地，所述介质层的材料包括以下材料的至少一种：SrTiO3、LSMO、TiO2、Al2O3、HfO2、ZrO2、La2O3或ITO。
具体地，所述目标工艺方式包括以下工艺方式的至少一种：
离子束溅射、分子束外延、范德华外延、脉冲激光沉积外延、脉冲激光分子束外延、原子层沉积或金属有机物化学气相沉积。
具体地，在所述将第一掺杂离子注入所述衬底中并进行退火处理，以在所述衬底中形成源极区和漏极区之前，所述方法还包括：
对所述界面氧化层、所述介质层、所述单晶铁电层和所述栅电极层进行刻蚀，形成栅结构，以暴露部分衬底。
具体地，所述方法还包括：
形成包围所述栅结构的保护层；
刻蚀所述保护层，形成第一通孔、第二通孔和第三通孔；所述第一通孔与所述源极区相连，所述第二通孔与所述栅电极层相连，所述第三通孔与所述漏极区相连；
在所述第一通孔、所述第二通孔和所述第三通孔中填充导电材料。
具体地，所述单晶铁电层中具有第二掺杂离子，所述第二掺杂离子包括锆、硅、铝、镧、铈、钇、钆、锶或钪中的至少一种。
又一方面，本申请实施例还提供了一种铁电场效应晶体管，其特征在于，包括：
衬底；所述衬底中具有源极区和漏极区；
位于所述衬底一侧的栅结构，所述栅结构包括依次层叠的界面氧化层、单晶铁电层和栅电极层；
包围所述栅结构的保护层，所述保护层具有第一通孔、第二通孔和第三通孔；所述第一通孔与所述源极区相连，所述第二通孔与所述栅电极层相连，所述第三通孔与所述漏极区相连；
以及位于所述第一通孔、所述第二通孔和所述第三通孔中的导电材料。
具体地，在所述界面氧化层和所述单晶铁电层之间具有介质层。
具体地，所述介质层的材料包括以下材料的至少一种：SrTiO3、LSMO、TiO2、Al2O3、HfO2、ZrO2、La2O3或ITO。
本申请实施例提供了一种铁电场效应晶体管及其制造方法，提供衬底，所述衬底一侧具有界面氧化层；在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成单晶铁电层；在所述单晶铁电层远离所述衬底的一侧通过物理气相沉积法形成栅电极层；将第一掺杂离子注入所述衬底中并进行退火处理，以在所述衬底中形成源极区和漏极区。在本申请实施例中，铁电层为单晶铁电体，单晶铁电体具有高度有序的晶格结构，结构更为完整，并且晶粒之间没有明显的晶界，因此其晶体质量更好，缺陷密度更低，这有助于提高铁电材料的电学性能和稳定性，从而改善疲劳特性。相对于多晶铁电层，单晶铁电层可表现出更好的疲劳特性，提高铪基FeFET的器件性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了本申请实施例提供的一种铁电场效应晶体管的制造方法的流程示意图；
图2-11示出了本申请实施例提供的一种铁电场效应晶体管的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，铪基FeFET具有严重的疲劳特性，发明人经过研究发现，疲劳特性主要归因于栅结构中电荷注入、栅缺陷产生所引起的界面氧化层(IL)和铁电层的退化。具体地，目前，铪基FeFET中铁电薄膜是多晶结构，存在大量晶界缺陷和氧缺陷，其与栅电极和IL层之间也存在界面缺陷，并且目前尚不能很好的控制这些缺陷，致使多相共存、晶界等问题对铁电性能尤其是疲劳特性产生很大影响。
基于以上技术问题，本申请实施例提供了一种铁电场效应晶体管及其制造方法，提供衬底，所述衬底一侧具有界面氧化层；在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成单晶铁电层；在所述单晶铁电层远离所述衬底的一侧通过物理气相沉积法形成栅电极层；将第一掺杂离子注入所述衬底中并进行退火处理，以在所述衬底中形成源极区和漏极区。在本申请实施例中，铁电层为单晶铁电体，单晶铁电体具有高度有序的晶格结构，结构更为完整，并且晶粒之间没有明显的晶界，因此其晶体质量更好，缺陷密度更低，这有助于提高铁电材料的电学性能和稳定性，从而改善疲劳特性。相对于多晶铁电层，单晶铁电层可表现出更好的疲劳特性，提高铪基FeFET的器件性能。
为了便于理解，下面结合附图对本申请实施例提供的一种铁电场效应晶体管及其制造方法进行详细的说明。
参考图1所示，为本申请实施例提供的一种铁电场效应晶体管的制造方法的流程示意图，该方法可以包括以下步骤。
S101，提供衬底，所述衬底一侧具有界面氧化层。
在本申请实施例中，可以提供衬底，衬底可以为硅片等，在衬底中可以进行掺杂，形成p型衬底或n型衬底，在衬底一侧可以具有界面氧化层，可以在p型Si衬底上采用臭氧氧化生长一层SiO2薄膜，作为界面氧化层。可以理解的是，在衬底上形成界面氧化层之前，可以清洗衬底表面。参考图2所示，在衬底101表面具有界面氧化层102。
S102，在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成单晶铁电层。
在本申请实施例中，在所述界面氧化层远离所述衬底的一侧可以通过目标工艺方式形成单晶铁电层。单晶铁电层的材料可以为HfZrO，简称HZO。参考图3所示，在界面氧化层102表面具有单晶铁电层103。
具体地，可以采用分子束外延(Molecular beam epitaxy，MBE)方式在界面氧化层上生长单晶铁电层。铁电层为单晶铁电体，单晶铁电体具有高度有序的晶格结构，结构更为完整，并且晶粒之间没有明显的晶界，因此其晶体质量更好，缺陷密度更低，这有助于提高铁电材料的电学性能和稳定性，从而改善疲劳特性。相对于多晶铁电层，单晶铁电层可表现出更好的疲劳特性，提高铪基FeFET的器件性能。
具体地，所述单晶铁电层中可以具有第二掺杂离子，所述第二掺杂离子包括锆(Zr)、硅(Si)、铝(Al)、镧(La)、铈(Ce)、钇(Y)、钆(Gd)、锶(Sr)或钪(Sc)中的至少一种。
在本申请实施例中，在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成单晶铁电层之前，可以在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成介质层。参考图4所示，包括依次层叠的衬底101、界面氧化层102、介质层104和单晶铁电层103。
具体地，介质层的材料可以包括以下材料的至少一种：SrTiO3(STO)、LSMO(镧锶锰氧)、TiO2、Al2O3、HfO2、ZrO2、La2O3或ITO。一方面，这些材料的介质层与铁电材料的晶格匹配度较好，在介质层上可以生长质量比较好的单晶铁电层，便于生长单晶铁电层，另一方面，介质层还可以作为缓冲层，可以消除SiO2和单晶铁电层之间晶格不匹配的问题，从而减少界面缺陷，提高界面的稳定性和可靠性，在一定程度上可以抑制IL层的退化，改善疲劳特性。
比如，介质层为钛酸锶(SrTiO3)时，SrTiO3是一种常用的高温超导单晶基片材料，STO与多种钙钛矿结构材料的晶格匹配度较好，钙钛矿结构材料为铁电材料的结构，因此，可利用多种制膜技术如范德华外延、脉冲激光沉积、分子束外延等在STO单晶层上外延生长单晶铁电层。
其中，对于介质层的表面平整度，可采用原子层沉积(Atomic layer deposition，ALD)、脉冲激光分子束外延(PLMBE)生长STO层，并采用化学机械抛光(ChemicalMechanical Polishing，CMP)或离子束抛光(ion beam polishing，IBP)的方式，实现原子级的表面平整度，以便更好的生长单晶铁电层。
具体地，可以采用目标工艺方式形成单晶铁电层或介质层，目标工艺方式包括以下工艺方式的至少一种：离子束溅射(ion beam sputtering，IBS)、分子束外延(MBE)、范德华外延、脉冲激光沉积外延(Pulsed Laser Deposition，PLD)、脉冲激光分子束外延(PLMBE)、原子层沉积(ALD)或金属有机物化学气相沉积(Metal-organic Chemical VaporDeposition，MOCVD)。其中，离子束溅射、分子束外延、范德华外延、脉冲激光沉积外延、脉冲激光分子束外延为物理气相沉积法，原子层沉积、金属有机物化学气相沉积为化学气相沉积法。
S103，在所述单晶铁电层远离所述衬底的一侧通过物理气相沉积法形成栅电极层。
在本申请实施例中，可以在所述单晶铁电层远离所述衬底的一侧通过物理气相沉积法形成栅电极层。具体地，可以采用PVD方式生长栅电极层，栅电极层的材料可以为TiN、TaN或多晶硅等。参考图5所示，在单晶铁电层103上具有一层栅电极层105。
S104，将第一掺杂离子注入所述衬底中并进行退火处理，以在所述衬底中形成源极区和漏极区。
在本申请实施例中，在所述将第一掺杂离子注入所述衬底中并进行退火处理，以在所述衬底中形成源极区和漏极区之前，还可以对所述界面氧化层、所述介质层、所述单晶铁电层和所述栅电极层进行刻蚀，形成栅结构，以暴露部分衬底。
具体地，可以对界面氧化层、所述介质层、所述单晶铁电层和所述栅电极层涂光刻胶进行保护，接着进行曝光操作和显影操作，从而进行栅极刻蚀，形成栅结构，并暴露部分衬底。参考图6所示，得到刻蚀后的栅结构。
在本申请实施例中，可以将第一掺杂离子注入所述衬底中并进行退火处理，以在所述衬底中形成源极区和漏极区，在p型衬底中，第一掺杂离子可以为n型，比如As、P、N或S等，在n型衬底中，第一掺杂离子可以为p型，比如B、Al、Ga或In等。参考图7所示，可以在p型Si衬底中，掺杂n型离子。
在本申请实施例中，还可以形成包围所述栅结构的保护层，具体地，可以采用CVD的方式生长一层SiO2，参考图8所示，形成一层保护层106。
然后刻蚀所述保护层，形成第一通孔、第二通孔和第三通孔，其中所述第一通孔与所述源极区相连，所述第二通孔与所述栅电极层相连，所述第三通孔与所述漏极区相连。参考图9所示，在保护层中形成第一通孔1061、第二通孔1062和第三通孔1063。
然后，在所述第一通孔、所述第二通孔和所述第三通孔中填充导电材料。具体地，可以采用PVD的方式往通孔里填充钨(W)、钴(Co)或镍(Ni)等材料，利用CMP磨掉多余的导电材料，从而使表面平整，并引出电极。参考图10所示，可以在通孔中填充导电材料107。参考图11所示，去除多余导电材料107之后的结构图。
本申请实施例提供了一种铁电场效应晶体管的制造方法，提供衬底，所述衬底一侧具有界面氧化层；在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成单晶铁电层；在所述单晶铁电层远离所述衬底的一侧通过物理气相沉积法形成栅电极层；将第一掺杂离子注入所述衬底中并进行退火处理，以在所述衬底中形成源极区和漏极区。在本申请实施例中，铁电层为单晶铁电体，单晶铁电体具有高度有序的晶格结构，结构更为完整，并且晶粒之间没有明显的晶界，因此其晶体质量更好，缺陷密度更低，这有助于提高铁电材料的电学性能和稳定性，从而改善疲劳特性。相对于多晶铁电层，单晶铁电层可表现出更好的疲劳特性，提高铪基FeFET的器件性能。
基于以上铁电场效应晶体管的制造方法，本申请实施例还提供了一种铁电场效应晶体管，参考图11所示，为本申请实施例提供的一种铁电场效应晶体管的结构示意图，包括：
衬底101；所述衬底中具有源极区和漏极区；
位于所述衬底一侧的栅结构，所述栅结构包括依次层叠的界面氧化层102、单晶铁电层103和栅电极层105；
包围所述栅结构的保护层106，所述保护层106具有第一通孔1061、第二通孔1062和第三通孔1063；所述第一通孔1061与所述源极区相连，所述第二通孔1062与所述栅电极层相连，所述第三通孔1063与所述漏极区相连；
以及位于所述第一通孔1061、所述第二通孔1062和所述第三通孔1063中的导电材料107。
具体地，在所述界面氧化层和所述单晶铁电层之间具有介质层。
具体地，所述介质层的材料包括以下材料的至少一种：SrTiO3、LSMO、TiO2、Al2O3、HfO2、ZrO2、La2O3或ITO。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。

Claims (10)

1.一种铁电场效应晶体管的制造方法，其特征在于，包括：
提供衬底，所述衬底一侧具有界面氧化层；
在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成单晶铁电层；
在所述单晶铁电层远离所述衬底的一侧通过物理气相沉积法形成栅电极层；
将第一掺杂离子注入所述衬底中并进行退火处理，以在所述衬底中形成源极区和漏极区。
2.根据权利要求1所述的制造方法，其特征在于，在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成单晶铁电层之前，所述方法还包括：
在所述界面氧化层远离所述衬底的一侧通过目标工艺方式形成介质层。
3.根据权利要求2所述的制造方法，其特征在于，所述介质层的材料包括以下材料的至少一种：SrTiO3、LSMO、TiO2、Al2O3、HfO2、ZrO2、La2O3或ITO。
4.根据权利要求1或2所述的制造方法，其特征在于，所述目标工艺方式包括以下工艺方式的至少一种：
离子束溅射、分子束外延、范德华外延、脉冲激光沉积外延、脉冲激光分子束外延、原子层沉积或金属有机物化学气相沉积。
5.根据权利要求2所述的制造方法，其特征在于，在所述将第一掺杂离子注入所述衬底中并进行退火处理，以在所述衬底中形成源极区和漏极区之前，所述方法还包括：
对所述界面氧化层、所述介质层、所述单晶铁电层和所述栅电极层进行刻蚀，形成栅结构，以暴露部分衬底。
6.根据权利要求5所述的制造方法，其特征在于，所述方法还包括：
形成包围所述栅结构的保护层；
刻蚀所述保护层，形成第一通孔、第二通孔和第三通孔；所述第一通孔与所述源极区相连，所述第二通孔与所述栅电极层相连，所述第三通孔与所述漏极区相连；
在所述第一通孔、所述第二通孔和所述第三通孔中填充导电材料。
7.根据权利要求1所述的制造方法，其特征在于，所述单晶铁电层中具有第二掺杂离子，所述第二掺杂离子包括锆、硅、铝、镧、铈、钇、钆、锶或钪中的至少一种。
8.一种铁电场效应晶体管，其特征在于，包括：
衬底；所述衬底中具有源极区和漏极区；
位于所述衬底一侧的栅结构，所述栅结构包括依次层叠的界面氧化层、单晶铁电层和栅电极层；
包围所述栅结构的保护层，所述保护层具有第一通孔、第二通孔和第三通孔；所述第一通孔与所述源极区相连，所述第二通孔与所述栅电极层相连，所述第三通孔与所述漏极区相连；
以及位于所述第一通孔、所述第二通孔和所述第三通孔中的导电材料。
9.根据权利要求8所述的铁电场效应晶体管，其特征在于，在所述界面氧化层和所述单晶铁电层之间具有介质层。
10.根据权利要求9所述的铁电场效应晶体管，其特征在于，所述介质层的材料包括以下材料的至少一种：SrTiO3、LSMO、TiO2、Al2O3、HfO2、ZrO2、La2O3或ITO。
CN202310531170.1A 2023-05-11 2023-05-11 一种铁电场效应晶体管及其制造方法 Pending CN116504636A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310531170.1A CN116504636A (zh) 2023-05-11 2023-05-11 一种铁电场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310531170.1A CN116504636A (zh) 2023-05-11 2023-05-11 一种铁电场效应晶体管及其制造方法

Publications (1)

Publication Number Publication Date
CN116504636A true CN116504636A (zh) 2023-07-28

Family

ID=87330175

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310531170.1A Pending CN116504636A (zh) 2023-05-11 2023-05-11 一种铁电场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN116504636A (zh)

Similar Documents

Publication Publication Date Title
US11205662B2 (en) Methods for reducing defects in semiconductor plug in three-dimensional memory device
US9590100B2 (en) Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure
US11552082B2 (en) Reducing gate induced drain leakage in DRAM wordline
TWI536625B (zh) 形成鐵電記憶體單元之方法及相關之半導體裝置結構
CN103563059B (zh) 置换金属栅极工艺流程中具有低电阻源极区和漏极区的方法和结构
CN110326111A (zh) 铁电氧化物存储器器件
US11758737B2 (en) Ferroelectric memory device and method of forming the same
TW200917467A (en) Highly scalable thin film transistor
US11482609B2 (en) Ferroelectric channel field effect transistor
US11527649B1 (en) Ferroelectric field effect transistor devices and methods for forming the same
US11869766B2 (en) Seed layer for ferroelectric memory device and manufacturing method thereof
US20230122374A1 (en) Memory device and manufacturing method thereof
CN114446970A (zh) 存储器单元、电容存储器结构及其方法
US20140024184A1 (en) Semiconductor device and method for making semiconductor device
CN110034123B (zh) 形成三维存储器的方法及三维存储器
CN116504636A (zh) 一种铁电场效应晶体管及其制造方法
US20230403862A1 (en) Ferroelectric tunnel junctions with conductive electrodes having asymmetric nitrogen or oxygen profiles
CN218277719U (zh) 半导体结构
TWI859692B (zh) 鐵電裝置的形成方法及半導體裝置結構
US11462552B2 (en) Semiconductor devices with memory cells
US11670715B2 (en) Semiconductor devices with ferroelectric layer and methods of manufacturing thereof
US11574928B2 (en) Semiconductor memory structure and method for forming the same
US12033938B2 (en) Semiconductor structures of anti-fuse devices and core devices with different dielectric layers and preparation method thereof
US20210057224A1 (en) Semiconductor device and method of manufacture
WO2024022788A1 (en) Memory cell and methods for processing a memory capacitor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination