CN109004022B - 一种二极管及其制造方法 - Google Patents

一种二极管及其制造方法 Download PDF

Info

Publication number
CN109004022B
CN109004022B CN201810914705.2A CN201810914705A CN109004022B CN 109004022 B CN109004022 B CN 109004022B CN 201810914705 A CN201810914705 A CN 201810914705A CN 109004022 B CN109004022 B CN 109004022B
Authority
CN
China
Prior art keywords
epitaxial layer
substrate
conduction type
diode
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810914705.2A
Other languages
English (en)
Other versions
CN109004022A (zh
Inventor
阳林涛
王永贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tianyou Lighting Co Ltd
Original Assignee
Shenzhen Tianyou Lighting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tianyou Lighting Co Ltd filed Critical Shenzhen Tianyou Lighting Co Ltd
Priority to CN201810914705.2A priority Critical patent/CN109004022B/zh
Publication of CN109004022A publication Critical patent/CN109004022A/zh
Application granted granted Critical
Publication of CN109004022B publication Critical patent/CN109004022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明技术方案涉及一种二极管及其制造方法，所述二极管包括：第一导电类型的衬底，形成于所述衬底上下表面两侧边缘的第二导电类型的阱区，第一导电类型的第一外延层，形成于所述第一外延层并与衬底连接的埋层，第一导电类型的第二外延层，形成于第二外延层上两侧边缘与阱区对应的场氧区，形成于第二外延层内的第二导电类型的第一掺杂区，正面金属和背面金属。通过在第一外延层设置埋层，使得在阴极侧形成一个寄生的雪崩二极管，其击穿电压较低，可以缩短反向恢复时间，并具有较软反向恢复特性，同时在衬底上下表面分别注入形成第二导电类型的阱区，其与场氧区配合作用，也可以降低反向恢复电荷，缩短反向恢复时间和具有更软的反向恢复特性。

Description

一种二极管及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种二极管及其制造方法。
背景技术
快速恢复二极管(Fastrecovery diode，简称FRD)是一种开关特性好、反向恢复时间短的二极管，快速恢复二极管广泛应用于开关电源、逆变器、变频器、PWM脉宽调制器、电机、静电感应等电力电子技术领域。
快速恢复二极管的一个工作周期中包含正向恢复和反向恢复。正向恢复特性是指快速恢复二极管从正向导通开始到出现较高的瞬态压降，经过一定时间后才能处于稳定状态，该时间长短反映了正向恢复特性；反向恢复特性是指在较短的时间内，二极管能够从正向导通状态恢复到反向关断状态，而反向恢复时间的长短会直接影响整个电路系统的功耗，反向恢复时间越长，系统所浪费的功耗就越大。传统工艺的快速恢复二极管已经不能满足新的应用需求，新应用要求快速恢复二极管不仅要有更短的反向恢复时间，还要求具有较软的恢复特性。
发明内容
本发明提供一种二极管，使其不仅具有反向恢复峰值电流小、反向恢复电荷少、反向恢复时间短的特点，而且还具有软的反向恢复特性。
一方面，本发明提供一种二极管，包括：
第一导电类型的衬底；
第二导电类型的阱区，包括两个第一阱区和两个第二阱区，所述第一阱区形成于所述衬底的上表面两侧边缘，所述第二阱区形成于所述衬底的下表面两侧边缘；
第一导电类型的第一外延层，形成于所述衬底的上表面，所述第一外延层的掺杂浓度低于所述衬底的掺杂浓度；
第二导电类型的埋层，形成于所述第一外延层，与所述衬底连接；
第一导电类型的第二外延层，形成于所述第一外延层之上，所述第二外延层的掺杂浓度低于所述第一外延层的掺杂浓度；
场氧区，由第二外延层上表面两侧边缘处进行局部二氧化硅生长形成；
所述场氧区位置与所述阱区对应；
第二导电类型的第一掺杂区，形成于所述第二外延层内；
正面金属和背面金属。
另一方面，本发明提供一种二极管的制造方法，包括：
提供第一导电类型的衬底；
在所述衬底的上表面两侧边缘注入形成两个第二导电类型的第一阱区，以及在所述衬底的下表面对应位置分别注入形成两个第二导电类型的第二阱区；
在所述衬底的上表面生长第一导电类型的第一外延层，所述第一外延层的掺杂浓度低于所述衬底的掺杂浓度；
在所述第一外延层内注入形成第二导电类型的埋层，所述埋层与所述衬底连接；
在所述第一外延层之上生长形成第一导电类型的第二外延层，所述第二外延层的掺杂浓度低于所述第一外延层的掺杂浓度；
在所述第二外延层上表面两侧边缘处进行局部二氧化硅生长形成场氧区；
在所述第二外延层上表面注入形成第二导电类型的第一掺杂区；
形成正面金属和背面金属。
本发明技术方案，通过在第一导电类型的第一外延层设置第二导电类型的埋层，使得在阴极侧形成一个寄生的雪崩二极管，其击穿电压较低，可以将阴极侧的电场峰值控制在一个很低范围，即反向恢复峰值电流较小，因此反向恢复电荷减少，从而缩短反向恢复时间，并具有较软反向恢复特性；同时在第一导电类型的衬底上下表面分别注入形成第二导电类型的阱区，其与场氧区配合作用，也可以降低反向恢复电荷，缩短反向恢复时间和具有更软的反向恢复特性。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明一些实施例提供的一种二极管的结构示意图；
图2是本发明另一些实施例提供的一种二极管的结构示意图；
图3是本发明一些实施例提供的一种二极管的制造流程示意图；
图4是本发明一些实施例提供的一种二极管在衬底注入形成阱区后的结构示意图；
图5是本发明一些实施例提供的一种二极管在衬底上形成第一外延层之后的结构示意图；
图6是本发明一些实施例提供的一种二极管在第一外延层形成埋层之后的结构示意图；
图7是本发明一些实施例提供的一种二极管在第一外延层之上形成第二外延层之后的结构示意图；
图8是本发明一些实施例提供的一种二极管在第二外延层上形成场氧区和第一掺杂区之后的结构示意图；
图9是本发明一些实施例提供的一种二极管在第一掺杂区形成多个第一掺杂区之后的结构示意图。
附图标记说明：
1：衬底；2：阱区；2a：第一阱区；2b：第二阱区；3：第一外延层；4：埋层；5：第二外延层；6：场氧区；7：第一掺杂区；8：正面金属；9：背面金属；11：第二掺杂区。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、步骤的存在，但并不排除一个或多个其它特征、步骤的存在或添加。
在本发明的描述中，需要理解的是，术语“上”、“下”、“两侧”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示结构必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。
下面将参考附图并结合实施例来详细说明本发明。
如图1，本发明一些实施例提供一种二极管，包括：第一导电类型的衬底1；第二导电类型的阱区2，阱区2包括两个第一阱区2a和两个第二阱区2b，所述第一阱区2a形成于所述衬底1的上表面两侧边缘，所述第二阱区2b形成于所述衬底1的下表面两侧边缘；第一导电类型的第一外延层3，形成于所述衬底1的上表面，所述第一外延层3的掺杂浓度低于所述衬底1的掺杂浓度；第二导电类型的埋层4，形成于所述第一外延层3，与所述衬底1连接；第一导电类型的第二外延层5，形成于所述第一外延层3之上，所述第二外延层5的掺杂浓度低于所述第一外延层3的掺杂浓度；由所述第二外延层5上表面两侧边缘处进行局部二氧化硅生长形成的场氧区6，所述场氧区6位置与所述阱区2对应；第二导电类型的第一掺杂区7，形成于所述第二外延层5内；正面金属8和背面金属9。
本发明技术方案，通过在第一导电类型的第一外延层设置第二导电类型的埋层，使得在阴极侧形成一个寄生的雪崩二极管，其击穿电压较低，可以将阴极侧的电场峰值控制在一个很低范围，即反向恢复峰值电流较小，因此反向恢复电荷减少，从而缩短反向恢复时间，并具有较软反向恢复特性；同时在第一导电类型的衬底上下表面分别注入形成第二导电类型的阱区，其与场氧区配合作用，也可以降低反向恢复电荷，缩短反向恢复时间和具有更软的反向恢复特性。
具体的，请参见图1，所述衬底1的材质可以为硅衬底1、锗衬底1等，在本实施方式中，所述衬底1的材质优选为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料。在本发明的实施例中，所述第一导电类型为N型，所述衬底1的掺杂离子为磷或砷等，所述衬底1掺杂浓度为高掺杂，优选的，所述N+衬底电阻率为0.0002～0.002ohm*CM，厚度为180～220μm，易于工艺实现，器件性能更佳。
具体的，请参见图1，衬底1上表面两侧边缘的第一阱区2a通过在衬底1正面注入形成，正面注入完成之后，再对衬底1进行背面注入形成第二阱区2b，背面注入时，需要把衬底1翻过来，对衬底1正面进行保护，保护主要指不要对衬底1正面造成划伤等损害，整个过程要保证人员操作和设备正常，主要是防止人员误操作和设备导致的刮伤，本发明实施例中，P阱注入元素为硼，注入能量范围是80～120KeV，优选为100KV，注入剂量为4E15～8E15CM-2，此时易于工艺实现，器件性能最佳。P阱的优选厚度范围是10～80μm，绝对不能大于90μm，必须保证纵向的第一阱区2a和第二阱区2b之间还有N+衬底1存在，对阱区2的形状没有特殊限制。
具体的，请参见图1，所述第一外延层3通过工艺较为简单的同质外延形成，即所述第一外延层3的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述第一外延层3的材料也为硅，同质外延工艺难度低，工艺控制更容易，在其他实施方式中，所述第一外延层3还可通过异质外延形成，所述第一外延层3的材料还可为锗、硒等半导体材料。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。第一外延层3作为缓冲层，优选的，所述第一外延层3厚度为2±0.2μm，电阻率为0.2～1ohm*CM，易于工艺实现，保证器件性能最佳。
具体的，请参见图1，埋层4通过先在第一外延层3注入，再进入炉管进行热扩散，优选的，埋层4注入元素为硼，注入能量100～120KeV，注入剂量为5E12～1E13CM-2，使器件性能最佳，热扩散条件为纯氮气，温度为1020℃±10℃，时间30～50分钟，使得P型埋层4与N+衬底1相连接。由于第一外延层3很薄只有2μm左右，P型埋层4很容易通过热过程扩散穿透，即使埋层4扩散到衬底1多一点，也对器件特性没有影响，即工艺控制时，只需要保证P型埋层4扩散深度大于第一外延层3的厚度即可，由于后续工艺存在很多高温过程，因此工艺上很容易使结深大于2μm，本实施例P型埋层4结深范围可以在2.5～4μm。通过在缓冲层第一外延层3中设置P型埋层4，使得阴极侧增加了多个PN结，N+衬底1阴极区与P型埋层4形成一个寄生的雪崩二极管，其击穿电压较低，可以将阴极侧的电场峰值控制在一个很低范围，因此反向恢复峰值电流较小，意味着反向恢复电荷的减少，从而也会导致反向恢复时间的缩短，并具有了较软的恢复特性。进一步的，请参见图2，所述埋层4的块数不做限定，可以为一个，也可以为多个，优选的，P型埋层4的总面积与第一外延层3的面积比例在1:6和1:4之间，器件性能最佳。更进一步的，还可以不生长第一外延层3，直接形成埋层4，器件同样可以工作，只是反向恢复特性变差，但是同样应受到本发明的保护。
具体的，请参见图1，所述第二外延层5通过工艺较为简单的同质外延形成，即所述第二外延层5的材料与所述第一外延层3的材料相同，当第一外延层3的材料为硅时，所述第二外延层5的材料也为硅，同质外延工艺难度低，工艺控制更容易，在其他实施方式中，所述第二外延层5还可通过异质外延形成，所述第二外延层5的材料还可为锗、硒等半导体材料。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，该方法将硅与掺杂元素喷射于所述第一外延层3之上，均匀性，重复性好，且台阶覆盖性优良。优选的，第二外延层5厚度为10～15μm，电阻率为15～25ohm*CM，此时器件性能最佳，成本较低，并保证后续工艺的进行。
具体的，请参见图1，在第二外延层5上进行薄层二氧化硅生长，厚度为150～250A，然后淀积1500～2000A的氮化硅，然后通过涂胶、曝光、显影将器件边缘两侧的光刻胶去除，然后进行氮化硅刻蚀和二氧化硅刻蚀，然后去除剩余光刻胶，然后生长厚膜二氧化硅层，厚度范围是6000A～10000A(Angstrom，纳米的十分之一)，优选为8000A，该厚膜二氧化硅层只会在器件边缘两侧生长，形成场氧区6，而第一掺杂区7上由于存在氮化硅，故不会生长厚膜二氧化硅。该场氧区6可以消耗掉表面一定量的硅，使得第一掺杂区7表面边缘处为二氧化硅，可以起到限制电场的作用，然后用湿法腐蚀工艺将第一掺杂区7上方的氮化硅和薄层二氧化硅依次去除。
场氧区6的作用是为了提高器件的工作可靠性，由于场氧区6的存在，当器件工作时，第一掺杂区7与第二外延层5电场分布集中在器件中间，电场不会辐射到器件边缘，而器件边缘一般缺陷较多，如果电场长期作用后容易使器件提前失效，即其作用是防止该现象发生，从而提高了器件长期工作的可靠性。另外，场氧区6配合其下方的阱区2起到共同的作用，使得场氧区6下方区域的终端区具有不同于第一掺杂区7及其下方区域的有源区的阴极电子注入效率，终端区的电子注入效率接近零，而有源区的电子注入效率约为0.7左右，这表明反向恢复期间，有源区阴极一侧的电子抽取能力减弱，而终端区的电子不会被抽走，因此使得二极管具有了更软的反向恢复特性。场氧区6和阱区2单独不能起到增强反向恢复特性的作用，如果将场氧区6去掉，器件虽仍可工作，但反向恢复特性变差，此时阱区2单独无法起到作用，故也可以一起去除，没有存在的必要了。
具体的，请参见图1，形成场氧区6之后，在去除了剩余氮化硅和二氧化硅的窗口处注入形成第一掺杂区7，第一掺杂区7注入条件为：注入元素为二氟化硼或硼，注入能量为80～100KeV，注入剂量为1E16～5E16CM-2，由于注入剂量较大，可以采用分次注入的方式。第一掺杂区7注入后的高温推阱工艺条件为：在纯氮气或氮气加少量氧气的气氛中进行，温度为1050℃±10℃，时间为120～140分钟，此种参数下所制成器件性能最佳，结构更易实现，同时工艺实现性、工艺精度控制更高、成本低。
进一步的，请参见图1，所述二极管还可以包括多个第一导电类型的第二掺杂区11，第二掺杂区11通过光刻注入形成于第一掺杂区7，优选的，第二掺杂区11注入元素为砷，注入能量60～80KeV，注入剂量为5E15～8E15CM-2。通过在阳极一侧增加间隔的第二掺杂区11，可以降低阳极侧的载流子浓度梯度，使得注入效率下降，注入效率指阳极端的空穴电流占整个阳极电流的比例，其中阳极电流包含空穴电流和电子电流两部分，由于增加了第二掺杂区11，表面的第一掺杂区7面积减小，因此阳极的空穴电流也随之减小，导致注入效率降低，即是阳极的注入效率下降。注入是指二极管正向导通工作时，从电源通过阳极端进入的大量空穴的过程，业界内称之为注入，本结构注入的是空穴。注入效率的下降与反向恢复速度有直接关系，注入效率的下降意味着注入器件内的空穴数量和速率均有所下降，在二极管关断瞬间，进入二极管的空穴密度较低，一定量的空穴更容易被阴极端吸收，反向恢复时间由此变短，更容易反向截止，同时可以保证反向恢复期间N+P+结的正偏压较小而不发生大注入效应。
具体的，请参见图1，正面金属8和背面金属9通过金属蒸镀形成，分别作为阳极和阴极的引出，正面金属8形成于第一掺杂区7和第二掺杂区11上，正面金属8需覆盖住场氧区6，优选范围可以是金属覆盖场氧区61μm以上，最大可以覆盖到场氧区6最外侧边缘处，背面金属9形成于衬底1的下表面。
本发明一些实施例提供一种二极管的制造方法，用于制造上述二极管，请参见图3，是本发明一些实施例提供的一种二极管的制造流程示意图。
如图3所示，本发明一些实施例提供的一种二极管制造方法可以包括以下步骤S101-S115。
S101：提供第一导电类型的衬底1。
具体的，请参见图4，所述衬底1作为半导体器件的载体，主要起到支撑的作用，所述衬底1的材质可以为硅衬底1、锗衬底1等，在本实施方式中，所述衬底1的材质优选为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料。在本发明的实施例中，所述第一导电类型为N型，所述衬底1的掺杂离子为磷或砷等，所述衬底1掺杂浓度为高掺杂，优选的，所述N+衬底电阻率为0.0002～0.002ohm*CM，厚度为180～220μm，易于工艺实现，器件性能更佳。
S103：在衬底1注入形成阱区2。
具体的，请参见图4，阱区2包括位于衬底1上表面两侧边缘的第一阱区2a和位于衬底1下表面两侧边缘与第一阱区2a相对应的第二阱区2b，第一阱区2a通过在衬底1正面注入形成，正面注入完成之后，再对衬底1进行背面注入形成第二阱区2b，背面注入时，需要把衬底1翻过来，对衬底1正面进行保护，保护主要指不要对衬底1正面造成划伤等损害，整个过程要保证人员操作和设备正常，主要是防止人员误操作和设备导致的刮伤，本发明实施例中，P阱注入元素为硼，注入能量范围是80～120KeV，优选为100KV，注入剂量为4E15～8E15CM-2，此时易于工艺实现，器件性能最佳。P阱的优选厚度范围是10～80μm，绝对不能大于90μm，必须保证纵向的第一阱区2a和第二阱区2b之间还有N+衬底1存在，对阱区2的形状没有特殊限制。
S105：在衬底1的上表面生长第一导电类型的第一外延层3。
具体的，请参见图5，所述第一外延层3通过工艺较为简单的同质外延形成，即所述第一外延层3的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述第一外延层3的材料也为硅，同质外延工艺难度低，工艺控制更容易，在其他实施方式中，所述第一外延层3还可通过异质外延形成，所述第一外延层3的材料还可为锗、硒等半导体材料。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。第一外延层3作为缓冲层，优选的，所述第一外延层3厚度为2±0.2μm，电阻率为0.2～1ohm*CM，易于工艺实现，保证器件性能最佳。
S107：在第一外延层3内注入形成第二导电类型的埋层4，埋层4与衬底1连接。
具体的，请参见图6，埋层4通过先在第一外延层3注入，再进入炉管进行热扩散，优选的，埋层4注入元素为硼，注入能量100～120KeV，注入剂量为5E12～1E13CM-2，使器件性能最佳，热扩散条件为纯氮气，温度为1020℃±10℃，时间30～50分钟，使得P型埋层4与N+衬底1相连接。由于第一外延层3很薄只有2μm左右，P型埋层4很容易通过热过程扩散穿透，即使埋层4扩散到衬底1多一点，也对器件特性没有影响，即工艺控制时，只需要保证P型埋层4扩散深度大于第一外延层3的厚度即可，由于后续工艺存在很多高温过程，因此工艺上很容易使结深大于2μm，本实施例P型埋层4结深范围可以在2.5～4μm。通过在缓冲层第一外延层3中设置P型埋层4，使得阴极侧增加了多个PN结，N+衬底1阴极区与P型埋层4形成一个寄生的雪崩二极管，其击穿电压较低，可以将阴极侧的电场峰值控制在一个很低范围，因此反向恢复峰值电流较小，意味着反向恢复电荷的减少，从而也会导致反向恢复时间的缩短，并具有了较软的恢复特性。进一步的，参见图2，所述埋层4的块数不做限定，可以为一个，也可以为多个，优选的，P型埋层4的总面积与第一外延层3的面积比例在1:6和1:4之间，器件性能最佳。更进一步的，还可以不生长第一外延层3，直接形成埋层4，器件同样可以工作，只是反向恢复特性变差，但是同样应受到本发明的保护。
S109：在第一外延层3之上生长形成第一导电类型的第二外延层5。
具体的，请参见图7，所述第二外延层5通过工艺较为简单的同质外延形成，即所述第二外延层5的材料与所述第一外延层3的材料相同，当第一外延层3的材料为硅时，所述第二外延层5的材料也为硅，同质外延工艺难度低，工艺控制更容易，在其他实施方式中，所述第二外延层5还可通过异质外延形成，所述第二外延层5的材料还可为锗、硒等半导体材料。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的外延生长法，该方法将硅与掺杂元素喷射于所述第一外延层3之上，均匀性，重复性好，且台阶覆盖性优良。优选的，第二外延层5厚度为10～15μm，电阻率为15～25ohm*CM，此时器件性能最佳，成本较低，并保证后续工艺的进行。
S111：在第二外延层5上表面两侧边缘处进行局部二氧化硅生长形成场氧区6。
具体的，请参见图8，在第二外延层5上进行薄层二氧化硅生长，厚度为150～250A，然后淀积1500～2000A的氮化硅，然后通过涂胶、曝光、显影将器件边缘两侧的光刻胶去除，然后进行氮化硅刻蚀和二氧化硅刻蚀，然后去除剩余光刻胶，然后生长厚膜二氧化硅层，厚度范围是6000A～10000A(Angstrom,纳米的十分之一)，优选为8000A，该厚膜二氧化硅层只会在器件边缘两侧生长，形成场氧区6。而第一掺杂区7上由于存在氮化硅，故不会生长厚膜二氧化硅。该场氧区6可以消耗掉表面一定量的硅，使得第一掺杂区7表面边缘处为二氧化硅，可以起到限制电场的作用，然后用湿法腐蚀工艺将第一掺杂区7上方的氮化硅和薄层二氧化硅依次去除。
场氧区6的作用是为了提高器件的工作可靠性，由于场氧区6的存在，当器件工作时，第一掺杂区7与第二外延层5电场分布集中在器件中间，电场不会辐射到器件边缘，而器件边缘一般缺陷较多，如果电场长期作用后容易使器件提前失效，即其作用是防止该现象发生，从而提高了器件长期工作的可靠性。另外，场氧区6配合其下方的阱区2起到共同的作用，使得场氧区6下方区域的终端区具有不同于第一掺杂区7及其下方区域的有源区的阴极电子注入效率，终端区的电子注入效率接近零，而有源区的电子注入效率约为0.7左右，这表明反向恢复期间，有源区阴极一侧的电子抽取能力减弱，而终端区的电子不会被抽走，因此使得二极管具有了更软的反向恢复特性。场氧区6和阱区2单独不能起到增强反向恢复特性的作用，如果将场氧区6去掉，器件虽仍可工作，但反向恢复特性变差，此时阱区2单独无法起到作用，故也可以一起去除，没有存在的必要了。
S113：在第二外延层5上表面注入形成第二导电类型的第一掺杂区7。
具体的，请参见图8，形成场氧区6之后，在去除了剩余氮化硅和二氧化硅的窗口处注入形成第一掺杂区7，第一掺杂区7注入条件为：注入元素为二氟化硼或硼，注入能量为80～100KeV，注入剂量为1E16～5E16CM-2，由于注入剂量较大，可以采用分次注入的方式。第一掺杂区7注入后的高温推阱工艺条件为：在纯氮气或氮气加少量氧气的气氛中进行，温度为1050℃±10℃，时间为120～140分钟，此种参数下所制成器件性能最佳，结构更易实现，同时工艺实现性、工艺精度控制更高、成本低。
进一步的，请参见图9，在形成第一掺杂区7之后，还可以在第一掺杂区7上表面注入形成多个第一导电类型的第二掺杂区11，再进行快速退火工艺(RapidThermalAnnealing，RTA)修复杂质损伤，优选的，第二掺杂区11注入元素为砷，注入能量60～80KeV，注入剂量为5E15～8E15CM-2；优选的，快速退火工艺温度为950～1000℃，时间为8～15秒。快速退火工艺是指在往半导体中注入杂质离子时，高能量的入射离子会与半导体晶格上的原子碰撞，使一些晶格原子发生位移，结果造成大量的空位，将使得注入区中的原子排列混乱或者变成为非晶区，所以在离子注入以后必须把半导体放在一定的温度下进行退火，以恢复晶体的结构和消除缺陷，同时，退火还有激活施主和受主杂质的功能，即把有些处于间隙位置的杂质原子通过退火而让它们进入替代位置。通过在阳极一侧增加间隔的第二掺杂区11，可以降低阳极侧的载流子浓度梯度，使得注入效率下降，注入效率是指阳极端的空穴电流占整个阳极电流的比例，其中阳极电流包含空穴电流和电子电流两部分，由于增加了第二掺杂区11，表面的第一掺杂区7面积减小，因此阳极的空穴电流也随之减小，导致注入效率降低，即是阳极的注入效率下降。注入是指二极管正向导通工作时，从电源通过阳极端进入的大量空穴的过程，业界内称之为注入，本结构注入的是空穴。注入效率的下降与反向恢复速度有直接关系，注入效率的下降意味着注入器件内的空穴数量和速率均有所下降，在二极管关断瞬间，进入二极管的空穴密度较低，一定量的空穴更容易被阴极端吸收，反向恢复时间由此变短，更容易反向截止，同时可以保证反向恢复期间N+P+结的正偏压较小而不发生大注入效应。
S115：形成正面金属8和背面金属9。
具体的，请参见图1，正面金属8和背面金属9通过金属蒸镀形成，分别作为阳极和阴极的引出，正面金属8形成于第一掺杂区7和第二掺杂区11上，正面金属8需覆盖住场氧区6，优选范围可以是金属覆盖场氧区61μm以上，最大可以覆盖到场氧区6最外侧边缘处，背面金属9形成于衬底1的下表面。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、组合、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种二极管，其特征在于，包括：
第一导电类型的衬底；
第二导电类型的阱区，包括两个第一阱区和两个第二阱区，所述第一阱区形成于所述衬底的上表面两侧边缘，所述第二阱区形成于所述衬底的下表面两侧边缘；
第一导电类型的第一外延层，形成于所述衬底的上表面，所述第一外延层的掺杂浓度低于所述衬底的掺杂浓度；
第二导电类型的埋层，形成于所述第一外延层，与所述衬底连接；
第一导电类型的第二外延层，形成于所述第一外延层之上，所述第二外延层的掺杂浓度低于所述第一外延层的掺杂浓度；
场氧区，由第二外延层上表面两侧边缘处进行局部二氧化硅生长形成，所述场氧区位置与所述阱区对应；
第二导电类型的第一掺杂区，形成于所述第二外延层内；
正面金属和背面金属。
2.根据权利要求1所述的二极管，其特征在于，还包括：
多个第一导电类型的第二掺杂区，形成于所述第一掺杂区内。
3.根据权利要求1所述的二极管，其特征在于，所述衬底的厚度范围为180～220μm，所述第一阱区和第二阱区的厚度范围为10～80μm。
4.根据权利要求1所述的二极管，其特征在于，所述第一外延层厚度为2±0.2μm，所述第二外延层厚度为10～15μm。
5.根据权利要求1所述的二极管，其特征在于，所述二氧化硅的厚度为8000A，其中A为Angstrom的缩写，含义为纳米的十分之一。
6.一种二极管制备方法，其特征在于，所述方法包括：
提供第一导电类型的衬底；
在所述衬底的上表面两侧边缘注入形成两个第二导电类型的第一阱区，以及在所述衬底的下表面对应位置分别注入形成两个第二导电类型的第二阱区；
在所述衬底的上表面生长第一导电类型的第一外延层，所述第一外延层的掺杂浓度低于所述衬底的掺杂浓度；
在所述第一外延层内注入形成第二导电类型的埋层，所述埋层与所述衬底连接；
在所述第一外延层之上生长形成第一导电类型的第二外延层，所述第二外延层的掺杂浓度低于所述第一外延层的掺杂浓度；
在所述第二外延层上表面两侧边缘处进行局部二氧化硅生长形成场氧区；
在所述第二外延层上表面注入形成第二导电类型的第一掺杂区；
形成正面金属和背面金属。
7.根据权利要求6所述的二极管制备方法，其特征在于，在所述第二外延层上表面注入形成第二导电类型的第一掺杂区之后还包括：
在所述第一掺杂区上表面注入形成多个第一导电类型的第二掺杂区。
8.根据权利要求6所述的二极管制备方法，其特征在于，所述第一掺杂区注入剂量为1E16～5E16CM-2，采用分次注入方式注入。
9.根据权利要求6所述的二极管制备方法，其特征在于，所述正面金属覆盖住场氧区。
10.根据权利要求7所述的二极管制备方法，其特征在于，在所述第一掺杂区上表面注入形成多个第一导电类型的第二掺杂区之后进行快速退火工艺修复杂质损伤，快速退火工艺温度为950～1000℃，时间为8～15秒。
CN201810914705.2A 2018-08-13 2018-08-13 一种二极管及其制造方法 Active CN109004022B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810914705.2A CN109004022B (zh) 2018-08-13 2018-08-13 一种二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810914705.2A CN109004022B (zh) 2018-08-13 2018-08-13 一种二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN109004022A CN109004022A (zh) 2018-12-14
CN109004022B true CN109004022B (zh) 2019-10-29

Family

ID=64594912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810914705.2A Active CN109004022B (zh) 2018-08-13 2018-08-13 一种二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN109004022B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112687749A (zh) * 2020-12-14 2021-04-20 株洲中车时代半导体有限公司 快恢复二极管及其制作方法
CN113823560A (zh) * 2021-08-11 2021-12-21 浙江里阳半导体有限公司 低压放电管芯片的制造方法
CN114520277A (zh) * 2022-02-17 2022-05-20 中国电子科技集团公司第五十八研究所 一种抗辐照硅基雪崩光电二极管的制备方法及结构
CN114420777B (zh) * 2022-03-30 2022-06-28 同源微（北京）半导体技术有限公司 雪崩光电二极管及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616986B (zh) * 2015-01-08 2018-01-16 北京时代民芯科技有限公司 一种快恢复二极管的制备方法
US9646964B2 (en) * 2015-07-23 2017-05-09 Vanguard International Semiconductor Corporation Semiconductor device
US10096722B2 (en) * 2016-10-04 2018-10-09 Macronix International Co., Ltd. Semiconductor device and method of forming the same
CN108172507A (zh) * 2017-12-27 2018-06-15 江苏中科君芯科技有限公司 Mps-frd器件的加工方法

Also Published As

Publication number Publication date
CN109004022A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN109004022B (zh) 一种二极管及其制造方法
TWI520327B (zh) 用於製備陽極短路的場欄絕緣閘雙極電晶體之方法
US5710059A (en) Method for producing a semiconductor device having a semiconductor layer of SiC by implanting
CN105900221B (zh) 半导体装置以及半导体装置的制造方法
CN106062966A (zh) 半导体装置及半导体装置的制造方法
US20120007222A1 (en) Method of manufacturing diode, and diode
US20240105783A1 (en) Method for manufacturing a grid
CN106611797A (zh) 一种具有局域金属寿命控制的功率器件及其制作方法
CN104392912B (zh) 一种在半导体器件中形成n型埋层的方法
CN108987460A (zh) 一种二极管及其制备方法
CN115483104A (zh) 一种变容二极管的制作方法
JPH10200132A (ja) 高速ダイオード
US20150102361A1 (en) Semiconductor devices in sic using vias through n-type substrate for backside contact to p-type layer
CN106558624B (zh) 一种快速恢复二极管及其制造方法
CN103943471B (zh) 外延层形成方法及半导体结构
CN109065606A (zh) 一种二极管及其制备方法
CN205177855U (zh) 一种具有局域金属寿命控制的功率器件
CN204991719U (zh) 一种快速恢复二极管
CN111354632A (zh) 一种碳化硅元器件的掺杂方法及其制备方式
CN110071042A (zh) 一种齐纳二极管及其制作方法
CN106298744B (zh) 功率器件的制备方法及功率器件
CN115763572B (zh) 一种软快恢复二极管及其制备方法
TW200400635A (en) Semiconductor devices using minority carrier controlling substances
CN115775836B (zh) 一种台面结构快恢复二极管及其制备方法
EP0890184B1 (en) A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant