CN109065606A - 一种二极管及其制备方法 - Google Patents
一种二极管及其制备方法 Download PDFInfo
- Publication number
- CN109065606A CN109065606A CN201810914690.XA CN201810914690A CN109065606A CN 109065606 A CN109065606 A CN 109065606A CN 201810914690 A CN201810914690 A CN 201810914690A CN 109065606 A CN109065606 A CN 109065606A
- Authority
- CN
- China
- Prior art keywords
- substrate
- buried layer
- well region
- epitaxial layer
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 43
- 229920005591 polysilicon Polymers 0.000 claims description 42
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 6
- 230000026267 regulation of growth Effects 0.000 claims description 5
- 238000011084 recovery Methods 0.000 abstract description 42
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 23
- 239000000463 material Substances 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 19
- 238000002513 implantation Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001657 homoepitaxy Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001534 heteroepitaxy Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000009514 concussion Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
本发明涉及一种二极管及其制备方法，所述二极管包括：第一导电类型的衬底，第一导电类型的外延层，形成于所述衬底的多个第二导电类型的第一埋层，形成于所述外延层的第二导电类型的阱区，正面金属和背面金属，该衬底、外延层以及埋层在该二极管的阴极形成寄生的三极晶体管，从而使得二极管获得较软的反向恢复特性。
Description
技术领域
本发明涉及半导体器件的设计和制造加工领域，尤其涉及一种二极管及其制造方法。
背景技术
快速恢复二极管(Fast recovery diode，简称FRD)是一种开关特性好、反向恢复时间短的二极管，快速恢复二极管广泛应用于开关电源、逆变器、变频器、PWM脉宽调制器、电机、静电感应等电力电子技术领域。
快速恢复二极管的一个工作周期中包含正向恢复和反向恢复。正向恢复特性是指快速恢复二极管从正向导通开始到出现较高的瞬态压降，经过一定时间后才能处于稳定状态，该时间长短反映了正向恢复特性；反向恢复特性是指在较短的时间内，二极管能够从正向导通状态恢复到反向关断状态，而反向恢复时间的长短会直接影响整个电路系统的功耗，反向恢复时间越长，系统所浪费的功耗就越大。传统工艺的快速恢复二极管已经不能满足新的应用需求，新应用要求快速恢复二极管不仅要有更短的反向恢复时间，还要求具有较软的恢复特性。
发明内容
本发明提供一种二极管，使其具有较软的反向恢复特性。
一方面，本发明提供一种二极管，包括：
第一导电类型的衬底；
第一导电类型的外延层，形成于所述衬底的上表面，所述外延层的掺杂浓度低于所述衬底的掺杂浓度；
多个第二导电类型的第一埋层，所述第一埋层位于所述衬底与所述外延层之间；
第二导电类型的阱区，形成于所述外延层上；
正面金属和背面金属。
另一方面，本发明提供一种二极管的制备方法，包括：
提供第一导电类型的衬底；
在所述衬底上表面注入形成多个第二导电类型的第一埋层；
在所述衬底的上表面生长第一导电类型的外延层，所述外延层的掺杂浓度低于所述衬底的掺杂浓度；
在所述外延层上形成第二导电类型的阱区；
形成正面金属和背面金属。
本发明实施例提供的技术方案，通过在第一导电类型的衬底与第一导电类型的外延层之间形成多个第二导电类型的第一埋层，从而该衬底、外延层以及埋层在该二极管的阴极形成寄生的三极晶体管，从而获得较软的反向恢复特性。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明一些实施例提供的二极管结构示意图；
图2是本发明另一些实施例提供的二极管结构示意图；
图3是本发明另一些实施例提供的二极管结构示意图；
图4是本发明另一些实施例提供的二极管结构示意图；
图5是本发明另一些实施例提供的二极管结构示意图；
图6是本发明一些实施例提供的二极管制备方法流程示意图；
图7是本发明一些实施例提供的在衬底形成第一埋层后的结构示意图；
图8是本发明一些实施例提供的形成外延层后的结构示意图；
图9是本发明一些实施例提供的在外延层形成阱区后的结构示意图；
图10是本发明一些实施例提供的形成正面金属和背面金属后的结构示意图；
图11-图13是本发明另一些实施例提供的在衬底形成第一埋层和第二埋层后的结构示意图；
图14是本发明另一些实施例提供的在阱区形成高掺杂区后的结构示意图；
图15是本发明另一些实施例提供的在阱区之上形成多晶硅后的结构示意图。
附图标记说明：
1：衬底；2：第一埋层；3：外延层；4：阱区；5：正面金属；6：背面金属；7：第二埋层；8：高掺杂区；9：多晶硅。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、步骤的存在，但并不排除一个或多个其它特征、步骤的存在或添加。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为N型，第二导电类型为P型，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。
下面将参考附图并结合实施例来详细说明本发明。
本发明一些实施例提供一种二极管，请参见图1，一种二极管，包括：第一导电类型的衬底1；第一导电类型的外延层3，形成于所述衬底1的上表面，所述外延层3的掺杂浓度低于所述衬底1的掺杂浓度；多个第二导电类型的第一埋层2，所述第一埋层2位于所述衬底1与所述外延层3之间；第二导电类型的阱区4，形成于所述外延层3上；正面金属5和背面金属6。
可以理解，本发明技术方案通过在第一导电类型的衬底与第一导电类型的外延层之间形成多个第二导电类型的第一埋层，使得在反向恢复期，反向恢复电流由两部分组成，分别是存储电荷的抽取电流和阴极注入的附加电流，在反向恢复末期，因为有注入的空穴电流和存储的附加载流子，使得反向电流缓慢的减小，从而获得较软的反向恢复特性。
具体的，请参见图1，所述衬底1的材质可以为硅衬底1、锗衬底1等，在本实施方式中，所述衬底1的材质优选为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料。在本发明的实施例中，所述第一导电类型为N型，所述衬底1的掺杂离子为磷或砷等，所述衬底1掺杂浓度为高掺杂。
具体的，请参见图1，所述外延层3通过工艺较为简单的同质外延形成，即所述外延层3的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述外延层3的材料也为硅，同质外延工艺难度低，工艺控制更容易，在其他实施方式中，所述外延层3还可通过异质外延形成，所述外延层3的材料还可为锗、硒等半导体材料。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。更为具体的，所述外延层3的掺杂浓度低于所述衬底1的掺杂浓度，所述外延层3的厚度为6～8um，电阻率为45～200ohm*CM，生长温度为1100-1200℃，本发明实施例采用1160℃作为生长温度，此种参数下所制成器件性能最佳，结构更易实现，同时工艺实现性、工艺精度控制更高、成本低。
具体的，请参见图1，第一埋层2形成于外延层3之前，所述第一埋层2位于所述衬底1与所述外延层3之间，所述第一埋层2通过光刻注入衬底1形成，由于外延层3的高温生长过程，第一埋层2会向外延层3内向上扩散一定距离，注入元素优选为硼，注入能量优选为40～60KeV，注入剂量优选为2E14～5E14CM-2，此种参数下所制成器件性能最佳，结构更易实现，同时工艺实现性、工艺精度控制更高、成本低。设置多个第一埋层2，使得阴极侧形成寄生的NPN晶体管，在反向恢复期，该寄生NPN晶体管开始工作，反向恢复电流由两部分组成，分别是存储电荷的抽取电流和阴极注入的附加电流，在反向恢复末期，因为有注入的空穴电流和存储的附加载流子，使得反向电流缓慢的减小，因此使得该二极管具备了较软的反向恢复特性。所述第一埋层2可以为多个，其具体个数不做限定，本实施例优选第一埋层2数量为5个，以获得高性能器件，在其他实施例中其他数量的第一埋层2同样受到本发明保护。
具体的，请参见图1，第二导电类型的阱区4形成于所述外延层3上，阱区4通过降低阳极区浓度控制漂移区中少数载流子浓度，调节过剩载流子的浓度梯度，加快少数载流子在反向关断时的抽取速度，这样不仅有利于缩短反向恢复时间，而且有利于提高反向恢复的软度。所述阱区4通过在上述外延层3进行P型杂质整面注入，再通过炉管推阱扩散形成，作为优选，P型注入元素为硼，注入能量为80～100KeV，注入剂量为4E12～6E12CM-2，作为优选，炉管推阱温度为1050±10℃，时间为60～80分钟，结深2～3μm，此种参数下所制成器件性能最佳，结构更易实现，同时工艺实现性、工艺精度控制更高、成本低。
具体的，请参见图1，正面金属5形成于所述阱区4之上，背面金属6形成于所述衬底1的下表面，正面金属5作为阳极的引出，背面金属6作为阴极的引出。
进一步的，请参见图2，二极管还包括：第一导电类型的第二埋层7，所述第二埋层7位于所述衬底1与所述外延层3之间，所述第一埋层2及所述第二埋层7间隔设置。具体的，在生长外延层3之前还可以在衬底1注入形成第二埋层7，优选的，第二埋层7注入元素为砷，注入能量为60KeV，注入剂量为6E13～3E14CM-2，以获得性能更佳的器件，第二埋层7作为外延层3和衬底1之间的缓冲层，可以增加反向恢复期间阴极侧的载流子浓度，从而获得比较小而长的拖尾电流，抑制了电流和电压震荡，使二极管具有了较软的反向恢复特性。优选为一个第一埋层2间隔一个第二埋层7，此种结构设置，能使该二极管器件体现出最大优势，即较软的反向恢复特性。其他数量的第一埋层2和第二埋层7的间隔方式会使得本器件性能尤其是反向恢复特性变差，但是同样受到本发明的保护。更进一步的，请参见图2-图5，第一埋层2和第二埋层7的间隔距离不做限定，其间隔距离最小可以设置为零。
进一步的，请参见图3，二极管还包括：多个第二导电类型的高掺杂区8，通过注入工艺形成于所述阱区4内，所述高掺杂区8的上表面与所述阱区4的上表面持平，所述高掺杂区8的掺杂浓度高于所述阱区4的掺杂浓度。阳极端通过在低掺杂的阱区4内掺入高掺杂的P+区，使得在大电流情况下，二极管的正向压降更低，功耗更低，从而提高反向恢复速度，同时也提高了抗浪涌电流的能力。具体的，在硅表面通过光刻工艺，进行选择性注入高掺杂区8，之后进行快速退火工艺(Rapid Thermal Annealing，RTA)修复杂质损伤。作为优选，高掺杂区8注入元素为硼，注入能量60～80KeV，注入剂量为2E15～5E15CM-2；作为优选，快速退火工艺(RTA)温度为1000℃，时间为8～12秒，此种参数下所制成器件性能最佳，结构更易实现，同时工艺实现性、工艺精度控制更高、成本低。
进一步的，请参见图4，二极管还包括：多个第一导电类型的多晶硅9，形成于所述阱区4之上，所述多晶硅9与所述多个高掺杂区8间隔设置，且每个多晶硅9均设置于两个高掺杂区8中间。通过在阳极端设置N+多晶硅9，使得阳极端形成寄生的N+PN-晶体管，通过设置合适的P型阱区4掺杂剂量和合适的N+多晶硅9面积，可以减小N+多晶硅9下方P阳极区的横向电阻，可以获得高的击穿电压和低的阳极注入效率。具体的，在硅表面淀积一层多晶硅，然后对其进行扩散掺杂，形成N+型多晶硅9，然后通过光刻涂胶、曝光、显影、刻蚀，选择性的留下N+型多晶硅9，使得所述多晶硅9与所述多个高掺杂区8间隔设置，且每个多晶硅9均设置于两个高掺杂区8中间。作为优选，多晶硅9淀积的温度为620～640℃，多晶硅9厚度为2000A～5000A，更优选的，多晶硅9厚度为3500A，此时性能最佳同时工艺难度较低；多晶硅9掺杂源为三氯氧磷(POCL3)，掺杂温度为900～1000℃，使多晶硅电阻率最终为0.005～0.015ohm*CM。更具体的，所述多晶硅9和所述高掺杂区8的数量不做限定，但是多晶硅9两侧必须要有高掺杂区8，这导致高掺杂区8贴着器件边缘，优选的，第一埋层2的位置和数量与所述高掺杂区8的位置和数量相对应，这样的好处是第一埋层2可以和高掺杂区8共用一张光刻板，节约成本。更进一步的，请参见图4和图5，所述多晶硅9和高掺杂区8之间的间隔距离不做限定，其间隔距离最小可以设置为零。
本发明一些实施例提供一种二极管的制造方法，用于制造上述二极管，请参见图6，是本发明一些实施例提供的二极管的制造流程示意图。
如图6所示，本发明一些实施例提供的二极管制备方法可以包括以下步骤S101-S109。
S101：提供第一导电类型的衬底1。
具体的，请参见图7，所述衬底1作为半导体器件的载体，主要起到支撑的作用，所述衬底1的材质可以为硅衬底1、锗衬底1等，在本实施方式中，所述衬底1的材质优选为硅衬底1，硅为最常见、低廉且性能稳定的半导体材料。在本发明的实施例中，所述第一导电类型为N型，所述衬底1的掺杂离子为磷或砷等，所述衬底1掺杂浓度为高掺杂，所述衬底1电阻率为0.0008～0.005ohm*CM。
S103：在衬底1上表面注入形成多个第二导电类型的第一埋层2。
具体的，请参见图7，在衬底1上表面通过光刻注入形成第一埋层2，注入元素优选为硼，注入能量优选为40～60KeV，注入剂量优选为2E14～5E14CM-2，此种参数下所制成器件性能最佳，结构更易实现，同时工艺实现性、工艺精度控制更高、成本低。设置多个第一埋层2，使得阴极侧形成寄生的NPN晶体管，在反向恢复期，该寄生NPN晶体管开始工作，反向恢复电流由两部分组成，分别是存储电荷的抽取电流和阴极注入的附加电流，在反向恢复末期，因为有注入的空穴电流和存储的附加载流子，使得反向电流缓慢的减小，因此使得该二极管具备了较软的反向恢复特性。所述第一埋层2可以为多个，其具体个数不做限定，本实施例优选第一埋层2数量为5个，以获得高性能器件，在其他实施例中其他数量的第一埋层2同样受到本发明保护。
S105：在衬底1的上表面生长第一导电类型的外延层3，外延层3的掺杂浓度低于所述衬底1的掺杂浓度。
具体的，请参见图8，在衬底1的上表面通过工艺较为简单的同质外延形成外延层3，即所述外延层3的材料与所述衬底1的材料相同，当衬底1的材料为硅时，所述外延层3的材料也为硅，同质外延工艺难度低，工艺控制更容易，在其他实施方式中，所述外延层3还可通过异质外延形成，所述外延层3的材料还可为锗、硒等半导体材料。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法将硅与掺杂元素喷射于所述衬底1之上，均匀性，重复性好，且台阶覆盖性优良。更为具体的，所述外延层3的掺杂浓度低于所述衬底1的掺杂浓度，所述外延层3的厚度为6～8um，电阻率为45～200ohm*CM，生长温度为1100～1200℃，本发明实施例采用1160℃作为生长温度，此种参数下所制成器件性能最佳，结构更易实现，同时工艺实现性、工艺精度控制更高、成本低。所述第一埋层2位于所述衬底1与所述外延层3之间，由于外延层3的高温生长过程，第一埋层2会向外延层3内向上返扩散一定距离。
S107：在外延层3上形成第二导电类型的阱区4。
具体的，请参见图9，通过在步骤S105形成的外延层3上表面进行P型杂质整面注入，再通过炉管推阱扩散形成P型阱区4，作为优选，P型注入元素为硼，注入能量为80～100KeV，注入剂量为4E12～6E12CM-2，作为优选，炉管推阱温度为1050±10℃，时间为60～80分钟，结深2～3μm，此种参数下所制成器件性能最佳，结构更易实现，同时工艺实现性、工艺精度控制更高、成本低。
S109：形成正面金属5和背面金属6。
具体的，请参见图10，在阱区4之上通过金属蒸镀工艺形成正面金属5，在衬底1的下表面通过金属蒸镀工艺形成背面金属6，正面金属5作为阳极的引出，背面金属6作为阴极的引出。
进一步的，请参见图11-图13，在衬底1的上表面生长第一导电类型的外延层3之前还包括：在所述衬底1上表面注入形成第一导电类型的第二埋层7，所述第一埋层2及所述第二埋层7间隔设置。优选的，第二埋层7注入元素为砷，注入能量为60KeV，注入剂量为6E13～3E14CM-2，以获得性能更佳的器件，第二埋层7作为外延层3和衬底1之间的缓冲层，可以增加反向恢复期间阴极侧的载流子浓度，从而获得比较小而长的拖尾电流，抑制了电流和电压震荡，使二极管具有了较软的反向恢复特性。优选为一个第一埋层2间隔一个第二埋层7，此种结构设置，能使该二极管器件体现出最大优势，即较软的反向恢复特性。其他数量的第一埋层2和第二埋层7的间隔方式会使得本器件性能尤其是反向恢复特性变差，但是同样受到本发明的保护。同样由于外延层3的高温生长过程，第一埋层2会向外延层3内向上返扩散一定距离。
进一步的，请参见图14，在所述外延层3之上形成第二导电类型的阱区4之后还包括：
在所述阱区4上表面注入形成多个第二导电类型的高掺杂区8，所述高掺杂区8的上表面与所述阱区4的上表面持平，所述高掺杂区8的掺杂浓度高于所述阱区4的掺杂浓度。阳极端通过在低掺杂的阱区4内掺入高掺杂的P+区，使得在大电流情况下，二极管的正向压降更低，功耗更低，从而提高反向恢复速度，同时也提高了抗浪涌电流的能力。具体的，在硅表面通过光刻工艺，进行选择性注入高掺杂区8，之后进行快速退火工艺(Rapid ThermalAnnealing，RTA)修复杂质损伤。作为优选，高掺杂区8注入元素为硼，注入能量60～80KeV，注入剂量为2E15～5E15CM-2；作为优选，快速退火工艺(RTA)温度为1000℃，时间为8～12秒，此种参数下所制成器件性能最佳，结构更易实现，同时工艺实现性、工艺精度控制更高、成本低。
进一步的，请参见图15，在所述阱区4上表面注入形成多个第二导电类型的高掺杂区8之后还包括：
在所述阱区4上形成多个第一导电类型的多晶硅9，所述多晶硅9与所述多个高掺杂区8间隔设置，且每个多晶硅9均设置于两个高掺杂区8中间。具体的，在硅表面淀积一层多晶硅，然后对其进行扩散掺杂，形成N+型多晶硅9，然后通过光刻涂胶、曝光、显影、刻蚀，选择性的留下N+型多晶硅9，使得所述多晶硅9与所述多个高掺杂区8间隔设置，且每个多晶硅9均设置于两个高掺杂区8中间。作为优选，多晶硅9淀积的温度为620～640℃，多晶硅9厚度为2000A～5000A，更优选的，多晶硅9厚度为3500A，此时性能最佳同时工艺难度较低；多晶硅9掺杂源为三氯氧磷(POCL3)，掺杂温度为900～1000℃，使多晶硅电阻率最终为0.005～0.015ohm*CM。通过在阳极端设置N+多晶硅9，使得阳极端形成寄生的N+PN-晶体管，通过设置合适的P型阱区4掺杂剂量和合适的N+多晶硅9面积，可以减小N+多晶硅9下方P阳极区的横向电阻，可以获得高的击穿电压和低的阳极注入效率。更具体的，所述多晶硅9和所述高掺杂区8的数量不做限定，但是多晶硅9两侧必须要有高掺杂区8，这导致高掺杂区8贴着器件边缘，优选的，第一埋层2的位置和数量与所述高掺杂区8的位置和数量相对应，这样的好处是第一埋层2可以和高掺杂区8共用一张光刻板，节约成本。
更进一步的，请参见图4和图5，第一埋层2和第二埋层7的间隔距离不做限定，其间隔距离最小可以设置为零，多晶硅9和高掺杂区8之间的间隔距离不做限定，其间隔距离最小可以设置为零。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、组合、改进等，均应包含在本发明保护的范围之内。
Claims (10)
1.一种二极管，其特征在于，包括：
第一导电类型的衬底；
第一导电类型的外延层，形成于所述衬底的上表面，所述外延层的掺杂浓度低于所述衬底的掺杂浓度；
多个第二导电类型的第一埋层，所述第一埋层位于所述衬底与所述外延层之间；
第二导电类型的阱区，形成于所述外延层上；
正面金属和背面金属。
2.根据权利要求1所述的二极管，其特征在于，还包括：
第一导电类型的第二埋层，所述第二埋层位于所述衬底与所述外延层之间，所述第一埋层及所述第二埋层间隔设置。
3.根据权利要求1或2所述的二极管，其特征在于，还包括：
多个第二导电类型的高掺杂区，通过注入工艺形成于所述阱区内，所述高掺杂区的上表面与所述阱区的上表面持平，所述高掺杂区的掺杂浓度高于所述阱区的掺杂浓度。
4.根据权利要求3所述的二极管，其特征在于，还包括：
多个第一导电类型的多晶硅，形成于所述阱区之上，所述多晶硅与所述多个高掺杂区间隔设置，且每个多晶硅均设置于两个高掺杂区中间。
5.根据权利要求3所述的二极管，其特征在于，所述第一埋层的位置和数量与所述高掺杂区的位置和数量相对应。
6.一种二极管制备方法，其特征在于，所述方法包括：
提供第一导电类型的衬底；
在所述衬底上表面注入形成多个第二导电类型的第一埋层；
在所述衬底的上表面生长第一导电类型的外延层，所述外延层的掺杂浓度低于所述衬底的掺杂浓度；
在所述外延层上形成第二导电类型的阱区；
形成正面金属和背面金属。
7.根据权利要求6所述的二极管制备方法，其特征在于，在所述衬底的上表面生长第一导电类型的外延层之前还包括：
在所述衬底上表面注入形成第一导电类型的第二埋层，所述第一埋层及所述第二埋层间隔设置。
8.根据权利要求6或7所述的二极管制备方法，其特征在于，在所述外延层之上形成第二导电类型的阱区之后还包括：
在所述阱区上表面注入形成多个第二导电类型的高掺杂区，所述高掺杂区的上表面与所述阱区的上表面持平，所述高掺杂区的掺杂浓度高于所述阱区的掺杂浓度。
9.根据权利要求8所述的二极管制备方法，其特征在于，在所述阱区上表面注入形成多个第二导电类型的高掺杂区之后还包括：
在所述阱区上形成多个第一导电类型的多晶硅，所述多晶硅与所述多个高掺杂区间隔设置，且每个多晶硅均设置于两个高掺杂区中间。
10.根据权利要求8所述的二极管制备方法，其特征在于，所述第一埋层的位置和数量与所述高掺杂区的位置和数量相对应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810914690.XA CN109065606A (zh) | 2018-08-13 | 2018-08-13 | 一种二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810914690.XA CN109065606A (zh) | 2018-08-13 | 2018-08-13 | 一种二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109065606A true CN109065606A (zh) | 2018-12-21 |
Family
ID=64678187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810914690.XA Pending CN109065606A (zh) | 2018-08-13 | 2018-08-13 | 一种二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109065606A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037235A (zh) * | 2014-06-12 | 2014-09-10 | 西安理工大学 | 一种快速软恢复功率开关二极管及其制备方法 |
| CN204167327U (zh) * | 2014-11-05 | 2015-02-18 | 福建安特微电子有限公司 | 一种软恢复续流的二极管 |
| CN106298970A (zh) * | 2016-08-12 | 2017-01-04 | 无锡橙芯微电子股份有限公司 | 一种高压快速软恢复二极管及其制造方法 |
| CN108242472A (zh) * | 2016-12-27 | 2018-07-03 | 无锡昌德微电子股份有限公司 | 一种超快恢复二极管结构及实现方法 |
-
2018
- 2018-08-13 CN CN201810914690.XA patent/CN109065606A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104037235A (zh) * | 2014-06-12 | 2014-09-10 | 西安理工大学 | 一种快速软恢复功率开关二极管及其制备方法 |
| CN204167327U (zh) * | 2014-11-05 | 2015-02-18 | 福建安特微电子有限公司 | 一种软恢复续流的二极管 |
| CN106298970A (zh) * | 2016-08-12 | 2017-01-04 | 无锡橙芯微电子股份有限公司 | 一种高压快速软恢复二极管及其制造方法 |
| CN108242472A (zh) * | 2016-12-27 | 2018-07-03 | 无锡昌德微电子股份有限公司 | 一种超快恢复二极管结构及实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102903633B (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN109004022B (zh) | 一种二极管及其制造方法 | |
| CN105900221B (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN103137472B (zh) | 结合快复管的igbt器件制造方法 | |
| CN108122971A (zh) | 一种rc-igbt器件及其制备方法 | |
| CN106575654B (zh) | 半导体装置中的简易电荷平衡 | |
| JP2023110083A (ja) | グリッドを製造するための方法 | |
| CN104392912B (zh) | 一种在半导体器件中形成n型埋层的方法 | |
| CN115064446B (zh) | 超结半导体器件及其制备方法 | |
| CN108987460A (zh) | 一种二极管及其制备方法 | |
| CN109065606A (zh) | 一种二极管及其制备方法 | |
| CN103943471B (zh) | 外延层形成方法及半导体结构 | |
| CN110071042A (zh) | 一种齐纳二极管及其制作方法 | |
| CN110521000A (zh) | 改进的场阻止晶闸管结构及其制造方法 | |
| CN106611777A (zh) | 一种碳化硅半导体器件的终端结构 | |
| CN110085669A (zh) | 一种三极管及其制作方法 | |
| CN110098252A (zh) | 一种三极管及其制作方法 | |
| CN116759445B (zh) | 低压降二极管及其制造方法 | |
| CN106030811B (zh) | 一种功率半导体器件纵向超结漂移区结构的制作方法 | |
| CN117199109A (zh) | 绝缘栅双极型晶体管及其制作方法 | |
| CN103594357A (zh) | Pnp晶体管的制造方法 | |
| CN103594359A (zh) | 一种具有环状集电极区域的晶体管的制造方法 | |
| CN115148802A (zh) | Igbt及其制造方法 | |
| CN109411356A (zh) | 一种功率器件及其制作方法 | |
| CN110190029A (zh) | 一种功率半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181221 |