CN108987463A - 包括石墨烯的半导体器件以及制造该半导体器件的方法 - Google Patents

包括石墨烯的半导体器件以及制造该半导体器件的方法 Download PDF

Info

Publication number
CN108987463A
CN108987463A CN201711443416.0A CN201711443416A CN108987463A CN 108987463 A CN108987463 A CN 108987463A CN 201711443416 A CN201711443416 A CN 201711443416A CN 108987463 A CN108987463 A CN 108987463A
Authority
CN
China
Prior art keywords
semiconductor
graphene layer
layer
substrate
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711443416.0A
Other languages
English (en)
Other versions
CN108987463B (zh
Inventor
申建旭
申铉振
赵连柱
南胜杰
朴晟准
李润姓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108987463A publication Critical patent/CN108987463A/zh
Application granted granted Critical
Publication of CN108987463B publication Critical patent/CN108987463B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开提供了包括石墨烯的半导体器件以及制造该半导体器件的方法。一种半导体器件包括基板和石墨烯层。基板包括绝缘体和半导体。石墨烯层生长在半导体的表面上。半导体包括IV族材料和III‑V族化合物中的至少一种。公开了一种制造该半导体器件的方法。

Description

包括石墨烯的半导体器件以及制造该半导体器件的方法
技术领域
本公开涉及一种半导体器件，更具体地，涉及包括石墨烯的半导体器件以及制造该半导体器件的方法。
背景技术
在半导体器件领域中，新材料可以被使用以限制和/或防止由金属布线的减小的宽度引起的电阻增大和/或提供薄的和新的阻挡材料。近来，正在积极进行对石墨烯的研究。
石墨烯是具有六边形蜂窝结构的晶体材料，因为碳原子被二维地连接，并且石墨烯非常薄，具有单个原子的厚度。石墨烯可以经由化学气相沉积(CVD)合成或者通过逐层分离石墨而获得。
发明内容
提供了包括石墨烯的半导体器件以及制造该半导体器件的方法。
额外的方面将在随后的描述中被部分地阐述，并将由该描述而部分地变得清楚，或者可以通过给出的实施方式的实践而掌握。
根据发明构思的一些示例实施方式，一种半导体器件包括基板和石墨烯层。基板可以包括绝缘体和半导体。石墨烯层可以生长在半导体的表面上。半导体可以包括IV族材料和III-V族化合物中的至少一种。
在一些示例实施方式中，半导体可以包括硅(Si)、锗(Ge)、锡(Sn)、镓砷化物(GaAs)、镓磷化物(GaP)、铟砷化物(InAs)、铟磷化物(InP)、铟锑化物(InSb)、镓锑化物(GaSb)、镓氮化物(GaN)、铟氮化物(InN)、铝磷化物(AlP)、铝砷化物(AlAs)以及铝氮化物(AlN)中的至少一种。
在一些示例实施方式中，半导体还可以包括掺杂材料。
在一些示例实施方式中，绝缘体可以包括硅氧化物(SiO2)、硅氮化物(SiN)、硅氮氧化物(SiOx1Ny1)、硅碳氧化物(SiOx2Cy2)、锗氮氧化物(GeOx3Ny3)、锗碳氧化物(GeOx4Cy4)、铝氧化物(Al2O3)、铪氧化物(HfO2)以及锆氧化物(ZrO2)中的至少一种，其中0<x1<1，0<y1<1，0<x2<1，0<y2<1，0<x3<1，0<y3<1，0<x4<1，0<y4<1。
在一些示例实施方式中，绝缘体可以在半导体上，绝缘体可以是绝缘层，并且半导体可以是半导体基板。
在一些示例实施方式中，半导体可以是半导体层，绝缘体可以包括绝缘体基板。
在一些示例实施方式中，半导体的表面和绝缘体的表面可以在相对于彼此的相同平面上或者在相对于彼此的不同平面上。
根据发明构思的一些示例实施方式，一种半导体器件包括基板、第一石墨烯层和第二石墨烯层。基板可以包括绝缘体和半导体。第一石墨烯层可以生长在半导体的表面上。第二石墨烯层可以生长在绝缘体的表面上。第二石墨烯层的厚度可以不同于第一石墨烯层的厚度。
在一些示例实施方式中，第一石墨烯层的厚度可以大于第二石墨烯层的厚度。
在一些示例实施方式中，半导体可以包括IV族材料和III-V族化合物中的至少一种。半导体还可以包括掺杂材料。
根据发明构思的一些示例实施方式，提供了一种制造半导体器件的方法，该方法包括制备基板和生长第一石墨烯层。基板可以包括绝缘体和半导体。第一石墨烯层可以利用等离子体增强化学气相沉积(PECVD)工艺生长在半导体的表面上。半导体可以包括IV族材料和III-V族化合物中的至少一种。
在一些示例实施方式中，半导体还可以包括掺杂材料。
在一些示例实施方式中，生长第一石墨烯层可以不在绝缘体的表面上形成石墨烯层。
在一些示例实施方式中，该方法还可以包括利用PECVD工艺在绝缘体的表面上生长第二石墨烯层。第二石墨烯层的厚度可以不同于第一石墨烯层的厚度。第一石墨烯层和第二石墨烯层中的至少一个的厚度可以取决于PECVD工艺的工艺时间。
在一些示例实施方式中，第二石墨烯层的厚度可以小于第一石墨烯层的厚度。
在一些示例实施方式中，用于PECVD工艺的源气体可以包括碳氢化合物。PECVD工艺的工艺温度可以在从300℃至700℃的范围内。
在一些示例实施方式中，PECVD工艺的工艺压力可以在从10mTorr至50mTorr的范围内。PECVD工艺的等离子体功率可以在从50W至300W的范围内。
根据一些示例实施方式，一种制造半导体器件的方法可以包括利用等离子体增强化学气相沉积(PECVD)工艺在半导体的表面上生长第一石墨烯层。半导体可以是包括绝缘体和该半导体的基板的一部分。半导体可以包括IV族材料和III-V族化合物中的至少一种。
附图说明
从以下结合附图对一些示例实施方式的描述，这些和/或其它的方面将变得明显并更易于理解，附图中：
图1是根据一些示例实施方式的半导体器件的截面图；
图2是经由等离子体增强化学气相沉积(PECVD)工艺在锗(Ge)半导体基板的表面上生长的石墨烯层的照片，其中硅氧化物(SiO2)绝缘层被图案化在锗半导体基板的该表面上；
图3是根据一些示例实施方式的半导体器件的截面图；
图4是根据一些示例实施方式的半导体器件的截面图；
图5是根据一些示例实施方式的半导体器件的截面图；
图6是根据一些示例实施方式的半导体器件的截面图；
图7是在PECVD工艺期间在Ge半导体基板的表面上和在SiO2绝缘层的表面上生长的根据生长时间具有不同厚度的石墨烯层的照片；
图8是根据一些示例实施方式的半导体器件的截面图；
图9是根据一些示例实施方式的半导体器件的截面图；以及
图10是根据一些示例实施方式的半导体器件的截面图。
具体实施方式
现在将详细参照附图中示出的一些示例实施方式，其中相同的附图标记始终指代相同的元件，并且为了清晰可以夸大部件的尺寸和厚度。在这点上，给出的实施方式可以实施为不同的形式，而不应被解释为限于这里阐述的描述。因此，下面通过参照附图仅描述了实施方式以说明多个方面。当某一材料层在基板或另一层上时，该某一材料层可以直接接触基板或另一层，或者第三层可以存在于该某一材料层与基板或另一层之间。此外，由于形成每个层的材料是示例，因此可以使用另一材料。诸如“......中的至少一个”的表述当在一列元件之后时修饰元件的整个列表而不是修饰列表中的个别元件。
图1是根据一些示例实施方式的半导体器件100的截面图。
参照图1，半导体器件100包括基板110以及生长在基板110的表面上的石墨烯层130。这里，基板110包括两种类型的材料，例如半导体和绝缘体。石墨烯层130生长在基板110的半导体的表面上。
基板110可以包括半导体基板111以及提供在半导体基板111的表面上(例如顶表面上)的绝缘层112。绝缘层112可以在半导体基板111的表面上被图案化为某一形状。这里，半导体基板111的表面和绝缘层112的表面可以提供在具有不同高度的平面上。
半导体基板111可以包括IV族材料和III-V族化合物中的至少一种。例如，半导体基板111可以包括硅(Si)、锗(Ge)、锡(Sn)、镓砷化物(GaAs)、镓磷化物(GaP)、铟砷化物(InAs)、铟磷化物(InP)、铟锑化物(InSb)、镓锑化物(GaSb)、镓氮化物(GaN)、铟氮化物(InN)、铝磷化物(AlP)、铝砷化物(AlAs)以及铝氮化物(AlN)中的至少一种。然而，半导体基板111的材料不限于此，并可以包括各种半导体材料中的任何一种。例如，半导体基板111可以包括Si-Ge-Sn-C合金、Si-Ge-C合金或者Si-Ge-Sn合金。
另外，半导体基板111还可以包括掺杂材料。掺杂材料可以包括硼(B)、As、P、Sb、碳(C)、Si以及镁(Mg)中的至少一种。然而，掺杂材料不限于此。这里，掺杂材料的浓度可以例如在从约1015至1022cm-3的范围内。
绝缘层112可以包括硅氧化物(SiO2)、硅氮化物(SiN)、硅氮氧化物(SiOxNy)(其中0<x<1，0<y<1)、硅碳氧化物(SiOxCy)(其中0<x<1，0<y<1)、锗氮氧化物(GeOxNy)(其中0<x<1，0<y<1)、锗碳氧化物(GeOxCy)(其中0<x<1，0<y<1)、铝氧化物(Al2O3)、铪氧化物(HfO2)和锆氧化物(ZrO2)中的至少一种。
石墨烯层130形成在半导体基板111的暴露表面上。这里，石墨烯层130可以包括一个石墨烯层或者多个堆叠的石墨烯层。石墨烯是具有六边形蜂窝结构的晶体材料，其中碳原子被二维地连接。石墨烯由于各种特性诸如原子尺寸级别的非常薄的厚度、优异的电导率、强的机械特性以及化学稳定性而作为可应用于各种器件的材料受到人们关注。
石墨烯层130可以经由后面描述的等离子体增强化学气相沉积(PECVD)工艺生长在半导体基板111的暴露表面上。根据一些示例实施方式，石墨烯层130不形成在绝缘层112的表面上，而是仅形成在半导体基板111的暴露表面上。因而，其中石墨烯层130仅形成在半导体基板111的暴露表面上的半导体器件100可以通过调节PECVD工艺期间的生长时间来实现。
现在将描述制造半导体器件100的方法。
首先，在反应室(未示出)中制备包括半导体和绝缘体的基板110。这里，基板110可以包括半导体基板111以及被图案化在半导体基板111的表面上的绝缘层112。
然后，石墨烯层130通过CVD工艺(例如通过PECVD工艺)生长在半导体基板111的暴露表面上。这里，感应耦合等离子体化学气相沉积(ICP-CVD)可以作为PECVD工艺而进行，但是PECVD工艺的示例不限于此。
在用于在半导体基板111的暴露表面上生长石墨烯层130的PECVD工艺期间供应到反应室中的源气体可以是碳氢化合物，诸如甲烷(CH4)、乙炔(C2H2)或者乙烯(C2H4)。此外，反应室中的工艺温度可以在从约300℃至约700℃的范围内，但是不限于此。
在PECVD工艺期间使用的等离子体功率可以在从约50W至约300W的范围内，并且反应室中的工艺压力可以在从约10mTorr至约50mTorr的范围内，但是不限于此。
当PECVD工艺在这样的工艺条件下进行时，石墨烯开始在反应室中的半导体基板111的暴露表面上生长。这里，通过适当地调节生长时间，石墨烯层130可以选择性地仅生长在半导体基板111的暴露表面上。碳化物可以形成在半导体基板111与石墨烯层130之间的界面处。然而，发明构思不限于此，碳化物可以不形成在半导体基板111与石墨烯层130之间的界面处。如将在下面描述的，当SiO2绝缘层被图案化在Ge半导体基板的表面上时，通过将生长时间调节至约120分钟或更少，石墨烯层可以仅生长在Ge半导体基板的暴露表面上。
图2是经由PECVD工艺生长在Ge半导体基板的表面上的石墨烯层的照片，其中SiO2绝缘层被图案化在Ge半导体基板的该表面上。在PECVD工艺期间，CH4源气体、20mTorr的工艺压力、580℃的工艺温度以及150W的等离子体功率被用作工艺条件。此外，生长时间是60分钟。参照图2，石墨烯层选择性地仅生长在Ge半导体基板的暴露表面上。
因而，根据一些示例实施方式，半导体器件100可以通过利用PECVD工艺在半导体基板111的暴露表面上直接生长石墨烯层130而制造。通常，通过利用聚甲基丙烯酸甲酯(PMMA)将经由CVD工艺生长的石墨烯层转移到半导体基板的方法被使用以便制造包括石墨烯层的半导体器件。然而，由于半导体器件的线宽度近来逐渐减小，难以在期望的区域上精确地形成石墨烯层，并且根据湿法工艺会产生PMMA残留物或者会形成氧化物。
根据一些示例实施方式，石墨烯层130通过利用PECVD工艺被直接生长在半导体基板111的暴露表面上。此外，在直接生长石墨烯层130时，石墨烯层130可以根据基板110的结构选择性地仅生长在期望的区域上。
图3是根据一些示例实施方式的半导体器件200的截面图。
参照图3，半导体器件200包括包含绝缘体和半导体的基板210以及生长在基板210的半导体的表面上的石墨烯层230。基板210可以包括绝缘体基板211以及以某一形式被图案化在绝缘体基板211的表面上的半导体层212。这里，绝缘体基板211的表面和半导体层212的表面可以提供在具有不同高度的平面上。
绝缘体基板211可以包括SiO2、SiN、SiOxNy(其中0<x<1，0<y<1)、SiOxCy(其中0<x<1，0<y<1)、GeOxNy(其中0<x<1，0<y<1)、GeOxCy(其中0<x<1，0<y<1)、Al2O3、HfO2以及ZrO2中的至少一种。
半导体层212可以包括IV族材料和III-V族化合物中的至少一种。例如，半导体层212可以包括Si、Ge、Sn、GaAs、GaP、InAs、InP、InSb、GaSb、GaN、InN、AlP、AlAs以及AlN中的至少一种。然而，半导体层212的材料不限于此，并可以包括各种半导体材料。例如，半导体层212可以包括Si-Ge-Sn-C合金、Si-Ge-C合金或者Si-Ge-Sn合金。
半导体层212还可以包括掺杂材料。掺杂材料可以包括B、As、P、Sb、C、Si和Mg中的至少一种材料，但是不限于此。这里，掺杂材料的浓度可以在从约1015至约1022cm-3的范围内。
石墨烯层230形成在半导体层212的表面上。这里，石墨烯层230可以包括一个石墨烯层(例如石墨烯的原子层)或者多个堆叠的石墨烯层。石墨烯层230可以经由PECVD工艺生长在半导体层212的表面上。根据一些示例实施方式，石墨烯层230不形成在绝缘体基板211的表面上而是仅形成在半导体层212的表面上。因而，其中石墨烯层230仅形成在半导体层212的表面上的半导体器件200可以通过调节PECVD工艺期间的生长时间来实现。
现在将描述制造半导体器件200的方法。
首先，在反应室(未示出)中制备包括半导体和绝缘体的基板210。这里，基板210可以包括绝缘体基板211以及被图案化在绝缘体基板211的表面上的半导体层212。
然后，石墨烯层230可以通过PECVD工艺生长在半导体层212的表面上。在PECVD工艺期间供应到反应室中的源气体可以是碳氢化合物诸如CH4、C2H2或者C2H4。此外，反应室中的工艺温度可以在从约300℃至约700℃的范围内。在PECVD工艺期间使用的等离子体功率可以在从约50W至约300W的范围内，并且反应室中的工艺压力可以在从约10mTorr至约50mTorr的范围内。然而，工艺条件不限于此。
当PECVD工艺在这样的工艺条件下进行时，石墨烯开始生长在反应室中的半导体层212的表面上，并且可以形成具有某一厚度的石墨烯层230。这里，通过适当地调节生长时间，石墨烯层230可以选择性地仅生长在半导体层212的表面上。
因而，半导体器件200可以通过利用PECVD工艺仅在被图案化在绝缘体基板211上的半导体层212的表面上直接生长石墨烯层230而制造。此外，当石墨烯层230被直接生长时，石墨烯层230可以根据基板210的结构选择性地仅生长在期望的区域上。
图4是根据一些示例实施方式的半导体器件300的截面图。
参照图4，半导体器件300包括包含绝缘体和半导体的基板310以及生长在基板310的半导体的表面上的石墨烯层330。基板310可以包括半导体基板311以及被图案化在半导体基板311的表面上的绝缘层312。这里，半导体基板311可以包括具有不同高度的表面，绝缘层312被提供在半导体基板311的表面当中的低的表面上。因此，半导体基板311的暴露表面和绝缘层312的表面可以在相同的平面上。
半导体基板311可以包括IV族材料和III-V族化合物中的至少一种。例如，半导体基板311可以包括Si、Ge、Sn、GaAs、GaP、InAs、InP、InSb、GaSb、GaN、InN、AlP、AlAs和AlN中的至少一种材料。然而，半导体基板311的材料不限于此，并可以包括各种半导体材料。例如，半导体基板311可以包括Si-Ge-Sn-C合金、Si-Ge-C合金或者Si-Ge-Sn合金。半导体基板311还可以包括包含B、As、P、Sb、C、Si和Mg中的至少一种材料的掺杂材料。
绝缘层312可以包括SiO2、SiN、SiOxNy(其中0<x<1，0<y<1)、SiOxCy(其中0<x<1，0<y<1)、GeOxNy(其中0<x<1，0<y<1)、GeOxCy(其中0<x<1，0<y<1)、Al2O3、HfO2和ZrO2中的至少一种材料。
石墨烯层330形成在半导体基板311的暴露表面上。石墨烯层330可以包括一个石墨烯层或者多个堆叠的石墨烯层。这里，石墨烯层330不形成在绝缘层312的表面上而是仅形成在半导体基板311的暴露表面上。
为了制造半导体器件300，制备包括半导体和绝缘体的基板310。基板310可以包括半导体基板311以及提供在半导体基板311的表面上的绝缘层312。这里，半导体基板311的暴露表面和绝缘层312的表面可以在相同的平面上。
然后，石墨烯层330通过PECVD工艺仅生长在半导体基板311的暴露表面上。在PECVD工艺期间供应到反应室中的源气体可以是碳氢化合物诸如CH4、C2H2或者C2H4。此外，反应室中的工艺温度可以在从约300℃至约700℃的范围内。在PECVD工艺期间使用的等离子体功率可以在从约50W至约300W的范围内，并且反应室中的工艺压力可以在从约10mTorr至约50mTorr的范围内。然而，工艺条件不限于此。
当PECVD工艺在这样的工艺条件下进行时，石墨烯开始生长在半导体基板311的暴露表面上，并且可以形成具有某一厚度的石墨烯层330。这里，通过适当地调节生长时间，石墨烯层330可以选择性地仅生长在半导体基板311的暴露表面上。
图5是根据一些示例实施方式的半导体器件400的截面图。
参照图5，半导体器件400包括包含绝缘体和半导体的基板410以及生长在基板410的半导体的表面上的石墨烯层430。基板410可以包括绝缘体基板411以及图案化在绝缘体基板411的表面上的半导体层412。这里，绝缘体基板411可以包括具有不同高度的表面，并且半导体层412被提供在绝缘体基板411的表面当中的低的表面上。因此，绝缘体基板411的暴露表面和半导体层412的表面可以在相同的平面上。
绝缘体基板411可以包括SiO2、SiN、SiOxNy(其中0<x<1，0<y<1)、SiOxCy(其中0<x<1，0<y<1)、GeOxNy(其中0<x<1，0<y<1)、GeOxCy(其中0<x<1，0<y<1)、Al2O3、HfO2和ZrO2中的至少一种材料。
半导体层412可以包括IV族材料和III-V族化合物中的至少一种。例如，半导体层412可以包括Si、Ge、Sn、GaAs、GaP、InAs、InP、InSb、GaSb、GaN、InN、AlP、AlAs和AlN中的至少一种材料。然而，半导体层412的材料不限于此，并可以包括各种半导体材料。例如，半导体层412可以包括Si-Ge-Sn-C合金、Si-Ge-C合金或者Si-Ge-Sn合金。另外，半导体层412还可以包括包含B、As、P、Sb、C、Si和Mg中的至少一种材料的掺杂材料。
石墨烯层430形成在半导体层412的表面上。这里，石墨烯层430可以包括一个石墨烯层或者多个堆叠的石墨烯层。石墨烯层430不形成在绝缘体基板411的表面上而是仅形成在半导体层412的表面上。
为了制造半导体器件400，首先，制备包括半导体和绝缘体的基板410。基板410可以包括绝缘体基板411以及提供在绝缘体基板411的表面上的半导体层412。这里，绝缘体基板411的暴露表面和半导体层412的表面可以在相同的平面上。
然后，石墨烯层430通过PECVD工艺仅生长在半导体层412的暴露表面上。在PECVD工艺期间供应到反应室中的源气体可以是碳氢化合物诸如CH4、C2H2或者C2H4。此外，反应室中的工艺温度可以在从约300℃至约700℃的范围内。在PECVD工艺期间使用的等离子体功率可以在从约50W至约300W的范围内，并且反应室中的工艺压力可以在从约10mTorr至约50mTorr的范围内。然而，工艺条件不限于此。
当PECVD工艺在这样的工艺条件下进行时，石墨烯开始生长在半导体层412的表面上，并且可以形成具有某一厚度的石墨烯层430。这里，通过适当地调节生长时间，石墨烯层430可以选择性地仅生长在半导体层412的表面上。
图6是根据一些示例实施方式的半导体器件500的截面图。
参照图6，半导体器件500包括包含半导体和绝缘体的基板510、生长在基板510的半导体的表面上的第一石墨烯层531、以及生长在基板510的绝缘体的表面上的第二石墨烯层532。基板510可以包括半导体基板511以及提供在半导体基板511的表面上的绝缘层512。绝缘层512可以以某一形式被图案化在半导体基板511的表面上。这里，半导体基板511的表面和绝缘层512的表面可以提供在具有不同高度的平面上。
半导体基板511可以包括IV族材料和III-V族化合物中的至少一种。例如，半导体基板511可以包括Si、Ge、Sn、GaAs、GaP、InAs、InP、InSb、GaSb、GaN、InN、AlP、AlAs和AlN中的至少一种材料。然而，半导体基板511的材料不限于此，并可以包括各种半导体材料。例如，半导体基板511可以包括Si-Ge-Sn-C合金、Si-Ge-C合金或者Si-Ge-Sn合金。
半导体基板511还可以包括掺杂材料。掺杂材料可以包括B、As、P、Sb、C、Si和Mg中的至少一种材料，但是不限于此。这里，掺杂材料的浓度可以在从约1015至约1022cm-3的范围内。
绝缘层512可以包括SiO2、SiN、SiOxNy(其中0<x<1，0<y<1)、SiOxCy(其中0<x<1，0<y<1)、GeOxNy(其中0<x<1，0<y<1)、GeOxCy(其中0<x<1，0<y<1)、Al2O3、HfO2和ZrO2中的至少一种材料。
第一石墨烯层531形成在半导体基板511的暴露表面上，第二石墨烯层532形成在绝缘层512的表面上。这里，第一石墨烯层531和第二石墨烯层532可以每个包括一个石墨烯层或者多个堆叠的石墨烯层。
第一石墨烯层531和第二石墨烯层532可以具有不同的厚度。例如，第一石墨烯层531的厚度t1可以大于第二石墨烯层532的厚度t2。第一石墨烯层531和第二石墨烯层532可以经由PECVD工艺分别生长在半导体基板511的暴露表面和绝缘层512的表面上以具有不同的厚度。半导体器件500可以通过调节PECVD工艺期间的生长时间来实现，在半导体器件500中具有不同厚度的第一石墨烯层531和第二石墨烯层532分别形成在半导体基板511的暴露表面上和在绝缘层512的表面上。
现在将描述制造半导体器件500的方法。
首先，在反应室(未示出)中制备包括半导体和绝缘体的基板510。这里，基板510可以包括半导体基板511以及被图案化在半导体基板511的表面上的绝缘层512。
然后，第一石墨烯层531和第二石墨烯层532通过PECVD工艺分别生长在半导体基板511的暴露表面上和在绝缘层512的表面上。在PECVD工艺期间供应到反应室中的源气体可以是碳氢化合物诸如CH4、C2H2或者C2H4。此外，反应室中的工艺温度可以在从约300℃至约700℃的范围内。在PECVD工艺期间使用的等离子体功率可以在从约50W至约300W的范围内，并且反应室中的工艺压力可以在从约10mTorr至约50mTorr的范围内。然而，工艺条件不限于此。
当PECVD工艺在这样的工艺条件下进行时，石墨烯首先开始生长在半导体基板511的暴露表面上，并且形成具有某一厚度的第一石墨烯层531。这里，碳化物可以形成在半导体基板511与正在生长的石墨烯之间的界面处。然而，发明构思不限于此，碳化物可以不被形成。
接下来，在某一培养时间(incubation time)之后，石墨烯也开始生长在绝缘层512的表面上，并且形成具有某一厚度的第二石墨烯层532。这里，培养时间表示用于在绝缘层512的表面上生长石墨烯的核被产生的时间。在培养时间之后，第一石墨烯层531和第二石墨烯层532可以分别生长在半导体基板511的暴露表面和绝缘层512的表面上，此时，第一石墨烯层531和第二石墨烯层532可以具有不同的厚度。例如，生长在半导体基板511的暴露表面上的第一石墨烯层531可以具有比生长在绝缘层512的表面上的第二石墨烯层532的厚度t2大的厚度t1。
因而，通过调节PECVD工艺期间的生长时间，具有不同厚度的第一石墨烯层531和第二石墨烯层532可以分别生长在半导体基板511的暴露表面上和在绝缘层512的表面上。
图7是在PECVD工艺期间在Ge半导体基板的表面上以及在SiO2绝缘层的表面上生长的根据生长时间具有不同厚度的石墨烯层的照片。在PECVD工艺期间，CH4源气体、20mTorr的工艺压力、580℃的工艺温度以及150W的等离子体功率被用作工艺条件。
参照图7，在石墨烯在PECVD工艺中的时间起始点开始生长在Ge半导体基板的表面上之后，形成在Ge半导体基板的表面上的第一石墨烯层的厚度随着生长时间增加到60分钟、120分钟、180分钟以及240分钟而逐渐增大。
另外，直到约120分钟的生长时间，石墨烯不生长在SiO2绝缘层的表面上，并且在120分钟的生长时间之后，产生用于石墨烯生长的核。在这种情况下，培养时间可以为约120分钟。在培养时间之后，形成在SiO2绝缘层的表面上的第二石墨烯层的厚度随着生长时间增加到180分钟和240分钟而逐渐增大。这里，在相同的生长时间，形成在Ge半导体基板的表面上的第一石墨烯层的厚度大于形成在SiO2绝缘层的表面上的第二石墨烯层的厚度。
因而，通过适当地调节在PECVD工艺期间的生长时间，具有不同厚度的第一石墨烯层和第二石墨烯层可以分别生长在Ge半导体基板的表面和SiO2绝缘层的表面上，或者第一石墨烯层可以仅生长在Ge半导体基板的表面上。例如，通过将PECVD工艺期间的生长时间调节为大于某一时间(例如培养时间)，具有不同厚度的第一石墨烯层和第二石墨烯层可以分别生长在Ge半导体基板的表面和SiO2绝缘层的表面上。另外，当生长时间被调节为在某一时间(例如培养时间)内时，第一石墨烯层可以仅生长在Ge半导体基板的表面上。
因而，根据当前实施方式，半导体器件可以通过利用PECVD工艺分别在半导体基板511的表面和绝缘层512的表面上直接生长具有不同厚度的第一石墨烯层531和第二石墨烯层532来制造。
图8是根据一些示例实施方式的半导体器件600的截面图。
参照图8，半导体器件600包括包含绝缘体和半导体的基板610、生长在基板610的半导体的表面上的第一石墨烯层631、以及生长在基板610的绝缘体的表面上的第二石墨烯层632。基板610可以包括绝缘体基板611以及以某一形式被图案化在绝缘体基板611的表面上的半导体层612。这里，绝缘体基板611的表面和半导体层612的表面可以提供在具有不同高度的平面上。
绝缘体基板611可以包括SiO2、SiN、SiOxNy(其中0<x<1，0<y<1)、SiOxCy(其中0<x<1，0<y<1)、GeOxNy(其中0<x<1，0<y<1)、GeOxCy(其中0<x<1，0<y<1)、Al2O3、HfO2和ZrO2中的至少一种材料。半导体层612可以包括IV族材料和III-V族化合物中的至少一种。例如，半导体层612可以包括Si、Ge、Sn、GaAs、GaP、InAs、InP、InSb、GaSb、GaN、InN、AlP、AlAs和AlN中的至少一种材料。然而，半导体层612的材料不限于此，并可以包括各种半导体材料。例如，半导体层612可以包括Si-Ge-Sn-C合金、Si-Ge-C合金或者Si-Ge-Sn合金。另外，半导体层612还可以包括包含B、As、P、Sb、C、Si和Mg中的至少一种材料的掺杂材料。这里，掺杂材料的浓度可以在从约1015至约1022cm-3的范围内。
第一石墨烯层631形成在半导体层612的表面上，第二石墨烯层632形成在绝缘体基板611的暴露表面上。这里，第一石墨烯层631和第二石墨烯层632可以每个包括一个石墨烯层或者多个堆叠的石墨烯层。
第一石墨烯层631和第二石墨烯层632可以具有不同的厚度。例如，第一石墨烯层631的厚度t1可以大于第二石墨烯层632的厚度t2。通过调节在PECVD工艺期间的生长时间，第一石墨烯层631和第二石墨烯层632可以以不同的厚度分别生长在半导体层612的表面和绝缘体基板611的暴露表面上。
为了制造半导体器件600，在反应室(未示出)中制备包括半导体和绝缘体的基板610。这里，基板610可以包括绝缘体基板611以及被图案化在绝缘体基板611的表面上的半导体层612。
然后，第一石墨烯层631和第二石墨烯层632通过PECVD工艺分别生长在半导体层612的表面上和在绝缘体基板611的暴露表面上。在PECVD工艺期间供应到反应室中的源气体可以是碳氢化合物诸如CH4、C2H2或者C2H4。此外，反应室中的工艺温度可以在从约300℃至约700℃的范围内，但是不限于此。在PECVD工艺期间使用的等离子体功率可以在从约50W至约300W的范围内，并且反应室中的工艺压力可以在从约10mTorr至约50mTorr的范围内，但是不限于此。
当PECVD工艺在这样的工艺条件下进行时，石墨烯首先开始生长在半导体层612的暴露表面上，并且形成具有某一厚度的第一石墨烯层631。然后，在某一培养时间之后，石墨烯也开始在绝缘体基板611的暴露表面上生长，并且形成具有某一厚度的第二石墨烯层632。因此，在培养时间之后，第一石墨烯层631和第二石墨烯层632可以分别生长在半导体层612的表面和绝缘体基板611的暴露表面上。这里，生长在半导体层612的表面上的第一石墨烯层631可以具有比生长在绝缘体基板611的暴露表面上的第二石墨烯层632的厚度t2大的厚度t1。
图9是根据一些示例实施方式的半导体器件700的截面图。
参照图9，半导体器件700包括包含绝缘体和半导体的基板710、生长在基板710的半导体的表面上的第一石墨烯层731、以及生长在基板710的绝缘体的表面上的第二石墨烯层732。基板710可以包括半导体基板711以及以某一形式被图案化在半导体基板711的表面上的绝缘层712。这里，半导体基板711的暴露表面和绝缘层712的表面可以提供在相同的平面上。
半导体基板711可以包括IV族材料和III-V族化合物中的至少一种。例如，半导体基板711可以包括Si、Ge、Sn、GaAs、GaP、InAs、InP、InSb、GaSb、GaN、InN、AlP、AlAs和AlN中的至少一种材料，但是不限于此。例如，半导体基板711可以包括Si-Ge-Sn-C合金、Si-Ge-C合金或者Si-Ge-Sn合金。另外，半导体基板711还可以包括包含B、As、P、Sb、C、Si和Mg中的至少一种材料的掺杂材料。
绝缘层712可以包括SiO2、SiN、SiOxNy(其中0<x<1，0<y<1)、SiOxCy(其中0<x<1，0<y<1)、GeOxNy(其中0<x<1，0<y<1)、GeOxCy(其中0<x<1，0<y<1)、Al2O3、HfO2和ZrO2中的至少一种材料。
具有不同厚度的第一石墨烯层731和第二石墨烯层732可以分别形成在半导体基板711的暴露表面和绝缘层712的表面上。这里，第一石墨烯层731的厚度t1可以大于第二石墨烯层732的厚度t2。第一石墨烯层731和第二石墨烯层732的每个可以包括一个石墨烯层或者多个堆叠的石墨烯层。
第一石墨烯层731和第二石墨烯层732可以经由PECVD工艺分别生长在半导体基板711的暴露表面和绝缘层712的表面上以具有不同的厚度。例如，首先，制备包括半导体基板711和提供在半导体基板711的表面上的绝缘层712的基板710。这里，半导体基板711的暴露表面和绝缘层712的表面可以在相同的平面上。
然后，第一石墨烯层731和第二石墨烯层732通过PECVD工艺分别生长在半导体基板711的暴露表面和绝缘层712的表面上。在PECVD工艺期间供应到反应室中的源气体可以是碳氢化合物诸如CH4、C2H2或者C2H4。此外，反应室中的工艺温度可以在从约300℃至约700℃的范围内，但是不限于此。在PECVD工艺期间使用的等离子体功率可以在从约50W至约300W的范围内，并且反应室中的工艺压力可以在从约10mTorr至约50mTorr的范围内，但是不限于此。
当PECVD工艺在这样的工艺条件下执行时，石墨烯首先开始生长在半导体基板711的暴露表面上，并且形成具有某一厚度的第一石墨烯层731。然后，在某一培养时间之后，石墨烯也开始在绝缘层712的表面上生长，并且形成具有某一厚度的第二石墨烯层732。因此，具有不同厚度的第一石墨烯层731和第二石墨烯层732可以分别生长在半导体基板711的暴露表面和绝缘层712的表面上。这里，生长在半导体基板711的暴露表面上的第一石墨烯层731可以具有比生长在绝缘层712的表面上的第二石墨烯层732的厚度t2大的厚度t1。
图10是根据一些示例实施方式的半导体器件800的截面图。
参照图10，半导体器件800包括包含绝缘体和半导体的基板810、生长在基板810的半导体的表面上的第一石墨烯层831、以及生长在基板810的绝缘体的表面上的第二石墨烯层832。基板810可以包括绝缘体基板811以及以某一形式被图案化在绝缘体基板811的表面上的半导体层812。这里，绝缘体基板811可以包括具有不同高度的表面，并且半导体层812可以提供在绝缘体基板811的表面当中的低的表面上。因此，绝缘体基板811的暴露表面和半导体层812的表面可以提供在相同的平面上。
绝缘体基板811可以包括SiO2、SiN、SiOxNy(其中0<x<1，0<y<1)、SiOxCy(其中0<x<1，0<y<1)、GeOxNy(其中0<x<1，0<y<1)、GeOxCy(其中0<x<1，0<y<1)、Al2O3、HfO2和ZrO2中的至少一种材料。
半导体层812可以包括IV族材料和III-V族化合物中的至少一种。例如，半导体层812可以包括Si、Ge、Sn、GaAs、GaP、InAs、InP、InSb、GaSb、GaN、InN、AlP、AlAs和AlN中的至少一种材料，但是不限于此。例如，半导体层812可以包括Si-Ge-Sn-C合金、Si-Ge-C合金或者Si-Ge-Sn合金。另外，半导体层812还可以包括包含B、As、P、Sb、C、Si和Mg中的至少一种材料的掺杂材料。
第一石墨烯层831形成在半导体层812的表面上并且第二石墨烯层932形成在绝缘体基板811的暴露表面上。这里，第一石墨烯层831和第二石墨烯层832的每个可以包括一个石墨烯层或者多个堆叠的石墨烯层。分别形成在半导体层812的表面和绝缘体基板811的暴露表面上的第一石墨烯层831和第二石墨烯层832可以具有不同的厚度。例如，第一石墨烯层831的厚度t1可以大于第二石墨烯层832的厚度t2。
通过调节PECVD工艺期间的生长时间，第一石墨烯层831和第二石墨烯层832以不同的厚度分别生长在半导体层812的表面和绝缘体基板811的暴露表面上。
例如，在反应室(未示出)中制备包括绝缘体基板811和被图案化在绝缘体基板811的表面上的半导体层812的基板810。然后，第一石墨烯层831和第二石墨烯层832通过PECVD工艺分别生长在半导体层812的表面和绝缘体基板811的暴露表面上。在PECVD工艺期间供应到反应室中的源气体可以是碳氢化合物诸如CH4、C2H2或者C2H4。此外，反应室中的工艺温度可以在从约300℃至约700℃的范围内，但是不限于此。在PECVD工艺期间使用的等离子体功率可以在从约50W至约300W的范围内，并且反应室中的工艺压力可以在从约10mTorr至约50mTorr的范围内，但是不限于此。
当PECVD工艺在这样的工艺条件下执行时，石墨烯首先开始生长在半导体层812的表面上，并且形成具有某一厚度的第一石墨烯层831。然后，在某一培养时间之后，石墨烯也开始在绝缘体基板811的暴露表面上生长，并且形成具有某一厚度的第二石墨烯层832。因此，具有不同厚度的第一石墨烯层831和第二石墨烯层832可以分别生长在半导体层812的表面和绝缘体基板811的暴露表面上。这里，生长在半导体层812的表面上的第一石墨烯层831可以具有比生长在绝缘体基板811的表面上的第二石墨烯层832的厚度t2大的厚度t1。
根据一个或更多个实施方式，一种半导体器件可以包括选择性地形成在包括两种类型的材料(例如半导体和绝缘体)的基板的表面上的石墨烯层。这里，石墨烯层可以仅形成在半导体的表面上或者以不同的厚度形成在半导体的表面和绝缘体的表面上。半导体器件可以通过经由PECVD工艺仅在半导体的表面上直接生长石墨烯层或者在半导体的表面和绝缘体的表面上直接生长具有不同厚度的石墨烯层来制造。因此，石墨烯层可以根据包括两种类型的材料的基板的结构而被选择性地生长，因此石墨烯层可以仅形成在基板的期望区域上。
应当理解，这里描述的实施方式应当被认为仅是描述性的含义而不是为了限制的目的。对每个实施方式内的特征或方面的描述应当通常被认为可用于其它实施方式中的其它类似的特征或方面。
尽管已经参照附图描述了一个或更多个实施方式，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种改变而没有背离由权利要求书所限定的精神和范围。
本申请要求于2017年6月1日在韩国知识产权局提交的韩国专利申请第10-2017-0068664号的优先权，其公开内容通过引用整体地结合于此。

Claims (21)

1.一种半导体器件，包括：
基板，包括绝缘体和半导体，所述半导体包括IV族材料和III-V族化合物中的至少一种；以及
石墨烯层，生长在所述半导体的表面上。
2.如权利要求1所述的半导体器件，其中所述半导体包括硅(Si)、锗(Ge)、锡(Sn)、镓砷化物(GaAs)、镓磷化物(GaP)、铟砷化物(InAs)、铟磷化物(InP)、铟锑化物(InSb)、镓锑化物(GaSb)、镓氮化物(GaN)、铟氮化物(InN)、铝磷化物(AlP)、铝砷化物(AlAs)以及铝氮化物(AlN)中的至少一种。
3.如权利要求1所述的半导体器件，其中所述半导体还包括掺杂材料。
4.如权利要求1所述的半导体器件，其中
所述绝缘体包括硅氧化物(SiO2)、硅氮化物(SiN)、硅氮氧化物(SiOx1Ny1)、硅碳氧化物(SiOx2Cy2)、锗氮氧化物(GeOx3Ny3)、锗碳氧化物(GeOx4Cy4)、铝氧化物(Al2O3)、铪氧化物(HfO2)以及锆氧化物(ZrO2)中的至少一种，
0<x1<1，0<y1<1，0<x2<1，0<y2<1，0<x3<1，0<y3<1，0<x4<1，0<y4<1，。
5.如权利要求1所述的半导体器件，其中
所述绝缘体在所述半导体上，
所述绝缘体是绝缘层，并且
所述半导体是半导体基板。
6.如权利要求1所述的半导体器件，其中
所述半导体是半导体层，
所述绝缘体包括绝缘体基板，并且
所述半导体层在所述绝缘体基板上。
7.如权利要求1所述的半导体器件，其中所述半导体的表面和所述绝缘体的表面在相对于彼此相同的平面上或者在相对于彼此不同的平面上。
8.一种半导体器件，包括：
基板，包括绝缘体和半导体；
第一石墨烯层，生长在所述半导体的表面上；以及
第二石墨烯层，生长在所述绝缘体的表面上，所述第二石墨烯层的厚度不同于所述第一石墨烯层的厚度。
9.如权利要求8所述的半导体器件，其中所述第一石墨烯层的厚度大于所述第二石墨烯层的厚度。
10.如权利要求8所述的半导体器件，其中所述半导体包括IV族材料和III-V族化合物中的至少一种。
11.如权利要求10所述的半导体器件，其中所述半导体还包括掺杂材料。
12.一种制造半导体器件的方法，所述方法包括：
制备基板，所述基板包括绝缘体和半导体，所述半导体包括IV族材料和III-V族化合物中的至少一种；以及
利用等离子体增强化学气相沉积(PECVD)工艺在所述半导体的表面上生长第一石墨烯层。
13.如权利要求12所述的方法，其中所述半导体还包括掺杂材料。
14.如权利要求12所述的方法，其中生长所述第一石墨烯层不在所述绝缘体的表面上形成石墨烯层。
15.如权利要求12所述的方法，还包括：
利用所述PECVD工艺在所述绝缘体的表面上生长第二石墨烯层，其中
所述第二石墨烯层的厚度不同于所述第一石墨烯层的厚度，
所述第一石墨烯层和所述第二石墨烯层中的至少一个的厚度取决于所述PECVD工艺的工艺时间。
16.如权利要求15所述的方法，其中所述第二石墨烯层的厚度小于所述第一石墨烯层的厚度。
17.如权利要求12所述的方法，其中用于所述PECVD工艺的源气体包括碳氢化合物。
18.如权利要求12所述的方法，其中所述PECVD工艺的工艺温度在从300℃至700℃的范围内。
19.如权利要求12所述的方法，其中所述PECVD工艺的工艺压力在从10mTorr至50mTorr的范围内。
20.如权利要求12所述的方法，其中所述PECVD工艺的等离子体功率在从50W至300W的范围内。
21.一种制造半导体器件的方法，所述方法包括：
利用等离子体增强化学气相沉积(PECVD)工艺在半导体的表面上生长第一石墨烯层，
所述半导体是包括绝缘体和所述半导体的基板的一部分，并且
所述半导体包括IV族材料和III-V族化合物中的至少一种。
CN201711443416.0A 2017-06-01 2017-12-27 包括石墨烯的半导体器件以及制造该半导体器件的方法 Active CN108987463B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170068664A KR102422422B1 (ko) 2017-06-01 2017-06-01 그래핀을 포함하는 반도체 소자 및 그 제조방법
KR10-2017-0068664 2017-06-01

Publications (2)

Publication Number Publication Date
CN108987463A true CN108987463A (zh) 2018-12-11
CN108987463B CN108987463B (zh) 2023-11-10

Family

ID=60569698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711443416.0A Active CN108987463B (zh) 2017-06-01 2017-12-27 包括石墨烯的半导体器件以及制造该半导体器件的方法

Country Status (4)

Country Link
US (1) US10840338B2 (zh)
EP (1) EP3410465A1 (zh)
KR (1) KR102422422B1 (zh)
CN (1) CN108987463B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210087823A (ko) 2020-01-03 2021-07-13 삼성전자주식회사 선택적 그래핀 성장 방법

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223298A (ja) * 2004-02-09 2005-08-18 Sumitomo Electric Ind Ltd 窒化物半導体素子、および窒化物半導体素子を形成する方法
US20100314627A1 (en) * 2009-06-16 2010-12-16 Chien-Min Sung DIAMOND GaN DEVICES AND ASSOCIATED METHODS
US20110042687A1 (en) * 2009-08-24 2011-02-24 International Business Machines Corporation Graphene growth on a carbon-containing semiconductor layer
JP2011168473A (ja) * 2010-01-21 2011-09-01 Hitachi Ltd グラフェン膜が成長された基板およびそれを用いた電子・光集積回路装置
CN102392225A (zh) * 2011-07-22 2012-03-28 中国科学院上海微系统与信息技术研究所 一种在绝缘基底上制备石墨烯纳米带的方法
CN102468333A (zh) * 2010-10-29 2012-05-23 中国科学院微电子研究所 一种石墨烯器件及其制造方法
US20120168721A1 (en) * 2010-12-29 2012-07-05 University Of North Texas Graphene formation on dielectrics and electronic devices formed therefrom
CN102956694A (zh) * 2011-08-26 2013-03-06 三星电子株式会社 具有可调势垒的石墨烯开关装置
CN103213976A (zh) * 2013-04-22 2013-07-24 陕西煤业化工技术研究院有限责任公司 一种在衬底表面直接制备石墨烯的方法
US20130200483A1 (en) * 2012-02-08 2013-08-08 United Microelectronics Corp. Fin structure and method of forming the same
US20130299988A1 (en) * 2012-05-10 2013-11-14 International Business Machines Corporation Graphene cap for copper interconnect structures
KR20130134539A (ko) * 2012-05-31 2013-12-10 연세대학교 산학협력단 팔라듐-수소 시스템을 이용한 그라핀의 부분 도핑을 통해 형성된 반도체 소자 및 이의 제조방법
US20140080291A1 (en) * 2012-09-13 2014-03-20 Panasonic Corporation Method for producing a graphene nano-ribbon
US20150144885A1 (en) * 2011-06-27 2015-05-28 Samsung Electronics Co., Ltd. Graphene structure and method of manufacturing the graphene structure, and graphene device and method of manufacturing the graphene device
US20150376778A1 (en) * 2013-02-01 2015-12-31 Solan, LLC Graphene growth on sidewalls of patterned substrate
US20160343891A1 (en) * 2015-05-18 2016-11-24 Samsung Electronics Co., Ltd. Semiconductor device including two-dimensional material, and method of manufacturing the semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5167479B2 (ja) 2006-06-13 2013-03-21 国立大学法人北海道大学 グラフェン集積回路の製造方法
KR101758649B1 (ko) * 2010-03-31 2017-07-18 삼성전자주식회사 게르마늄층을 이용한 그래핀 제조방법
KR101381008B1 (ko) 2012-07-04 2014-04-04 세종대학교산학협력단 그래핀의 제조방법
KR102128526B1 (ko) * 2013-11-15 2020-06-30 삼성전자주식회사 분리된 정션 컨택을 갖는 그래핀 소자 및 그 제조 방법
US9064698B1 (en) 2014-03-30 2015-06-23 International Business Machines Corporation Thin-film gallium nitride structures grown on graphene
KR102360025B1 (ko) 2014-10-16 2022-02-08 삼성전자주식회사 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
KR20160057522A (ko) * 2014-11-13 2016-05-24 포항공과대학교 산학협력단 탄화규소 반도체 소자의 제조 방법
CN105097478B (zh) 2015-07-24 2019-12-24 深圳市华星光电技术有限公司 在栅极表面生长石墨烯的方法及在源漏极表面生长石墨烯的方法
US10319847B2 (en) * 2016-07-28 2019-06-11 International Business Machines Corporation Semiconductor device with a steep sub-threshold slope

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223298A (ja) * 2004-02-09 2005-08-18 Sumitomo Electric Ind Ltd 窒化物半導体素子、および窒化物半導体素子を形成する方法
US20100314627A1 (en) * 2009-06-16 2010-12-16 Chien-Min Sung DIAMOND GaN DEVICES AND ASSOCIATED METHODS
US20110042687A1 (en) * 2009-08-24 2011-02-24 International Business Machines Corporation Graphene growth on a carbon-containing semiconductor layer
JP2011168473A (ja) * 2010-01-21 2011-09-01 Hitachi Ltd グラフェン膜が成長された基板およびそれを用いた電子・光集積回路装置
CN102468333A (zh) * 2010-10-29 2012-05-23 中国科学院微电子研究所 一种石墨烯器件及其制造方法
US20120168721A1 (en) * 2010-12-29 2012-07-05 University Of North Texas Graphene formation on dielectrics and electronic devices formed therefrom
US20150144885A1 (en) * 2011-06-27 2015-05-28 Samsung Electronics Co., Ltd. Graphene structure and method of manufacturing the graphene structure, and graphene device and method of manufacturing the graphene device
CN102392225A (zh) * 2011-07-22 2012-03-28 中国科学院上海微系统与信息技术研究所 一种在绝缘基底上制备石墨烯纳米带的方法
CN102956694A (zh) * 2011-08-26 2013-03-06 三星电子株式会社 具有可调势垒的石墨烯开关装置
US20130200483A1 (en) * 2012-02-08 2013-08-08 United Microelectronics Corp. Fin structure and method of forming the same
US20130299988A1 (en) * 2012-05-10 2013-11-14 International Business Machines Corporation Graphene cap for copper interconnect structures
KR20130134539A (ko) * 2012-05-31 2013-12-10 연세대학교 산학협력단 팔라듐-수소 시스템을 이용한 그라핀의 부분 도핑을 통해 형성된 반도체 소자 및 이의 제조방법
US20140080291A1 (en) * 2012-09-13 2014-03-20 Panasonic Corporation Method for producing a graphene nano-ribbon
US20150376778A1 (en) * 2013-02-01 2015-12-31 Solan, LLC Graphene growth on sidewalls of patterned substrate
CN103213976A (zh) * 2013-04-22 2013-07-24 陕西煤业化工技术研究院有限责任公司 一种在衬底表面直接制备石墨烯的方法
US20160343891A1 (en) * 2015-05-18 2016-11-24 Samsung Electronics Co., Ltd. Semiconductor device including two-dimensional material, and method of manufacturing the semiconductor device

Also Published As

Publication number Publication date
KR20180131926A (ko) 2018-12-11
US20180350915A1 (en) 2018-12-06
KR102422422B1 (ko) 2022-07-19
EP3410465A1 (en) 2018-12-05
CN108987463B (zh) 2023-11-10
US10840338B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
KR102689598B1 (ko) 기판 표면 위에 반도체 구조체를 증착하기 위한 방법 및 이와 관련된 반도체 구조체
CN104576396B (zh) 利于制造环绕式栅极纳米线场效电晶体的方法
US8158200B2 (en) Methods of forming graphene/(multilayer) boron nitride for electronic device applications
CN110177905A (zh) 用于功率器件的氮化镓外延结构
JP2012116751A (ja) ＩＩＩ族−窒化物のＧｅ上への形成
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
US20130032858A1 (en) Rare earth oxy-nitride buffered iii-n on silicon
US20180053649A1 (en) Method to grow a semi-conducting sic layer
CN107002282A (zh) 外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片
CN107210195B (zh) 包括单晶iiia族氮化物层的半导体晶圆
TW201515157A (zh) 在ｉｉｉ－ｖ族材料成長於介電窗中的期間，用以減少不均勻性和自摻雜的方法
CN108987463A (zh) 包括石墨烯的半导体器件以及制造该半导体器件的方法
US9362368B2 (en) Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device
CN106024632B (zh) 带隙改性Ge PMOS器件及其制备方法
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
CN105576013B (zh) 带碳化硅膜基板及其制造方法、以及半导体装置
CN111128688A (zh) n型氮化镓自支撑衬底的制作方法
US10679901B2 (en) Differing device characteristics on a single wafer by selective etch
Wang et al. Unveiling the mechanism of remote epitaxy of crystalline semiconductors on 2D materials-coated substrates
US12027589B2 (en) Semiconductor device including graphene and method of manufacturing the semiconductor device
TW201539740A (zh) 於晶格不匹配半導體基板上的無缺陷鬆弛覆蓋層
KR102156349B1 (ko) 표면 스트레스가 완화된 결정질의 탄화실리콘 박막 구조체 제조방법
CN109273525A (zh) 一种GaN器件及其制造方法、电子装置
CN108962995A (zh) 复合GaN基膜和MOSFET器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant