CN108986852B - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN108986852B
CN108986852B CN201711353193.9A CN201711353193A CN108986852B CN 108986852 B CN108986852 B CN 108986852B CN 201711353193 A CN201711353193 A CN 201711353193A CN 108986852 B CN108986852 B CN 108986852B
Authority
CN
China
Prior art keywords
memory
temperature information
memory controller
correction value
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711353193.9A
Other languages
English (en)
Other versions
CN108986852A (zh
Inventor
辛崇善
金相贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108986852A publication Critical patent/CN108986852A/zh
Application granted granted Critical
Publication of CN108986852B publication Critical patent/CN108986852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种存储装置及其操作方法。在用于根据温度控制操作性能的存储装置中，被配置成控制存储器装置的存储器控制器可以包括：内部温度感测单元，其被配置成通过对存储器控制器的温度进行感测来生成内部温度信息；以及性能调节单元，其被配置成从外部温度感测单元接收外部温度信息，并且使用内部温度信息和外部温度信息来控制存储器控制器的操作性能，其中外部温度信息表示存储器装置的温度。

Description

存储装置及其操作方法
相关申请的交叉引用
本申请要求于2017年5月30日提交的申请号为10-2017-0067027的韩国专利申请的优先权，其全部公开通过引用并入本文。
技术领域
本公开的各个实施例总体涉及一种电子装置，并且更特别地，涉及一种存储装置及存储装置的操作方法。
背景技术
存储装置是用于在诸如计算机、智能电话或智能平板的主机装置的控制下存储数据的装置。存储装置的示例包括对于硬盘驱动器(HDD)而言用于将数据存储在磁盘中的装置以及对于固态硬盘(SSD)或存储卡而言用于将数据存储在半导体存储器中的装置，尤其是用于将数据存储在非易失性存储器中的装置。
非易失性存储器的代表性示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。
发明内容
本公开的各个实施例涉及一种能够根据温度来调节其性能的存储装置及其操作方法。
本公开的实施例可以提供一种用于控制存储器装置的存储器控制器。存储器控制器可以包括：内部温度感测单元，其被配置成通过对存储器控制器的温度进行感测来生成内部温度信息；以及性能调节单元，其被配置成从外部温度感测单元接收外部温度信息，并且使用内部温度信息和外部温度信息来控制存储器控制器的操作性能，其中外部温度信息表示存储器装置的温度。
本公开的实施例可以提供一种存储装置。存储装置可以包括：多个存储器装置；外部温度感测单元，其被配置成通过对各个存储器装置的温度进行感测来生成外部温度信息；以及存储器控制器，其被配置成控制多个存储器装置，并且使用内部温度信息和外部温度信息来控制存储器控制器的操作性能，其中内部温度信息表示存储器控制器的温度。
本公开的实施例可以提供一种存储装置的操作方法，存储装置包括多个存储器装置以及用于控制存储器装置的存储器控制器。方法可以包括：当输入针对多个存储器装置的写入请求时，获取表示存储器控制器的温度的内部温度信息；当存储装置启动(boot)时，基于内部温度信息和表示各个存储器装置的温度的外部温度信息来生成校正值；通过将校正值施加到内部温度信息来生成被调节的温度信息；以及使用被调节的温度信息和预先存储的临界温度信息来调节存储器控制器的操作性能。
附图说明
图1是示出根据本公开的实施例的存储装置的简图。
图2是示出图1所示的性能调节单元的示例性配置的框图。
图3是示出图1所示的存储器控制器的示例性操作的流程图。
图4是示出图1所示的存储器控制器的示例性操作的流程图。
图5是示出图1所示的存储器控制器的示例性操作的流程图。
图6是示出图1所示的存储器装置的示例性配置的简图。
图7是示出图6所示的存储器单元阵列的示例性实施例的简图。
图8是示出图7所示的存储块中的一个的示例性电路图。
图9是示出图7所示的存储块中的一个的示例性电路图。
图10是示出图1所示的存储器控制器的示例性配置的简图。
图11是示出应用根据本公开的实施例的存储装置的存储卡系统的框图。
图12是示出应用根据本公开的实施例的存储装置的固态硬盘(SSD)系统的示例的框图。
图13是示出应用根据本公开的实施例的存储装置的用户系统的框图。
具体实施方式
现在将在下文中参照附图更全面地描述示例性实施例；然而，它们可以以不同的形式实施并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完全的，并且将向本领域技术人员完全传达示例性实施例的范围。
在附图中，为了说明的清楚起见，尺寸可能被夸大。将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有该元件，或也可存在一个或多个中间元件。
在下文中，将参照附图描述实施例。在本文中参照作为实施例(和中间结构)的示意图的截面图示来描述实施例。这样，作为例如制造技术和/或公差的结果，图示的形状的变化将被预期。因此，实施例不应被解释为限于本文所示的区域的特定形状，而是可以包括由例如制造产生的形状的偏差。在附图中，为了清楚起见，层和区域的长度和尺寸可能被夸大。附图中相同的附图标记表示相同的元件。
诸如“第一”和“第二”的术语可以用于描述各种部件，但是它们不应该限制各种部件。这些术语仅用于区分部件与其它部件。例如，在不脱离本公开的实质和范围的情况下，第一部件可以被称为第二部件，并且第二部件可以被称为第一部件等。此外，“和/或”可以包括所提及的部件中的任何一种或组合。
此外，只要没有另外特别地提及，单数形式可以包括复数形式。此外，在本说明书中使用的“包含/包括”或“包含有/包括有”表示可以存在或添加一个或多个部件、步骤、操作和元件。
此外，除非另有限定，否则本说明书中所使用的包括技术术语和科学术语的所有术语具有与相关领域的技术人员通常理解的含义相同的含义。在常用词典中限定的术语应被理解为具有与它们在相关领域的上下文中被理解的含义一致的含义，并且除非在本说明书中明确地限定，否则不应解释为具有理想化或过于正式的意义。
还应注意的是，在本说明书中，“连接/联接”不仅指一个部件直接联接另一部件，而且还指通过中间部件间接联接另一部件。另一方面，“直接连接/直接联接”指一个部件直接联接另一部件而没有中间部件。
在下文中，将参照附图来描述本公开的实施例，以向本公开所属领域的普通技术人员完整地描述本公开。
图1是示出根据本公开的实施例的存储装置的简图。
参照图1，存储装置50可以包括存储器装置100、存储器控制器200和外部温度感测单元140。
存储器装置100可以存储数据。存储器装置100可以在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列，存储器单元阵列包括其中存储数据的多个存储器单元。合适的存储器装置100的示例包括：双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)SDRAM、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器装置、电阻式随机存取存储器(RRAM)、相变存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)或自旋转移力矩随机存取存储器(STT-RAM)。在实施例中，存储器装置100可以被实施为三维(3D)阵列结构。本公开不仅可以应用于其中电荷存储层被实施为导电浮栅(FG)的闪速存储器，而且还可以被应用于其中电荷存储层被实施为绝缘层的电荷捕获闪存(CTF)存储器。
在操作中，存储器装置100可以从存储器控制器200接收命令和地址，并且访问存储器单元阵列中响应于地址选择的区域。即，存储器装置100可以对响应于地址而选择的区域执行与命令相对应的操作。例如，存储器装置100可以执行编程操作、读取操作和擦除操作。在编程操作期间，存储器装置100可以在响应于地址而选择的区域中编程数据。在读取操作期间，存储器装置100可以从响应于地址而选择的区域读取数据。在擦除操作期间，存储器装置100可以擦除被存储在响应于地址而选择的区域中的数据。
外部温度感测单元140可以感测存储器装置100的温度。在图1中，外部温度感测单元140被设置为与被实施为半导体封装的存储装置50中的存储器装置100和存储器控制器200分离的单元。考虑到存储器装置100的温度基于外部温度信息，即外部温度感测单元140的输出值而确定，外部温度感测单元140的位置可以被确定。在实施例中，外部温度感测单元140可以邻近存储器装置100的部件中对基于温度的控制更敏感或最敏感的部件。例如，外部温度感测单元140可以被布置在存储器控制器200和存储器装置100中的任何一个的表面上或邻近存储器控制器200和存储器装置100中的任何一个的表面布置。
在实施例中，虽然未示出，但是外部温度感测单元140可以被包括在存储器装置100中。在该情况下，外部温度感测单元140的温度感测结果可以通过存储器控制器200与存储器装置100之间的通信接口来提供。
外部温度感测单元140可以包括用于检测温度信息的至少一个传感器。外部温度感测单元140可以包括例如用于检测温度的温度传感器。在实施例中，外部温度感测单元140可以包括位于存储器装置的不同位置处的多个温度传感器。
合适的温度传感器的示例包括电阻式温度检测器(RTD)和热敏电阻。然而，也可以使用其它类型的温度传感器。RTD可以是使用了电阻随温度变化较大的金属材料，例如铂(Pt)，并且通过测量金属材料的电阻变化来检测温度的温度传感器。热敏电阻可以是通过混合和烧结诸如锰氧化物、镍氧化物、铜氧化物、钴氧化物、铬氧化物和铁氧化物的氧化物而获取的半导体元件。热敏电阻具有针对较小的温度变化其电阻变化较大的特性，因此其可以检测小的温度差。热敏电阻可以以各种形式被制造并使用。作为热敏电阻的示例，热敏电阻以其中电极形成在热敏电阻的两侧上的芯片的形式被制造。
存储器控制器200可以响应于来自主机300的请求或者不管来自主机300的请求来控制存储器装置100的操作。
例如，存储器控制器200可以控制存储器装置100，使得响应于从主机300接收的请求来执行编程操作、读取操作或擦除操作。在编程操作期间，存储器控制器200可以将编程命令、地址和数据提供给存储器装置100。在读取操作期间，存储器控制器200可以将读取命令和地址提供给存储器装置100。在擦除操作期间，存储器控制器200可以将擦除命令和地址提供给存储器装置100。
在实施例中，存储器控制器200可以在不从主机接收请求的情况下自主地生成编程命令、地址和数据，并且将编程命令、地址和数据传输到存储器装置100。例如，存储器控制器200可以将命令、地址和数据提供给存储器装置100以执行后台操作，诸如用于磨损均衡的编程操作和用于垃圾收集的编程操作。
存储器控制器200可以进一步包括性能调节单元210和内部温度感测单元220。
性能调节单元210可以根据存储器装置100的温度来调节存储装置50的性能。例如，性能调节单元210可以降低存储装置50的操作性能，以便当存储器装置100的温度超过临界温度时降低存储器装置100的温度。根据存储器装置100的温度来限制存储装置50的操作性能的操作被称为节流操作。
在实施例中，节流操作可以是控制存储器控制器200和存储器装置100的数据输入/输出速度的操作。例如，当存储器装置100的温度高于临界温度时，存储器控制器200可降低其数据输入/输出速度。数据输入/输出速度可以通过控制数据写入操作或数据读取操作所需的数据输入/输出通道的数量、路径的数量、或时间(例如，tPROG或tREAD)来调节。可选地，数据输入/输出速度可以通过临时保持(hold)用于执行数据写入操作或数据读取操作的命令、地址和数据的传输来控制。可选地，数据输入/输出速度可以通过在已经经过对应于预定时间的延迟之后，将用于执行数据写入操作或数据读取操作的命令、地址和数据传输到存储器装置100来控制。
在实施例中，存储器控制器200可以控制多个存储器装置100。在该情况下，节流操作可以是控制由存储器控制器200同时访问的存储器装置100的数量的操作。例如，如果每个存储器装置100的温度高于临界温度，则存储器控制器200可以减少同时被访问的存储器装置100的数量。
在实施例中，节流操作可以是将输入到存储器装置100的时序(timing)信号或时钟信号的频率降低到基频以下的操作。例如，当存储器装置100的温度高于临界温度时，存储器控制器200可以将输入到存储器装置100的时序信号或时钟信号的频率降低到低于基频的频率。
在实施例中，节流操作可以是激活包括在存储装置50中的冷却器的操作。例如，当存储器装置100的温度高于临界温度时，存储器控制器200可以激活冷却器。
除了上述节流操作之外，使存储器控制器200限制操作性能以降低存储器装置100的温度的任何操作落入根据本公开的实施例的节流操作的范畴内，并且不限于本说明书中描述的操作。
内部温度感测单元220可以被包括在存储器控制器200中以感测存储器控制器200的内部温度。由于内部温度感测单元220被设置在存储器控制器200中，因此存储器控制器200可以经由内部温度感测单元220通过控制内部信号而不是单独的通信接口来容易地获取内部温度信息。
内部温度感测单元220可以包括以与外部温度感测单元140相同的方式检测至少一条信息的传感器，并且可以包括例如检测温度的温度传感器。
在实施例中，内部温度感测单元220可以周期性地感测存储器控制器200的温度并且可以将感测的温度信息存储在存储器控制器200中。
由于内部温度感测单元220被包括在存储器控制器200中并且外部温度感测单元140被设置成更靠近存储器装置100，因此存储器控制器200可以容易且快速地从内部温度感测单元220获取其温度信息，同时从外部温度感测单元140准确地获取存储器装置100的温度信息。
根据本公开，存储器控制器200可以使用从内部温度感测单元220提供的内部温度信息和从外部温度感测单元140提供的外部温度信息两者来限制存储装置50的操作性能。
稍后将参照图2至图5详细地描述根据本公开的实施例的存储器控制器200执行节流操作的方法。
主机300可以使用诸如以下的各种通信方法中的至少一种与存储装置50通信：通用串行总线(USB)通信方法、串行AT附件(SATA)通信方法、串列SCSI(SAS)通信方法、高速芯片间(HSIC)通信方法、小型计算机系统接口(SCSI)通信方法、外围组件互联(PCI)通信方法、高速PCI(PCIe)通信方法、高速非易失性存储器(NVMe)通信方法、通用闪存(UFS)通信方法、安全数字(SD)通信方法、多媒体卡(MMC)通信方法、嵌入式MMC(eMMC)通信方法、双列直插式存储器模块(DIMM)通信方法、寄存式DIMM(RDIMM)通信方法和低负载DIMM(LRDIMM)通信方法。
图2是示出图1的性能调节单元210的示例性配置的框图。
参照图2，性能调节单元210可以包括校正值生成单元211、性能调节确定单元212和校正值更新控制单元213。
校正值生成单元211可以接收外部温度信息Ex_T和内部温度信息In_T。外部温度信息Ex_T可以指如以上参照图1描述的外部温度感测单元140的温度感测结果。内部温度信息In_T可以指示如以上参照图1描述的内部温度感测单元220的温度感测结果。校正值生成单元211可以使用外部温度信息Ex_T和内部温度信息In_T两者来生成校正值diff。例如，校正值生成单元211可以生成外部温度信息Ex_T和内部温度信息In_T之间的差值作为校正值diff。校正值生成单元211可以将生成的校正值diff输出到性能调节确定单元212。
在实施例中，当外部温度信息Ex_T和内部温度信息In_T被同时输入时，校正值生成单元211可以生成校正值diff。可选地，当在内部温度信息In_T被连续地接收的同时外部温度信息Ex_T被输入时，校正值生成单元211可以响应于输入的外部温度信息Ex_T生成校正值diff。可选地，校正值生成单元211可以响应于通过单独的线路输入的控制信号(未示出)，使用外部温度信息Ex_T和内部温度信息In_T两者来生成校正值diff。可选地，校正值生成单元211可以响应于从校正值更新控制单元213输入的更新使能信号update_EN来生成校正值diff，这将在后文描述。
性能调节确定单元212可以根据温度来确定是否限制存储装置50的操作性能。例如，当存储器装置100的温度高于临界温度时，性能调节确定单元212可以输出节流信号throttling_EN。
临界温度可以是在此处存储器装置的操作结果不可靠的温度。在实施例中，临界温度可以是累积地影响存储器装置的操作结果的温度，即使临界温度本身对存储器装置没有即时的影响。临界温度可以通过实验确定并且被存储在存储器控制器中。
详细地，性能调节确定单元212可以接收内部温度信息In_T和校正值diff。性能调节确定单元212可以生成其中校正值diff被施加到内部温度信息In_T的被调节的温度信息。性能调节确定单元212可以将被调节的温度信息与预先存储的临界温度信息进行比较。当调节的温度信息高于临界温度信息时，性能调节确定单元212可以输出节流信号throttling_EN。
在实施例中，当写入请求从主机300输入时，性能调节确定单元212可以根据以上参照图1描述的温度来确定是否限制存储装置50的操作性能。即，性能调节确定单元212可以在执行写入操作时使用内部温度信息In_T和校正值diff来生成被调节的温度信息，并且可以将被调节的温度信息与临界温度信息进行比较。
当指示更新校正值diff的条件已被满足的条件激活信号cond_EN被输入时，校正值更新控制单元213可以将更新使能信号update_EN输出到校正值生成单元211。当更新使能信号update_EN从校正值更新控制单元213被输入时，校正值生成单元211可以使用外部温度信息Ex_T和内部温度信息In_T两者来生成校正值diff。
如果更新校正值的条件被满足，则可以输入条件使能信号cond_EN。
在实施例中，存储器控制器200可以根据存储器装置100的擦除-写入操作的数量(即，擦除-写入循环的数量：EW循环的数量)来更新校正值diff。例如，当存储器装置100的EW循环的数量超过阈值数量时，存储器控制器200可以启用作为内部信号的条件激活信号cond_EN。
在实施例中，每当经过预设的参考时间，存储器控制器200可以更新校正值diff。例如，每当已经经过预设的参考时间，存储器控制器200可以启用作为内部信号的条件激活信号cond_EN。在各个实施例中，预设的参考时间可以基于存储器装置100的服务质量(QoS)标准来设置。
在实施例中，当内部温度信息In_T的值改变为超过临界值时，存储器控制器200可以更新校正值diff。例如，当以上参照图1描述的内部温度感测单元220的温度感测结果被快速地改变时，即，当改变的结果与预先感测的结果进行比较并且改变的温度感测结果超过临界值时，存储器控制器200可以启用作为内部信号的条件激活信号cond_EN。
图3是示出存储器控制器200的示例性操作的流程图。图3示出存储器控制器200在存储装置启动时生成校正值diff并且存储所生成的校正值diff的操作。
参照图3，在步骤301，电力被供给到存储装置50。当电力被供给到存储装置50时，存储器控制器200可以执行启动操作。存储器控制器200可以执行将在步骤303至步骤307描述的操作，如启动操作。
在步骤303，存储器控制器200可以获取外部温度信息，即外部温度感测单元140的温度感测结果。在实施例中，外部温度感测单元140的温度感测结果可以通过存储器控制器200与存储器装置100之间的通信接口来提供。例如，存储器控制器200可以使用获取参数命令从存储器装置100获取外部温度信息。
在步骤305，存储器控制器200可以从内部温度感测单元220获取内部温度信息。内部温度感测单元220可以被包括在存储器控制器200中。因此，存储器控制器200可以响应于内部控制信号来获取内部温度信息，即内部温度感测单元220的温度感测结果。
在步骤307，存储器控制器200可以使用外部温度信息与内部温度信息之间的差值来生成校正值diff。存储器控制器200可以存储生成的校正值diff。
图4是示出存储器控制器200的示例性操作的流程图。
参照图4，在步骤401，存储器控制器200可以从外部主机300接收写入请求。存储器控制器200可以响应于从外部主机300接收的写入请求，根据温度确定是否限制存储装置50的操作性能。
在步骤403，存储器控制器200可以获取内部温度信息，即内部温度感测单元220的温度感测结果。由于内部温度感测单元220被设置在存储器控制器200中，因此存储器控制器200可以响应于内部控制信号来获取内部温度信息。
在步骤405，存储器控制器200可以生成其中校正值diff被施加到内部温度信息的被调节的温度信息。详细地，校正值diff可以是基于以上参照图3描述的操作而预先存储的值。即，校正值diff可以是当存储装置50启动时，外部温度信息，即外部温度感测单元140的温度感测结果，与内部温度信息，即内部温度感测单元220的温度感测结果，之间的差值。存储器控制器200可以生成其中校正值diff被施加到内部温度信息的被调节的温度信息，并且可以使用被调节的温度信息作为存储器装置100的温度信息。
在步骤407，存储器控制器200可以将被调节的温度信息与临界温度信息进行比较。临界温度信息可以指示在此处存储器控制器200开始控制存储装置50的性能的温度。例如，当存储器装置100的温度高于临界温度时，存储器控制器200可以控制存储装置50的性能。如果作为步骤407的比较结果，被调节的温度信息高于临界温度信息，则进程进行到步骤409，而如果作为步骤407的比较结果，被调节的温度信息低于或等于临界温度信息，则进程进行到步骤411。
在步骤409，存储器控制器200可以调节存储装置50的性能水平。存储器控制器200可以通过提高或降低存储装置50的性能水平来控制存储装置50的性能。详细地，当被调节的温度信息高于临界温度信息时，存储器装置100的温度可以被认为高于临界温度，并且存储装置50的操作性能可以被限制，以便降低存储器装置100的温度。如上所述，用于限制存储装置50的性能的操作被称为节流操作。
在实施例中，当存储器装置100的温度高于临界温度时，存储器控制器200可以减小数据输入/输出速度。
在实施例中，当存储器装置100的温度高于临界温度时，存储器控制器200可以降低由存储器控制器200同时访问的存储器装置100的数量。
在实施例中，当存储器装置100的温度高于临界温度时，存储器控制器200可以将输入到存储器装置100的时序信号或时钟信号的频率降低到低于基频的频率。
在实施例中，当存储器装置100的温度高于临界温度时，存储器控制器200可以激活包括在存储装置50中的冷却器。
除了上述节流操作之外，允许存储器控制器200限制操作性能以降低存储器装置100的温度的任何操作落入根据本公开的实施例的节流操作的范畴内，并且不限于在本说明书中描述的操作。
在步骤411，存储器控制器200可以根据设定的性能水平来执行写入操作。详细地，当被调节的温度信息高于临界温度信息时，存储器控制器200可以根据在步骤409处调节的性能水平执行写入操作，而当被调节的温度信息低于或等于临界温度信息时，存储器控制器200可以执行写入操作而不调节性能水平。
根据本公开的实施例，存储器控制器200可以在启动时获取外部温度信息，并且可以生成校正值diff，即内部温度信息与外部温度信息之间的差值。此后，当响应于写入请求来执行写入操作时，存储器控制器200可以将通过将校正值diff施加到内部温度信息而获取的温度信息与临界温度信息进行比较。因此，每当执行写入操作时，即使没有获取外部温度信息，存储器控制器200也可以执行与存储器装置100的温度相对应的节流操作。
图5是示出存储器控制器200的示例性操作的流程图。图5示出存储器控制器200更新在启动时生成的校正值diff。
参照图5，在步骤501，存储器控制器200可以从外部主机300接收写入请求。存储器控制器200可以响应于从外部主机300接收的写入请求来根据温度确定是否限制存储装置50的性能。
在步骤503，存储器控制器200可以获取内部温度信息，即内部温度感测单元220的温度感测结果。由于内部温度感测单元220被设置在存储器控制器200中，因此存储器控制器200可以响应于内部控制信号来获取内部温度信息。
在步骤505，存储器控制器200可以生成其中校正值diff被施加到内部温度信息的被调节的温度信息。详细地，校正值diff可以是基于以上参照图3描述的操作而预先存储的值。即，校正值diff可以是当存储装置50启动时，外部温度信息，即外部温度感测单元140的温度感测结果，与内部温度信息，即内部温度感测单元220的温度感测结果，之间的差值。存储器控制器200可以生成其中校正值diff被施加到内部温度信息的被调节的温度信息，并且可以使用被调节的温度信息作为存储器装置100的温度信息。
在步骤507，存储器控制器200可以将被调节的温度信息与临界温度信息进行比较。临界温度信息可以指示存储器控制器200开始控制存储装置50的性能的温度。例如，当存储器装置100的温度高于临界温度时，存储器控制器200可以控制存储装置50的性能。如果作为步骤507的比较结果，被调节的温度信息高于临界温度信息，则进程进行到步骤509，而如果作为步骤507的比较结果，被调节的温度信息低于或等于临界温度信息，则进程进行到步骤515。
在步骤509，存储器控制器200可以确定是否满足校正值更新条件。校正值diff可以根据如以上参照图3描述的实施例在启动时生成，但是作为外部温度感测单元140的温度感测结果的外部温度信息与作为内部温度感测单元220的温度感测结果的内部温度信息之间的差值可以随着时间的推移而改变。因此，为了根据温度执行精确的节流操作，需要更新校正值diff。然而，如果每当执行写入操作时就生成校正值diff，则存储装置50的性能可能劣化，因此存储器控制器200可以仅当满足校正值更新条件时更新校正值diff。
在实施例中，存储器控制器200可以基于存储器装置100的擦除-写入循环(EW循环)的数量来更新校正值diff。例如，存储器控制器200可以在EW循环的数量超过阈值数量时确定校正值更新条件被满足。
在实施例中，每当已经经过预设的参考时间，存储器控制器200可以更新校正值diff。例如，每当已经经过预设的参考时间，存储器控制器200可以确定校正值更新条件被满足。在各种实施例中，预设的参考时间可以基于存储器装置的服务质量(QoS)标准来设置。
在实施例中，当内部温度信息的值改变为超过临界值时，存储器控制器200可以更新校正值diff。例如，当以上参照图1描述的内部温度感测单元220的温度感测结果被快速地改变时，即当改变的结果与预先感测的结果进行比较并且改变的温度感测结果改变为超过临界值时，存储器控制器可以确定校正值更新条件被满足。
作为步骤509的确定结果，如果满足校正值更新条件，则进程进行到步骤511，而如果不满足校正值更新条件，则进程进行到步骤513。
在步骤511，存储器控制器200可以更新校正值diff。详细地，存储器控制器200可以基于如以上参照图3所描述的步骤303至步骤307来更新校正值diff。在校正值diff已经被更新之后，存储器控制器200可以返回到步骤505，在步骤505中可以使用更新的校正值diff来生成被调节的温度信息。
在步骤513，存储器控制器200可以调节存储装置50的性能水平。存储器控制器200可以通过提高或降低存储装置50的性能水平来控制存储装置50的性能。详细地，当被调节的温度信息高于临界温度信息时，存储器装置100的温度可以被认为高于临界温度，并且存储装置50的操作性能可以被限制，以便降低存储器装置100的温度。如上所述，用于限制存储装置50的性能的操作被称为节流操作。
在实施例中，当存储器装置100的温度高于临界温度时，存储器控制器200可以减小数据输入/输出速度。
在实施例中，当存储器装置100的温度高于临界温度时，存储器控制器200可以降低由存储器控制器200同时访问的存储器装置100的数量。
在实施例中，当存储器装置100的温度高于临界温度时，存储器控制器200可以将输入到存储器装置100的时序信号或时钟信号的频率降低到低于基频的频率。
在实施例中，当存储器装置100的温度高于临界温度时，存储器控制器200可以激活包括在存储装置50中的冷却器。
除了上述节流操作之外，允许存储器控制器200限制操作性能以降低存储器装置100的温度的任何操作落入根据本公开的实施例的节流操作的范畴内，并且不限于在本说明书中描述的操作。
在步骤515，存储器控制器200可以根据设定的性能水平来执行写入操作。详细地，当被调节的温度信息高于临界温度信息并且不满足校正值更新条件时，存储器控制器200可以根据在步骤513处被调节的性能水平执行写入操作，而当被调节的温度信息低于或等于临界温度信息时，存储器控制器200可以执行写入操作而不调节性能水平。
图6是示出图1的存储器装置100的示例性配置的简图。
参照图6，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL联接到地址解码器121。存储块BLK1至BLKz通过位线BL1至BLm联接到读取和写入电路123。存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施例中，多个存储器单元是非易失性存储器单元。在多个存储器单元中，联接到相同字线的存储器单元被定义为单个页面。即，存储器单元阵列110由多个页面构成。在实施例中，包括在存储器单元阵列110中的多个存储块BLK1至BLKz中的每一个可以包括多个虚拟单元。作为虚拟单元，一个或多个虚拟单元可以串联地联接在漏极选择晶体管和存储器单元之间以及源极选择晶体管和存储器单元之间。
存储器装置100的存储器单元可以各自被实施为能够存储单个数据位的单层单元(SLC)或者能够存储两个或更多个数据位的多层单元(MLC)，包括例如能够存储三个数据位的三层单元(TLC)或能够存储四个数据位的四层单元(QLC)。
外围电路120可以包括地址解码器121、电压发生器122、读取和写入电路123、数据输入/输出电路124和外部温度感测单元125。
外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110，使得编程操作、读取操作和擦除操作被执行。
地址解码器121通过行线RL联接到存储器单元阵列110。行线RL可以包括漏极选择线、字线、源极选择线和共源线。在实施例中，字线可以包括正常字线和虚拟字线。在实施例中，行线RL可以进一步包括管道(pipe)选择线。
地址解码器121被配置成在控制逻辑130的控制下操作。地址解码器121从控制逻辑130接收地址ADDR。
地址解码器121被配置成解码所接收的地址ADDR的块地址。地址解码器121响应于解码的块地址从存储块BLK1至BLKz中选择至少一个存储块。地址解码器121被配置成解码所接收的地址ADDR的行地址。地址解码器121可以响应于解码的行地址通过将从电压发生器122供给的电压施加到至少一个字线WL来选择所选择的存储块的至少一个字线。
在编程操作期间，地址解码器121可以将编程电压施加到选择的字线并且将电平低于编程电压的电平的通过电压施加到未选择的字线。在编程验证操作期间，地址解码器121可以将验证电压施加到选择的字线并且将高于验证电压的验证通过电压施加到未选择的字线。
在读取操作期间，地址解码器121可以将读取电压施加到选择的字线并且将高于读取电压的通过电压施加到未选择的字线。
在实施例中，可以基于存储块来执行存储器装置100的擦除操作。在擦除操作期间，输入到存储器装置100的地址ADDR包括块地址。地址解码器121可以解码块地址并且响应于解码的块地址选择单个存储块。在擦除操作期间，地址解码器121可将接地电压施加到与选择的存储块联接的字线。
在实施例中，地址解码器121可以被配置成解码被接收的地址ADDR的列地址。解码的列地址DCA可以被传递到读取和写入电路123。在示例性实施例中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的部件。
电压发生器122被配置成通过使用提供给存储器装置100的外部供给电压来生成多个电压。电压发生器122可以在控制逻辑130的控制下操作。
在实施例中，电压发生器122可以通过调节外部供给电压来生成内部供给电压。由电压发生器122生成的内部供给电压被用作存储器装置100的操作电压。
在实施例中，电压发生器122可通过使用外部供给电压或内部供给电压来生成多个电压。电压产生器122可以被配置成生成存储器装置100所需的各种电压。例如，电压发生器122可以生成多个编程电压、多个通过电压、多个选择的读取电压和多个未选择的读取电压。
例如，电压发生器122可以包括用于接收内部供给电压的多个泵送电容器(pumping capacitor)，并且可以在控制逻辑130的控制下通过选择性地激活泵送电容器来生成多个电压。
生成的电压可以通过地址解码器121被供给到存储器单元阵列110。
读取和写入电路123包括第一页面缓冲器PB1至第m页面缓冲器PBm。第一页面缓冲器PB1至第m页面缓冲器PBm分别通过第一位线BL1至第m位线BLm联接到存储器单元阵列110。第一页面缓冲器PB1至第m页面缓冲器PBm在控制逻辑130的控制下操作。
第一页面缓冲器PB1至第m页面缓冲器PBm与数据输入/输出电路124执行数据通信。在编程操作期间，第一页面缓冲器PB1至第m页面缓冲器PBm通过数据输入/输出电路124和数据线DL来接收待被存储的数据DATA。
在编程操作期间，当编程脉冲被施加到各个选择的字线时，第一页面缓冲器PB1至第m页面缓冲器PBm可以通过位线BL1至BLm将通过数据输入/输出电路124接收的数据DATA传递到选择的存储器单元。选择的页面中的存储器单元基于传递的数据DATA被编程。与施加了编程许可电压(例如，接地电压)的位线联接的存储器单元可以具有增加的阈值电压。与施加了编程禁止电压(例如，供给电压)的位线联接的存储器单元的阈值电压可以被保持。在编程验证操作期间，第一页面缓冲器至第m页面缓冲器通过位线BL1至BLm从被选择的存储器单元读取页面数据。
在读取操作期间，读取和写入电路123通过位线BL从被选择的页面中的存储器单元读取数据DATA并且将读取数据DATA输出到数据输入/输出电路124。
在擦除操作期间，读取和写入电路123可以允许位线BL浮置。在实施例中，读取和写入电路123可以包括列选择电路。
数据输入/输出电路124通过数据线DL联接到第一页面缓冲器PB1至第m页面缓冲器PBm。数据输入/输出电路124在控制逻辑130的控制下操作。
数据输入/输出电路124可以包括用于接收输入数据的多个输入/输出缓冲器(未示出)。在编程操作期间，数据输入/输出电路124从外部控制器(未示出)接收待被存储的数据DATA。在读取操作期间，数据输入/输出电路124将从包括在读取和写入电路123中的第一页面缓冲器PB1至第m页面缓冲器PBm接收的数据输出到外部控制器。
外部温度感测单元125可以是如以上参照图1至图5描述的外部温度感测单元140。外部温度感测单元125可以感测存储器装置100的温度并且将感测结果提供给控制逻辑130。外部温度感测单元125可以包括用于检测至少一条信息的至少一个传感器，并且可以包括例如用于检测温度的温度传感器。包括在外部温度感测单元125中的温度传感器的类型不受本公开的实施例的限制。例如，温度传感器的示例可以包括电阻式温度检测器(RTD)、热敏电阻等。RTD可以是使用了电阻随温度变化较大的金属材料，例如铂(Pt)，并且通过测量金属材料的电阻变化来检测温度的温度传感器。热敏电阻是通过混合和烧结诸如锰氧化物、镍氧化物、铜氧化物、钴氧化物、铬氧化物和铁氧化物等氧化物而获取的半导体元件，并且具有针对较小的温度变化其电阻变化较大的特性。这种热敏电阻可以以各种形式制造和使用。例如，热敏电阻器可以以其中电极形成在两侧上的芯片的形式被制造。
控制逻辑130可以联接到地址解码器121、电压发生器122、读取和写入电路123、数据输入/输出电路124和外部温度感测单元125。控制逻辑130可以控制存储器装置100的全部操作。控制逻辑130可以响应于从外部装置接收的命令CMD而操作。在实施例中，控制逻辑130可以响应于来自外部控制器的命令，将外部温度信息，即外部温度感测单元125的温度感测结果提供给外部控制器。
图7是示出图6的存储器单元阵列的实施例的简图。
参照图7，存储器单元阵列110包括多个存储块BLK1至BLKz。每个存储块具有三维(3D)结构。每个存储块包括堆叠在衬底上的多个存储器单元。这些存储器单元沿正X(+X)方向、正Y(+Y)方向和正Z(+Z)方向布置。下面将参照图8和图9详细地描述每个存储块的示例性配置。
图8是示出图7的存储块BLK1至BLKz中的任何一个存储块(BLK1)的示例性电路图。
参照图8，第一存储块BLK1包括多个单元串CS11至CS1m和CS21至CS2m。在实施例中，单元串CS11至CS1m和CS21至CS2m中的每一个可以形成为“U”形。在第一存储块BLK1中，m个单元串被布置在行方向(即，正(+)X方向)上。在图8中，两个单元串被示出为被布置在列方向(即，正(+)Y方向)上。然而，为了便于说明而做出该图示，并且将理解的是，三个或更多个单元串可以被布置在列方向上。
多个单元串CS11至CS1m和CS21至CS2m中的每一个包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管(pipe)晶体管PT以及至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以分别具有相似的结构。在实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层。在实施例中，用于提供沟道层的柱(pillar)可以被提供给每个单元串。在实施例中，用于提供沟道层、隧穿绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱可以被提供给每个单元串。
每个单元串的源极选择晶体管SST连接在共源线CSL与存储器单元MC1至MCp之间。
在实施例中，布置在相同行中的单元串的源极选择晶体管联接到在行方向上延伸的源极选择线，并且布置在不同行中的单元串的源极选择晶体管联接到不同的源极选择线。在图8中，第一行中的单元串CS11至CS1m的源极选择晶体管联接到第一源极选择线SSL1。第二行中的单元串CS21至CS2m的源极选择晶体管联接到第二源极选择线SSL2。
在实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同地联接到单个源极选择线。
在每个单元串中的第一存储器单元MC1至第n存储器单元MCn联接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可以被划分成第一存储器单元MC1至第p存储器单元MCp以及第p+1存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp可以顺序地布置在与正(+)Z方向相反的方向上并且串联地连接在源极选择晶体管SST与管道晶体管PT之间。第p+1存储器单元MCp+1至第n存储器单元MCn顺序地布置在+Z方向上并且串联地联接在管道晶体管PT和漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp以及第p+1存储器单元MCp+1至第n存储器单元MCn通过管道晶体管PT彼此联接。每个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极分别联接到第一字线WL1至第n字线WLn。
每个单元串的管道晶体管PT的栅极联接到管道线PL。
每个单元串的漏极选择晶体管DST连接在相应的位线和存储器单元MCp+1至MCn之间。在行方向上的单元串联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11至CS1m的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21至CS2m的漏极选择晶体管联接到第二漏极选择线DSL2。
在列方向上布置的单元串联接到在列方向上延伸的位线。在图8中，第一列中的单元串CS11和CS21联接到第一位线BL1。第m列中的单元串CS1m和CS2m联接到第m位线BLm。
在行方向上布置的单元串中联接到相同字线的存储器单元构成单个页面。例如，第一行中的单元串CS11至CS1m中联接到第一字线WL1的存储器单元构成单个页面。第二行中的单元串CS21到CS2m中联接到第一字线WL1的存储器单元构成单个另外的页面。可以通过选择漏极选择线DSL1和DSL2中的任何一个来选择布置在单个行方向上的单元串。可以通过选择字线WL1至WLn中的任何一个来从选择的单元串中选择单个页面。
在实施例中，可以提供偶数位线和奇数位线代替第一位线BL1至第m位线BLm。进一步地，在行方向上布置的单元串CS11至CS1m或CS21至CS2m中的偶数单元串可以分别联接到偶数位线，并且在行方向上布置的单元串CS11至CS1m或CS21至CS2m中的奇数单元串可以分别联接到奇数位线。
在实施例中，第一存储器单元MC1至第n存储器单元MCn中的一个或多个可以用作虚拟存储器单元。例如，提供一个或多个虚拟存储器单元以减少源极选择晶体管SST与存储器单元MC1至MCp之间的电场。可选地，提供一个或多个虚拟存储器单元以减少漏极选择晶体管DST与存储器单元MCp+1至MCn之间的电场。当提供更多的虚拟存储器单元时，存储块BLK1的操作的可靠性提高，但是存储块BLK1的大小增加。当提供越少的存储器单元时，存储块BLK1的大小减小，但是存储块BLK1的操作的可靠性可能劣化。
为了有效地控制一个或多个虚拟存储器单元，虚拟存储器单元中的每一个可以具有所需的阈值电压。在执行存储块BLK1的擦除操作之前或之后，可以对全部或一些虚拟存储器单元执行编程操作。当在已经执行编程操作之后执行擦除操作时，虚拟存储器单元的阈值电压控制被施加到与各个虚拟存储器单元联接的虚拟字线的电压，并且因此虚拟存储器单元可以具有所需的阈值电压。
图9是示出图7的存储块BLK1至BLKz中的任何一个存储块(BLK1)的实施例BLK1'的示例性电路图。
参照图9，第一存储块BLK1'包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿着正Z(+Z)方向延伸。单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括在存储块BLK1'下方的衬底(未示出)上堆叠的至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST连接在共源线CSL与存储器单元MC1至MCn之间。在相同行中布置的单元串的源极选择晶体管联接到相同的源极选择线。在第一行中布置的单元串CS11'至CS1m'的源极选择晶体管联接到第一源极选择线SSL1。在第二行中布置的单元串CS21'至CS2m'的源极选择晶体管联接到第二源极选择线SSL2。在实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同地联接到单个源极选择线。
在每个单元串中的第一存储器单元MC1至第n存储器单元MCn串联地连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极分别联接到第一字线WL1至第n字线WLn。
每个单元串的漏极选择晶体管DST连接在相应的位线和存储器单元MC1至MCn之间。在行方向上布置的单元串的漏极选择晶体管联接到在行方向上延伸的漏极选择线。第一行中的单元串CS11'至CS1m'的漏极选择晶体管联接到第一漏极选择线DSL1。第二行中的单元串CS21'至CS2m'的漏极选择晶体管联接到第二漏极选择线DSL2。
因此，除了将管道晶体管PT从每个单元串去除之外，图9的存储块BLK1'具有与图8的存储块BLK1的电路类似的等效电路。
在实施例中，可以提供偶数位线和奇数位线代替第一位线BL1至第m位线BLm。进一步地，在行方向上布置的单元串CS11'至CS1m'或CS21'至CS2m'中的偶数单元串可以分别联接到偶数位线，并且在行方向上布置的单元串CS11'至CS1m'或CS21'至CS2m'中的奇数单元串可以分别联接到奇数位线。
在实施例中，第一存储器单元MC1至第n存储器单元MCn中的一个或多个可以用作虚拟存储器单元。例如，提供一个或多个虚拟存储器单元以减少源极选择晶体管SST与存储器单元MC1至MCn之间的电场。可选地，提供一个或多个虚拟存储器单元以减少漏极选择晶体管DST与存储器单元MC1至MCn之间的电场。当提供更多的虚拟存储器单元时，存储块BLK1'的操作的可靠性提高，但是存储块BLK1'的大小增加。当提供越少的存储器单元时，存储块BLK1'的大小减小，但是存储块BLK1'的操作的可靠性可能劣化。
为了有效地控制一个或多个虚拟存储器单元，虚拟存储器单元中的每一个可以具有所需的阈值电压。在执行存储块BLK1'的擦除操作之前或之后，可以对全部或一些虚拟存储器单元执行编程操作。当在已经执行编程操作之后执行擦除操作时，虚拟存储器单元的阈值电压控制被施加到与各个虚拟存储器单元联接的虚拟字线的电压，因此虚拟存储器单元可以具有所需的阈值电压。
图10是示出图1的存储器控制器的实施例的简图。
存储器控制器1000联接到主机和存储器装置。响应于来自主机的请求，存储器控制器1000可以访问存储器装置。例如，存储器控制器1000可以被配置为控制存储器装置的写入操作、读取操作、擦除操作和后台操作。存储器控制器1000可以提供存储器装置和主机之间的接口。存储器控制器1000可以运行固件以用于控制存储器装置。
参照图10，存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校正码(ECC)块1030、主机接口1040、缓冲器控制电路1050、存储器接口1060和总线1070。存储器控制器还可以包括如图1的实施例中的性能调节单元210和内部温度感测单元220。存储器控制器2100可以以与以上参照图1描述的存储器控制器200相同的方式来实施。
总线1070可以提供存储器控制器1000的部件之间的通道。
处理器1010可以控制存储器控制器1000的全部操作并且可以执行逻辑操作。处理器1010可以通过主机接口1040与外部主机通信，并且还可以通过存储器接口1060与存储器装置通信。进一步地，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以通过使用存储器缓冲器1020作为工作存储器、高速缓冲存储器或缓冲存储器来控制存储装置的操作。
处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以通过FTL将由主机提供的逻辑块地址(LBA)转换成物理块地址(PBA)。FTL可以使用映射表来接收LBA并且将LBA转换成PBA。通过FTL执行的地址映射方法的示例可以包括根据映射单元的各种方法。代表性的地址映射方法包括页面映射方法、块映射方法和混合映射方法。
处理器1010可以随机化从主机接收的数据。例如，处理器1010可以使用随机化种子来随机化从主机接收的数据。作为待被存储的数据，随机化的数据可以被提供给存储器装置并且可以被编程在存储器单元阵列中。
在读取操作期间，处理器可以对从存储器装置接收的数据去随机化。例如，处理器1010可以使用去随机化种子来对从存储器装置接收的数据去随机化。去随机化的数据可以被输出到主机。
在实施例中，处理器1010可以运行软件或固件以执行随机化操作和去随机化操作。
在实施例中，处理器1010可以执行以上参照图1和图2描述的性能调节单元210的操作。例如，处理器1010可以运行固件以根据存储器装置的温度来调节存储装置的性能。用于根据温度来调节存储装置的性能的固件可以基于以上参照图2至图5描述的存储器控制器的操作方法来运行。
存储器缓冲器1020可以用作处理器1010的工作存储器、高速缓冲存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010执行的代码和命令。存储器缓冲器1020可以存储由处理器1010处理的数据。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC块1030可以执行错误校正。ECC块1030可以基于将通过存储器接口1060被写入到存储器装置的数据来执行ECC编码。被ECC编码的数据可以通过存储器接口1060被传输到存储器装置。ECC块1030可以基于通过存储器接口1060从存储器装置接收的数据来执行ECC解码。在示例中，ECC块1030可以作为存储器接口1060的部件被包括在存储器接口1060中。
主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用诸如以下的各种通信方法中的至少一种执行通信：通用串行总线(USB)通信方法、串行AT附件(SATA)通信方法、串列SCSI(SAS)通信方法、高速芯片间(HSIC)通信方法、小型计算机系统接口(SCSI)通信方法、外围组件互联(PCI)通信方法、高速PCI(PCIe)通信方法、高速非易失性存储器(NVMe)通信方法、通用闪存(UFS)通信方法、安全数字(SD)通信方法、多媒体卡(MMC)通信方法、嵌入式MMC(eMMC)通信方法、双列直插式存储器模块(DIMM)通信方法、寄存式DIMM(RDIMM)通信方法和低负载DIMM(LRDIMM)通信方法。
缓冲器控制电路1050可以在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060可以在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道将命令、地址和数据传输到存储器装置/从存储器装置接收命令、地址和数据。
在实施例中，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制电路1050。
在实施例中，处理器1010可以使用代码来控制存储器控制器1000的操作。处理器1010可以从设置在存储器控制器1000中的非易失性存储器装置(例如，ROM)加载代码。在实施例中，处理器1010可以通过存储器接口1060从存储器装置加载代码。
在实施例中，存储器控制器1000的总线1070可以被划分成控制总线和数据总线。数据总线可以被配置成在存储器控制器1000中传输数据，并且控制总线可以被配置成在存储器控制器1000中传输诸如命令或地址的控制信息。数据总线和控制总线可以彼此隔离，并且可以既不互相干扰也不互相影响。数据总线可以联接到主机接口1040、缓冲器控制电路1050、ECC块1030和存储器接口1060。控制总线可以联接到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。
图11是示出应用根据本公开的实施例的存储装置的存储卡系统的框图。
参照图11，存储卡系统2000可以包括存储器控制器2100、存储器装置2200和连接器2300。
存储器控制器2100联接到存储器装置2200。存储器控制器2100可以访问存储器装置2200。例如，存储器控制器2100可以控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100可以提供存储器装置2200和主机之间的接口。存储器控制器2100可以运行固件以用于控制存储器装置2200。存储器控制器2100可以以与以上参照图1描述的存储器控制器200相同的方式来实施。
在实施例中，存储器控制器2100可以包括诸如RAM、处理单元、主机接口、存储器接口和ECC块的部件。
存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以基于特定通信协议与外部装置(例如，主机)通信。在实施例中，存储器控制器2100可以通过诸如以下的各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、外围组件互联(PCI)协议、高速PCI(PCI-E)协议、高级技术附件(ATA)协议、串行ATA(SATA)协议、并行ATA(PATA)协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、电子集成驱动器(IDE)协议、火线协议、通用闪存(UFS)协议、WiFi协议、蓝牙协议和高速非易失性存储器(NVMe)协议。在实施例中，连接器2300可以由上述各种通信协议中的至少一种来限定。
在实施例中，存储器装置2200可以被实施为诸如以下的各种非易失性存储器装置中的任意一种：电可擦除可编程ROM(EPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁性RAM(STT-MRAM)。
可以通过存储器控制器2100执行以上参照图1至图5描述的根据存储器装置的温度来控制存储装置的性能的操作。在该情况下，以上参照图1描述的外部温度感测单元140可以被设置在存储器装置2200中。可选地，虽然未在附图中示出，但是外部温度感测单元140可以独立于存储器控制器2100和存储器装置2200被实施在存储卡系统2000上。
在实施例中，存储器控制器2100或存储器装置2200可以被封装成诸如以下类型：堆叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝伏尔组件管芯(Die in Waffle Pack)、晶圆型管芯(Die in WaferForm)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄四方扁平封装(TQFP)、小外形(SOIC)、收缩小外形封装(SSOP)、薄型小外形(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理堆叠封装(WSP)等，并且可以被设置为单个半导体封装。可选地，存储器装置2200可以包括可以基于上述封装类型被封装的多个非易失性存储器芯片，并且可以被设置为单个半导体封装。
在实施例中，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中。在实施例中，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中以配置固态硬盘(SSD)。存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中以配置存储卡。例如，存储器控制器2100和存储器装置2200可以被集成到单个半导体装置中以配置诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC或eMMC)、SD卡(SD、迷你SD、微型SD或SDHC)或通用闪存(UFS)。
在实施例中，存储器装置2200可以是以上参照图1和图6至图9描述的存储器装置100。即，存储器装置2200可以基于以上参照图1至图5描述的节流操作来操作。
图12是示出应用根据本公开的实施例的存储装置的固态硬盘(SSD)系统的示例的框图。
参照图12，SSD系统3000可以包括主机3100和SSD 3200。SSD 3200可以通过信号连接器3001与主机3100交换信号SIG，并且可以通过电力连接器3002接收电力PWR。SSD 3200可以包括SSD控制器3210、多个闪速存储器3221至322n、辅助电源3230和缓冲存储器3240。
在实施例中，SSD控制器3210可以执行以上参照图1描述的存储器控制器200的功能。
SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪速存储器3221至322n。在实施例中，信号SIG可以是基于主机3100和SSD 3200的接口的信号。例如，信号SIG可以是由诸如以下的各种接口中的至少一种限定的信号：通用串行总线(USB)接口、多媒体卡(MMC)接口、嵌入式MMC(eMMC)接口、外围组件互联(PCI)接口、高速PCI(PCI-E)接口、高级技术附件(ATA)接口、串行ATA(SATA)接口、并行ATA(PATA)接口、小型计算机小型接口(SCSI)接口、增强型小型磁盘接口(ESDI)接口、电子集成驱动器(IDE)接口、火线接口、通用闪存(UFS)接口、WiFi接口、蓝牙接口和高速非易失性存储器(NVMe)接口。
辅助电源3230可以通过电力连接器3002联接到主机3100。辅辅助电源3230可以供给有来自主机3100的电力PWR并且可以被充电。当从主机3100供给电力被不平稳地执行时，辅助电源3230可以供给SSD3200的电力。在实施例中，辅助电源3230可以位于SSD 3200内部或者位于SSD 3200外部。例如，辅助电源3230可以被设置在主板中并且可以将辅助电力供给到SSD 3200。
缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221至322n接收的数据，或者可以临时存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
在实施例中，非易失性存储器3221至322n可以是以上参照图1至图11描述的非易失性存储器装置。即，非易失性存储器3221至322n可以基于以上参照图1至图11描述的擦除方法来擦除存储块。
在实施例中，存储器装置3221至322n可以是以上参照图1和图6至图9描述的存储器装置100。即，存储器装置3221至322n可以基于以上参照图1至图5描述的节流操作来操作。
图13是示出应用了根据本公开的实施例的存储装置的用户系统的框图。
参照图13，用户系统4000可以包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以运行包括在用户系统4000中的部件、操作系统(OS)或用户程序。在实施例中，应用处理器4100可以包括用于控制包括在用户系统4000中的部件的控制器、接口、图形引擎等。应用处理器4100可以被设置为片上系统(SoC)。
存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。在实施例中，应用处理器4100和存储器模块4200可以基于堆叠封装(POP)来封装并且可以然后被设置为单个半导体封装。
网络模块4300可以与外部装置通信。例如，网络模块4300可以支持诸如以下的无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙或WiFi通信。在实施例中，网络模块4300可以被包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。可选地，存储模块4400可以将存储在存储模块4400中的数据传输到应用处理器4100。在实施例中，存储模块4400可以被实施为诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪速存储器、NOR闪速存储器或具有三维(3D)结构的NAND闪速存储器的非易失性半导体存储器装置。在实施例中，存储模块4400可以被设置为诸如用户系统4000的存储卡或外部驱动器的可移除存储介质(即，可移除驱动器)。
在实施例中，存储模块4400可以包括多个非易失性存储器装置，其每一个都可以为以上参照图1和图6至图9描述的存储器装置100。即，包括在存储模块4400中的非易失性存储器装置可以基于以上参照图1至图5描述的节流操作来操作。
用户接口4500可以包括将数据或指令输入到应用处理器4100或将数据输出到外部装置的接口。在实施例中，用户接口4500可以包括诸如以下的用户输入界面：键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电装置。用户界面4500可以进一步包括诸如以下的用户输出界面：液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和马达。
根据本公开，提供一种根据温度控制其性能的存储装置以及该存储装置的操作方法。
虽然为了说明的目的已经公开本公开的示例性实施例，但是本领域技术人员将理解，各种变型、添加和替换是可能的。因此，本公开的范围必须由所附权利要求及其等同物而不是由上述实施例来限定。
虽然本公开的实施例已经被公开，但是本领域技术人员将理解，在不脱离本公开的范围和实质的情况下，各种变型、添加和替换是可能的。
在以上讨论的实施例中，可以选择性地执行或跳过所有步骤。另外，可以并不总是以常规的顺序执行每个实施例中的步骤。此外，在本说明书和附图中公开的实施例旨在帮助本领域普通技术人员更清楚地理解本公开，而不是旨在限制本公开的范围。换言之，本公开所属领域的普通技术人员基于本公开的技术范围将能够容易地理解各种变型是可能的。
已经参照附图描述本公开的实施例，并且在说明书中使用的特定术语或词语应当根据本公开的实质来解释，而不限制其主题。应当理解的是，本文所述的基本发明构思的许多变化和变型将仍然落入如所附权利要求及其等同物所限定的本公开的实质和范围内。

Claims (17)

1.一种存储器控制器，所述存储器控制器用于控制存储器装置，所述存储器控制器包括：
内部温度感测单元，其被配置成通过对所述存储器控制器的温度进行感测来生成内部温度信息；以及
性能调节单元，其被配置成从外部温度感测单元接收外部温度信息，并且使用所述内部温度信息和所述外部温度信息来控制所述存储器控制器的操作性能，
其中所述外部温度信息表示所述存储器装置的温度，其中所述性能调节单元包括：
校正值生成单元，其被配置成基于所述内部温度信息和所述外部温度信息生成校正值；以及
性能调节确定单元，其被配置成生成被调节的温度信息，在所述被调节的温度信息中所述校正值被施加到所述内部温度信息；将所述被调节的温度信息与预先存储的临界温度信息进行比较；并且然后基于比较结果来确定是否调节所述存储器控制器的操作性能，以及
校正值更新控制单元，其被配置成生成用于更新所述校正值的更新使能信号，并且当所述存储器装置的擦除-写入循环的数量即EW循环的数量超过阈值数量时，输出所述更新使能信号。
2.根据权利要求1所述的存储器控制器，其中当电力被供给到所述存储器控制器时，所述校正值生成单元生成所述校正值。
3.根据权利要求1所述的存储器控制器，其中所述校正值是所述内部温度信息和所述外部温度信息之间的差值。
4.根据权利要求1所述的存储器控制器，其中当针对所述存储器装置的写入请求被输入并且所述被调节的温度信息高于所述临界温度信息时，所述性能调节确定单元通过输出用于激活节流操作的节流信号来控制所述操作性能，其中所述节流操作调节所述存储器控制器的操作性能。
5.根据权利要求4所述的存储器控制器，其中所述节流操作是减小所述存储器控制器的数据输入/输出速度的操作。
6.根据权利要求4所述的存储器控制器，其中：
所述存储器控制器能够同时访问多个存储器装置，并且
所述节流操作是减小所述存储器控制器同时访问的存储器装置的数量的操作。
7.根据权利要求4所述的存储器控制器，其中所述节流操作是减小被输入到所述存储器装置的时序信号或时钟信号的频率的操作。
8.根据权利要求4所述的存储器控制器，其中所述节流操作是激活被设置在所述存储器控制器外部的冷却器的操作。
9.根据权利要求1所述的存储器控制器，其中当所述内部温度信息改变为超过临界值时，所述校正值更新控制单元输出所述更新使能信号。
10.根据权利要求1所述的存储器控制器，其中当已经经过预设的参考时间时，所述校正值更新控制单元输出所述更新使能信号。
11.根据权利要求10所述的存储器控制器，其中所述预设的参考时间基于所述存储器装置的服务质量标准即QoS标准来设置。
12.一种存储装置，其包括：
多个存储器装置；
外部温度感测单元，其被配置成通过对各个存储器装置的温度进行感测来生成外部温度信息；以及
存储器控制器，其被配置成：
控制所述多个存储器装置，并且使用内部温度信息和所述外部温度信息来控制所述存储器控制器的操作性能，
其中所述内部温度信息表示所述存储器控制器的温度，
其中所述存储器控制器被配置成生成表示所述内部温度信息与所述外部温度信息之间的差值的校正值，生成其中所述校正值被施加到所述内部温度信息的被调节的温度信息，并且当所述存储器装置的擦除-写入循环的数量即EW循环的数量超过阈值数量时，更新所述校正值。
13.根据权利要求12所述的存储装置，其中所述存储器控制器被配置成当所述存储装置启动时生成所述校正值，并且
其中当针对所述多个存储器装置的写入请求被输入时生成所述被调节的温度信息。
14.根据权利要求13所述的存储装置，其中所述存储器控制器被配置成通过将所述被调节的温度信息与预先存储的临界温度信息进行比较来控制操作性能。
15.一种存储装置的操作方法，所述存储装置包括多个存储器装置和用于控制所述多个存储器装置的存储器控制器，所述方法包括：
当针对所述多个存储器装置的写入请求被输入时，获取表示所述存储器控制器的温度的内部温度信息；
当所述存储装置启动时，基于所述内部温度信息和表示各个存储器装置的温度的外部温度信息来生成校正值；
通过将所述校正值施加到所述内部温度信息来生成被调节的温度信息；
使用所述被调节的温度信息和预先存储的临界温度信息来调节所述存储器控制器的操作性能；以及
响应于当所述存储器装置的擦除-写入循环的数量即EW循环的数量超过阈值数量时生成的更新使能信号，更新所述校正值。
16.根据权利要求15所述的方法，其中当所述被调节的温度信息超过所述临界温度信息时，调节所述操作性能。
17.根据权利要求15所述的方法，其进一步包括当所述内部温度信息改变为超过临界值时，生成更新使能信号。
CN201711353193.9A 2017-05-30 2017-12-15 存储装置及其操作方法 Active CN108986852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0067027 2017-05-30
KR1020170067027A KR20180130872A (ko) 2017-05-30 2017-05-30 저장 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN108986852A CN108986852A (zh) 2018-12-11
CN108986852B true CN108986852B (zh) 2022-03-25

Family

ID=64460311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711353193.9A Active CN108986852B (zh) 2017-05-30 2017-12-15 存储装置及其操作方法

Country Status (3)

Country Link
US (3) US10282271B2 (zh)
KR (1) KR20180130872A (zh)
CN (1) CN108986852B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE49683E1 (en) 2017-05-30 2023-10-03 SK Hynix Inc. Memory controller, storage device and method for adjusting a data input/output speed of the controller based on internal and external temperature information

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10481014B2 (en) * 2017-06-15 2019-11-19 Micron Technology, Inc. Adaptive throttling
CN109298833B (zh) * 2017-07-24 2021-05-04 三星电子株式会社 存储设备及对包括其的电子设备的温度控制
US10418125B1 (en) * 2018-07-19 2019-09-17 Marvell Semiconductor Write and read common leveling for 4-bit wide DRAMs
US11079820B2 (en) 2019-01-15 2021-08-03 Microsoft Technology Licensing, Llc Method and apparatus for improving removable storage performance
KR20200114009A (ko) * 2019-03-27 2020-10-07 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
KR20200132171A (ko) * 2019-05-15 2020-11-25 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
CN110379451B (zh) * 2019-06-19 2021-04-23 合肥致存微电子有限责任公司 Ssd防数据丢失方法、系统及应用该方法的ssd
US11520311B2 (en) 2019-07-25 2022-12-06 Microsoft Technology Licensing, Llc High performance removable storage devices
JP7381269B2 (ja) * 2019-09-20 2023-11-15 キオクシア株式会社 ストレージコントローラ、ストレージ装置及びストレージ装置の制御方法
US20210132817A1 (en) * 2019-10-31 2021-05-06 Western Digital Technologies, Inc. Relocation of Data in Memory At Different Transfer Rates Based on Temperature
TWI694456B (zh) * 2019-12-03 2020-05-21 華騰國際科技股份有限公司 反及閘型快閃記憶體控制系統及其方法
CN111145807B (zh) * 2019-12-10 2021-12-31 深圳市国微电子有限公司 一种3d堆叠存储器的温控自刷新方法及温控自刷新电路
US11036413B1 (en) 2019-12-17 2021-06-15 Micron Technology, Inc. Memory sub-system temperature regulation
KR20210121686A (ko) 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 데이터 저장 장치 및 그 동작 방법
TWI800777B (zh) * 2020-12-15 2023-05-01 宏碁股份有限公司 溫度控制方法與資料儲存系統
KR20220130389A (ko) * 2021-03-18 2022-09-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220144725A (ko) 2021-04-20 2022-10-27 삼성전자주식회사 스토리지 장치, 스토리지 장치를 동작하는 방법 및 복수의 성능 테이블들의 제공 방법
US20230141409A1 (en) * 2021-11-11 2023-05-11 Samsung Electronics Co., Ltd. Storage device and operating method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339842B1 (en) * 2006-08-16 2008-03-04 Arm Limited Timing control for sense amplifiers in a memory circuit
CN101587745A (zh) * 2009-06-23 2009-11-25 成都市华为赛门铁克科技有限公司 数据读写方法和非易失性存储介质
CN104571216A (zh) * 2013-10-22 2015-04-29 爱思开海力士有限公司 半导体存储装置及其温度控制方法
CN104637524A (zh) * 2013-11-06 2015-05-20 爱思开海力士有限公司 半导体器件和包括半导体器件的半导体系统
CN105047216A (zh) * 2014-04-17 2015-11-11 三星电子株式会社 存储系统和操作其的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10241928B4 (de) * 2002-09-10 2008-07-03 Qimonda Ag Synchronisationseinrichtung für eine Halbleiterspeichereinrichtung und Halbleiterspeichereinrichtung
US7340366B2 (en) * 2004-03-04 2008-03-04 Atmel Corporation Method and apparatus of temperature compensation for integrated circuit chip using on-chip sensor and computation means
US7356426B2 (en) * 2004-09-30 2008-04-08 Intel Corporation Calibration of thermal sensors for semiconductor dies
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7177219B1 (en) * 2005-07-22 2007-02-13 Infineon Technologies Ag Disabling clocked standby mode based on device temperature
US7441949B2 (en) * 2005-12-16 2008-10-28 Micron Technology, Inc. System and method for providing temperature data from a memory device having a temperature sensor
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100810061B1 (ko) * 2006-11-02 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법
KR100945899B1 (ko) * 2007-06-01 2010-03-05 삼성전자주식회사 지연고정루프를 이용한 온도센싱회로 및 온도센싱방법
US9122648B2 (en) * 2007-08-22 2015-09-01 Advanced Micro Devices, Inc. Temperature throttling mechanism for DDR3 memory
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8472274B2 (en) * 2011-03-02 2013-06-25 Apple Inc. Using temperature sensors with a memory device
US8970287B1 (en) * 2013-08-15 2015-03-03 Silicon Laboratories Inc. Apparatus and method of adjusting analog parameters for extended temperature operation
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
KR102347179B1 (ko) 2015-05-22 2022-01-04 삼성전자주식회사 비휘발성 저장 장치의 온도 제어 방법
KR20180130872A (ko) 2017-05-30 2018-12-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339842B1 (en) * 2006-08-16 2008-03-04 Arm Limited Timing control for sense amplifiers in a memory circuit
CN101587745A (zh) * 2009-06-23 2009-11-25 成都市华为赛门铁克科技有限公司 数据读写方法和非易失性存储介质
CN104571216A (zh) * 2013-10-22 2015-04-29 爱思开海力士有限公司 半导体存储装置及其温度控制方法
CN104637524A (zh) * 2013-11-06 2015-05-20 爱思开海力士有限公司 半导体器件和包括半导体器件的半导体系统
CN105047216A (zh) * 2014-04-17 2015-11-11 三星电子株式会社 存储系统和操作其的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE49683E1 (en) 2017-05-30 2023-10-03 SK Hynix Inc. Memory controller, storage device and method for adjusting a data input/output speed of the controller based on internal and external temperature information

Also Published As

Publication number Publication date
KR20180130872A (ko) 2018-12-10
CN108986852A (zh) 2018-12-11
USRE49683E1 (en) 2023-10-03
US10282271B2 (en) 2019-05-07
US20180349243A1 (en) 2018-12-06
US20200319826A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
CN108986852B (zh) 存储装置及其操作方法
US11340790B2 (en) Storage device for migrating data based on random read workload and operating method of the same
US11107538B2 (en) Storage device and operating method thereof
US10847247B2 (en) Storage device and method of operating the same
CN111104059B (zh) 存储器控制器及操作该存储器控制器的方法
CN111258793B (zh) 存储器控制器及其操作方法
US20240004565A1 (en) Storage device and method for foggy and fine programming
CN111105832B (zh) 存储装置和操作存储装置的方法
US20190259457A1 (en) Storage device and method of operating the same
US11422905B2 (en) Storage device and method of operating the same
US11119950B2 (en) Storage device and method of operating the same
CN110175133B (zh) 存储装置及其操作方法
KR20190123544A (ko) 저장 장치 및 그 동작 방법
CN111916134A (zh) 存储装置及其操作方法
CN110619912A (zh) 存储装置以及该存储装置的操作方法
CN113299332A (zh) 存储器控制器及其操作方法
US20200201547A1 (en) Storage device and method of operating the same
US11269767B2 (en) Memory controller and operating method thereof
CN114255809A (zh) 存储器控制器及其操作方法
KR20190095002A (ko) 저장 장치 및 그 동작 방법
US11688464B2 (en) Storage device and method of operating the same
CN115206383A (zh) 存储器装置及其操作方法
CN114078524A (zh) 存储器装置和该存储器装置的操作方法
CN111190535A (zh) 存储装置及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant