KR20190095002A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20190095002A
KR20190095002A KR1020180014762A KR20180014762A KR20190095002A KR 20190095002 A KR20190095002 A KR 20190095002A KR 1020180014762 A KR1020180014762 A KR 1020180014762A KR 20180014762 A KR20180014762 A KR 20180014762A KR 20190095002 A KR20190095002 A KR 20190095002A
Authority
KR
South Korea
Prior art keywords
memory
page
system block
block
data
Prior art date
Application number
KR1020180014762A
Other languages
English (en)
Other versions
KR102513691B1 (ko
Inventor
전장환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180014762A priority Critical patent/KR102513691B1/ko
Priority to US16/120,956 priority patent/US10754571B2/en
Priority to CN201811133746.4A priority patent/CN110119360A/zh
Publication of KR20190095002A publication Critical patent/KR20190095002A/ko
Application granted granted Critical
Publication of KR102513691B1 publication Critical patent/KR102513691B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G06F2212/1044—Space efficiency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 시스템 블록에 대한 리드 리클레임 동작을 수행하는 메모리 컨트롤러를 포함하는 저장 장치는, 복수의 시스템 블록들을 포함하는 메모리 장치 및 상기 복수의 시스템 블록들 중 선택된 시스템 블록에 저장된 시스템 데이터를 로드하는 시스템 블록 로딩 동작에서 획득된 정보를 이용하여, 상기 시스템 데이터를 다른 시스템 블록으로 이동시키는 리드 리클레임 동작을 수행하는 메모리 컨트롤러를 포함한다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터, 스마트폰, 스마트패드 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터를 저장하는 장치에 따라, 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치와 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리, 특히 불휘발성 메모리에 데이터를 저장하는 장치를 포함한다.
저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치에 데이터를 저장하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리와 불휘발성 메모리로 구분될 수 있다. 여기서 불휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등을 포함한다.
본 발명의 실시 예는 시스템 블록에 대한 리드 리클레임 동작을 수행하는 메모리 컨트롤러를 포함하는 저장 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 메모리 컨트롤러를 포함하는 저장 장치는, 복수의 시스템 블록들을 포함하는 메모리 장치 및 상기 복수의 시스템 블록들 중 선택된 시스템 블록에 저장된 시스템 데이터를 로드하는 시스템 블록 로딩 동작에서 획득된 정보를 이용하여, 상기 시스템 데이터를 다른 시스템 블록으로 이동시키는 리드 리클레임 동작을 수행하는 메모리 컨트롤러를 포함한다.
본 발명의 실시 예에 따른, 복수의 시스템 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법은, 상기 복수의 시스템 블록들 중 선택된 시스템 블록에 저장된 시스템 데이터를 로드하는 시스템 블록 로딩 동작을 수행하는 단계 및 시스템 블록 로딩 동작에서 획득된 정보를 이용하여, 상기 시스템 데이터를 다른 시스템 블록으로 이동시키는 리드 리클레임 동작을 수행하는 단계를 포함한다.
본 기술에 따르면, 시스템 블록에 대한 리드 리클레임 동작을 수행하는 메모리 컨트롤러를 포함하는 저장 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 메모리 컨트롤러를 포함하는 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 시스템 블록에 대한 리드 리클레임 동작을 설명하기 위한 도면이다.
도 3은 시스템 블록에 대한 잦은 리드 동작의 수행이 야기하는 현상을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하는 순서도이다.
도 5는 도 4를 참조하여 설명된 바이너리 스캔 방식에 따라 최초 소거 페이지를 검출하는 방법을 설명하는 도면이다.
도 6은 본 발명의 실시 예에 따른 시스템 블록에 대한 리드 리클레임 동작의 수행 여부를 결정하는 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 리드 리클레임 동작에 따라 시스템 블록의 데이터가 이동하는 것을 설명하기 위한 도면이다.
도 8은 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 9는 도 8의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 10은 도 9의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 11은 도 9의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 12는 도 8의 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKc)의 실시 예를 보여주는 회로도이다.
도 13은 도 1의 메모리 컨트롤러(200)의 다른 실시 예를 설명하기 위한 도면이다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 컨트롤러를 포함하는 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100), 메모리 컨트롤러(200)를 포함할 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 따라 메모리 블록에 순차적으로 또는 랜덤한 순서에 따라 데이터를 저장할 수 있다. 실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다.
실시 예에서, 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
메모리 장치는 시스템 블록(SYSTEM BLOCK)들을 포함할 수 있다. 시스템 블록(111)은 시스템 데이터를 저장한다. 시스템 정보는 저장 장치(50)를 구동하는데 필요한 설정 정보들을 포함할 수 있다. 예를 들어, 시스템 정보는 호스트가 제공하는 논리 어드레스와 메모리 장치에 포함된 메모리 셀들의 물리 어드레스를 변환하는 맵핑 테이블 정보를 포함할 수 있다.
저장 장치(50)에 전원이 공급되면, 메모리 컨트롤러(200)는 시스템 블록(111)에 저장된 맵핑 테이블 정보를 로드할 수 있다. 메모리 컨트롤러(200)는 시스템 블록(111)에 저장된 맵핑 테이블 정보를 메모리 컨트롤러(200)에 포함된 휘발성 메모리(미도시)에 저장하는 시스템 블록 로딩 동작을 수행할 수 있다. 이후, 메모리 컨트롤러(200)는 휘발성 메모리(미도시)에 저장된 맵핑 테이블 정보를 이용하여, 호스트(300)의 요청을 처리할 수 있다. 실시 예에서, 휘발성 메모리(미도시)는 디램 또는 SRAM일 수 있다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 또는 호스트(300)의 요청과 무관하게 메모리 장치(100)의 동작을 제어할 수 있다.
예를 들어, 메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 읽기 커맨드 및 물리 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청 없이, 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
메모리 컨트롤러(200)는 메모리 장치(100)를 제어하기 위한 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 운용하도록 구성될 수 있다. 구체적으로 메모리 컨트롤러(200)는 호스트(300)로부터의 요청(request)에 포함된 논리 어드레스(Logical Address)를 물리 어드레스(Physical Address)로 변환할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 에러 비트 정정을 수행하는 ECC엔진(미도시)을 포함할 수 있다. ECC엔진은 ECC 인코더와 ECC디코더를 포함할 수 있다. ECC인코더는 메모리 장치(100)에 저장할 원본 데이터에 대해 에러 정정 인코딩을 수행하고, 패리티(parity) 비트가 부가된 쓰기 데이터를 생성할 수 있다. 패리티 비트는 메모리 장치(100)에 저장될 수 있다. ECC 디코더는 메모리 장치(100)로부터 리드한 리드 데이터에 대해서 에러 정정 디코딩을 수행한다. 리드 데이터에 포함된 에러 비트의 수가 ECC엔진이 정정할 수 있는 최대 정정 비트 수를 초과하면, 에러 정정 디코딩이 실패할 것이다. 에러 정정 디코딩의 실패는 리드 동작이 페일되었음을 나타내고, 이는 리드 동작에 따라 원본 데이터가 복구되지 않았음을 나타낼 수 있다. 반대로, 리드 데이터에 포함된 에러 비트의 수가 ECC엔진이 정정할 수 있는 최대 정정 비트 수를 초과하지 않으면, 에러 정정 디코딩은 성공할 것이다. 에러 정정 디코딩의 성공은 리드 동작이 패스되었음을 나타내고, 리드 동작에 따라 원본 데이터가 복구되었음을 나타낸다.
본 발명의 실시 예에서, 메모리 컨트롤러(200)는 시스템 블록(111)에 대한 리드 리클레임 동작을 수행할 수 있다. 이를 위해, 메모리 컨트롤러(200)는 리드 리클레임 제어부(210)를 포함할 수 있다.
시스템 블록(111)에 저장된 대표적인 시스템 정보는 맵핑 테이블 정보일 수 있다. 맵핑 테이블 정보는 메모리 장치(100)에 대한 동작이 수행될 때마다 갱신되지 않고, 일정한 주기를 가지고 갱신되거나 또는 랜덤하게 갱신될 수 있다. 따라서, 시스템 블록(111)은 사용자 데이터가 저장되는 노멀 데이터 블록들에 비해 쓰기 동작보다 리드 동작이 더 많이 수행될 수 있다. 반복되는 리드 동작의 수행으로 인해 시스템 블록(111)에 저장된 메모리 셀들의 문턱전압이 변경될 수 있다(리드 디스터브).
시스템 블록(111)에 저장된 데이터는 저장 장치(50)를 운용하는데 사용되는 중요한 데이터이므로, 리드 디스터브에 의해 데이터가 손상되는 경우를 대비하여 시스템 블록(111)은 오리지널 시스템 블록에 저장된 시스템 데이터와 동일한 데이터를 저장하는 복사본 시스템 블록을 포함할 수 있다. 통상적으로, 오리지널 시스템 블록에 저장된 시스템 데이터가 손상되면, 메모리 컨트롤러(200)는 복사본 시스템 블록에 저장된 시스템 데이터를 이용하여 시스템 데이터를 복원할 수 있다. 따라서, 시스템 블록을 로딩하는 데 소요되는 시간이 증가하고, 그로 인해 저장 장치(50)의 부팅 시간이 증가할 수 있다.
본 발명의 메모리 컨트롤러(200)는 시스템 블록(111)에 대해 미리 설정된 횟수 이상의 리드 동작이 수행되면, 해당 시스템 블록(111)에 저장된 시스템 데이터를 다른 시스템 블록으로 이동시키는 리드 리클레임 동작을 수행할 수 있다. 이를 위해, 메모리 컨트롤러(200)는 리드 리클레임 제어부(210)를 포함할 수 있다. 메모리 컨트롤러(200)는 시스템 블록(111)에 대한 리드 리클레임 동작을 수행할지 여부를 결정하기 위해서, 시스템 블록(111)에 저장된 데이터를 로드하는 시스템 블록 로딩 동작에서 획득된 정보들을 이용할 수 있다.
리드 리클레임 제어부(210)는 시스템 블록(111)에 대해 수행되는 리드 리클레임 동작을 제어할 수 있다. 시스템 블록(111)에 대한 리드 리클레임 동작은 후술하는 도 2 내지 도 7에 대한 설명에서 보다 상세하게 설명한다.
도 2는 도 1의 시스템 블록(111)에 대한 리드 리클레임 동작을 설명하기 위한 도면이다.
도 1 및 2를 참조하면, 메모리 장치(100)에 저장된 시스템 블록(111)은 복수 개일 수 있다. 즉, 메모리 장치(100)는 복수의 시스템 블록들을 포함할 수 있다.
도 2에서 시스템 블록0(SYSTEM BLK0)이 소스 블록(Source Block)으로써 선택된 것으로 가정한다.
시스템 블록에 대한 리드 리클레임 동작은 소스 블록(Source Block)에 대한 리드 동작(READ) 및 목표 블록(Destination Block)에 대한 프로그램 동작을 포함할 수 있다.
메모리 컨트롤러(200)는 소스 블록(Source Block)인 시스템 블록0(SYSTEM BLOCK)에 저장된 시스템 데이터를 리드할 수 있다. 리드된 시스템 데이터는 메모리 컨트롤러(200)에 제공되고, 메모리 컨트롤러(200)는 소스 블록(Source Block)인 시스템 블록0(SYSTEM BLOCK)으로부터 리드된 시스템 데이터를 목표 블록(Destination Block)인 시스템 블록1(SYSTEM BLOCK1)에 저장하기 위한 프로그램 동작을 수행할 수 있다.
시스템 데이터를 목표 블록(Destination Block)인 시스템 블록1(SYSTEM BLOCK1)에 저장하기 위한 프로그램 동작은 노멀 블록에 사용자 데이터를 저장하는 방식도 동일하므로, 자세한 설명을 생략한다.
도 3은 시스템 블록에 대한 잦은 리드 동작의 수행이 야기하는 현상을 설명하기 위한 도면이다.
도 3은 시스템 블록의 일 실시 예를 나타낸다. 구체적으로 도 3의 (A)는 리드 디스터브에 의해 데이터가 손상되기 전의 시스템 블록을 나타내고, 도 3의 (B)는 리드 디스터브 로 인해 시스템 블록의 데이터가 손상된 경우를 도시한다.
시스템 블록은 오리지널 시스템 블록과 복사본 시스템 블록을 포함하는 시스템 블록 세트로 구성될 수 있다. 예를 들어, 시스템 블록 세트0(SYSTEM BLOCK SET0)은 오리지널 블록0(ORIGINAL BLK0)과 복사본 블록 0(DUPLICATION BLK0)을 포함할 수 있다.
시스템 블록 세트0(SYSTEM BLOCK SET0)에 포함된 오리지널 블록0(ORIGINAL BLK0)과 복사본 블록 0(DUPLICATION BLK0)은 각각 제1 페이지 내지 제15 페이지를 포함할 수 있다. 다만, 하나의 오리지널 블록0(ORIGINAL BLK0)과 복사본 블록 0(DUPLICATION BLK0)이 포함하는 페이지의 개수는 도 3의 실시 예에 의해 제한되지 않는다.
시스템 블록 세트0(SYSTEM BLOCK SET0)에 포함된 오리지널 블록0(ORIGINAL BLK0)과 복사본 블록 0(DUPLICATION BLK0)은 제1 페이지(PG1)에서 제15페이지(PG15)로 페이지 번호가 증가하는 방향으로 순차적으로 프로그램 될 수 있다. 즉, 도 3(A)에서 이후에 저장될 시스템 데이터는 제4 페이지(PG4)에서부터 제15 페이지(PG15)로 순차적으로 저장될 것이다.
이하에서는, 도 1을 참조하여 설명된 저장 장치(50)에 전원이 공급된 경우, 시스템 블록(111)에 저장된 시스템 데이터(SYSTEM DATA)를 메모리 컨트롤러(200)에 포함된 휘발성 메모리(미도시)로 로딩하는 시스템 블록 로딩 동작을 설명한다.
먼저, 메모리 컨트롤러(200)는 오리지널 블록0(ORIGINAL BLK0)을 바이너리 스캔 방식을 이용하여 최초 소거 페이지(first erased page)를 검출할 수 있다. 예를 들어, 도 3의 (A)에서 최초 소거 페이지(first erased page)는 시스템 데이터(SYSTEM DATA)가 저장된 제1 내지 제3 페이지(PG1~PG3)에 인접한 제4 페이지(PG4)이다.
바이너리 스캔 방식으로 최초 소거 페이지(first erased page)를 검출하는 경우, 메모리 컨트롤러(200)는 리드된 데이터에 대해서 에러 정정 동작을 수행하지 않고, 디폴트 리드 전압을 이용하여 오리지널 블록0(ORIGINAL BLK0)에 포함된 페이지들을 리드할 수 있다. 여기서 디폴트 리드 전압은 소거 상태의 문턱전압을 갖는 메모리 셀들을 구분할 수 있는 리드 전압일 수 있다.
최초 소거 페이지(first erased page)인 제4 페이지(PG4)를 검출하면, 메모리 컨트롤러(200)는 최초 소거 페이지(first erased page)인 제4 페이지(PG4)로부터 프로그램 방향과 반대 방향으로 페이지 데이터를 리드할 수 있다. 즉, 페이지들에 데이터가 저장되는 역순으로 페이지들을 리드할 수 있다(backward tracking).
메모리 컨트롤러(200)는 오리지널 블록(ORIGINAL BLK0)의 제3 페이지(PG3)에 저장된 시스템 데이터(SYSTEM DATA)를 리드하고, 이를 메모리 컨트롤러(200)에 포함된 휘발성 메모리에 저장할 수 있다(시스템 데이터 로딩).
만일 저장 장치(50)의 전원이 손실되는 서든 파워 오프(Sudden Power Off, SPO)가 발생하면, 저장 장치(50)는 전원이 다시 공급될 때마다, 시스템 데이터를 로딩하는 시스템 블록 로딩 동작을 반복적으로 수행할 것이다.
즉, 잦은 SPO로 인해 오리지널 블록0(ORIGINAL BLK0)에 대한 리드 동작이 반복될 수 있고, 이 경우, 리드 디스터브로 인해 오리지널 블록0(ORIGINAL BLK0)의 데이터가 손상될 수 있다(B).
도 3의 (B)를 참조하면, 도 3의 (A)에서는 제4 페이지(PG4)가 최초 소거 페이지(first erased page)이지만, 리드 디스터브로 인해 도 3의 (B)에서는 지속적으로 리드 카운트가 증가할 수 있다. 또한, 제3 페이지(PG3)에 저장된 시스템 정보가 손상되어 리드 페일이 발생할 수 있으므로, 메모리 컨트롤러(200)는 복사본 블록0(DUPLICATION BLK0)에서 시스템 데이터를 복구하려고 할 것이다. 만일 계속 반복적으로 SPO가 발생되면, 복사본 블록0(DUPLICATION BLK0)에 저장된 데이터들도 반복적인 리드 동작으로 인해 데이터가 손상될 수 있다. 그로 인해, 시스템 데이터를 복구하는데 많은 시간이 요구될 수 있다.
도 4는 본 발명의 실시 예에 따른 메모리 컨트롤러의 동작 방법을 설명하는 순서도이다.
도 4를 참조하면, 메모리 컨트롤러는, S401단계에서, 시스템 블록의 최초 소거 페이지(first erased page, FEG)를 검출할 수 있다. 예를 들어, 메모리 컨트롤러는 바이너리 스캔 방식을 이용하여 최초 소거 페이지를 검출할 수 있다.
S403단계에서, 메모리 컨트롤러는 로딩되는 시스템 데이터 페이지인 로딩 페이지를 검출할 수 있다. 예를 들어, 메모리 컨트롤러는 최초 소거 페이지를 기준으로 프로그램 방향의 역순으로 페이지 데이터를 리드한다. 메모리 컨트롤러는 리드 동작이 패스될 때까지 페이지 데이터를 리드할 수 있다. 메모리 컨트롤러는 정상적으로 시스템 데이터가 로딩되면, 해당 페이지를 로딩 페이지로 검출할 수 있다.
S405단계에서, 메모리 컨트롤러는, 로딩 페이지와 최초 소거 페이지 사이의 간격이 임계 간격(DISth)을 초과하는지 여부를 판단할 수 있다. 즉, 잦은 리드 동작으로 인해, 시스템 블록의 소거 페이지들의 리드가 페일되면, 최초 소거 페이지와 로딩 페이지간의 간격이 증가할 수 있다. 임계 간격(DISth)은 리드 리클레임 동작을 수행하는 기준일 수 있다. 예를 들어, 최초 소거 페이지와 로딩 페이지간의 간격이 임계 간격(DISth)을 초과하면, 오리지널 블록이 아닌 복사본 블록의 시스템 데이터를 이용하여 시스템 데이터의 복구가 요구될 수 있다. 임계 간격(DISth)은 실험적으로 획득되어 사전에 미리 메모리 컨트롤러에 저장될 수 있다.
S405단계에서 판단한 결과, 최초 소거 페이지와 로딩 페이지간의 간격이 임계 간격(DISth)을 초과하면 S407단계로 진행하고, 최초 소거 페이지와 로딩 페이지간의 간격이 임계 간격(DISth)을 초과하지 않으면, 시스템 블록 로딩 동작을 종료할 수 있다.
S407단계에서, 메모리 컨트롤러는 시스템 블록에 대한 리드 리클레임 동작을 수행할 수 있다. 예를 들어, 메모리 컨트롤러는 시스템 블록에 저장된 시스템 데이터를 리드하고, 리드된 시스템 데이터를 다른 시스템 블록에 저장할 수 있다.
도 5는 도 4를 참조하여 설명된 바이너리 스캔 방식에 따라 최초 소거 페이지를 검출하는 방법을 설명하는 도면이다.
도 5를 참조하면, 메모리 컨트롤러는 S501 구간에서 시스템 블록(SYSTEM BLK1)에 포함된 제1 내지 제15 페이지(PG1~PG15)들 중 가운데에 위치한 제8 페이지(PG8)를 리드할 수 있다. 제8 페이지(PG)는 소거 페이지(ERASED)이다. 시스템 블록(SYSTEM BLK1)은 제1 페이지(PG1)에서 제15 페이지(PG15) 방향으로 순차적으로 기록되므로, 제8 내지 제15 페이지(PG8~PG15)는 모두 소거 페이지(ERASED)임을 알 수 있다. 따라서, 메모리 컨트롤러는 제1 내지 제8 페이지(PG1~PG8)에 최초 소거 페이지(FIRST ERASED PAGE)가 존재함을 예상할 수 있을 것이다.
S502 구간에서, 메모리 컨트롤러는 제1 내지 제7 페이지(PG1~PG7)의 가운데에 위치한 제4 페이지(PG4)를 리드할 수 있다. 제4 페이지(PG)는 소거 페이지(ERASED)이다. 시스템 블록(SYSTEM BLK1)은 제1 페이지(PG1)에서 제15 페이지(PG15) 방향으로 순차적으로 기록되므로, 제4 내지 제7 페이지(PG4~PG7)는 모두 소거 페이지(ERASED)임을 알 수 있다. 따라서, 메모리 컨트롤러는 제1 내지 제4 페이지(PG1~PG4)에 최초 소거 페이지(FIRST ERASED PAGE)가 존재함을 예상할 수 있을 것이다.
S503 구간에서, 메모리 컨트롤러는 제1 내지 제3 페이지(PG1~PG3)의 가운데에 위치한 제2 페이지(PG2)를 리드할 수 있다. 제2 페이지(PG2)는 시스템 데이터가 저장된 프로그램 페이지(PROGRAMMED)일 수 있다. 즉, 메모리 컨트롤러는 제2 페이지(PG2)가 소거 페이지(ERASED)가 아님을 알 수 있다. 시스템 블록(SYSTEM BLK1)은 제1 페이지(PG1)에서 제15 페이지(PG15) 방향으로 순차적으로 기록되므로, 제1 및 제2 페이지(PG1,2)는 모두 프로그램 페이지(PROGRAMMED)임을 알 수 있다. 따라서, 메모리 컨트롤러는 제3 또는 제4 페이지(PG3, 4)에 최초 소거 페이지(FIRST ERASED PAGE)가 존재함을 예상할 수 있을 것이다.
S504 구간에서, 메모리 컨트롤러는 제2 페이지(PG2)와 제4 페이지(PG4)의 가운데에 위치한 제3 페이지(PG3)를 리드할 수 있다. 제3 페이지(PG3)는 시스템 데이터가 저장된 프로그램 페이지(PROGRAMMED)일 수 있다. 즉, 메모리 컨트롤러는 제3 페이지(PG3)가 소거 페이지(ERASED)가 아님을 알 수 있다. 시스템 블록(SYSTEM BLK1)은 제1 페이지(PG1)에서 제15 페이지(PG15) 방향으로 순차적으로 기록되므로, 메모리 컨트롤러는 제4 페이지(PG4)가 최초 소거 페이지(FIRST ERASED PAGE)임을 알 수 있다(S505구간).
도 6은 본 발명의 실시 예에 따른 시스템 블록에 대한 리드 리클레임 동작의 수행 여부를 결정하는 방법을 설명하기 위한 도면이다.
도 6을 참조하면, 시스템 블록1(SYSTEM BLK1)은 리드 디스터브의 영향에 따라 (A)에서 (B)로 (B)에서 (C)의 상태를 가질 수 있다.
도 6의 (A)를 참조하면, 제4 페이지 내지 제7 페이지(PG4~PG7)은 리드 디스터브에 따라 데이터가 손상된 상태이다. 도 6의 (B)를 참조하면, 제4 페이지 내지 제10 페이지(PG4~PG10)는 리드 디스터브에 따라 데이터가 손상된 상태이다. 도 6의 (C)를 참조하면, 제4 페이지 내지 제14 페이지(PG4~PG14)는 리드 디스터브에 따라 데이터가 손상된 상태이다.
(A)의 경우, 최초 소거 페이지(FIRST ERASED PAGE)는 제8 페이지(PG8)이고, (B)의 경우, 최초 소거 페이지(FIRST ERASED PAGE)는 제11 페이지(PG11)이고, (C)의 경우, 최초 소거 페이지(FIRST ERASED PAGE)는 제14 페이지(PG14)이다.
도 6의 (C)상태에서 더 많은 리드 동작이 수행되면, 제4 내지 제15 페이지(PG4~PG15)의 데이터가 모두 손상되어 최초 소거 페이지의 검출이 어려울 수 있다. 이 경우 제15 페이지(PG15)에서부터 프로그램 순서의 역순으로 시스템 데이터의 리드를 시도하기 때문에, 저장 장치의 부팅에 더 많은 시간이 소요될 수 있다.
도 6의 (A)의 경우, 로딩 페이지(LOADED PAGE)와 최초 소거 페이지(FIRST ERASED PAGE) 사이의 간격은 4이고, (B)의 경우, 로딩 페이지(LOADED PAGE)와 최초 소거 페이지(FIRST ERASED PAGE) 사이의 간격은 7이고, (C)의 경우, 로딩 페이지(LOADED PAGE)와 최초 소거 페이지(FIRST ERASED PAGE) 사이의 간격은 10이다.
따라서, 임계 간격(DISth)을 8로 설정하면, (C)의 경우 시스템 블록 로딩 동작 이후, 메모리 컨트롤러는 시스템 블록에 대한 리드 리클레임을 수행할 수 있다. 실시 예에서, 임계 간격(DISth)은 다양한 값으로 설정될 수 있다. 즉, 임계 간격(DISth)의 값에 따라 메모리 컨트롤러가 시스템 블록에 대한 리드 리클레임 동작을 수행하는 시점이 제어될 수 있다.
도 7은 본 발명의 실시 예에 따른 리드 리클레임 동작에 따라 시스템 블록의 데이터가 이동하는 것을 설명하기 위한 도면이다.
도 7을 참조하면, 메모리 장치에 포함된 시스템 블록은 시스템 블록 세트0 내지 시스템 블록 세트3(System Block Set0~System Block Set3)일 수 있다. 다만, 본 발명의 실시 예에 따른 시스템 블록 세트의 개수는 도 7의 실시 예에 따라 제한되지 않는다.
시스템 블록 세트0 내지 시스템 블록 세트3(System Block Set0~System Block Set3)은 각각 오리지널(ORIGINAL)블록과 복사본(DUPLICATION)블록을 포함할 수 있다.
실시 예에서, 오리지널(ORIGINAL)블록과 복사본(DUPLICATION)블록은 복수의 페이지들을 포함할 수 있다. 시스템 블록에 포함된 메모리 셀들은 메모리 셀 하나당 1 비트를 저장하는 싱글 레벨 셀(SINGLE LEVEL CELL, SLC)로 구성될 수 있다.
도 7의 실시 예에서, 시스템 블록 세트0의 오리지널 블록과 복사본 블록의 제0 페이지 내지 제3 페이지(PG0~PG3)에 시스템 데이터가 저장되어 있다. 도 7에서는 시스템 블록 세트0의 시스템 블록이 소스 블록으로 선택되고, 시스템 블록 세트1의 시스템 블록이 목표 블록으로 선택된 것으로 가정한다.
메모리 컨트롤러는 시스템 블록 세트0의 오리지널 블록에 저장된 제0 내지 제3 페이지에 저장된 시스템 데이터 중 가장 마지막에 프로그램 된 제3 페이지에 저장된 시스템 데이터를 시스템 블록 세트1의 오리지널 블록과 복사본 블록으로 이동시킬 수 있다.
구체적으로, 메모리 컨트롤러는 시스템 블록 세트0의 오리지널 블록의 제3 페이지에 저장된 시스템 데이터를 리드한다. 메모리 컨트롤러는 리드된 시스템 데이터에 대해서 에러 정정 동작을 수행할 수 있다. 에러 정정 동작은 메모리 컨트롤러에 포함된 ECC엔진에 의해 수행될 수 있다.
리드된 시스템 데이터에 포함된 에러 비트의 수가 ECC엔진이 정정할 수 있는 최대 에러 비트 수보다 적으면 시스템 데이터에 대한 리드 동작이 패스될 것이다. 메모리 컨트롤러는 리드된 시스템 데이터를 시스템 블록 세트1의 오리지널 블록 및 복사본 블록에 저장하도록 프로그램 동작을 수행할 수 있다.
실시 예에서, 시스템 블록에 대한 리드 리클레임 동작은 메모리 장치의 유휴 시간에 수행될 수 있다. 실시 예에서, 도 7에서는 가장 마지막에 프로그램된 제3 페이지의 시스템 데이터만이 시스템 블록 세트1로 이동되는 경우는 나타내나, 이는 설명의 편의를 위한 것이고, 다양한 실시 예에서, 소스 블록에 포함된 모든 시스템 데이터가 목표 블록으로 이동될 수 있다.
본 발명의 실시 예에 따르면, 시스템 블록 로딩 동작시에 획득된 최초 소거 페이지와 로딩된 시스템 데이터가 저장된 로드 페이지간의 간격에 따라 시스템 블록의 리드 리클레임 동작이 수행될 수 있다. 따라서, 본 발명의 실시 예에 따르면, 시스템 블록에 대한 반복되는 리드 동작으로 인한 부팅 시간의 증가를 사전에 예방할 수 있다.
실시 예에서, 도 1을 참조하여 설명된 리드 리클레임 제어부(210)는 도 2 내지 7을 참조하여 설명된 시스템 블록에 대한 리드 리클레임 동작을 수행할 수 있다.
도 8은 도 1의 메모리 장치(100)의 구조를 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들은 동일 워드라인에 연결된 메모리 셀들을 하나의 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 페이지로 구성된다. 실시 예에서, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 있다.
실시 예에서, 복수의 메모리 블록들(BLK1~BLKz) 중 일부의 메모리 블록들은 시스템 블록일 수 있다. 구체적으로 시스템 블록은 오리지널 블록과 복사본 블록이 하나의 세트를 구성하는 시스템 블록 세트로 구성될 수 있다. 다양한 실시 예에서, 시스템 블록의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드 라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 실시 예에서, 워드 라인들은 노멀 워드 라인들과 더미 워드 라인들을 포함할 수 있다. 실시 예에서, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 발생기(122)로부터 제공받은 전압들을 적어도 하나의 워드 라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 읽기 전압을 인가하고, 비선택된 워드 라인들에 읽기 전압보다 높은 패스 전압을 인가할 것이다.
실시 예에서, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드 라인들에 접지 전압을 인가할 수 있다.
실시 예에서, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 열 어드레스(DCA)는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 발생기(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 발생기(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 전압 발생기(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 발생기(122)는 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
예를 들면, 전압 발생기(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직 (130)의 제어에 응답하여 동작한다.
제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 데이터 입출력 회로(124)로 출력한다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터를 외부 컨트롤러로 출력한다.
제어 로직(130)은 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
도 9는 도 8의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 9를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 가질 수 있다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 10 및 도 11을 참조하여 더 상세히 설명된다.
도 10은 도 9의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 10을 참조하면 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 10에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)을 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 10에서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)은 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 10에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 11은 도 9의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 11을 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)은 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)과 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 11의 메모리 블록(BLKb)은 도 10의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제 1 내지 제 m 비트 라인들(BL1~BLm) 대신 이븐 비트 라인들 및 오드 비트 라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트 라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트 라인들에 각각 연결될 수 있다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱 전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱 전압은 각각의 더미 메모리 셀들에 연결된 더미 워드 라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱 전압을 가질 수 있다.
도 12는 도 8의 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKc)의 실시 예를 보여주는 회로도이다.
도 12를 참조하면, 메모리 블록(BKLc)은 복수의 스트링들(SR)을 포함한다. 복수의 스트링들(SR)은 복수의 비트 라인들(BL1~BLn)에 각각 연결될 수 있다. 각 스트링(SR)은 소스 선택 트랜지스터(SST), 메모리 셀들(MC), 그리고 드레인 선택 트랜지스터(DST)를 포함한다.
각 스트링(SR)의 소스 선택 트랜지스터(SST)는 메모리 셀들(MC) 및 공통 소스 라인(CSL)의 사이에 연결된다. 복수의 스트링들(SR)의 소스 선택 트랜지스터들(SST)은 공통 소스 라인(CSL)에 공통으로 연결된다.
각 스트링(SR)의 드레인 선택 트랜지스터(DST)는 메모리 셀들(MC) 및 비트 라인(BL)의 사이에 연결된다. 복수의 스트링들(SR)의 드레인 선택 트랜지스터들(DST)은 복수의 비트 라인들(BL1~BLn)에 각각 연결된다.
각 스트링(SR)에서, 소스 선택 트랜지스터(SST) 및 드레인 선택 트랜지스터(DST) 사이에 복수의 메모리 셀들(MC)이 제공된다. 각 스트링(SR)에서, 복수의 메모리 셀들(MC)은 직렬 연결될 수 있다.
복수의 스트링들(SR)에서, 공통 소스 라인(CSL)으로부터 동일한 순서에 위치한 메모리 셀들(MC)은 하나의 워드 라인에 공통으로 연결될 수 있다. 복수의 스트링들(SR)의 메모리 셀들(MC)은 복수의 워드 라인들(WL1~WLm)에 연결될 수 있다.
메모리 블록(BLKc)에서, 소거는 메모리 블록 단위로 수행될 수 있다. 메모리 블록 단위로 소거가 수행될 때, 메모리 블록(BLKc)의 모든 메모리 셀들(MC)이 하나의 소거 요청에 따라 동시에 소거될 수 있다.
도 13은 도 1의 메모리 컨트롤러(200)의 다른 실시 예를 설명하기 위한 도면이다.
메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
도 13을 참조하면, 메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
실시 예에서, 프로세서부(1010)는 도 1을 참조하여 설명된 리드 리클레임 제어부(210)의 동작을 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다. 실시 예에서, 호스트 인터페이스(1040)는 도 3을 참조하여 설명된 호스트 컨트롤러(202)에 포함될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 불휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 14는 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 14를 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치 (2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 불휘발성 메모리 소자들로 구현될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
실시 예에서, 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 리드 리클레임 제어부(210)의 동작을 수행할 수 있다.
도 15는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 예시적으로 보여주는 블록도이다.
도 15를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
실시 예에서, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 불휘발성 메모리들을 포함할 수 있다.
도 16은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 16을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR3 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 불휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 불휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 불휘발성 메모리 장치들을 포함할 수 있고, 복수의 불휘발성 메모리 장치들은 도 8 내지 도 12를 참조하여 설명된 메모리 장치와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
210: 리드 리클레임 제어부
300: 호스트

Claims (17)

  1. 복수의 시스템 블록들을 포함하는 메모리 장치; 및
    상기 복수의 시스템 블록들 중 선택된 시스템 블록에 저장된 시스템 데이터를 로드하는 시스템 블록 로딩 동작에서 획득된 정보를 이용하여, 상기 시스템 데이터를 다른 시스템 블록으로 이동시키는 리드 리클레임 동작을 수행하는 메모리 컨트롤러;를 포함하는 저장 장치.
  2. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 저장 장치에 전원이 공급되면, 상기 선택된 시스템 블록의 최초 소거 페이지를 검출하고, 상기 최초 검출 페이지로부터 프로그램 순서의 역순으로 상기 선택된 시스템 블록의 복수의 프로그램 페이지들에 저장된 시스템 데이터를 리드하는 시스템 데이터 리드 동작을 수행하는 저장 장치.
  3. 제 2항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 프로그램 페이지들 중 상기 시스템 데이터 리드 동작이 패스된 페이지인 로드 페이지를 검출하고, 상기 최초 소거 페이지와 상기 로드 페이지 간의 간격에 따라 상기 리드 리클레임 동작을 수행하는 리드 리클레임 제어부를 포함하는 저장 장치.
  4. 제 3항에 있어서, 상기 리드 리클레임 제어부는,
    상기 최초 소거 페이지와 상기 로드 페이지 간의 간격이 미리 설정된 임계 간격을 초과하면, 상기 리드 리클레임 동작을 수행하는 저장 장치.
  5. 제 4항에 있어서, 상기 리드 리클레임 제어부는,
    상기 선택된 시스템 블록의 시스템 데이터가 저장된 적어도 하나 이상의 페이지들을 리드하고, 리드한 데이터를 상기 복수의 시스템 블록들 중 상기 선택된 시스템 블록 이외의 시스템 블록에 프로그램 하는 저장 장치.
  6. 제 3항에 있어서, 상기 최초 소거 페이지와 상기 로드 페이지 간의 간격은,
    상기 선택된 시스템 블록에 대한 리드 동작이 반복될수록 증가하는 저장 장치.
  7. 제 2항에 있어서, 상기 최초 소거 페이지는,
    바이너리 스캔 방식에 따라 검출되는 저장 장치.
  8. 제 3항에 있어서, 상기 리드 리클레임 동작은,
    상기 선택된 시스템 블록에 저장된 시스템 데이터를 상기 복수의 시스템 블록들 중 상기 선택된 시스템 블록 이외의 시스템 블록으로 이동하는 동작인 저장 장치.
  9. 제 1항에 있어서, 상기 시스템 데이터는,
    상기 저장 장치를 운용하는 데 사용되는 설정 정보를 포함하는 저장 장치.
  10. 제 1항에 있어서, 상기 시스템 데이터는,
    외부 호스트로부터 입력되는 요청에 포함된 논리 어드레스를 상기 메모리 장치에 포함된 메모리 셀들의 물리 어드레스로 변환하는 맵핑 테이블을 포함하는 저장 장치.
  11. 복수의 시스템 블록들을 포함하는 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서,
    상기 복수의 시스템 블록들 중 선택된 시스템 블록에 저장된 시스템 데이터를 로드하는 시스템 블록 로딩 동작을 수행하는 단계; 및
    시스템 블록 로딩 동작에서 획득된 정보를 이용하여, 상기 시스템 데이터를 다른 시스템 블록으로 이동시키는 리드 리클레임 동작을 수행하는 단계;를 포함하는 동작 방법.
  12. 제 11항에 있어서, 상기 시스템 블록 로딩 동작을 수행하는 단계는,
    선택된 시스템 블록의 최초 소거 페이지를 바이너리 스캔 방식으로 검출하는 단계; 및
    상기 최초 검출 페이지로부터 프로그램 순서의 역순으로 상기 선택된 시스템 블록의 복수의 프로그램 페이지들에 저장된 시스템 데이터를 리드하는 단계;를 포함하는 동작 방법.
  13. 제 12항에 있어서, 상기 리드 리클레임 동작을 수행하는 단계는,
    상기 복수의 프로그램 페이지들 중 상기 시스템 데이터 리드 동작이 패스된 페이지인 로드 페이지를 검출하는 단계; 및
    상기 최초 소거 페이지와 상기 로드 페이지 간의 간격에 따라 상기 선택된 시스템 블록에 저장된 시스템 데이터를 상기 복수의 시스템 블록들 중 상기 선택된 시스템 블록 이외의 시스템 블록으로 이동하는 단계;를 포함하는 동작 방법.
  14. 제 13항에 있어서, 상기 이동하는 단계는,
    상기 최초 소거 페이지와 상기 로드 페이지 간의 간격이 임계 간격을 초과하면 상기 선택된 시스템 블록의 시스템 데이터가 저장된 적어도 하나 이상의 페이지들을 리드하는 단계; 및
    상기 적어도 하나 이상의 페이지들을 리드한 데이터를 상기 복수의 시스템 블록들 중 상기 선택된 시스템 블록 이외의 시스템 블록에 프로그램 하는 단계;를 포함하는 동작 방법.
  15. 제 13항에 있어서, 상기 최초 소거 페이지와 상기 로드 페이지 간의 간격은,
    상기 선택된 시스템 블록에 대한 리드 동작이 반복될수록 증가하는 동작 방법.
  16. 제 11항에 있어서, 상기 시스템 데이터는,
    상기 메모리 컨트롤러가 동작하는데 사용되는 설정 정보를 포함하는 동작 방법.
  17. 제 11항에 있어서, 상기 시스템 데이터는,
    외부 호스트로부터 입력되는 요청에 포함된 논리 어드레스를 상기 메모리 장치에 포함된 메모리 셀들의 물리 어드레스로 변환하는 맵핑 테이블을 포함하는 동작 방법.
KR1020180014762A 2018-02-06 2018-02-06 저장 장치 및 그 동작 방법 KR102513691B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180014762A KR102513691B1 (ko) 2018-02-06 2018-02-06 저장 장치 및 그 동작 방법
US16/120,956 US10754571B2 (en) 2018-02-06 2018-09-04 Storage device and method of operating the same
CN201811133746.4A CN110119360A (zh) 2018-02-06 2018-09-27 存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180014762A KR102513691B1 (ko) 2018-02-06 2018-02-06 저장 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20190095002A true KR20190095002A (ko) 2019-08-14
KR102513691B1 KR102513691B1 (ko) 2023-03-27

Family

ID=67476656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180014762A KR102513691B1 (ko) 2018-02-06 2018-02-06 저장 장치 및 그 동작 방법

Country Status (3)

Country Link
US (1) US10754571B2 (ko)
KR (1) KR102513691B1 (ko)
CN (1) CN110119360A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11650795B2 (en) * 2019-08-23 2023-05-16 SK Hynix Inc. Raw read based physically unclonable function for flash memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160070652A (ko) * 2014-12-10 2016-06-20 주식회사 에스지이엔지 갱폼 일체형 데크 운영 시스템
KR20170065726A (ko) * 2015-12-03 2017-06-14 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법 및 메모리 컨트롤러의 동작 방법
KR20170070922A (ko) * 2015-12-14 2017-06-23 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR20170084467A (ko) * 2016-01-12 2017-07-20 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013196673A (ja) * 2012-03-23 2013-09-30 Toshiba Corp メモリシステム
KR102025263B1 (ko) * 2012-10-05 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 읽기 교정 방법
US9448919B1 (en) * 2012-11-13 2016-09-20 Western Digital Technologies, Inc. Data storage device accessing garbage collected memory segments
US10380026B2 (en) * 2014-09-04 2019-08-13 Sandisk Technologies Llc Generalized storage virtualization interface
KR102403253B1 (ko) 2015-07-06 2022-05-30 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 스토리지 장치
US9653154B2 (en) * 2015-09-21 2017-05-16 Sandisk Technologies Llc Write abort detection for multi-state memories

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160070652A (ko) * 2014-12-10 2016-06-20 주식회사 에스지이엔지 갱폼 일체형 데크 운영 시스템
KR20170065726A (ko) * 2015-12-03 2017-06-14 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법 및 메모리 컨트롤러의 동작 방법
KR20170070922A (ko) * 2015-12-14 2017-06-23 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR20170084467A (ko) * 2016-01-12 2017-07-20 에스케이하이닉스 주식회사 메모리 시스템 및 그 동작 방법

Also Published As

Publication number Publication date
US20190243576A1 (en) 2019-08-08
KR102513691B1 (ko) 2023-03-27
CN110119360A (zh) 2019-08-13
US10754571B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
KR102310117B1 (ko) 저장 장치 및 그 동작 방법
KR102391499B1 (ko) 저장 장치 및 그 동작 방법
US11194513B2 (en) Storage device and operating method thereof
KR102535104B1 (ko) 저장 장치 및 그 동작 방법
KR102675307B1 (ko) 저장 장치 및 그 동작 방법
US20190259457A1 (en) Storage device and method of operating the same
KR102651440B1 (ko) 저장 장치 및 그 동작 방법
US10983726B2 (en) Storage device and method of operating the same for detecting last programmed page
US11119950B2 (en) Storage device and method of operating the same
CN113035254A (zh) 存储装置及其操作方法
US10606747B2 (en) Storage device and method of operating the same
KR20240118051A (ko) 저장 장치 및 그 동작 방법
US10991432B2 (en) Storage device and method of operating the same
KR102717016B1 (ko) 메모리 장치 및 그 동작 방법
CN110619912B (zh) 存储装置以及该存储装置的操作方法
KR102456175B1 (ko) 저장 장치 및 그 동작 방법
KR20200116808A (ko) 저장 장치 및 그 동작 방법
KR102513691B1 (ko) 저장 장치 및 그 동작 방법
KR20220048377A (ko) 저장 장치 및 그 동작 방법
CN115206383A (zh) 存储器装置及其操作方法
KR20210151372A (ko) 저장 장치 및 그 동작 방법
KR20200056881A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant