CN108964451A

CN108964451A - Ldo稳压器及其操作方法

Info

Publication number: CN108964451A
Application number: CN201810939427.6A
Authority: CN
Inventors: G·卢夫
Original assignee: Intersil Americas LLC
Current assignee: Intersil Americas LLC
Priority date: 2014-02-05
Filing date: 2015-02-04
Publication date: 2018-12-07
Anticipated expiration: 2035-02-04
Also published as: CN104821721B; CN108964451B; CN104821721A

Abstract

本发明公开LDO稳压器及其操作方法。举例来说，本发明公开操作自适应偏置LDO稳压器的方法，其包括：第一放大器接收与所述自适应偏置LDO稳压器的输出电压相关联的反馈电压；所述第一放大器将所述反馈电压与参考电压进行比较，并响应于所述比较而产生第一电压；响应于所述第一电压，第一跨导放大器产生第一输出电流，且第二跨导放大器产生第二输出电流；响应于所述第二输出电流，产生用于所述第一放大器的偏置电流；以及响应于所述第一输出电流，产生所述自适应偏置LDO稳压器的输出电流。

Description

LDO稳压器及其操作方法

本申请是申请日为“2015年2月4日”、申请号为“201510057249.0”、题为“用于低压差(LDO)稳压器中增强型瞬态响应的半导体结构”的分案申请。

相关申请的交叉引用

本申请涉及2014年2月5日提交的标题为“用于低压差(LDO)稳压器中增强型瞬态响应的半导体结构(SEMICONDUCTOR STRUCTURES FOR ENHANCED TRANSIENT RESPONSE INLOW DROPOUT(LDO)VOLTAGE REGULATORS)”并以引用的方式并入本文的美国临时专利申请序列号61/936,111。本申请还涉及2014年2月28日提交的标题为“用于低压差(LDO)稳压器中增强型瞬态响应的半导体结构(SEMICONDUCTOR STRUCTURES FOR ENHANCED TRANSIENTRESPONSE IN LOW DROPOUT(LDO)VOLTAGE REGULATORS)”并以引用的方式并入本文的美国临时专利申请序列号61/946,268。本申请在此要求美国临时专利申请序列号61/936,111和61/946,268的权益。

技术领域

本发明大体上涉及低压差(LDO)稳压器，并且具体来说涉及利用半导体集成电路、晶片、芯片或裸片中的增强型瞬态响应的自适应偏置LDO稳压器。

背景技术

在使用“超级电流镜”设计的常规LDO稳压器中，调节器对瞬态的响应速度受它们的自适应偏置回路上升到适当的操作点所花费的时间限制。然而，这些LDO稳压器采用来自它们的导通晶体管的栅极的自适应偏置反馈，并且因此它们的自适应偏置反馈回路的宽度受它们的导通装置的大栅极电容限制。因此，这些LDO稳压器的瞬态诱发的输出电压跌落相当大。

发明内容

一个实施方案是针对一种用于LDO稳压器中增强型瞬态响应的半导体结构。所述半导体结构是包括形成于半导体集成电路、晶片、芯片或裸片上的自适应偏置输入级的LDO稳压器。自适应偏置信号是从输入级(例如，第一增益级)的输出耦合到所述级的输入的反馈信号。因此，所得自适应偏置反馈回路的瞬态响应明显快于LDO稳压器的主反馈回路的瞬态响应。更确切地说，到LDO稳压器的输出级的驱动电流以明显高于输出电流的速率的速率增加，以便给导通晶体管装置的栅极电容充电。因此，自适应偏置LDO稳压器的负载瞬态诱发的输出电压跌落明显小于常规LDO稳压器的输出电压跌落(例如，如果使用相对较小的输出电容器)。

附图说明

应理解，附图仅描绘示例性实施方案且因而在范围上不视为具有限定性，通过使用附图，将另外以额外的专一性和细节对所述示例性实施方案进行描述。

图1是电子电路的示意性框图，所述电子电路可用于实施本发明的一个示例性实施方案。

图2是第二电子电路的示意性框图，所述第二电子电路可用于实施本发明的第二示例性实施方案。

图3是第三电子电路的示意性框图，所述第三电子电路可用于实施本发明的第三示例性实施方案。

图4是第四电子电路的示意性框图，所述第四电子电路可用于实施本发明的第四示例性实施方案。

图5是示例性半导体结构的示意性电路图，所述半导体结构可用于实施图2中描绘的电子电路或图4中描绘的电子电路。

图6是示例性半导体结构的示意性电路图，所述半导体结构可用于实施图1中描绘的电子电路或图3中描绘的电子电路。

图7A和图7B是展示根据本发明的实施方案结构化的LDO稳压器的模拟相位裕量性能曲线和增益裕量性能曲线的相关曲线图。

图8是展示根据本发明的实施方案结构化的自适应偏置LDO稳压器的模拟瞬态负载响应的曲线图。

图9是描绘根据本发明的实施方案在LDO稳压器的模拟操作条件下的性能模式的曲线图。

图10是配置为电源管理集成电路(PMIC)的示例性系统的示意性框图，所述电源管理集成电路可用于实施根据本发明的一个或多个实施方案的用于增强型瞬态响应的半导体结构。

图11是配置为PMIC的示例性系统的示意性框图，所述PMIC可用于实施根据本发明的一个或多个实施方案的用于增强型瞬态响应的半导体结构。

图12是描绘根据本发明的一个或多个实施方案的自适应偏置LDO稳压器的示例性操作方法的流程图。

附图中主要组件的参考编号列表

100 电子电路

102 第一放大器

104 非反相输入

106 节点

108 电阻器R1

110 电阻器R2

112 反相输入

114 输出

116 偏置电流控制输入

118 输入

120 第二放大器

122 电流镜

124 输出

126 第一晶体管装置

128 第二晶体管装置

130 输入端子

132 输出端子

134 电容器C1

136 接地端子

200 电子电路

201 输入

202 第一放大器

203 缓冲放大器

204 非反相输入

205 输出

206 节点

208 电阻器R1

210 电阻器R2

212 反相输入

214 输出

216 偏置电流控制输入

218 输入

220 第二放大器

222 电流镜

224 输出

226 第一晶体管装置

228 第二晶体管装置

230 输入端子

232 输出端子

234 电容器C1

236 接地端子

300 电子电路

302 第一放大器

304 非反相输入

305 第三放大器

306 节点

307 第三晶体管装置

308 电阻器R1

309 第四晶体管装置

310 电阻器R2

312 反相输入

316 偏置电流输入

318 输入

319 输入

320 第二放大器

322 第一电流镜

324 输出

325 输出

326 第一晶体管装置

328 第二晶体管装置

330 输入端子

332 输出端子

334 电容器C1

336 接地端子

338 第二电流镜

400 电子电路

401 输入

402 第一放大器

403 缓冲放大器

404 非反相输入

405 第三放大器

406 节点

407 第三晶体管装置

408 电阻器R1

409 第四晶体管装置

410 电阻器R2

412 反相输入

416 偏置电流输入

418 输入

419 输入

420 第二放大器

422 第一电流镜

424 输出

425 输出

426 第一晶体管装置

428 第二晶体管装置

430 输入端子

432 输出端子

434 电容器C1

436 接地端子

438 第二电流镜

500 半导体结构

501 晶体管M8

502 第一放大器

503 缓冲放大器

504 非反相输入

505 第三放大器

506 节点

507 第三晶体管装置

508 电阻器R1

509 第四晶体管装置

510 电阻器R2

512 反相输入

514 输出

515 输出

520 第二放大器

522 第一电流镜

526 第一晶体管装置

528 第二晶体管装置

530 输入端子

532 输出端子

534 电容器C1

536 接地端子

538 第二电流镜

600 半导体结构

601 晶体管M8

602 第一放大器

604 非反相输入

605 第三放大器

606 节点

607 第三晶体管装置

608 电阻器R1

609 第四晶体管装置

610 电阻器R2

612 反相输入

614 输出

620 第二放大器

622 第一电流镜

626 第一晶体管装置

628 第二晶体管装置

630 输入端子

632 输出端子

634 电容器C1

636 接地端子

638 第二电流镜

700a 曲线图

700b 曲线图

800 曲线图

802 2.176V

900 曲线图

902a 性能曲线

902b 性能曲线

904a 性能曲线

904b 性能曲线

906a 性能曲线

906b 性能曲线

908a 性能曲线

908b 性能曲线

1000 系统

1002 自适应偏置LDO稳压器

1004 VLOGIC通道输出连接件

1006 定序器

1008 AVDD增压控制器

1010 选通脉冲调制器

1012 电压检测器

1014 数控电位计

1030 输入端子

1032 输出端子

1100 系统

1102 自适应偏置LDO稳压器

1130 电压输入

1132 电压输出

1136 接地端子

1200 流程图

1202 块

1204 块

1206 块

1208 块

1210 块

具体实施方式

在以下详细描述中，参考形成本发明一部分的附图，且其中借助于特定说明性实施方案来展示。然而，将理解，可利用其它实施方案，且可进行逻辑、机械和电气方面的改变。另外，附图与说明书中呈现的方法不应被理解为限定可执行个别动作的顺序。因此，不应在限制意义上解释以下详细描述。在整个附图中，尽可能使用相同或相似参考数字来指代相同或相似结构组件或零件。

本文所述的实施方案提供用于低压差(LDO)稳压器中的增强型瞬态响应的半导体结构。对于一个示例性实施方案来说，半导体结构包括具有自适应偏置输入级的LDO稳压器。自适应偏置信号是从输入级(例如，第一增益级)的输出耦合到所述级的输入的反馈信号。因此，所得自适应偏置反馈回路的瞬态响应明显快于LDO稳压器的主反馈回路的瞬态响应。更确切地说，到LDO稳压器的输出级的驱动电流以明显高于输出电流的速率的速率增加，以便对导通晶体管装置的栅极电容充电。因此，自适应偏置LDO稳压器的负载瞬态诱发的输出电压跌落明显小于常规LDO稳压器的输出电压跌落(例如，如果使用相对较小的输出电容器)。

可在例如半导体集成电路(IC)、晶片、芯片或裸片中形成用于增强型瞬态响应的本发明半导体结构的实施方案。因此，例如，所述半导体结构可用作IC电源或电源管理IC(PMIC)中的LDO稳压器或与其结合使用。举例来说，可在需要高值、低等效串联电阻(ESR)电容性负载和增强的电源抑制比(PSRR)性能的产品中使用此类IC电源或PMIC。如此，例如，用于增强型瞬态响应的本发明半导体结构可用于智能电话或类似产品的IC电源或PMIC中，所述产品使用相对较大(μF范围)、低ESR陶瓷电容器以用于电源去耦。另外，某些产品可能要求此类半导体IC实施为对相对较低的输出电容具有合适瞬态响应的LDO稳压器，因为供应数字电路的此类LDO调节器常常经历负载电流的突然增加。因此，应当使LDO稳压器的所得输出电压跌落最小化(例如，10mV到30mV)，以便保持LDO稳压器在低电压下的合适电路性能。如此，用于增强型瞬态响应的本发明半导体结构由于从LDO稳压器中的第一增益级的输出取得自适应偏置反馈而容易满足此类性能要求，使得自适应偏置反馈回路的带宽不受导通晶体管装置的大栅极电容限制，而在常规LDO稳压器中带宽是受限的。

图1是电子电路100的示意性框图，所述电子电路可用于实施本发明的一个示例性实施方案。举例来说，电子电路100可用于实施用于半导体结构中的增强型瞬态响应的自适应偏置LDO稳压器，例如半导体集成电路(IC)、晶片、芯片或裸片。

参考图1中所示的示例性实施方案，电子电路100(例如，LDO稳压器)包括第一放大器102，所述第一放大器是也充当电路100中的误差放大器的输入级。在此示例性实施方案中，第一放大器102是电压增益放大器，其电流偏置水平受其输出电压控制(例如，自偏置放大器)。第一输入电压(例如，参考电压或Vref)耦合到第一放大器102的非反相输入104。在一些实施方案中，第一输入电压是电子电路100内产生的固定参考电压。在其它实施方案中，第一输入电压是可变的参考电压(例如，由数/模转换器改变)。在一些实施方案中，第一输入电压在电子电路100外部产生，并通过例如半导体IC或芯片的插脚连接到输入104。第二输入电压(例如，反馈电压或Vfb)从连接到第一电阻器108和第二电阻器110的节点106(例如，电阻性分压器)连接到第一放大器102的反相输入112，且第一放大器102的输出电压从第一放大器102的输出114耦合回第一放大器102的偏置电流控制输入116(即，自偏置)，且还耦合到第二放大器120的输入118。在此示例性实施方案中，第二放大器120是反相跨导放大器，所述第二放大器形成用于电流镜输出级122的驱动电流。更确切地说，第二放大器120的输出124耦合到电流镜输出级122的第一晶体管装置126的栅极端子和漏极端子，且还耦合到电流镜输出级122的第二晶体管装置128的栅极端子。第一晶体管装置126和第二晶体管装置128的源极端子耦合到电子电路100的输入端子130(例如，V_IN)。第二晶体管装置128的漏极端子耦合到第一电阻器108的一侧(例如，与节点106的一侧相对)以及电子电路100的输出端子132(例如，V_OUT)。电容器134(例如，输出电容器)的一侧耦合到输出端子132，且电容器134的相对侧耦合到电子电路100的接地端子136(例如，GND或电路接地)。第二电阻器110的第二侧(例如，与节点106的一侧相对)也耦合到接地端子136。

在此示例性实施方案中，电子电路100的输出电流由第二(镜)晶体管装置128产生，所述第二(镜)晶体管装置通常是具有比第一(镜)晶体管装置126的总栅极面积或宽度大大约50到500倍的总栅极面积或宽度的大导通晶体管装置。换句话说，由第一晶体管装置126和第二晶体管装置128形成的电流镜122与其它常规电流镜级相比，可具有相对较高的导通比。电子电路100的频率补偿由输出电容器134提供，所述输出电容器在电子电路100中产生支配频率极点。由第二(镜)晶体管装置128的栅极电容产生的极点频率由第一镜晶体管装置126增加。注意，由于输出114处的电容，第一放大器102的输出114处也产生频率极点。然而，第一放大器102的输出阻抗(且因此为电压增益)依据设计选择而适当减小，从而使此极点为非支配的。另外，此时注意以下内容是有用的：例如，取决于设计或制造偏好，可利用p沟道金属氧化物半导体(PMOS)或n沟道MOS(NMOS)晶体管装置来实施本文所述的所有晶体管装置。应注意，在一些实施方案中，不使用第一(镜)晶体管装置126，因此不使用输出电流镜(122)，且输出级大致上由输出晶体管128组成。

图2是第二电子电路200的示意性框图，所述第二电子电路可用于实施本发明的第二示例性实施方案。举例来说，电子电路200可用于实施用于半导体结构中的增强型瞬态响应的第二自适应偏置LDO稳压器，例如半导体IC、晶片、芯片或裸片。

参考图2中所示的示例性实施方案，电子电路200(例如，LDO稳压器)包括第一放大器202，所述第一放大器是也充当电路200中的误差放大器的输入级。在此示例性实施方案中，第一放大器202是电压增益放大器，其电流偏置水平受其输出电压控制(例如，自偏置放大器)。第一输入电压(例如，参考电压或Vref)耦合到第一放大器202的非反相输入204。在一些实施方案中，第一输入电压是电子电路200内产生的固定参考电压。在其它实施方案中，第一输入电压是可变的参考电压(例如，由数/模转换器改变)。在一些实施方案中，第一输入电压在电子电路200外部产生，并通过例如半导体IC或芯片的插脚耦合到输入204。第二输入电压(例如，反馈电压或Vfb)从连接到第一电阻器208和第二电阻器210的节点206(例如，电阻性分压器)耦合到第一放大器202的反相输入212，且第一放大器202的输出电压从第一放大器202的输出214耦合回第一放大器202的偏置电流控制输入216(即，自偏置)，且还连接到第二放大器220的输入218。在此示例性实施方案中，第二放大器220是反相跨导放大器，所述第二放大器形成用于电流镜输出级222的驱动电流。更确切地说，第二放大器220的输出224耦合到电流镜输出级222的第一晶体管装置226的漏极端子，且还耦合到第三(例如，缓冲)放大器203的输入201。第三放大器203的输出205耦合到第一晶体管装置226的栅极端子，且还耦合到电流镜输出级222的第二晶体管装置228的栅极端子。

在此示例性实施方案中，电子电路200的输出电流由电流镜输出级222的第二(镜)晶体管装置228产生。第二晶体管装置228通常是具有比第一(镜)晶体管装置226的总栅极面积或宽度大大约50到500倍的总栅极面积或宽度的大导通晶体管装置。注意，在所示的示例性实施方案中，耦合在第二放大器220的输出224与第一晶体管装置226和第二晶体管装置228的栅极端子之间的第三放大器203的组合形成经缓冲电流镜输出级222。换句话说，例如，第三放大器203充当缓冲放大器或电压跟随器，以驱动电流镜输出级222的第二晶体管装置228的相对较大的栅极电容。因此，第三放大器203可用于增加电流镜输出级222的总带宽，从而超过电子电路100的电流镜输出级122的总带宽。然而，因为使用额外的电路组件，所以此增强可被电子电路200中略高于电子电路100的电流消耗略微抵消。

第一晶体管装置226和第二晶体管装置228的源极端子耦合到电子电路200的输入端子230(例如，V_IN)。第二晶体管装置228的漏极端子耦合到第一电阻器208的一侧(例如，与节点206的一侧相对)以及电子电路200的输出端子232(例如，V_OUT)。电容器234(例如，输出电容器)的一侧耦合到输出端子232，且电容器234的相对侧耦合到电子电路200的接地端子236(例如，GND或电路接地)。第二电阻器210的第二侧(例如，与节点206的一侧相对)也耦合到接地端子236。

图3是第三电子电路300的示意性框图，所述第三电子电路可用于实施本发明的第三示例性实施方案。举例来说，电子电路300可用于实施用于半导体结构中的增强型瞬态响应的第三自适应偏置LDO稳压器，例如半导体IC、晶片、芯片或裸片。

参考图3中所示的示例性实施方案，电子电路300(例如，LDO稳压器)包括第一放大器302，所述第一放大器是也充当电路300中的误差放大器的输入级。在此示例性实施方案中，第一放大器302是电压增益放大器，其电流偏置水平受其输出电压控制(例如，自偏置放大器)。第一输入电压(例如，参考电压或Vref)耦合到第一放大器302的非反相输入304。在一些实施方案中，第一输入电压是电子电路300内产生的固定参考电压。在其它实施方案中，第一输入电压是可变的参考电压(例如，由数/模转换器改变)。在一些实施方案中，第一输入电压在电子电路300外部产生，并通过例如半导体IC或芯片的插脚耦合到输入304。第二输入电压(例如，反馈电压或Vfb)从连接到第一电阻器308和第二电阻器310的节点306(例如，电阻性分压器)耦合到第一放大器302的反相输入312，且第一放大器302的输出电压从第一放大器302的输出314耦合到第二放大器320的输入318，且还耦合到第三放大器305的输入319。在此示例性实施方案中，第二放大器320是反相跨导放大器，所述第二放大器形成用于第一电流镜输出级322的驱动电流。更确切地说，第二放大器320的输出324耦合到第一电流镜输出级322的第一晶体管装置326的栅极端子和漏极端子，且还耦合到第一电流镜输出级322的第二晶体管装置328的栅极端子。第一晶体管装置326和第二晶体管装置328的源极端子耦合到电子电路300的输入端子330(例如，V_IN)。第二晶体管装置328的漏极端子耦合到第一电阻器308的一侧(例如，与节点306的一侧相对)以及电子电路300的输出端子332(例如，V_OUT)。电容器334(例如，输出电容器)的一侧耦合到输出端子332，且电容器334的相对侧耦合到电子电路300的接地端子336(例如，GND或电路接地)。第二电阻器310的第二侧(例如，与节点306的一侧相对)也耦合到接地端子336。

在此示例性实施方案中，电子电路300的输出电流由第二晶体管装置328产生，所述第二晶体管装置通常是具有比第一晶体管装置326的总栅极面积或宽度大大约50到500倍的总栅极面积或宽度的大导通晶体管装置。换句话说，由第一晶体管装置326和第二晶体管装置328形成的第一电流镜322与其它常规电流镜级相比具有相对较高的导通比。

在此示例性实施方案中，第三放大器305也是反相跨导级，所述反相跨导级与第二放大器320的反相跨导级类似地起作用。第三放大器305的输出325耦合到第二电流镜级338的第三晶体管装置307的栅极端子，且还耦合到第二电流镜级338的第四晶体管装置309的栅极端子和漏极端子。第三晶体管装置307的漏极端子耦合到第一放大器302的偏置电流输入316。因此，第三放大器305通过第二电流镜级338的第三晶体管装置307和第四晶体管装置309将偏置电流提供到第一放大器302的偏置电流输入316，且所述偏置电流与由第二放大器320供应到第一电流镜输出级322的第一晶体管装置326和第二晶体管装置328的电流成比例。比例值是可通过调整第二放大器320的跨导值以及第二电流镜级338的第三镜晶体管装置307与第四晶体管装置309之间的镜比来设置的设计参数。应注意，跨导放大器320和305的跨导值可以是不同的，且第二电流镜级338的晶体管的尺寸可比第一电流镜级322的晶体管的尺寸小得多。

图4是第四电子电路400的示意性框图，所述第四电子电路可用于实施本发明的第四示例性实施方案。举例来说，电子电路400可用于实施用于半导体结构中的增强型瞬态响应的第四自适应偏置LDO稳压器，例如半导体IC、晶片、芯片或裸片。

参考图4中所示的示例性实施方案，电子电路400(例如，LDO稳压器)包括第一放大器402，所述第一放大器是也充当电路400中的误差放大器的输入级。在此示例性实施方案中，第一放大器402是电压增益放大器，其电流偏置水平受其输出电压控制(例如，自偏置放大器)。第一输入电压(例如，参考电压或Vref)耦合到第一放大器402的非反相输入404。在一些实施方案中，第一输入电压是电子电路400内产生的固定参考电压。在其它实施方案中，第一输入电压是可变的参考电压(例如，由数/模转换器改变)。在一些实施方案中，第一输入电压在电子电路400外部产生，通过例如半导体IC或芯片的插脚耦合到输入404。第二输入电压(例如，反馈电压或Vfb)从连接到第一电阻器408和第二电阻器410的节点406(例如，电阻性分压器)耦合到第一放大器402的反相输入412，且第一放大器402的输出电压从第一放大器402的输出414耦合到第二放大器420的输入418，且还耦合到第三放大器405的输入419。在此示例性实施方案中，第二放大器420是反相跨导放大器，所述第二放大器形成用于第一电流镜输出级422的驱动电流。更确切地说，第二放大器420的输出424耦合到第一晶体管装置426的漏极端子，且还耦合到缓冲放大器403的输入401。缓冲放大器403的输出405耦合到第一晶体管装置426的栅极端子，且还连接到第一电流镜输出级422的第二晶体管装置428的栅极端子。第一晶体管装置426和第二晶体管装置428的源极端子耦合到电子电路400的输入端子430(例如，V_IN)。第二晶体管装置428的漏极端子耦合到第一电阻器408的一侧(例如，与节点406的一侧相对)以及电子电路400的输出端子432(例如，V_OUT)。电容器434(例如，输出电容器)的一侧耦合到输出端子432，且电容器434的相对侧耦合到电子电路400的接地端子436(例如，GND或电路接地)。第二电阻器410的第二侧(例如，与节点406的一侧相对)也耦合到接地端子436。

在此示例性实施方案中，电子电路400的输出电流由第一电流镜输出级422的第二晶体管装置428产生。第二晶体管装置428通常是具有比第一晶体管装置426的总栅极面积或宽度大大约50到500倍的总栅极面积或宽度的大导通晶体管装置。换句话说，由第一晶体管装置426和第二晶体管装置428形成的第一电流镜422与其它常规电流镜级相比，可具有相对较高的导通比。

在这个示例性实施方案中，第三放大器405也是反相跨导级，所述反相跨导级与第二放大器420的反相跨导级类似地起作用。第三放大器405的输出425耦合到第二电流镜级438的第三晶体管装置407的栅极端子，且还耦合到第二电流镜级438的第四晶体管装置409的栅极端子和源极端子。第三晶体管装置407的漏极端子耦合到第一放大器402的偏置电流输入416。因此，第三放大器405通过第二电流镜级438的第三晶体管装置407和第四晶体管装置409将偏置电流提供到第一放大器402的偏置电流输入416，且所述偏置电流与由第二放大器420供应到第一电流镜输出级422的第一晶体管装置426和第二晶体管装置428的电流成比例。比例值是可通过调整第二放大器420的跨导值以及第二电流镜级438的第三晶体管装置407与第四晶体管装置409之间的镜比来设置的设计参数。

注意，在所示的示例性实施方案中，耦合在第二放大器420的输出424与第一晶体管装置426和第二晶体管装置428的栅极端子之间的缓冲放大器403的组合用于形成经缓冲电流镜输出级422。换句话说，例如，缓冲放大器403充当缓冲放大器或电压跟随器以驱动第一电流镜级422的第二晶体管装置428的相对较大的栅极电容。因此，缓冲放大器403用于增加电流镜输出级422的总带宽，从而超过电子电路300的电流镜输出级322的总带宽。应注意，跨导放大器420和405的跨导值可以是不同的，且第二电流镜级438的晶体管的尺寸可比第一电流镜级422的晶体管的尺寸小得多。

图5是示例性半导体结构500的示意性电路图，所述半导体结构包括可用于实施电子电路200或电子电路400的电子电路(例如，用于增强型瞬态响应的自适应偏置LDO稳压器)。举例来说，半导体结构500可为半导体IC、晶片、芯片或裸片。在此实施方案中，缓冲放大器包括在电路500中，以例如产生经缓冲电流镜输出级，如图2和图4中所示的经缓冲电路镜输出级222、422。

参考图5中所示的示例性实施方案(并且例如，将图5中的结构与图2和图4中所示的结构进行比较)，半导体结构500包括第一放大器502(例如，由包括晶体管M1到M4的虚线指示)，所述第一放大器是也充当误差放大器的输入级。在此示例性实施方案中，第一放大器502是电压增益放大器，其电流偏置水平受其输出电压控制(例如，自偏置放大器)。晶体管501耦合到第一放大器502，且响应耦合到晶体管501的栅极端子的输入电压(例如，BIAS)，晶体管501产生固定偏置电流，且因此在例如轻负载处为第一放大器502提供基准偏置电流。在一些实施方案中，输入电压(BIAS)是半导体结构500内产生的固定电压。在其它实施方案中，输入电压(BIAS)是可变的参考电压(例如，由数/模转换器改变)。在一些实施方案中，输入电压(BIAS)在半导体结构500外部产生，并通过例如半导体IC或芯片的插脚耦合到晶体管501的栅极端子。

第一输入电压(例如，参考电压或Vref)耦合到第一放大器502的非反相输入504(晶体管M1的栅极)。在一些实施方案中，第一输入电压是半导体结构500内产生的固定参考电压。在其它实施方案中，第一输入电压在半导体结构500外部产生，并通过例如半导体IC或芯片的插脚耦合到输入504。第二输入电压(例如，反馈电压或Vfb)从连接到第一电阻器508和第二电阻器510的节点506(例如，电阻性分压器)耦合到第一放大器502的反相输入512(例如，晶体管M2的栅极)。第一放大器502的输出电压从第一放大器的输出514耦合到第二放大器520(晶体管M9)的栅极端子(输入)，且还耦合到第三放大器505(晶体管M5)的栅极端子(输入)。

在此示例性实施方案中，第二放大器520是反相跨导放大器，所述第二放大器形成用于第一电流镜输出级522的驱动电流。更确切地说，第二放大器520的输出(漏极端子)耦合到缓冲放大器503(例如，由包括晶体管M10到M13的虚线指示)的输入，且还耦合到第一晶体管装置526的漏极端子(经由连接有二极管的晶体管M10、M12)。缓冲放大器503的输出515耦合到第一晶体管装置526的栅极端子，且还连接到第一电流镜输出级522的第二晶体管装置528的栅极端子。第一晶体管装置526和第二晶体管装置528的源极端子耦合到半导体结构500的输入端子530(例如，V_IN)。第二晶体管装置528的漏极端子耦合到第一电阻器508的一侧(例如，与节点506的一侧相对)以及半导体结构500的输出端子532(例如，V_OUT)。电容器534(例如，输出电容器)的一侧耦合到输出端子532，且电容器534的相对侧耦合到半导体结构500的接地端子536(例如，GND或电路接地)。第二电阻器510的第二侧(例如，与节点506的一侧相对)也耦合到接地端子536。

在此示例性实施方案中，半导体结构500的输出电流由第一电流镜输出级522的第二晶体管装置528产生。第二晶体管装置528通常是具有可能比第一晶体管装置526的总栅极面积或宽度大大约50到500倍的总栅极面积或宽度的大导通晶体管装置。换句话说，由第一晶体管装置526和第二晶体管装置528形成的第一电流镜522与其它常规电流镜级相比，可具有相对较高的导通比。

在此示例性实施方案中，第三放大器505也是反相跨导级，所述反相跨导级与第二放大器520的反相跨导级类似地起作用。第三放大器505的输出(漏极端子)耦合到第二电流镜级538(例如，由包括晶体管M5到M7的虚线指示)的第三晶体管装置507的栅极端子，且还耦合到第二电流镜级538的第四晶体管装置509的栅极端子和漏极端子。第三晶体管装置507的漏极端子耦合到第一放大器502的偏置电流输入(M1、M2的源极)。因此，第三放大器505通过第二电流镜级538的第三晶体管装置507和第四晶体管装置509将偏置电流提供到第一放大器502的偏置电流输入(M1、M2的源极)，且所述偏置电流与由第二放大器520供应到第一电流镜输出级522的第一晶体管装置526和第二晶体管装置528的电流成比例。比例值是可通过调整第二放大器520的跨导值(例如，通过调整晶体管M5相对于晶体管M9的尺寸)以及第二电流镜级538的第三晶体管装置507与第四晶体管装置509之间的镜比来设置的设计参数。应注意，跨导放大器520和505的跨导值可以是不同的，且第二电流镜级538的晶体管的尺寸可比第一电流镜级522的晶体管的尺寸小得多。

注意，在所示的示例性实施方案中，耦合在第二放大器520的输出(漏极端子)与第一晶体管526和第二晶体管528的栅极端子之间的缓冲放大器503的组合用于形成经缓冲电流镜输出级522。换句话说，例如，缓冲放大器503充当缓冲放大器或电压跟随器，以驱动第一电流镜输出级522的第二晶体管装置528的相对较大的栅极电容。因此，缓冲放大器503用于增加电流镜输出级522的总带宽，从而超过其它未经缓冲电流镜输出级(例如，图3中所示的电流镜输出级322)的总带宽。

在操作中，参考图5，当半导体结构500被例如实施为LDO稳压器时，考虑以下两种输出条件或状态：1)通过输出端子532(V_OUT)的负载电流是稳定的(DC)；以及2)通过输出端子532(V_OUT)的负载电流突然增加。举例来说，在稳态操作中，半导体结构500基本上利用三个电流镜级运行：1)由晶体管526和528形成的电流镜对；2)由晶体管520和505形成的电流镜对；以及3)由晶体管509和507形成的电流镜对(即，M5和M9)。这三个电流镜级产生尾电流并(通过晶体管507)将尾电流耦合到差分晶体管对M1和M2的源极端子(例如，第一放大器502的偏置电流输入)。此尾电流的值通常被设计成通过第一电流镜输出级522的晶体管528的输出电流的一小部分(因此第二电流镜级538的晶体管的尺寸通常是第一电流镜级522的晶体管的尺寸的一小部分)。在稳态操作中，半导体结构500的整体反馈回路处于平衡状态，且节点506处的反馈电压Vfb大致上等于参考电压Vref。如此，当输出电流的值相对较小时(例如，稳态)，晶体管501响应于施加到晶体管501的栅极的电压(BIAS)的值而产生第一放大器502的静态偏置电流，并且由晶体管507产生的偏置电流可能很小，甚至是可忽略的。

在第二操作状态中，通过输出端子532(V_OUT)的负载电流突然增加。在半导体结构500的整体反馈回路可对此状态改变作出反应之前，额外的负载电流使输出电容器534放电，且进而降低输出电压V_OUT的值。输出电压的此降低减小了节点506处的反馈电压Vfb的值，所述反馈电压是施加到第一放大器502的晶体管M2的栅极端子的电压。晶体管M2的栅极电压的所得降低使到差分对晶体管M1和M2的输入电压不平衡，从而增加通过晶体管M2的电流，且进而增加施加到晶体管505和520的栅极的电压。晶体管505的所得的增加的漏电流通过电流镜晶体管对509和507反馈回第一放大器502的偏置电流输入，从而又增加了正产生的尾电流的值。尾电流的此增加增大可通过晶体管M2的电流，且进而以正(增加的)速率增加晶体管505和520的栅极端子处的电压。同时，通过晶体管520的增加的电流给输出晶体管528的大栅极电容充电(例如，通过缓冲放大器503)，直到晶体管528的漏极电流足够供应负载电流为止。这时，输出电压V_OUT的量级返回到所增加的电流给输出电容器534充电时的稳态。如此，第一放大器502的自适应偏置布置(输入级)使第一级的电流水平增加到整体反馈回路的平衡水平之上，以便更快地给输出晶体管528的栅极电容充电。因此，达到新的稳态条件，自适应偏置电流达到新的平衡值，所述平衡值由晶体管对528和526、520和505、以及509和507的栅极面积(或宽度)比明确定义。

总之，根据本申请的教示，导通晶体管528的相对较大栅极电容在自适应偏置回路外部。自适应偏置回路通过增加自适应偏置电流的值来响应所增加的负载电流，以便更快地给导通晶体管528的栅极电容充电。因为导通晶体管528的栅极电容在自适应偏置回路的外部，所以自适应偏置回路的响应时间明显快于常规LDO稳压器中的常规偏置回路的响应时间，且利用半导体结构500实施的LDO稳压器的所得的输出电压跌落明显小于常规LDO稳压器的输出电压跌落。

注意，半导体结构500的示例性实施方案中使用正反馈。因此，偏置电流中所得的增加在第一放大器502的操作点中发生改变，从而又增加了所产生的自适应偏置电流。在由半导体结构500描绘的示例性实施方案中，正回路反馈增益被设计成小于1，以确保自适应偏置回路的稳定性。举例来说，选择晶体管尺寸设计以使得自适应反馈晶体管505以是晶体管M3和M4的电流密度的两倍的电流密度操作。因此，由于跨导/漏极电流比(GM/Id)随着电流密度而减小，小于1的回路增益得以确保。

图6是示例性半导体结构600的示意性电路图，所述半导体结构包括可用于实施图1和图3中所示的电子电路100或电子电路300的电子电路(例如，作为用于增强型瞬态响应的自适应偏置LDO稳压器)。举例来说，半导体结构600可以是半导体IC、晶片、芯片或裸片。注意，半导体结构600的结构和操作大致上类似于图5中所示的半导体结构500的结构和操作，但缓冲放大器级(例如，图5中的503)不包括在半导体结构600中。

参考图6中所示的示例性实施方案(且例如，将图6中的结构与图1和图3中所示的结构进行比较)，半导体结构600包括第一放大器602(例如，由包括晶体管M1到M4的虚线指示)，所述第一放大器是也充当误差放大器的输入级。在此示例性实施方案中，第一放大器602是电压增益放大器，其电流偏置水平受其输出电压控制(例如，自偏置放大器)。晶体管601耦合到第一放大器602，且响应耦合到晶体管601的栅极端子的输入电压(例如，BIAS)，晶体管601产生固定偏置电流，且因此在例如轻负载处为第一放大器602提供基准偏置电流。在一些实施方案中，输入电压(BIAS)是半导体结构600内产生的固定电压。在其它实施方案中，输入电压(BIAS)是可变的参考电压(例如，由数/模转换器改变)。在一些实施方案中，输入电压(BIAS)在半导体结构600外部产生，并通过例如半导体IC或芯片的插脚耦合到晶体管601的栅极端子。

第一输入电压(例如，参考电压或Vref)耦合到第一放大器602的非反相输入604(晶体管M1的栅极)。在一些实施方案中，第一输入电压是半导体结构600内产生的固定参考电压。在其它实施方案中，第一输入电压在半导体结构600外部产生，并通过例如半导体IC或芯片的插脚耦合到输入604。第二输入电压(例如，反馈电压或Vfb)从连接到第一电阻器608和第二电阻器610的节点606(例如，电阻性分压器)耦合到第一放大器602的反相输入612(晶体管M2的栅极)。第一放大器602的输出电压从第一放大器602的输出614耦合到第二放大器620(晶体管M9)的栅极端子(输入)，且还耦合到第三放大器605(晶体管M5)的栅极端子(输入)。

在此示例性实施方案中，第二放大器620是反相跨导放大器，所述第二放大器形成用于第一电流镜输出级622的驱动电流。更确切地说，第二放大器620的输出(漏极端子)耦合到第一晶体管装置626的漏极端子，且还耦合到第一电流镜输出级622的第一晶体管装置626和第二晶体管装置628的栅极端子。第一晶体管装置626和第二晶体管装置628的源极端子耦合到半导体结构600的输入端子630(例如，V_IN)。第二晶体管装置628的漏极端子耦合到第一电阻器508的一侧(例如，与节点606的一侧相对)以及半导体结构600的输出端子632(例如，V_OUT)。电容器634(例如，输出电容器)的一侧耦合到输出端子632，且电容器634的相对侧耦合到半导体结构600的接地端子636(例如，GND或电路接地)。第二电阻器610的第二侧(例如，与节点606的一侧相对)也耦合到接地端子636。

在此示例性实施方案中，半导体结构600的输出电流由第一电流镜输出级622的第二晶体管装置628产生。第二晶体管装置628通常是具有可能比第一晶体管装置626的总栅极面积或宽度大大约50到500倍的总栅极面积或宽度的大导通晶体管装置。换句话说，由第一晶体管装置626和第二晶体管装置628形成的第一电流镜输出级622与其它常规电流镜级相比，可具有相对较高的导通比。

在此示例性实施方案中，第三放大器605也是反相跨导级，所述反相跨导级与第二放大器620的反相跨导级类似地起作用。第三放大器605的输出(漏极端子)耦合到第二电流镜级638(例如，由包括晶体管M5到M7的虚线指示)的第三晶体管装置607的栅极端子，且还耦合到第二电流镜级638的第四晶体管装置609的栅极端子和漏极端子。第三晶体管装置607的漏极端子耦合到第一放大器602的偏置电流输入(M1、M2的源极)。因此，第三放大器605通过第二电流镜级638的第三晶体管装置607和第四晶体管装置609将偏置电流提供到第一放大器602的偏置电流输入(M1、M2的源极)，且所述偏置电流与由第二放大器620供应到第一电流镜输出级622的第一晶体管装置626和第二晶体管装置628的电流成比例。比例值是可通过调整第二放大器620的跨导值以及第二电流镜级638的第三晶体管装置607与第四晶体管装置609之间的镜比来设置的设计参数。

在操作中，参考图6，当将半导体结构600实施为例如LDO稳压器时，考虑以下两种输出条件或状态：1)通过输出端子632(V_OUT)的负载电流是稳定的(DC)；以及2)通过输出端子632(V_OUT)的负载电流突然增加。举例来说，在稳态操作中，半导体结构600基本上利用三个电流镜级运行：1)由晶体管626和628形成的电流镜对；2)由晶体管620和605形成的电流镜对；以及3)由晶体管609和607形成的电流镜对(M5和M9)。这三个电流镜级产生尾电流，并(通过晶体管607)将尾电流耦合到差分晶体管对M1和M2(例如，第一放大器602的偏置电流输入)。将此尾电流的值设计成通过第一电流镜输出级622的晶体管628的输出电流的一小部分。在稳态操作中，半导体结构600的整体反馈回路处于平衡状态，且节点606处的反馈电压Vfb大致上等于参考电压Vref。如此，当输出电流的值相对较小时(例如，稳态)，晶体管601响应于施加到晶体管601的栅极的电压(BIAS)的值而产生第一放大器602的静态偏置电流，且由晶体管607产生的偏置电流可能很小，甚至是可忽略的。

在第二操作状态中，通过输出端子632(V_OUT)的负载电流突然增加。在半导体结构600的整体反馈回路可对此状态改变作出反应之前，额外的负载电流使输出电容器634放电，且进而降低输出电压V_OUT的值。输出电压的此降低减小了节点606处的反馈电压值Vfb的值，所述反馈电压是施加到第一放大器602的晶体管M2的栅极端子的电压。晶体管M2的栅极电压的所得降低使到差分对晶体管M1和M2的输入电压不平衡，从而增加通过晶体管M2的电流，且进而增加施加到晶体管605和620的栅极的电压。晶体管605的所得的增加的漏电流通过电流镜晶体管对609和607反馈回第一放大器602的偏置电流输入，从而又增加了正产生的尾电流的值。尾电流的此增加增大可通过晶体管M2的电流，且进而以正(增加的)速率增加晶体管605和620的栅极端子处的电压。同时，通过晶体管620的增加的电流更快地给输出晶体管628的大栅极电容充电，直到晶体管628的漏极电流足够供应负载电流为止。这时，输出电压V_OUT的量级返回到所增加的电流给输出电容器634充电时的稳态。如此，第一放大器602的自适应偏置布置(输入级)使第一级的电流水平增加到整体反馈回路的平衡水平之上，以便给输出晶体管628的栅极电容充电。因此，达到新的稳态条件，自适应偏置电流达到新的平衡值，所述平衡值由晶体管对628和626、620和605、以及609和607的栅极面积比明确定义。

总之，根据本申请的教示，导通晶体管628的相对较大的栅极电容在自适应偏置回路外部。自适应偏置回路通过增加自适应偏置电流的值来响应增加的负载电流，以便更快地给导通晶体管628的栅极电容充电。因为导通晶体管628的栅极电容在自适应偏置回路的外部，所以自适应偏置回路的响应时间明显快于常规LDO稳压器中的常规偏置回路的响应时间，且利用半导体结构600实施的LDO稳压器的所得的输出电压跌落明显小于常规LDO稳压器的输出电压跌落。

注意，半导体结构600的示例性实施方案中使用正反馈。因此，偏置电流中所得的增加在第一放大器602的操作点中发生改变，从而又增加了所产生的自适应偏置电流。在由半导体结构600描绘的示例性实施方案中，将正反馈回路增益设计成小于1，以确保自适应偏置回路的稳定性。举例来说，选择晶体管尺寸设计以使得自适应反馈晶体管605以是晶体管M3和M4的电流密度的两倍的电流密度操作。因此，由于跨导/漏极电流比(GM/Id)随着电流密度的减小，小于1的回路增益得以确保。

图7A和图7B是描绘根据本发明的上述实施方案中的一个或多个而结构化的自适应偏置LDO稳压器的模拟相位裕量性能曲线和增益裕量性能曲线的相关曲线图。这些曲线图描绘被施加不同电源电压、温度和工艺拐点的自适应偏置LDO稳压器的模拟性能曲线。水平(X)轴指示所施加的负载电流，且垂直(Y)轴指示针对所涉及的LDO稳压器模拟的不同操作条件和不同输出电流水平的相位裕量值或增益裕量值。

注意，如曲线图700a和700b指示，对电路稳定性的可接受水平的提供给予相当大的设计关注，所述可接受水平在所有可能遭遇的潜在操作条件和输出电流水平之上。然而，此稳定性水平通常涉及对静态电流水平的显著权衡。然而，如图7A和图7B中所示的LDO调节器性能特性所指示，这些模拟结果证实了本发明的上述实施方案可用于实施LDO稳压器，所述LDO稳压器实现用于小信号和大信号两者的电路稳定性的可接受水平。换句话说，如曲线图700a和700b所示，对于所有不同操作条件(例如，电源电压、温度、工艺拐点)以及所施加的输出电流水平来说，所涉及的LDO稳压器的整体性能大致上是类似的。

图8是描绘根据本申请的上述教示而结构化的自适应偏置LDO稳压器的模拟瞬态负载响应的曲线图。对于所示的模拟来说，在500μs处将300mA负载电流步长施加到自适应偏置LDO稳压器。注意，图8展示超过常规LDO稳压器瞬态电压跌落性能的瞬态电压跌落性能的改进主要由超过常规LDO稳压器的响应速度的增加的响应速度产生。举例来说，图8中所示，模拟LDO稳压器的输出电压在约500.45μs处“跌落”到大约2.176V(802)。在显著对比中，常规LDO稳压器的输出电压将在500.5μs处或在稍后时间跌落到至少2.142V。如此，与常规LDO稳压器相比，自适应偏置LDO稳压器的增强型瞬态响应主要如下实施。有点类似于常规LDO稳压器，自适应偏置LDO稳压器的输出电压在所增加的负载用于给输出电容器放电时降低。然而，自适应偏置LDO稳压器增加其偏置电流，以便能够更快地给导通晶体管装置的栅极电容充电。自适应偏置反馈回路的瞬态响应时间比LDO稳压器的整体反馈回路的瞬态响应时间短得多，且因此，自适应偏置LDO稳压器比不具有自适应偏置反馈回路的常规LDO稳压器更快速地响应负载瞬态，以及比具有自适应偏置反馈的常规LDO稳压器(其中所述自适应偏置反馈回路包括通常较大的输出装置的输入电容)更快速地响应负载瞬态。另外，自适应偏置LDO稳压器所经历的瞬态跌落明显小于常规LDO稳压器所经历的瞬态跌落。

图9是描绘自适应偏置LDO稳压器在高操作温度(125C)、2.5V输入电压(例如，V_IN)和2.2V额定输出电压(例如，V_OUT)的模拟操作条件下的模拟性能模式的曲线图。如图9所示，尽管模拟在多种不同工艺、温度和输入电压条件下进行，但自适应偏置LDO稳压器的性能模式大致上得以保持。换句话说，图9中所描绘的曲线图展示制造变化(m)对自适应偏置LDO稳压器的性能具有怎样小的影响。如此，图9中所描绘的性能变化主要从操作温度的改变产生。举例来说，图9中所示的上部曲线902a到908a描绘自适应偏置LDO稳压器的最大电压误差或瞬时过冲，且下部曲线902b到908b描绘所涉及的自适应偏置LDO稳压器的最小电压或瞬态跌落。水平(X)轴指示用于针对以下五种制造情况的此模拟的工艺拐点：情况0指示用于典型n沟道金属氧化物半导体(NMOS)和p沟道(PMOS)晶体管的工艺拐点；情况1指示用于慢NMOS和PMOS晶体管的工艺拐点；情况2指示用于快NMOS和PMOS晶体管的工艺拐点；情况3指示用于慢NMOS晶体管和快PMOS晶体管的工艺拐点；以及情况4指示用于快NMOS晶体管和慢PMOS晶体管的工艺拐点。在此示例性模拟中，性能曲线902a和902b指示针对2.5V输入电压和125C操作温度的电路性能；曲线904a和904b指示针对5.5V输入电压和125C操作温度的电路性能；曲线906a和906b指示针对5.5V输入电压和-20C操作温度的电路性能；以及曲线908a和908b指示针对2.5V输入电压和-20C操作温度的电路性能。2.2V输出电压(额定)用于所有模拟。注意，图9中所示的模拟指示上述自适应偏置LDO稳压器的增强型瞬时过冲和跌落性能优于常规LDO稳压器的瞬时过冲和跌落性能。

图10描绘配置为PMIC的示例性系统1000的示意性框图，所述PMIC可用于实施根据本发明的一个或多个实施方案的用于增强型瞬态响应的半导体结构。在一些实施方案中，系统1000可在半导体IC、晶片、芯片或裸片上实施。在所示的示例性实施方案中，系统1000可被实施为集成PMIC，以便例如为笔记本计算机、平板式个人计算机(PC)、监视器中的薄膜晶体管液晶显示器(TFT-LCD)提供电力，且还为小尺寸显示器(如智能电话显示器)的TFT-LCD提供电力。参考图10，对于一个示例性实施方案来说，系统1000包括根据图1到6中所描绘的上述实施方案中的一个或多个而配置的自适应偏置LDO稳压器1002。自适应偏置LDO稳压器1002耦合到电压输入连接件1030以接收输入电压(V_IN)，且耦合到电压输出连接件1032以将经调节电压(V_OUT)输出到VLOGIC通道输出连接件1004。来自自适应偏置LDO稳压器1002的经调节输出电压是用于驱动耦合到VLOGIC通道输出1004的外部数字电路的相对较低电压。LDO调节器1002还用于将经调节电压提供到定序器1006、模拟Vdd或电源电压(AVDD)增压控制器1008、选通脉冲调制器(GPM)1010、电压检测器1012以及用作校准器以调整所使用的LCD的V_COM电压的数控电位计(DCP)1014。在这个示例性系统中，LDO稳压器1002是外部可调整部件(例如，经由半导体IC或晶片的接触插脚)，且暴露为“独立”功能。在其它示例性系统中，LDO稳压器1002不是外部可调整的。如此，根据本发明的上述教示，自适应偏置LDO稳压器1002提供系统1000中优于常规LDO稳压器的瞬态响应的增强型(例如，大致上更快的)瞬态响应。

图11描绘配置为PMIC的第二示例性系统1100的示意性框图，所述PMIC可用于实施根据本发明的一个或多个实施方案的用于增强型瞬态响应的半导体结构。在一些实施方案中，系统1100可在半导体IC、晶片、芯片或裸片上实施。在所示的示例性实施方案中，将系统1100实施为用于小尺寸、手持式显示器(例如智能电话TFT-LCD)的高效率电源。参考图11，对于一个示例性实施方案来说，系统1100包括根据图1到6中所描绘的上述实施方案的一个或多个而配置的自适应偏置LDO稳压器1102。自适应偏置LDO稳压器1102耦合在系统1100的电流接地1136与众多其它电路组件之间，以便为系统1100中的电源电路提供合适的去耦。如此，在一些示例性实施方案中，自适应偏置LDO稳压器1102与“芯片上”电压调整集成，以便实现自适应偏置LDO稳压器1102的后续制造电压调整。基本上，在操作中，自适应偏置LDO稳压器1102的输入1130(V_IN)处的电压是从增压转换器1101提供，所述增压转换器适于追踪自适应偏置LDO稳压器1102的输出1132(V_OUT)处的电压，以便提供刚好足够的电压降以供自适应偏置LDO稳压器1102如所需运行。如此，根据本发明的教示，自适应偏置LDO稳压器1102提供系统1100中优于常规LDO稳压器的瞬态响应的增强型(例如，更快的)瞬态响应。

图12是描绘根据本发明的一个或多个实施方案的自适应偏置LDO稳压器的示例性操作方法1200的流程图。举例来说，方法1200可用于描述图1到图6中所描绘的示例性实施方案中的一个或多个的操作。参考图12，对于一个示例性实施方案来说，第一放大器(例如，误差放大器)输出合适的电压(1202)，所述电压转换(例如，通过跨导放大器)成用于控制自适应偏置LDO稳压器的输出装置(例如，导通晶体管)的负载电流。第一放大器还接收代表自适应偏置LDO稳压器的输出电压的反馈电压(1204)。如果由第一放大器接收的反馈电压发生跌落(例如，与负载电流的瞬态相关联的输出电压降低)(1206)，那么响应于输出电压跌落，第一放大器使用正反馈回路来增加其自身的偏置电流(1208)。注意，正反馈回路不包括与输出装置的控制端子相关联的电容(例如，导通或输出晶体管的栅极电容)。响应于偏置电流的增加，第一放大器增加其输出电压且(例如，经由跨导放大器)，进而增加去往输出装置的负载电流(1210)。然而，如果(1206)反馈电压没有发生跌落，那么流程返回到监视输出电压(1204)。

在本文的论述和权利要求书中，相对于两种材料使用的术语“在......上”、一个在另一个“上”意味着这些材料之间至少有一些接触，而“在......上方”意味着这些材料是接近，但可能具有一个或多个附加的插入层，因此接触是可能的而不是必须的。如本文所使用的“在......上(on)”或“在......上方(over)”均不暗示任何方向性。术语“约”指示所列出值可以有所更改，只要所述改变不对所说明实施方案的过程或结构造成不一致即可。

本申请中使用的相对位置的术语是基于与晶片或衬底的常规平面或工作表面平行的平面来定义的，而不考虑晶片或衬底的定向。如本申请中使用的术语“水平”、“横向”定义为与晶片或衬底的常规平面或工作表面平行的平面，而不考虑晶片或衬底的定向。术语“垂直”指的是与水平垂直的方向。诸如“在......上”、“侧”(如在“侧壁”中的侧)、“较高”、“较低”、“在......之上”、“顶部”、以及“在......之下”是相对于位于晶片或衬底顶部表面上的常规平面或工作表面来定义，而不考虑晶片或衬底的定向。

尽管本文已说明和描述了具体的实施方案，但本领域技术人员应了解，计划来实现相同目的的任何布置可代替所展示的具体实施方案。因此，显然希望仅仅由所附权利要求书及其均等物来限制本发明。

Claims

1.一种操作自适应偏置LDO稳压器的方法，其包括：

第一放大器接收与所述自适应偏置LDO稳压器的输出电压相关联的反馈电压；

所述第一放大器将所述反馈电压与参考电压进行比较，并响应于所述比较而产生第一电压；

响应于所述第一电压，第一跨导放大器产生第一输出电流，且第二跨导放大器产生第二输出电流；

响应于所述第二输出电流，产生用于所述第一放大器的偏置电流；以及

响应于所述第一输出电流，产生所述自适应偏置LDO稳压器的输出电流。

2.如权利要求1所述的方法，其中所述第一放大器是误差放大器电路。

3.如权利要求1所述的方法，其中所述产生用于所述第一放大器的所述偏置电流包括将所述第二跨导放大器的输出耦合到电流镜电路的输入，以及

将所述电流镜电路的输出耦合到所述第一放大器的偏置电流输入。

4.如权利要求1所述的方法，其中所述产生所述自适应偏置LDO稳压器的所述输出电流包括将所述第一跨导放大器的输出耦合到电流镜电路的输入，所述电流镜电路包括所述自适应偏置LDO稳压器的输出晶体管。

5.如权利要求4所述的方法，其中所述将所述第一跨导放大器的所述输出耦合到包括所述自适应偏置LDO稳压器的所述输出晶体管的所述电流镜电路的所述输入包括：

将所述第一跨导放大器的所述输出耦合到缓冲放大器电路的输入；以及

将所述缓冲放大器电路的输出耦合到所述电流镜电路的所述输入。

6.如权利要求1所述的方法，其中在IC电源或PMIC的自适应偏置LDO稳压器中执行所述方法。

7.一种LDO稳压器，其包括：

输出端子；

耦合到所述输出端子的输出装置，所述输出装置适于供应用于所述LDO稳压器的负载电流；以及

包括正反馈回路的误差放大器电路，所述误差放大器电路耦合到所述输出端子、参考电压以及所述输出装置的控制端子；所述正反馈回路不包括与所述输出装置的所述控制端子相关联的电容，其中所述误差放大器电路适于将所述参考电压和与所述输出端子的输出电压相关联的电压进行比较，且如果所述输出电压中与所述负载电流的瞬态相关联的跌落发生，那么使用所述正反馈回路增加所述误差放大器电路的偏置电流，其中所述输出装置是电流镜电路的输出晶体管。

8.如权利要求7所述的LDO稳压器，其还包括：

跨导放大器，所述跨导放大器耦合到所述误差放大器电路的输出和所述输出装置的所述控制端子。

9.如权利要求7所述的LDO稳压器，其中所述正反馈回路包括耦合到所述误差放大器电路的输出的跨导放大器、耦合到第二电流镜电路的所述跨导放大器的输出以及耦合到所述误差放大器电路的偏置输入的所述第二电流镜电路。

10.如权利要求7所述的LDO稳压器，其还包括缓冲放大器，所述缓冲放大器耦合在所述误差放大器电路的输出与所述输出装置的所述控制端子之间。

11.一种操作LDO稳压器的方法，其包括：

供应负载电流通过所述LDO稳压器的输出端子，其中所述供应由电流镜输出电路执行；

监视所述LDO稳压器的所述输出端子上的输出电压；

确定所述输出电压中与所述负载电流的瞬态相关联的跌落是否已发生，以及

如果所述输出电压中与所述负载电流的瞬态相关联的跌落已发生，那么使用正反馈回路增加去往所述LDO稳压器的输出装置的控制端子的电流，其中所述正反馈回路不包括与所述输出装置的所述控制端子相关联的电容。

12.如权利要求11所述的方法，其中所述正反馈回路包括跨导放大器和电流镜电路。

13.如权利要求11所述的方法，其中所述监视和确定由误差放大器电路执行，且所述输出装置包括导通晶体管。

14.如权利要求11所述的方法，其中所述使用所述正反馈回路由误差放大器电路执行以增加所述误差放大器电路的偏置电流。