CN112198920A - 补偿初级fd-soi装置的方法以及自优化电路 - Google Patents

补偿初级fd-soi装置的方法以及自优化电路 Download PDF

Info

Publication number
CN112198920A
CN112198920A CN202010644996.5A CN202010644996A CN112198920A CN 112198920 A CN112198920 A CN 112198920A CN 202010644996 A CN202010644996 A CN 202010644996A CN 112198920 A CN112198920 A CN 112198920A
Authority
CN
China
Prior art keywords
dosimeter
bias
circuit
well
soi device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010644996.5A
Other languages
English (en)
Other versions
CN112198920B (zh
Inventor
阿尔菲奥·赞基
杰弗里·马哈瑞
曼纽尔·F·卡巴纳斯-霍尔门
罗杰·布里斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing Co
Original Assignee
Boeing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Boeing Co filed Critical Boeing Co
Publication of CN112198920A publication Critical patent/CN112198920A/zh
Application granted granted Critical
Publication of CN112198920B publication Critical patent/CN112198920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Measurement Of Radiation (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

公开了补偿初级FD‑SOI装置的方法以及自优化电路。用于FD‑SOI装置的自优化电路包括静态偏置电路、剂量计、参考电路、放大器、电压源和反馈电路。静态偏置电路提供第一偏置。剂量计包括剂量计FD‑SOI装置，并生成对初级FD‑SOI装置中的参数偏移敏感的剂量计电压。参考电路提供参考电压。放大器连接到剂量计和参考电路，并在静态偏置电路的输出处提供第二偏置，该第二偏置与剂量计电压和参考电压之间的差成比例。电压源产生第一偏置和第二偏置参考的驱动电压。反馈电路根据第一偏置和第二偏置来调节向剂量计FD‑SOI装置的阱的驱动电压的供应。

Description

补偿初级FD-SOI装置的方法以及自优化电路
技术领域
本公开的领域总体上涉及自优化电路，并且更具体地涉及用于缓解全耗尽型绝缘体上硅(FD-SOI)技术中的总电离剂量效应(TID)、温度漂移和老化现象的自优化电路。
背景技术
许多电气系统，包括例如控制系统和测量装置，都依赖于全耗尽型绝缘体上硅(FD-SOI)半导体来进行某些方面的操作。FD-SOI是制造成绝缘体薄层(通常为氧化硅)位于硅沟道(channel，沟道)和基体硅之间的一种半导体装置。绝缘体的薄层通常称为掩埋氧化物或BOX，并且可使用未掺杂硅的非常薄的层或膜作为沟道，这导致沟道在正常运行期间被完全耗尽。
某些物理现象，例如辐射，可能会在半导体中引入参数偏移，从而最终导致故障或数据错误。这些参数偏移与已知因温度和老化而发生的偏移类似。尽管以前认为对辐射相对不敏感，但是累积了足够高的辐射总电离剂量(TID)的FD-SOI半导体可能会出现参数偏移。至少一些FD-SOI半导体包括位于BOX下方的一个或多个阱，该阱可被充电或偏置以部分减轻参数偏移。但是，阱的偏置通常是通过设计固定的，或者本身容易受到参数偏移的影响，从而导致补偿效果欠佳。在某些应用中，例如卫星、飞行器和远程制导车，FD-SOI电路的精度是期望的，因为即使很小的参数偏移(即误差)也会转化为加速度、位置和旋转误差。因此，期望增强应对FD-SOI半导体中的至少TID、老化和温度影响的补偿程度。
发明内容
一方面包括用于初级全耗尽型绝缘体上硅(FD-SOI)装置的自优化电路，该装置具有掩埋氧化物层(BOX)和设置在BOX下方的初级阱。该自优化电路包括配置为提供第一或静态偏置的静态偏置电路。该自优化电路包括总电离剂量(TID)剂量计，该剂量计包括剂量计FD-SOI装置。TID剂量计配置为生成对初级FD-SOI装置中的参数偏移敏感的剂量计电压。该自优化电路包括被配置为提供不变参考电压的参考电路。该自优化电路包括联接到TID剂量计和参考电路的放大器，该放大器被配置为在静态偏置电路的输出处提供第二或动态偏置，该第二偏置与剂量计电压和参考电压之间的差成比例。该自优化电路包括电压源，该电压源被配置为生成参考了第一偏置和第二偏置的驱动电压。该自优化电路包括反馈电路，该反馈电路被配置为根据第一偏置和第二偏置来调节向剂量计FD-SOI装置的阱的驱动电压的供应。
另一个方面包括一种针对TID效应补偿初级FD-SOI装置的方法。初级FD-SOI装置包括BOX和位于BOX下方的初级阱。该方法包括确定静态偏置。该方法包括通过TID剂量计检测初级FD-SOI装置中的参数偏移并生成代表其的差分输出。该方法包括基于差分输出确定动态偏置。该方法包括提供用于静态偏置和动态偏置的驱动电压。该方法包括调节驱动电压以产生静态偏置和动态偏置。该方法包括将静态偏置和动态偏置施加到TID剂量计的FD-SOI装置的阱。该方法包括将静态偏置和动态偏置施加到初级FD-SOI装置的初级阱。
本公开的另一方面包括一种自优化或“反向偏置”电路，其包括电荷泵、剂量计、第一放大器、第二放大器、阱控制单元和复制阱控制单元。电荷泵用于在阱内产生电压。剂量计用于检测FD-SOI电路中的参数偏移。第一放大器联接到电荷泵。第二放大器联接到电荷泵、第一放大器和剂量计。阱控制单元联接到第一放大器和第二放大器。复制阱控制单元联接到第一放大器和第二放大器。电荷泵、第一放大器、阱控制单元和复制阱控制单元形成用于建立静态偏置的第一反馈回路。电荷泵、剂量计、第二放大器、阱控制单元和复制阱控制单元形成第二反馈回路，用于补偿由剂量计检测到的参数偏移。第一和第二反馈回路抵抗FD-SOI电路中由辐射、温度漂移和老化现象中的至少一个引起的参数偏移。
本公开的另一方面包括一种用于检测FD-SOI电路中的参数偏移的剂量计。剂量计包括多个电阻器、晶体管、第一分支、第二分支和放大器。电阻器基本上不受辐射引起的效应的影响。晶体管对辐射引起的影响很敏感。第一分支具有位于两个电阻器之间的第一剂量计节点。第二分支具有位于多个电阻器的电阻器与晶体管之间的第二剂量计节点。放大器具有联接到第二剂量计节点的正输入和联接到第一剂量计节点的负输入。放大器的输出是剂量计的输出，并且联接到两个分支的顶部节点。两个分支的底部节点联接到接地电压。辐射会导致剂量计内的参数偏移以及剂量计的输出处的电位偏移。
本公开的又一方面包括一种飞行器，其包括自优化或“反向偏置”电路，该电路包括电荷泵、剂量计、第一放大器、第二放大器、阱控制单元和复制阱控制单元。电荷泵用于在阱内产生电压。剂量计用于检测FD-SOI电路中的参数偏移。第一放大器联接到电荷泵。第二放大器联接到电荷泵、第一放大器和剂量计。阱控制单元联接到第一放大器和第二放大器。复制阱控制单元联接到第一放大器和第二放大器。电荷泵、第一放大器、阱控制单元和复制阱控制单元形成用于建立静态偏置的第一反馈回路。电荷泵、剂量计、第二放大器、阱控制单元和复制阱控制单元形成第二反馈回路，用于补偿由剂量计检测到的参数偏移。第一和第二反馈回路抵抗FD-SOI电路中由辐射、温度漂移和老化现象中的至少一个引起的参数偏移。
已经讨论的特征、功能和优点可在各种实施方式中独立地实现，或者可在其他实施方式中组合，其进一步的细节可参考下面的描述和附图来看到。
附图说明
图1是形成有FD-SOI半导体装置的FD-SOI晶片的实例的截面图；
图2是用于图1所示的FD-SOI半导体装置的自优化电路的一种实现方式的示意图；
图3是图2所示的自优化电路的行为模拟的稳定稳态结果的曲线图；
图4是图2所示的自优化电路的初始瞬态设定的曲线图；
图5是用于图2所示的自优化电路的剂量计的另一实施方式的示意图；和
图6是一组曲线图，示出了针对包括图5所示的剂量计的自优化电路的瞬态条件的模拟结果及其稳定稳态结果。
具体实施方式
如本文中所使用的，以单数形式陈述并且在单词“一”或“一个”之后的元件或步骤应被理解为不排除多个元件或步骤，除非明确地陈述了这种排除。此外，对本发明的“一个实施方式”或“实例施方式”的引用并不意味着被解释为排除也包含所述特征的另外的实施方式的存在。
FD-SOI半导体暴露于随时间累积的辐射效应，如由TID量化的，表现出由于在有源装置，例如场效应晶体管(FET)的沟道区域上BOX内捕获的电荷的影响而呈现出的参数偏移。本文所述的自优化电路的实施方式提供了在BOX下方的阱的偏置或“反向偏置”，以至少补偿例如辐射的影响，还补偿温度或老化的影响。自优化电路的至少一些实施方式提供阱的静态偏置和动态偏置两者，其以与BOX中捕获的电荷成比例且相反的方式起作用，以补偿参数偏移。
通常，已知的解决方案提供阱的固定或静态偏置，以补偿参数偏移。例如，设计用于控制装置泄漏而不是改善电路性能的某些此类解决方案可能包括多个离散偏置步骤的技术，例如零偏置、反向本体偏置(RBB)和RBB加电源崩塌(RBB+SC(supply collapse))。通常确定静态偏置以优化平均泄漏性能。但是，TID的累积会随时间动态地影响参数偏移，从而使单独应用这种静态偏置的效果不佳。本文所述的自优化电路的实施方式动态地或自适应地减轻了由于TID引起的参数偏移，如它们在集成电路中表现出来。
此外，在一些实施方式中，PMOS和NMOS装置可利用相同的阱。在其他实施方式中，PMOS和NMOS装置利用独立的阱。在某些实施方式中，执行不同功能的装置或装置的不同区域利用不同的阱，在其他实施方式中，PMOS和NMOS装置利用不同的阱，并且对于执行不同功能的装置或装置的不同区域进一步利用不同的阱。使用本文描述的一个或多个自优化电路，可独立地偏置和优化用于不同装置、装置的不同区域或执行不同功能的装置的这些不同阱中的每一个。
至少一些已知的解决方案利用数字电路，例如DSP或eFPGA，对阱的静态偏置进行数字调整。本文所述的自优化电路的实施方式利用模拟反馈回路来调节阱的电位以动态地补偿参数偏移，从而消除了对数字电路和处理装置的需求。模拟反馈包括参考电路，该参考电路可为整个自优化电路回路建立最佳设置点；以及TID剂量计，其可在规定(regulation)下复制FD-SOI装置，以产生表示所经历的参数偏移的“误差”信号。因此，自优化电路基于剂量计装置中观察到的参数偏移，连续调节BOX下方的阱电位。
本文所述的自优化电路的至少一些实施方式利用控制回路之外的电荷泵电路来调节BOX下方的阱电位。用于本体偏置的一些已知技术利用电荷泵，但也可能包括回路中的电荷泵(在经历或不经历辐射事件的情况下可能经历更长的恢复瞬态)，或在控制反馈路径中利用有源组件(例如由于TID，他们自己会经历参数偏移)。
图1是具有nMOS半导体装置101和pMOS半导体装置103的FD-SOI晶片100的一个实施方式的截面图。FD-SOI晶片100包括基体硅层102、掩埋氧化物层(BOX)104和硅膜106。BOX104位于基体硅层102上以及基体硅层102和硅膜106之间。BOX 104是形成在基体硅层102上的绝缘层，用于电隔离有源半导体装置，例如自基体硅层102的nMOS半导体装置101和pMOS半导体装置103。在某些实施方式中，BOX 104包括二氧化硅和/或蓝宝石。在替代实现方式中，BOX 104可包括使FD-SOI晶片100能够如本文所述进行操作的任何材料。
栅极108位于硅膜106上方。掺杂硅膜106以在源极112和漏极114之间限定完全耗尽的沟道110，从而形成nMOS半导体装置101和pMOS半导体装置103，即晶体管。在每个晶体管内，BOX 104减小了源极112和漏极114的寄生电容，并有效地限制了从源极112到漏极114的电子流，从而减小进入基体硅层102的泄漏电流，防止了性能下降。FD-SOI晶片100还包括阱116和117，限定在BOX 104下面的基体硅层102内。分别掺杂阱116和117以在pMOS半导体装置103下面形成阱116作为N阱，并且在nMOS半导体装置101下方形成阱117作为P阱。阱116和117经由相应的触点118和接触沟道120充电或偏置。值得注意的是，阱116和117的类型(例如p型或n型)和区分方式可能会在不同的FD-SOI技术方面有所不同。然而，根据本文描述的实施方式的阱116和117的偏置方式同样适用于这种FD-SOI技术。
阱116和117被偏置以抵抗由于TID而捕获在BOX 104中的电荷导致nMOS半导体装置101和pMOS半导体装置103的电荷平衡的变化(这导致参数偏移)。通常，由于TID随着时间的推移累积，减轻参数偏移效应所必需的施加在阱116和117上的偏置校正的水平增加。例如，因为nMOS半导体装置101的栅极108的电压阈值由于在BOX 104和完全耗尽的沟道110的界面处捕获的电荷而偏移，因此经由其相应的触点118和接触沟道120向阱117施加相等且相反的电荷，即偏置，从而补偿参数偏移并使nMOS半导体装置101返回到其原始校准状态或接近其原始校准状态。同样地，因为nMOS半导体装置101的栅极108的电压阈值由于在栅极108和完全耗尽的沟道110之间的界面处捕获的电荷而偏移，所以将成比例且相反的偏置施加到阱117以补偿参数偏移。值得注意的是，给定栅极108和BOX 104的物理隔离，阱117的偏置水平与阈值电压的偏移成比例而不是等于阈值电压的偏移，以便在阱117中产生足够的电场来抵消栅极108和完全耗尽的沟道110之间的界面处的电荷。
图2是用于处于优化中的FD-SOI半导体装置的自优化电路200的一种实现方式的示意图。FD-SOI半导体装置可以是例如一个或多个半导体装置，诸如图1所示的nMOS半导体装置101或pMOS半导体装置103。
自优化电路200包括电荷泵202或其他电压源、剂量计204和参考电路205。电荷泵202是定时电荷泵，它在其输出203上产生电荷泵电压，该电压可设置为高于自优化电路200的电源电压(VDD)或低于自优化电路200的接地电压(VSS)。值得注意的是，电荷泵202不受除固定时钟或计时电路以外的任何电路的主动控制，这些电路可能包括在自优化电路200内或独立于其提供。
剂量计204和参考电路205以桥配置连接在电源电压(VDD)和地之间，并一起产生差分输出到运算跨导放大器(OTA)206。剂量计204包括FD-SOI晶体管209，具有位于BOX下方的阱(诸如图1中所示的阱116和117以及BOX 104)，其对TID的敏感度与处于优化中的所有FD-SOI半导体装置相似。另外，剂量计204和参考电路205的组件通常对辐射不敏感。剂量计204和参考电路205的桥配置通常在零TID下产生电源电压(VDD)的相等分压，也就是说，剂量计204的输出或剂量计电压211等于参考电路205的输出或参考电压213。参考电路205包含校准电阻215，以使参考电路205中的分压器能够初始校准到剂量计204中FD-SOI晶体管209的零TID状态。另一方面，参考电路205内的分压器产生相对于辐射、温度或寿命基本不变的参考电压213。随着TID的累积，参考电压213用作设定点，将其与剂量计电压211进行比较以产生控制OTA 206的误差信号或差分电压。
在图2所示的实施方式中，FD-SOI晶体管209的栅极联接至其漏极，从而在功能上将其配置为具有栅极-源极电压(VGS)的二极管，其对MOS晶体管的电压阈值偏移和其完全耗尽的沟道内的迁移率偏移均敏感。当FD-SOI晶体管209处于饱和状态时，电压VGS表示为：
Figure BDA0002572790180000081
其中，VTH是MOS阈值电压，IDS是在装置中流动的漏极-源极(或沟道)电流，W和L分别是硅沟道(例如，图1中的110)的宽度和长度，μN是沟道内的载流子迁移率，COX是晶体管209的每单位面积的栅极氧化物电容。
因此，由于与FD-SOI晶体管209相比，参考电路205和剂量计204内的电阻器对辐射(或老化或温度)效应具有稳定性或基本不变性，在剂量计204和参考电路205的各个输出之间，即在剂量计电压211和参考电压213之间出现的任何不平衡可归因于FD-SOI晶体管209由于辐射(或老化或温度)效应而经历的参数偏移。这种不平衡，即剂量计204和参考电路205的桥配置的差分输出，被自优化电路200用于控制OTA 206，从而动态调节剂量计204中FD-SOI晶体管209的阱和处于优化中的FD-SOI半导体装置(图2中未显示，但经由施加到节点229的偏置进行了优化)的阱的偏置。OTA 206产生输出电流或偏置，该输出电流或偏置参考电荷泵202的输出203上产生的电荷泵电压。OTA 206产生的偏置被提供给FD-SOI晶体管209下方的阱和优化中的FD-SOI半导体装置下方的阱。因此，FD-SOI晶体管209的阱的偏置恢复了剂量计电压211或VGS与参考电压213之间的电位平衡或均衡。剂量计204获取了参数方面，例如由于辐射、温度或老化引起的偏移，剂量计204中的FD-SOI半导体装置或处于优化中的一个或多个其他装置随着时间而经历这些偏移。与参考电路205的输出相比，所描述的反馈回路由剂量计204的输出控制，从而通过随着时间动态地调节它们各自的阱(图2中未示出)的电位来实现对这种偏移的补偿。
自优化电路200还包括静态偏置电路217，该静态偏置电路217被配置为产生输出电流，该输出电流被添加到由OTA 206生成的输出电流，并且被提供给FD-SOI晶体管209下方的阱和处于优化中的FD-SOI半导体装置下方的阱。因此，即使具有零TID，静态偏置电路217也能够使自优化电路200向FD-SOI晶体管209下方的阱和处于优化中的FD-SOI半导体装置下方的阱提供最优的非零偏置。例如，在一个实施方式中，静态偏置电路217将-1.4V偏置施加到FD-SOI晶体管209和处于优化中的FD-SOI半导体装置两者下方的阱。在其他实施方式中，取决于特定技术和电路操作，最佳静态偏置可被设置为从大约±1.5V到大约±2.2V。静态偏置电路217包括由多个电阻器控制的OTA 219，所述多个电阻器被联接以将静态参考电压提供给OTA 219的负输入，该静态参考电压由电源电压(VDD)和多个电阻器的电阻值之比限定；以及来自静态调节回路的反馈信号连接至OTA 219的正输入。OTA 219的输出参考在电荷泵202的输出203处产生的电荷泵电压，并与OTA 206的输出联接。由OTA 206和OTA219产生的组合电流(均参考电荷泵电压)被提供给FD-SOI晶体管209和处于优化中的FD-SOI半导体装置两者下方的阱。
自优化电路200包括低压差(LDO)稳压器221，该低压差稳压器221被配置为调节在剂量计阱节点223处施加至FD-SOI晶体管209下方的阱的电压。LDO稳压器221利用在电荷泵202的输出处提供的电荷泵电压，作为晶体管234的源极处的电压输入，晶体管234的栅极由OTA 206和OTA 219的组合输出控制。在晶体管234的源极处将LDO稳压器221的输出电压提供给剂量计阱节点223。LDO稳压器221包括经由分压器227到达OTA 219的反馈路径225。因此，来自OTA 219的输出用作误差信号，表示反馈路径225上的电压与通过静态偏置电路217的对辐射不敏感的电阻分压的缩放的电源电压(VDD)之差。
电荷泵202由系统时钟操作，以使其通常可提供高于电源电压(VDD)或低于接地电压(GND)的恒定电压。例如，在某些实施方式中，电荷泵202产生恒定的+或-3V。LDO稳压器221随后通过经由静态偏置电路217中到OTA 219的差分输入关闭其反馈路径225来调节施加到剂量计阱节点223上的电荷泵电压。
在某些实施方式中，自优化电路200包括开关214，其启用或禁用剂量计204中FD-SOI晶体管209下方的阱电位以及处于优化中的FD-SOI半导体装置中的阱电位的独立调节。当闭合时，开关214联接剂量计阱节点223和装置阱节点229处的阱电位，该装置阱节点229表示处于优化状态下的FD-SOI半导体装置下方的阱的电位，从而在回路中保持开关闭合时实现装置阱节点229的精确调节。
当断开时，开关214将阱电位去耦，从而迫使装置阱节点229仅间接地跟踪剂量计阱节点223，由于装置阱节点229联接在具有晶体管236和分压器233的复制LDO稳压器驱动器级231的输出处，精确地与晶体管234和分压器227，即LDO稳压器221的驱动器级成比例。值得注意的是，分压器227和233具有相同的比率，并且纯粹是电阻性的，以限制LDO稳压器221或复制LDO稳压器驱动器级231的反馈路径中的任何TID、温度或老化效应，从而保持反馈路径225以及整个自优化电路200的操作尽可能不受TID、温度和老化效应影响。因此，LDO稳压器221和复制LDO稳压器驱动器级231经由剂量计阱节点223(针对局部阱)和装置阱节点229(针对处于优化状态的整个装置的较大阱)来调节阱的偏置，以补偿在剂量计204中的FD-SOI晶体管209的VGS电压中以及至少类似地在处于优化状态的FD-SOI半导体装置中的参数偏移。
当开关214闭合时，处于优化状态的FD-SOI半导体装置下方的阱与剂量计204的FD-SOI晶体管209下方的阱一起被合并到自优化电路200的控制回路中。在这样的操作下，尽管施加在装置阱节点229上的电压受到更严格和直接地控制，“组合”阱的电容负载通常是未知的。因此，它可能会通过在回路增益上增加减去相位裕量的极点而使控制回路不稳定，从而导致不希望的电压振铃(例如，在单事件效应或重离子辐射冲击下)。这些缺点可通过零极点消除技术来解决，或者经由OTA 206和OTA 219中的相应增益降低来解决。此外，组合阱的泄漏电流可能会累积，从而可能干扰反馈路径225的精度。在一些实施方式中，由于泄漏电流随温度呈指数变化，因此泄漏电流可能增长到多个微安。给定处于优化状态的FD-SOI半导体装置或多个这样的装置下方的阱的可能尺寸，泄漏电流会引入明显的偏移偏置，在某些情况下，偏移偏置可超过电荷泵202的容量并致使自优化电路200的偏置功能不可操作。
相反，当开关214断开时，LDO稳压器221和复制LDO稳压器驱动器级231独立地操作。此外，复制LDO稳压器驱动器级231本身可被复制多次，以提供对处于优化状态的各种FD-SOI半导体装置的分裂阱的电位的独立、更灵活的调节。类似地，可复制电荷泵202，以进一步将处于优化状态的FD-SOI半导体装置下方的阱的驱动能力与剂量计204中FD-SOI晶体管209的阱的局部驱动能力隔离，从而减少不希望的噪声和干扰效应。在替代实施方式中，电荷泵202可被设计成使其额定容量更大，例如，比操作LDO稳压器221和复制LDO稳压器驱动器级231所需的理论(±)VDS+Vwell电压大20-30％。
在替代实施方式中，LDO回路的驱动器级被修改为包括用作电压源的电平偏移伺服驱动器。在某些实施方式中，因为通过电平偏移器来转换联接到晶体管234和236的栅极的正确电压电平，所以电平偏移伺服驱动器可简化OTA 206和OTA 219的实现。因此，然后可使更简单的单电源放大器参考公共接地，而不是参考在电荷泵202的输出203处生成的电荷泵电压。
图3包括自优化电路200的模拟结果的曲线图700，在纵轴708、710和712上以电压示出。在水平轴706上示出的-100mV至+100mV的范围内的任意VGS偏移施加在剂量计204的FD-SOI晶体管209上以模拟FD-SOI半导体装置，诸如nMOS半导体装置101或pMOS半导体装置103，上的TID效应。阱偏置与半导体装置的相同的阈值电压(VTH)之间的1：1线性关系为了简化起见而假设，并且在同一装置中串联添加了电压控制的电压源。
曲线700示出了来自剂量计204的剂量计电压211的曲线701和来自参考电路205的参考电压213的曲线705所示的电压的原始偏移。当将偏置702提供给FD-SOI晶体管209的阱时，自优化电路200补偿了原始偏移。除了优化的静态标称电压704施加到阱之外，偏置702施加到阱上。前者电压将在剂量计204和参考电路205的初始校准时设置。
曲线703示出了在自优化电路对FD-SOI晶体管209的VGS进行补偿之后仍然存在的残余偏移。再次，假设由反向偏置阱电压调制实现的对栅极电压的1：1影响，在±100mV的范围内，总共仅剩下约1.3mV的残余偏移(曲线703)，表明自优化电路200的抑制大于40dB。
图4是自优化电路200的初始设定的曲线图800。曲线图800示出了由垂直轴线806表示并且以伏特表示的电压相对于在水平轴线804上表示并且以微秒表示的时间。例如，当电荷泵202已经稳定到-3.4V时，在没有初始条件的情况下模拟了自优化电路200的初始设定。假设局部阱电容很小(约100fF)，OTA增益为60dB，增益带宽乘积(GBWP)为1兆赫兹(MHz)的情况下进行了模拟，随后是LDO的驱动级，因此显示出出色的稳定性。但是，如果在同一回路中关闭大型电路下的较大阱，则所有波形的振铃都会恶化。图4所示的稳定性试验结果实际上可被用来模拟在离子撞击之后自优化电路200的恢复。在模拟中，其结果在图4中示出，FD-SOI晶体管209下方的阱与处于优化状态的装置下方的阱分开，这是因为更大的电荷收集面积，通过超出BOX的漏斗效应而增加，可能部分抵消了SOI绝缘益处。通常，离子撞击仍会影响LDO稳压器221，但至少对回路的稳定性影响较小，也不会引起长时间的振铃。
处于优化状态的装置下方的阱的电位的最终设定显示为曲线802，该曲线与原始阱电压状态的偏移量大于-99mV(为便于比较，曲线801中显示了常数)。剂量计电压211的曲线808和参考电压213的曲线810示出了来自剂量计204和参考电路205的差分输出的偏移。因此，VGS中的剩余偏移的曲线812示出了几乎完全补偿了100mV偏移。因此，假设对VTH的影响为1：1，则在其结果如图4所示的模拟中，与在剂量计204中的FD-SOI晶体管209上施加的+100mV等效VTH偏移的原始值相比，VGS中仅剩下约0.7mV的残余偏移。
图5是剂量计600的另一实施方式的示意图。剂量计600基本上与剂量计204相似，只是增加了放大器602，并且电阻桥连接到放大器602的输出而不是电源VDD。类似于图2中所示的实施方式，参考电路205和剂量计600以桥配置联接，使得差分电压被提供给放大器602的输入。放大器602的输出然后变为剂量计电压输出211，并且另一个参考电路，例如参考电路205同样向OTA 206(在图2中示出)提供参考电压213。值得注意的是，由于放大器的电源抑制(PSR)特性，电桥顶部的电阻或替代的匹配PMOS负载可独立于电源变化。
在另一替代实现方式中，剂量计204可包括结合了N和P FET的逆变器结构，而不是单个FD-SOI晶体管。在这种实现方式中，单阱或多阱仍在连续调谐，但是可能需要具有LDO驱动级的一个或多个反馈回路，类似于LDO稳压器221和复制LDO稳压器驱动器级231。这样的逆变器结构将用作组合的N/P偏移监控器，例如，对于不需要更精确区分N和P偏移剂量的应用场合。在又一替代实现方式中，可使用被称为“硅里程表”的振荡器类型的传感器。在这样的实施方式中，不是通过更普通的数字计数器，而是通过频率-电流转换器将振荡器型传感器的频率转换回电流，馈送到电阻器或电阻分割器中，并用于产生电压模拟误差信号，类似于剂量计204所述的。
在又一替代实现方式中，基于振荡器的剂量计可通过将环形振荡器封装在具有类似于剂量计600的拓扑结构但具有可动态调谐的电阻器的电压参考中来实现，该电阻器已经被设计为强调TID效应。该剂量计的实施方式非常紧凑，并且根据频率自动产生电压。而且，与NMOS+PMOS互补逆变器相反，环中可仅包含基于NMOS和/或PMOS的逆变器结构，以构建仅对N-和P-TID敏感的振荡器；因此，可驱动回路以分别优化不同的阱。
如果在电压参考回路中包括二极管和电阻器网络以充当剂量计，如剂量计600所示，则可在自优化电路的TID缓解回路中内置附加的TID偏移放大。这增加了回路增益，并且最终增加了自优化电路200在最小化或补偿辐射变化方面的功效。由于电源电压VDD在大型IC中可能会受到很大的干扰，因此构造利用放大器的高PSR的与电源无关的剂量计也可使自优化电路200的运行更加清洁，否则将导致跟踪杂散的电源瞬变，而不是长期的TID、老化和温度漂移。
包括二极管(而不是开关电容器电阻器，更适合于基于振荡器的剂量计)并且保持如图5所示在顶部分支上的匹配的电阻器的剂量计600(如图5所示)的配置以与用于产生图3中所示的曲线700相同的方式被模拟。图6是包括图5所示的剂量计的TID补偿回路的初始瞬态的模拟结果的曲线图900。瞬态设定比图4中的相应轨迹不稳定，反映了已经通过剂量计600添加的局部回路的附加增益贡献。具体地，图5中所示的局部反馈拓扑包括由放大器的GBWP施加的单极限制。增加的奇异性将导致整个电路不稳定。然而，在图2中所示的自优化电路200的LDO稳压器221中的米勒零值保持稳定(例如在60μs内)，如图6显示的。作为此折衷的有益替代，与由电阻器和NMOS FET构成的相同的同一开环剂量计相比，剂量计输出的斜率增加了一倍以上。这通过自优化电路200导致了更严格的效果缓解。例如，不是在±100mV VTH变化时的1.3mV可变性，在回路中闭合的剂量计600现在仅产生510μV的偏移，或52dB的TID偏移抑制。虽然必须包括额外的剂量计放大器602，但它也有助于显著降低对剂量计600的电源偏移的敏感性。附带地，如果需要，可将剂量计600设计为对自优化电路200对温度变化的响应不敏感。
自优化电路200也可用来抵抗老化机制或其他影响。随着时间的流逝，FET装置中氧化物和沟道晶格退化的影响趋于至少以与辐射有关的描述类似的方式改变电路的性能(可将其视为“加速老化”的等效机制)。这样的相似性支持自优化电路200抵抗老化偏移以及辐射偏移的有效性。也就是说，一旦剂量计(或更准确地说，在这种新情况下为“参考电路”)偏离出厂时最初设定的标称设置，回路将尝试校正作用在反向偏置上的偏移，不论其来源。在该实现方式中，代替TID剂量计传感器，自优化电路200包括“里程表”，诸如例如环形振荡器。可例如在回路内的频率合成器周围设计附加电路，以产生对振荡器的频率具有高灵敏度的输出电压，从而对老化效应具有灵敏度。
类似地，自优化电路200也可补偿温度漂移效应。施加在剂量计或“参考电路”上的温度漂移将确定误差信号，该误差信号用于引导阱偏置控制以校正偏移。
值得注意的是，TID会捕获在BOX的界面处的电荷，并且由电荷产生的电场会被相反的电场物理抵消，即，自优化电路通过在下层阱中移动相反数量的电荷而激活的电场(略微调整以解决捕获电荷与相反电荷之间的表面电介质和几何差异)。因此，通过对相同物理量的反应直接补偿了不良影响，即，BOX 104处或下方的电荷。因此，由原始TID引起的所有电效应或参数偏移将通过原始捕获电荷的动态调节自动抵消来补偿，而不是仅通过补偿其症状。
老化效应导致栅极氧化物或下面的载流子沟道晶格的结构改变，这取决于硅的“磨损”。温度漂移包括功函数偏移和耗尽区厚度调制。这些过程均未反映出阱电位的物理修改，例如施加于图1所示的阱116和117的电位。因此，与TID补偿技术不同，这些影响通过“代理”电反应进行补偿，该电反应通过不同的机制间接补偿其症状，而漂移的原始来源并未物理地撤销。在某些实施方式中，可选择仅对TID或对TID和老化敏感的剂量计，但是例如可使剂量计对电源电压变化以及(较少见的)对温度变化不那么敏感。
与传统的静态保护带及其后对于过度设计的电路的不良需求相反，本文所述的补偿方法至少针对TID、温度和老化有效地且自适应地优化了FD-SOI电路(具体而言是敏感模拟电路)的操作，取决于NMOS FET和PMOS FET的优化性能。
本书面描述使用实例来公开包括最佳模式的各种实施方式，以使本领域技术人员能够实践那些实施方式，包括制造和使用任何装置或系统以及执行任何合并的方法。可授予专利的范围由权利要求书限定，并且可包括本领域技术人员想到的其他实例。如果这样的其他实例具有与权利要求的字面语言没有不同的结构元件，或者如果它们包括与权利要求的字面语言没有实质性差异的等效结构元件，则它们意图在权利要求的范围内。

Claims (20)

1.一种自优化电路，用于具有掩埋氧化物层和设置在所述掩埋氧化物层下方的初级阱的初级全耗尽型绝缘体上硅FD-SOI装置，所述自优化电路包括：
静态偏置电路，被配置为提供第一偏置；
总电离剂量TID剂量计，包括剂量计FD-SOI装置，其中，所述TID剂量计被配置为生成表示所述初级FD-SOI装置中的参数偏移的剂量计电压；
参考电路，被配置为提供参考电压；
放大器，连接至所述TID剂量计和所述参考电路，其中，所述放大器被配置为在所述静态偏置电路的输出处提供第二偏置，并且其中，所述第二偏置与所述剂量计电压和所述参考电压之间的差成比例；
电压源，被配置为产生所述第一偏置和所述第二偏置参考的驱动电压；和
反馈电路，被配置为基于所述第一偏置和所述第二偏置的组合来调节施加到所述剂量计FD-SOI装置的阱的驱动电压的供应。
2.根据权利要求1所述的自优化电路，其中，所述放大器是运算跨导放大器。
3.根据权利要求1所述的自优化电路，其中，所述反馈电路包括低压差LDO稳压器，所述LDO稳压器被配置为基于所述第一偏置和所述第二偏置的组合来调节施加至所述剂量计FD-SOI装置的所述阱的驱动电压。
4.根据权利要求3所述的自优化电路，其中，所述静态偏置电路包括放大器，所述放大器被配置为基于由参考电压和所述LDO稳压器的反馈提供的差分输入来提供所述第一偏置。
5.根据权利要求1所述的自优化电路，其中，所述反馈电路还被配置为调节施加到所述初级FD-SOI装置的所述初级阱的驱动电压。
6.根据权利要求1所述的自优化电路，其中，所述参考电路和所述TID剂量计以桥配置方式联接。
7.根据权利要求6所述的自优化电路，其中，所述参考电路包括与所述剂量计FD-SOI装置相对的校准电阻器。
8.根据权利要求6所述的自优化电路，其中，所述TID剂量计包括运算放大器，所述运算放大器被配置为：
放大所述剂量计电压和所述参考电压之间的差；和
提供对所述TID剂量计和所述参考电路所经历的电源电压变化的抑制。
9.根据权利要求1所述的自优化电路，其中，所述电压源包括由时钟操作的电荷泵。
10.根据权利要求1所述的自优化电路，其中，所述电压源包括电平偏移伺服驱动器。
11.根据权利要求1所述的自优化电路，还包括在所述剂量计FD-SOI装置的阱与所述初级FD-SOI装置的所述初级阱之间的连接，其中，所述连接被配置为将施加到所述剂量计FD-SOI装置的阱的驱动电压与施加到所述初级FD-SOI装置的所述初级阱的驱动电压连结。
12.根据权利要求1所述的自优化电路，还包括：开关，所述开关连接于所述剂量计FD-SOI装置的所述阱与所述初级FD-SOI装置的所述初级阱之间，其中，所述开关被配置为提供连接以将施加在所述剂量计FD-SOI装置的所述阱的驱动电压和施加在所述初级FD-SOI装置的所述初级阱的驱动电压连结。
13.一种针对总电离剂量TID效应补偿初级完全耗尽的绝缘体上硅FD-SOI装置的方法，所述初级FD-SOI装置具有掩埋氧化物层和设置在所述掩埋氧化物层下方的初级阱，所述方法包括：
确定静态偏置；
由TID剂量计检测所述初级FD-SOI装置中的参数偏移并生成代表所述参数偏移的差分输出；
基于所述差分输出确定动态偏置；
基于所述静态偏置和所述动态偏置提供驱动电压；
基于所述静态偏置和所述动态偏置调节所述驱动电压；
将所述静态偏置和所述动态偏置施加于所述TID剂量计的FD-SOI装置的阱；和
将所述静态偏置和所述动态偏置施加于所述初级FD-SOI装置的所述初级阱。
14.根据权利要求13所述的方法，其中，将所述静态偏置和所述动态偏置施加到所述初级FD-SOI装置的所述初级阱包括将所述TID剂量计的所述FD-SOI装置的阱连接到所述初级FD-SOI装置的所述初级阱。
15.根据权利要求13所述的方法，其中，检测所述初级FD-SOI装置中的所述参数偏移包括测量所述TID剂量计的所述FD-SOI装置中的参数偏移，并且其中生成所述差分输出包括提供剂量计电压和参考电压。
16.根据权利要求15所述的方法，其中，生成所述差分输出包括放大所述剂量计电压与所述参考电压之间的差。
17.根据权利要求13所述的方法，其中，确定所述动态偏置包括使用所述差分输出来控制第一运算跨导放大器以产生动态偏置，以用于调节所述驱动电压以产生所述动态偏置。
18.根据权利要求17所述的方法，其中，调节所述驱动电压包括：至少部分地基于由所述第一运算跨导放大器产生的所述动态偏置，由第二运算跨导放大器产生的所述静态偏置以及基于施加于所述TID剂量计的所述FD-SOI装置的所述阱的所述静态偏置和所述动态偏置的反馈来控制低压降稳压器。
19.根据权利要求13所述的方法，其中，提供所述驱动电压和调节所述驱动电压包括仅模拟信号处理，所述仅模拟信号处理由对TID不变的组件管理。
20.根据权利要求13所述的方法，其中，提供所述驱动电压包括使用时钟来操作电荷泵。
CN202010644996.5A 2019-07-08 2020-07-07 补偿初级fd-soi装置的方法以及自优化电路 Active CN112198920B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962871532P 2019-07-08 2019-07-08
US62/871,532 2019-07-08
US16/588,315 2019-09-30
US16/588,315 US10705552B1 (en) 2019-07-08 2019-09-30 Self-optimizing circuits for mitigating total ionizing dose effects, temperature drifts, and aging phenomena in fully-depleted silicon-on-insulator technologies

Publications (2)

Publication Number Publication Date
CN112198920A true CN112198920A (zh) 2021-01-08
CN112198920B CN112198920B (zh) 2024-03-15

Family

ID=71408515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010644996.5A Active CN112198920B (zh) 2019-07-08 2020-07-07 补偿初级fd-soi装置的方法以及自优化电路

Country Status (5)

Country Link
US (1) US10705552B1 (zh)
EP (1) EP3764192A1 (zh)
JP (1) JP2021039089A (zh)
KR (1) KR20210006856A (zh)
CN (1) CN112198920B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI750035B (zh) * 2021-02-20 2021-12-11 瑞昱半導體股份有限公司 低壓差穩壓器
DE102021208363B4 (de) 2021-08-02 2022-10-06 iSyst Intelligente Systeme GmbH Verfahren und Vorrichtung zur Bestimmung einer Kenngröße für elektronische Bauteile

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280463A1 (en) * 2004-06-17 2005-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Back-bias voltage regulator having temperature and process variation compensation and related method of regulating a back-bias voltage
US7504876B1 (en) * 2006-06-28 2009-03-17 Cypress Semiconductor Corporation Substrate bias feedback scheme to reduce chip leakage power
CN101667046A (zh) * 2009-09-28 2010-03-10 中国科学院微电子研究所 一种低压差电压调节器
US20110012672A1 (en) * 2009-07-15 2011-01-20 Fujitsu Semiconductor Limited Body-bias voltage controller and method of controlling body-bias voltage
CN102722207A (zh) * 2012-05-28 2012-10-10 华为技术有限公司 一种低压差线性稳压器
CN103376816A (zh) * 2012-04-30 2013-10-30 英飞凌科技奥地利有限公司 低压差调压器
CN108964451A (zh) * 2014-02-05 2018-12-07 英特赛尔美国有限公司 Ldo稳压器及其操作方法
US20190079551A1 (en) * 2017-09-12 2019-03-14 Nxp B.V. Voltage regulator circuit and method therefor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4670670A (en) 1984-10-05 1987-06-02 American Telephone And Telegraph Company At&T Bell Laboratories Circuit arrangement for controlling threshold voltages in CMOS circuits
US7327166B2 (en) 2005-08-18 2008-02-05 Texas Intruments Incorporated Reference buffer with improved drift
US11012067B2 (en) * 2016-07-22 2021-05-18 CSEM Centre Suisse d'Electronique et de Microtechnique SA—Recherche et Développement Compensation device for compensating PVT variations of an analog and/or digital circuit
EP3343763B1 (en) * 2016-12-29 2019-11-06 GN Hearing A/S Output driver comprising mos switches with adjustable back gate biasing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280463A1 (en) * 2004-06-17 2005-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Back-bias voltage regulator having temperature and process variation compensation and related method of regulating a back-bias voltage
US7504876B1 (en) * 2006-06-28 2009-03-17 Cypress Semiconductor Corporation Substrate bias feedback scheme to reduce chip leakage power
US20110012672A1 (en) * 2009-07-15 2011-01-20 Fujitsu Semiconductor Limited Body-bias voltage controller and method of controlling body-bias voltage
CN101667046A (zh) * 2009-09-28 2010-03-10 中国科学院微电子研究所 一种低压差电压调节器
CN103376816A (zh) * 2012-04-30 2013-10-30 英飞凌科技奥地利有限公司 低压差调压器
CN102722207A (zh) * 2012-05-28 2012-10-10 华为技术有限公司 一种低压差线性稳压器
CN108964451A (zh) * 2014-02-05 2018-12-07 英特赛尔美国有限公司 Ldo稳压器及其操作方法
US20190079551A1 (en) * 2017-09-12 2019-03-14 Nxp B.V. Voltage regulator circuit and method therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D.V.KERNS 等: "Threshold Voltage Stabilization in Radiation Environments", IEEE TRANSACTIONS ON NUCLEAR SCIENCE, vol. 45, no. 6, pages 3175 - 3178, XP011088295, DOI: 10.1109/23.736196 *

Also Published As

Publication number Publication date
KR20210006856A (ko) 2021-01-19
US10705552B1 (en) 2020-07-07
CN112198920B (zh) 2024-03-15
EP3764192A1 (en) 2021-01-13
JP2021039089A (ja) 2021-03-11

Similar Documents

Publication Publication Date Title
US6496056B1 (en) Process-tolerant integrated circuit design
US7471111B2 (en) Slew-rate controlled pad driver in digital CMOS process using parasitic device cap
EP0093644B1 (en) Switched capacitor circuit
US9490759B2 (en) Neutralization of parasitic capacitance using MOS device
US6275094B1 (en) CMOS device and circuit and method of operation dynamically controlling threshold voltage
CN112198920B (zh) 补偿初级fd-soi装置的方法以及自优化电路
US20130193935A1 (en) Voltage reference generation circuit using gate-to-source voltage difference and related method thereof, and voltage regulation circuit having common-source configuration and related method thereof
US20190036452A1 (en) Reference voltage generator with adaptive voltage and integrated circuit chip
US7280002B2 (en) Method and apparatus for biasing a metal-oxide-semiconductor capacitor for capacitive tuning
WO2020018681A1 (en) Power-on reset circuit
US20140247035A1 (en) Noise canceling current mirror circuit for improved psr
US20140176230A1 (en) High-Voltage Tolerant Biasing Arrangement Using Low-Voltage Devices
US20160079944A1 (en) Precision, high voltage, low power differential input stage with static and dynamic gate protection
US9740232B2 (en) Current mirror with tunable mirror ratio
US6972703B1 (en) Voltage detection circuit
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
US4785258A (en) CMOS amplifier circuit which minimizes power supply noise coupled via a substrate
US6087896A (en) Compensation technique using MOS capacitance
CN109643137B (zh) 低压参考电流电路
US7589591B2 (en) Differential sensing with high common mode rejection
US6891419B2 (en) Methods and apparatus for employing feedback body control in cross-coupled inverters
CN110798156A (zh) 阻抗电路及偏压电路
JP7051945B2 (ja) 補償回路及び補償回路の製造方法
US10429877B1 (en) Low-voltage reference current circuit
US7609108B2 (en) Phase-locked loop and compound MOS capacitor thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant