CN108886073A - 竖直固态器件 - Google Patents

竖直固态器件 Download PDF

Info

Publication number
CN108886073A
CN108886073A CN201680076089.7A CN201680076089A CN108886073A CN 108886073 A CN108886073 A CN 108886073A CN 201680076089 A CN201680076089 A CN 201680076089A CN 108886073 A CN108886073 A CN 108886073A
Authority
CN
China
Prior art keywords
layer
substrate
microdevice
mis
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680076089.7A
Other languages
English (en)
Other versions
CN108886073B (zh
Inventor
格拉姆雷扎·查济
埃桑诺拉·法蒂
侯赛因·扎马尼·西博尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vuereal Inc
Original Assignee
Vuereal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CA2916291A external-priority patent/CA2916291A1/en
Priority claimed from CA2924157A external-priority patent/CA2924157A1/en
Application filed by Vuereal Inc filed Critical Vuereal Inc
Priority to CN202111597807.4A priority Critical patent/CN114256392A/zh
Publication of CN108886073A publication Critical patent/CN108886073A/zh
Application granted granted Critical
Publication of CN108886073B publication Critical patent/CN108886073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0037—Devices characterised by their operation having a MIS barrier layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

竖直电流模式固态器件包括连接焊盘和侧壁，其中，侧壁包括金属‑绝缘体‑半导体(MIS)结构，其中，竖直器件的漏电流效应通过使MIS结构偏压经由侧壁来限制。

Description

竖直固态器件
相关申请的交叉引用
本申请要求于2015年12月24日提交的加拿大专利申请第2,916,291号和于2016年3月18日提交的加拿大专利申请第2,924,157号的优先权，上述加拿大专利申请中的每个通过引用以其整体地并入本文。
技术领域
本发明涉及竖直固态器件，竖直固态器件的横向传导操纵及其制造方法。本发明还涉及微型器件的集成阵列的制造。微器器件的阵列由器件衬底或系统衬底上的接触件阵列限定。
背景技术
微型光电子器件至系统衬底中的集成可提供高性能和高功能的系统。为了改善成本并创建更高像素密度的器件，光电器件的尺寸应被减小。光电子器件的实例为传感器和发光器件(例如，发光二极管(LED))。然而，随着这些器件的尺寸减小，器件性能可能开始受损。性能下降的一些原因包括但不限于由于缺陷导致更高的漏电流、界面处的电荷拥挤、失衡电荷以及如俄歇和非辐射复合的不期望的复合。
发光二极管(LED)和LED阵列可分类为竖直固态器件。微型器件可为传感器、发光二极管(LED)或在衬底上生长、沉积或单片制造的任何其它固体器件。衬底可为器件层的自然衬底或器件层或使固态器件被转移到其上的接收器衬底。
系统衬底可为任一衬底，并且可为刚性的或柔性的。系统衬底可由玻璃、硅、塑料或任何其它常用材料制成。系统衬底还可具有有源电子部件，诸如但不限于晶体管、电阻器、电容器或常用于系统衬底中的任何其它电子部件。在一些情况下，系统衬底可为具有电信号行和列的衬底。在一个实例中，器件衬底可为具有单片生长在其顶部上的LED层的蓝宝石衬底，并且系统衬底可为具有电路以对微型LED器件进行驱动的背板。作为竖直器件的一部分，金属-绝缘体-半导体(MIS)结构可由金属层、隔离材料层和半导体材料层形成。
各种转移和接合方法来可用于将器件层转移和接合到系统衬底。在一个实例中，热和压力可用于将器件层接合到系统衬底。在竖直固态器件中，竖直方向上的电流流动主要定义器件的功能。发光二极管(LED)可被分类为竖直固态器件。在此，所提出的制造方法被用于限制这些器件的横向电流流动。
将LED图案化到微尺寸器件中以创建用于显示器应用的LED阵列会带来若干问题，这些问题包括材料利用率、受限的PPI和缺陷的生成。在一个实例中，在竖直固态器件中，竖直方向上的电流流动主要定义器件的功能。仍然存在着对于经改善的竖直固态器件的需求。
本背景信息是出于使申请人相信的已知信息变得可与本发明相关的目的而提供的。没有必然旨在承认，也不应被解释为前述信息中的任何信息构成了针对本发明的现有技术。
发明内容
本发明的目的在于提供具有定向电流的竖直固态器件。
在一方面提供了竖直电流模式固态器件，其包括连接焊盘和侧壁，其中，侧壁包括金属-绝缘体-半导体(MIS)结构，其中，竖直器件的漏电流效应通过使MIS结构偏压经由侧壁来限制。
在实施方式中，器件通过至少一个连接焊盘连接到电路层。
在另一实施方式中，电流从竖直器件的周边分流。
在另一实施方式中，器件为微型LED器件。
在另一方面提供了固态器件，其包括电流模式器件阵列，其中，电流模式器件阵列位于通过至少一个传导层的电阻工程开发的连续的半导体块中。
在实施方式中，连接焊盘改变电阻并且限定独立的竖直器件的尺寸。
在另一实施方式中，电阻工程包括对至少一个传导层进行蚀刻。
在另一实施方式中，电阻工程包括对至少一个传导层进行的度量改变、调制或其组合。
在另一实施方式中，器件为微型LED器件。
在另一实施方式中，掩模用于改变至少一个传导层的横向电阻。
在另一实施方式中，传导层的电阻通过氧化来改变。
在另一方面提供了制造竖直固态器件的方法，其中，所述方法包括生成竖直器件阵列，其中，每个竖直器件包括连接焊盘和侧壁，其中，侧壁包括金属-绝缘体-半导体(MIS)结构，其中，竖直器件的漏电流效应通过使MIS结构偏压经由侧壁来限制。
在实施方式中，该方法还包括通过至少一个连接焊盘将器件连接到电路层。
在另一实施方式中，传导层的电阻通过氧化来改变。
在另一实施方式中，竖直固态器件在将器件转移到系统衬底之前被生成。
在另一实施方式中，竖直固态器件在被转移到系统衬底之后被生成。
在另一实施方式中，竖直固态器件在将器件转移到系统衬底之前被部分地生成，并且竖直固态器件在器件被转移到系统衬底之后被完成。
另一方面提供了操纵竖直器件的顶部传导层的方法，其中，期间的功能由竖直电流限定，该方法包括：顶层电阻工程，其中顶部传导层的横向电阻通过改变顶层的厚度或比电阻来操纵；竖直器件的顶层的完全或部分蚀刻调制；以及材料传导性调制，其中顶层的电阻被调制。
在实施方式中，材料传导性调制通过蚀刻、补偿掺杂、激光烧蚀或其组合来实现。
在另一实施方式中，竖直器件的调制通过将金属(电极)-绝缘体-半导体(MIS)添加到竖直器件的至少一个表面中来执行。
在另一实施方式中，竖直器件为光电子器件。
另一方面提供了像素化显示器件的方法，所述方法包括：在背板上限定像素焊盘连接；以及将没有电流扩散器或图案化的电流扩散器层的LED器件附接到背板。
在实施方式中，接合元件用于将LED器件保持到背板上。
另一方面提供了对包括侧壁的电流驱动器件中的电流进行重定向的方法，所述方法包括：通过连接焊盘将电流引导至器件；以及使用金属-绝缘体-半导体来生成场以消除侧壁中的漏电流。
在另一方面提供了通过将电流限制在块状电流驱动装置的所选择的区域中来生成竖直器件阵列的方法。
附图说明
在阅读下面的详细描述以及参照附图之后，本公开的前述和其它优点将变得显而易见。
图1A示出了具有至少两个端子的光电子器件的实例。
图1B示出了在器件的至少一侧上具有MIS结构的光电子器件的实例。
图1C示出了在另一侧上具有MIS结构的器件的功能电极中的一个的视图。
图2A示出了用于在转移工艺之前在器件上形成MIS结构的工艺的示例性实施方式。
图2B示出了用于在转移工艺之前和之后在微型器件上形成MIS结构的工艺的示例性实施方式。
图2C示出了用于在转移工艺之后在器件上形成MIS结构的工艺的示例性实施方式。
图3示出了在系统衬底上具有负斜率的经转移的微型器件。
图4A示出了在系统衬底上具有正斜率的经转移的微型器件。
图4B示出了不同的MIS结构在经转移的微型器件上的形成。
图4C示出钝化或平坦化层的形成以及将钝化或平坦化层图案化以形成用于电极连接的开口。
图4D示出了电极在器件上的沉积。
图5A示出了用于在转移程序之前在器件上形成不同的MIS结构的实施方式。
图5B示出了具有转移到系统衬底中的MIS结构的器件以及用于将器件和MIS联接到电极或电路层上的不同的方法。
图6A示出了用于在转移程序之前在器件上形成不同的MIS结构的另一实施方式。
图6B示出了具有转移到系统衬底中的MIS结构的器件以及用于将器件和MIS联接到电极或电路层上的不同的方法。
图7A示出了示出横向电流分量和部分蚀刻的顶层的竖直固态器件的示意图。
图7B示出了具有部分蚀刻的顶层的器件以及顶层调制的示意图。
图7C示出了具有顶部传导调制层的竖直器件的示意图。
图7D示出了具有纳米线结构的器件层的示意图。
图7E示出了围绕接触层的MIS结构的剖视图。
图8A示意性地示出了传统的氮化镓(GaN)LED器件。
图8B示出了LED的制造工艺以及器件衬底与由顶部接触件限定的微型器件的集成工艺以及衬底至系统衬底的接合。
图8C示出了由顶部接触件限定的LED晶圆结构。
图8D示出了由顶部接触件以及部分蚀刻的p层限定的LED晶圆结构。
图8E示出了由顶部接触件以及p层的激光蚀刻限定的LED晶圆结构。
图9A示出了具有接合到背板结构的公共透明n接触件的LED晶圆。
图9B示出了具有由接合到系统衬底的顶部接触件限定的微型器件的集成器件衬底。
图9C示出了具有缓冲层和金属n接触通孔的LED晶圆。
图9D示出了具有图案化n型层的经转移的LED晶圆的实例。
图9E示出了具有由接合到系统衬底的顶部接触件限定的微型器件的集成器件衬底。
图9F示出了具有由接合到系统衬底的顶部接触件和形成在相邻的微型器件之间的光学元件限定的微型器件的集成器件衬底。
图9G示出了具有图案化的n型层和光管理方案的经转移的LED晶圆的实例。
图9H示出了用隔离方法堆叠的器件。
图10A示出了器件衬底和系统衬底的集成工艺。
图10B示出了器件衬底和系统衬底的集成工艺。
图10C示出了转移并接合到系统衬底的集成器件衬底。
图10D示出了在背板的边缘处具有经转移的器件层和接合元件的集成结构。
图10E示出了用后接合图案化和公共电极进行的器件衬底和系统衬底的集成工艺。
图10F示出了用后接合图案化、光学元件和公共电极形成进行的器件衬底和系统衬底的集成工艺。
图11示出了用于台面结构形成的晶圆蚀刻工艺的工艺流程图。
图12A示出了在晶圆表面上具有电介质层沉积的器件。
图12B示出了电介质层被蚀刻以在该层上生成开口以用于随后的晶圆蚀刻的器件。
图12C示出了晶圆衬底蚀刻步骤之后的台面结构。
图13示出了用于形成MIS结构的工艺流程图。
图14A示出了沉积在台面结构上以形成MIS结构的电介质和金属层。
图14B示出了具有使用光刻步骤形成的图案的晶圆。
图14C示出了具有使用氟化学物质干法蚀刻的电介质层的晶圆。
图14D示出了具有第二电介质层的晶圆。
图14E示出了具有欧姆p接触件的晶圆。
具体实施方式
除非另有定义，否则本文中所使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的含义相同的含义。
除非上下文另外明确指出，否则如说明书和权利要求书中所使用的单数形式“一(a)”、“一(an)”和“该(the)”包括复数引用。
如在本文中所使用的措辞“包括”应理解为意味着下面的列表是非详尽的并且可以包括或可以不包括任何其它附加的合适项目，视情况地例如一个或多个另外的特征、部件和/或元件。
措辞“器件”和“微型器件”和“光电子器件”在本文中可互换地使用。本领域的技术人员将清楚，此处描述的实施方式与器件尺寸无关。
措辞“供体衬底”和“颞衬底”在本文中可互换地使用。然而，本领域技术人员应清楚，在本文中所描述的实施方式与衬底无关。
措辞“系统衬底”和“接收器衬底”在本文中可互换使用。然而，本领域技术人员应清楚，此处描述的实施方式与衬底类型无关。
本发明涉及用于竖直固态器件(特别是光电子器件)的横向传导操纵的方法。更具体地，本公开涉及微型或纳米光电子器件，其中器件的性能受尺寸减小的影响。还描述了在不对有源层进行隔离的情况下通过修改横向传导来生成竖直器件的阵列的方法。使用竖直传导工程技术的LED阵列可实现水平方向上的电流传输，并且被控制到像素区域，因此不需要对LED进行图案化。
在本文中还描述了LED结构修改的方法，该方法用以在保持器件效率和均匀性的同时简化在LED显示器中单片LED器件与背板电路的集成。本方法和所得到的结构增加了在有限的晶圆区域内制造的LED器件的数量，并且可导致较低的制造成本，制造步骤的数量上的减少以及较高的LED显示器的分辨率和亮度。衬底中的LED器件可被接合到电子背板，该电子背板以无源或有源方式驱动这些器件或像素。尽管用一种类型的LED器件对下面的方法进行了解释，但它们可容易地与其它LED以及非LED竖直器件(例如，传感器)一起使用。如本文中所描述的衬底中的LED器件可被接合到电子背板，该电子背板以无源或有源方式驱动这些器件(像素)。
在本文中还描述了通过操纵器件的内部电场来改善光电子器件的性能的方法。特别是，对竖直固态器件的横向电流流动的限制可改善这些器件的性能。特别是，对来自竖直器件周边的电流的分流可通过改变横向传导来实现。传导层的电阻可通过氧化来改变，传导层的横向电阻可通过改变偏压条件来改变。接触件也可用作掩模，以改变传导层的横向电阻。本器件还可在侧面具有传导层并且在中间具有功能层。
还提供了通过在背板中限定像素焊盘连接并将具有竖直传导调制的LED器件附接到背板来使显示器件像素化的方法。在一种情况下，电流扩散器被去除或其厚度减小以调制竖直传导。在另一种情况下，微型器件层中的一些被蚀刻以生成竖直传导调制。接合元件可用于将器件固定到底板。结构和方法被描述为用于通过在将器件层转移到接收器衬底上之前在器件层上形成接触焊盘从而在器件层上限定微型器件。还描述了用于在集成的微型器件阵列系统中的接收器衬底上通过接触焊盘或凸块限定微型器件的结构和方法，其中，集成的微型器件阵列系统包括系统衬底和微型器件的经转移的单片阵列。
还描述了操纵竖直器件的顶部传导层的方法，其中，器件的功能主要由竖直电流限定，在一个实施方式中，该方法包括：顶层电阻工程，其中顶层的横向电阻通过改变该层的厚度或比电阻来操纵；完全或部分蚀刻调制，其中竖直器件的顶层通过任何蚀刻手段来调制；以及材料传导性调制，其中顶层的电阻通过包括但不限于蚀刻、补偿掺杂和激光烧蚀的各种方法来调节。顶部器件层上的接触焊盘可限定独立的微型器件的尺寸。在微型器件的转移之后，公共电极可被沉积在微型器件的经转移的单片阵列上以改善传导性。公共电极可通过转移或沉积在微型器件的单片阵列上的顶部缓冲层或电介质层中的通孔形成。而且，微型器件的经转移的单片阵列的顶层可通过任何移除手段来调制。在这种情况下，光学元件形成在经调制的顶层的被移除区域中。
还描述了在集成结构上形成微型器件阵列的方法，其中根据上述方法制备的器件层被转移到接收衬底，其中接收衬底的顶部上的接触焊盘被接合到器件层，并且独立的微型器件的尺寸由接收器衬底上的接触焊盘或凸块的尺寸来部分地限定。间隔件或堤坝可形成在接触焊盘或凸块周围以完全地限定微型器件的尺寸。接触焊盘或凸块周围的间隔件或堤坝可为粘合剂以促进将器件层接合到接收器衬底。此处，集成的微型器件阵列的顶层也通过任何移除手段来调制。在这种情况下，光学元件可形成在经调制的顶层的被移除区域中。
在实施方式中，至少一个金属-绝缘体-半导体(MIS)结构以器件面中的一个形成为半导体层。该结构用于操纵器件内部电场来控制电荷转移和积累。MIS结构可在器件移动到系统衬底中之前或在器件形成在系统衬底中之后被形成。MIS结构中的电极可为透明的，以使得光通过，或者电极可为反射性或不透明的，以控制光的方向。优选地，器件输出包括用于在显示器中生成像素阵列的可见光。MIS结构中的电极可与器件功能电极中的一个共享。MIS结构中的电极也可具有单独的偏压点。微型器件的输入或输出可为任何形式的电磁波。该器件的非限制性实例为发光二极管和传感器。在本文中还描述了用于改善微型光电子器件的结构和方法。器件性能通过操纵内部电场来改善。在一种情况下，MIS结构被用于调制内部电场。
在微型器件系统集成中，器件可在它们的原生环境条件下被制造，然后可被转移到系统衬底。为了在系统衬底中封装更多微型器件或降低材料成本，微型器件的尺寸应尽可能小。在一个实例中，微型器件为25μm或更小，并且在另一个实例中为5μm或更小。由于供体衬底上的原始器件和层被图案化为更小的面积，所以泄漏和其它影响增加了器件性能的降低。尽管钝化可在一定程度上改善性能，但它无法解决其它问题，例如，非辐射复合。
在下文中对根据所提供的本结构和工艺的各种实施方式进行详细描述。
具有金属-绝缘体-半导体(MIS)结构的竖直器件
所描述的是使用MIS结构来调制竖直器件的内部电场以减小由尺寸上的减小而导致的不期望的效果。在一个实施方式中，该结构完全形成在供体衬底或暂时(temporal)衬底衬底中的器件上并随后被移动到系统衬底。在另一种情况下，MIS结构形成在集成于接收器或系统衬底上的器件上。在另一种情况下，在集成于接收器衬底之前，MIS结构部分地形成在器件上，并且在将器件转移到接收器衬底中之后，MIS结构被完成。
图1A示出了具有两个功能接触件A 102和B 104的微型器件100。该器件的偏压导致电流106通过器件100的主要部分。在发光器件的情况下，电荷在发光层中复合并生成光子。在传感器件的情况下，外部刺激(例如光、化学、Tera Hz、X射线等)调制电流。然而，在这两种情况下，非理想性都会影响器件100的效率。一个实例是主要由侧壁中的缺陷引起的漏电流108。其它非理想性可为非辐射复合、俄歇复合、电荷拥挤、电荷失衡等。随着器件的尺寸减小，这些问题变得更加主导。
图1B示出了使用金属-绝缘体-半导体(MIS)来调制内场以减少这些问题中的一些的实例。至少一个MIS结构110形成在器件的一个面上。MIS结构通过电极112偏压。如果MIS结构110形成在多于一个表面上，则它们可为连续结构或几个分开的MIS结构。对于所有面或不同的偏压，电极112可连接到相同的偏压。
图1C示出了通过微型器件100的功能电极102中的一个的视图。此处，MIS结构110以一个连续的形式围绕该器件。向MIS结构施加偏压可减少漏电流108和/或避免在高电流密度下的带弯曲，以避免非辐射复合和/或帮助电荷中的一个增强电荷平衡并避免电流拥挤。偏压条件可被选择以解决主要问题。例如，在红色发光二极管(LED)的情况下，漏电流是在中等到低电流密度下效率损失的主要来源。在这种情况下，偏压条件可阻断/减少漏电流，从而显著地提高效率。在如绿色LED的另一种情况下，俄歇复合可为主要问题。偏压条件可被调整以减少这种类型的复合。应注意，一种偏压条件可消除/减少超过一种情况。此外，可动态调整偏压条件以获得更好的性能。例如，在较低的电流密度下，一种效应(例如漏电流)可为主要效应，并且在较高电流密度下，电荷拥挤和其它问题可为主要效应。因此，偏压可被相应地改变以提供更好的性能。偏压可被调整为单个器件或器件集群或器件的整个阵列。对于不同的器件，其也可为不同的。例如，对于LED与传感器或红色与绿色LED而言，可具有不同的偏压条件。
在图2A至图2C中描述了在微型器件上形成MIS结构的工艺。这些工艺中这些步骤的顺序可在不影响最终结果的情况下被改变。另外，每个步骤可为几个较小的步骤的组合。
图2A示出了该工艺的一个实例。首先，形成微型器件200。在该步骤200期间，通过图案化或通过选择性生长来形成微型器件。在步骤202期间，使器件准备转移，其可包括清洁或移动到临时衬底。在步骤204期间，在器件的一个表面上形成MIS结构。在步骤206期间，使器件准备转移，其可包括剥离工艺、清洁过程和其它步骤。另外，在步骤206期间，对用于器件功能电极或用于MIS结构的连接焊盘或电极进行沉积和/或图案化。在步骤208期间，将所选择的器件转移到接收器衬底。这可通过各种方法来进行，这些方法包括但不限于取放或直接转移。在步骤210中，为器件和MIS结构形成连接件。另外，在转移工艺之后，可将其它光学层和器件集成到系统衬底。
图2B示出了在微型器件上形成MIS结构的工艺的另一实例。首先，形成微型器件200。在步骤200期间，通过图案化或通过选择性生长来形成微型器件。在步骤202期间，使器件准备转移，其可包括清洁或移动到临时衬底。在步骤204-1期间，在器件的一个表面上形成MIS结构的一部分，例如电介质的沉积和图案化。在步骤206期间，使器件准备转移，其可包括剥离工艺、清洁过程和其它步骤。另外，在步骤206期间，对用于器件功能电极或用于MIS结构的连接焊盘或电极进行沉积和/或图案化。在步骤208期间，将所选择的器件转移到接收器。这可通过各种方法来进行，这些方法包括但不限于取放或直接转移。在步骤204-2期间，完成MIS结构，其可包括传导层的沉积和图案化。在步骤210期间，为器件和MIS结构形成连接。在转移工艺之后，可将其它光学层和器件集成到系统衬底。步骤210可为与204-2相同的或不同的和/或独立的步骤。其它工艺步骤也可在204-2和210之间进行。在一个实例中，钝化或平坦化层可在步骤210之前被沉积和/或图案化以防止MIS电极和其它连接之间的短路。
图2C示出了在微型器件上形成MIS结构的工艺的另一实例。首先，形成微型器件200。在该步骤200期间，通过图案化或通过选择性生长来形成微型器件。在步骤202期间，使器件准备转移，其可包括清洁或移动到临时衬底。在步骤206期间，使器件准备转移，其可以包括剥离工艺、清洁过程和其它步骤。另外，在步骤206期间，对用于器件功能电极或用于MIS结构的连接焊盘或电极进行沉积和/或图案化。在步骤208期间，将所选择的器件转移到接收器衬底，这可通过各种方法来进行，这些方法例如但不限于取放或直接转移。在步骤204期间形成MIS结构，其可包括电介质层和传导层的沉积和图案化。在接下来的步骤210期间，为器件和MIS结构形成连接。另外，在转移工艺之后，可将其它光学层和器件集成到系统衬底。步骤210可为与204共享的一些工艺或者为完全独立的步骤。在后者的情况下，其它工艺步骤可在204和210之间进行。在一个实例中，钝化或平坦化层可在步骤210之前被沉积和/或图案化以防止MIS电极和其它连接之间的短路。
在对器件进行图案化之后，根据图案化工艺，器件可具有直壁或倾斜壁。下面的描述基于所选择的倾斜的情况，但是相似的工艺或修改的处理步骤也可用于其它情况。另外，根据转移方法，连接到接收器衬底的器件的面可不同，并因此会影响器件壁的斜率。接下来描述的处理步骤可直接使用或修改为与其它斜率和器件结构一起使用。
图3示出了以负斜率转移到系统或接收器衬底300的微型器件306。器件306通过至少一个接触焊盘304连接到电路层302。此处，根据工艺的斜率，可使用常规沉积或聚合物用于生成MIS结构。此处描述的方法可与一些修改一起使用或直接用于这种情况。但是，如果斜率太宽，则优选的方法是在转移之前在器件上准备MIS结构。稍后将对用于在转移之前生成MIS结构的示例性方法进行描述。
图4A示出了根据方法1000的MIS结构的实施方式。这也可为直壁器件。图4A示出了在转移到系统衬底400并通过至少一个连接焊盘404连接到电路层402之后的器件406。在此阶段之后，可生成或完成MIS结构。尽管传统的光刻、沉积和图案化工艺适用于生成或完成这种结构并将其连接到适当的偏压连接，但可使用不同的方法，具有对于微型器件的错位的进一步公差。特别是在大面积工艺中，微型器件放置不准确度可以是几微米。
图4B示出了可根据MIS结构形成的不同的结构。在一种情况下，电介质层408被沉积以覆盖暴露的不期望的接触焊盘。通孔418可在电介质中被开放以将MIS连接到电路层402。而且，相似或不同的电介质410可被沉积在微型器件的至少一侧上以作为MIS结构的一部分。该步骤也可在将器件转移到系统衬底400之前进行。之后，完成MIS结构的传导层412被沉积并图案化。在一种情况下，传导层414将至少两个MIS结构连接在一起。在另一种情况下，传导层416将MIS结构连接到微型器件404的接触焊盘406。传导层可为透明的，以允许其它光学结构被集成到系统衬底中，或者其可为反射性的，以辅助光提取或吸收。对于一些应用，其也可为不透明的。在MIS结构的形成之后，可执行进一步的处理步骤，例如但不限于沉积公共电极、光学结构/器件的集成。
图4C示出了包括用于公共电极沉积的系统衬底的示例性结构。此处，表面被平坦化并被图案化以提供用于连接的接入点。公共电极426可通过图案420、422、424联接到微型器件、MIS结构或电路层。
图4D示出了公共电极426的实例。该电极426可被图案化以生成可寻址的线。其可为透明的、反射性的或不透明的。几种其它方法可被用于公共电极426的沉积。另外，其它光学器件和结构可在电极之前或之后被集成。
图5A展示了在将它们转移到系统衬底500之前在供体(或中间或原始)衬底560上形成MIS结构的一部分或大部分的工艺。该工艺可在用于制造器件的原始衬底上或在任何中间衬底处进行。图5A展示了可在器件上形成的不同的MIS结构。其它结构也可被使用。电介质层516可在MIS结构的形成之前被沉积。这可避免在转移之后MIS与其它接触件之间的任何不期望的短路/联接。MIS结构由传导层512和电介质层510形成。电介质层可与电介质层516相似或不同。其也可为不同的电介质层的堆叠。在结构550和552中，没有电介质被沉积在传导层512的顶部上。在结构552中，传导层512从器件的边缘凹陷以避免任何短路。使传导层512覆盖器件504的边缘也是可能的。在结构554中，传导层512延伸以生成用于在转移到系统衬底之后生成连接的更容易的接入。另外，该器件被电介质层518覆盖，其中，电介质层518具有开口以连接到微型器件504和延伸的电极。结构556使用电介质518来覆盖微型器件504的顶侧。
图5B示出了在转移到系统衬底500之后具有MIS的微型器件504。在转移工艺期间，器件被翻转以便连接到供体衬底的表面也连接到系统衬底。在微型器件504和系统衬底500之间可存在着连接焊盘以将器件联接到电路层502。可使用不同的方法，包括上面描述的方法以生成用于MIS和其它电极(例如，公共电极)的连接。此处示出的另一种方法用于结构550和552。该电极覆盖器件504和MIS结构的传导层512这两者。电极可通过532连接到电路层502，或者其可通过接合连接在系统衬底的边缘。在结构554中，传导层540被用于将MIS结构联接到电路层502。可使电介质层516在系统衬底500上延伸以覆盖微型器件504与系统衬底500之间的连接焊盘，从而避免MIS与其它连接之间可能的短路。在556的情况下，MIS可短路到器件接触焊盘，或者其可被准确地对齐以在系统衬底上具有其自己的接触。对于554和556两者，可使用与本专利中的其它结构相似的不同的后处理步骤。一种实例可为具有或不具有平坦化的公共电极沉积。另一种实例可为光限制结构或其它光学结构。
图6A展示了在将它们转移到系统衬底500之前在供体(或中间或原始)衬底560上形成MIS结构的一部分或大部分的工艺。该工艺可在用于制造器件的原始衬底上或在任何中间衬底处进行。图6A展示了可在器件上形成的不同的MIS结构。对于技术人员而言显而易见的是也可使用其它结构。电介质层616可在MIS结构的形成之前被沉积。这将可避免在转移之后MIS与其它接触件之间的任何不期望的短路/联接。MIS结构由传导层612和电介质层610形成。电介质层可与516相似或不同。其也可为不同的电介质层的堆叠。另外，连接焊盘614形成在微型器件上。在结构650和652中，没有电介质被沉积在传导层612的顶部上。在结构652中，传导层612与接触焊盘614相同。使传导层612覆盖器件604的边缘也是可能的。在结构654中，传导层612延伸以生成用于在转移到系统衬底之后生成连接的更容易的接入。另外，该器件被电介质层618覆盖，其中，电介质层518具有开口以连接到微型器件604和延伸的电极。
图6B示出了在转移到系统衬底600之后具有MIS的微型器件604。在微型器件604和系统衬底600之间可存在着连接焊盘以将器件联接到电路层602。可使用不同的方法，包括上面描述的方法以生成用于MIS和其它电极(例如，公共电极)的连接。此处示出的另一种方法用于结构650和654。此处，器件的负斜率用于通过电极618和通孔620在MIS结构与系统衬底之间生成连接。钝化层或平坦化层622可在电极618沉积和图案化之前被沉积。微型器件604可在电极沉积期间被覆盖，或者传导层可通过图案化和蚀刻从其顶部去除。然而，通过使用负斜率来分离微型器件604的顶部622上的电极和MIS电极618，其更容易受到未对齐的影响，而这对微型器件604的高通量放置是非常重要的。对于所有结构，可使用与本专利中的其它结构相似的不同的后处理步骤。一种实例可为具有或不具有平坦化的公共电极沉积。另一种实例可为光限制结构或其它光学结构。
此处描述的方法可用于不同的结构，并且这些方法只是少量的实例且可在不影响结果的情况下被改变。在一个实例中，电极和传导层可为透明的、反射性的或不透明的。不同的处理步骤可在不影响生成MIS结构的结果的情况下被添加在每个步骤之间以改善器件或将不同的结构集成到器件中。
具有传导性调制工程的竖直器件
图7A示出了竖直固态器件示意图，其中示出了能够将电流引导通过器件的主要部分的部分蚀刻的顶层以及横向电流分量。在图7A中，器件层701形成在器件衬底700上。接触焊盘703形成在器件层701上，并且它们例如由连接到接触焊盘703和公共电极702的电压源704导出。器件层701的功能主要由竖直电流限定。然而，由于器件层的顶表面横向传导，具有横向分量的电流705在接触焊盘703与公共电极702之间流动。仍然参照图7A，为了减少或消除横向电流流动705，建议采用以下技术：
1、顶层电阻工程
2、完全/部分蚀刻调制
3、材料传导性调制
通过这种方式，横向电流流动结构可划分为三个主要结构：具有电阻工程的至少一个传导层、一个或多个传导层的全部或部分蚀刻以及用于传导性调制的材料。具有电阻工程的传导层可被描述为如下。竖直器件701的恰好在金属接触件703之前的半导体顶层可被设计成通过操纵传导层的传导性或厚度来限制横向电流流动。在一个实施方式中，当顶层是掺杂的半导体层时，活性掺杂剂的浓度和/或该层的厚度的降低可显著地限制横向电流流动。而且，接触面积可被限定以对横向传导进行限制。在另一种情况下，传导层(或多于一个传导层)的厚度可被减小。之后，接触层被沉积和图案化。这可在阵列器件或非隔离器件上进行。其结果，有源层不被蚀刻或分离来生成独立的器件，因此隔离器件的周边不会生成缺陷，因为隔离是通过控制电流流动而电气地开发的。相似的技术可使用在隔离器件上以对来自器件的周边的电流进行分流。在另一种情况下，在器件被转移到另一衬底之后，其它传导层被暴露。该层的厚度可被选择为高的，以改善器件制造。在传导层被暴露之后，厚度可被减小或者掺杂剂密度被降低，然而，传导层中的一些也可对相反电荷具有阻挡作用。其结果，去除传导层中的一些以使整个传导层电阻变薄可降低器件性能。然而，其对于单层工程可为非常有效的。
图7B是具有部分蚀刻顶层的器件的示意图。在这种情况下，顶部传导层为例如二极管中的p型或n型掺杂层。用于传导性调制的材料将电流引导通过竖直固态器件的主要部分。器件中的传导层中的至少一个可被完全或部分蚀刻。参照图7B，位于顶部接触件712下方和器件层718的顶部上的顶层716可被完全或部分蚀刻以消除或限制这些器件中的横向电流流动。此处，微型器件714由接触焊盘712的尺寸限定。这对于顶层电阻操纵将会对器件性能生成不利影响的器件而言是特别有益的。此处，相邻器件之间的层厚度被减小以使电流在横向方向上流动的电阻较高。蚀刻工艺可使用例如干法蚀刻、湿法蚀刻或激光烧蚀来进行。此处，在许多情况下，顶部金属接触件712可用作用于蚀刻步骤的掩模。在完全蚀刻的情况下，蚀刻可停止在功能层处。在一个实施方式中，沉积在传导层的顶部上的接触层可被用作用于对传导层进行蚀刻的掩模，从而潜在地实现更少的处理步骤和自对齐结构。这对于传导层电阻操纵将会对竖直器件性能生成不利影响的器件而言是特别有益的。此处，传导层厚度在所选择区域中减小，以使电流在横向方向上流动的电阻较高。在底部传导层通过转移机制或衬底的蚀刻而被暴露之后，相同的蚀刻工艺可被执行。此处，接触件也可被用作用于对器件进行蚀刻的掩模。
图7C是具有顶部传导调制层和器件层718的竖直器件的示意图。如图所示，相邻的接触焊盘712之间的传导顶层722的区域720的电阻被操纵以限制横向电流流动分量。补偿掺杂和激光烧蚀调制为可在本实施方式中使用的工艺的实例。与全部/部分调制方案相似地，在本实施方式中，顶部接触件可被用作用于调制步骤的掩模。在一种情况下，氧化可被使用。在一种方法中，光致抗蚀剂被图案化以匹配氧化区域，然后器件被暴露于氧气或其它化学氧化剂以对该区域进行氧化。然后，接触件被沉积和图案化。在另一种方法中，首先接触件被沉积和图案化，然后接触件被用作用于氧化的掩模。氧化步骤可在隔离器件或非隔离器件上进行。在另一实施方式中，在氧化之前，传导层的总厚度可被减小。这可在仅用于氧化的所选择区域上进行。在另一种情况下，氧化可在器件的壁上进行，而这特别适用于隔离器件。而且，底层可在被暴露之后被相似地调制。在另一种方法中，材料传导性调制可通过电偏压来进行。此处，要求高电阻的区域的偏压被修改。在一种情况下，偏压调制可通过MIS(金属-绝缘体-半导体)结构来进行，并且金属层可用任何其它传导材料来替代。例如，为了防止来自接触件的电流进一步横向远离接触件，MIS结构被形成在接触件周围。这种MIS结构可在接触件放置到位之前或之后被形成。在所有上述情况中，有源器件区域由形成在器件层上的顶部接触焊盘限定。
由顶部接触焊盘对有源器件区域进行的限定可更容易被应用于具有柱结构的器件。图7D示出了围绕单个接触层的MIS结构的剖视图，然而应理解，同样可对多于一个的接触层做到这一点。器件层718为由柱结构722构成的单片层。由于柱结构722不被横向连接，所以器件层718中不存在横向电流分量。这些器件的一个实例为纳米线LED，其中，LED器件由制造在公共衬底上的多个纳米线LED结构构成。在这种情况下，如图7D中所示，顶部金属接触件限定LED结构的有源区域。不具有横向传导的器件层不限于柱结构，并且可扩展到具有分离的有源区域的器件层，如具有嵌入的纳米或微米球或其它形式的层。
图7E示出了围绕接触层的MIS结构的剖视图。通过将MIS结构的传导层偏压到关断电压，受限的电流或没有电流将横向地通过该结构。MIS结构可形成在器件上或者可为经转移的衬底的一部分，并且MIS结构限定横向传导的方向。其它配置是可以想象的，如传导层可延伸到MIS结构的两侧，以使得电介质可延伸超过其它传导层。MIS结构也可为开放式或封闭式结构，或者可选地为连续式或单件式结构。在另一实施方式中，电介质可包括来自光致抗蚀剂或掩模步骤的氧化层。另外，另一电介质可被沉积在氧化层的顶部上，或者沉积的电介质可单独使用。在另一实施方式中，传导层可被去除，以使得电介质与半导体层接触。MIS结构也可形成在器件的壁上以进一步遏制电流流向器件的边缘。器件表面也可被电介质覆盖。例如，栅传导层可被沉积和图案化以用于栅电极，然后电介质可使用栅电极作为掩模来图案化。在另一种方法中，作为绝缘体的电介质首先被图案化，然后栅极被沉积。栅极和接触件可同时被图案化，或者可单独进行。相似的MIS结构在其被暴露之后也可在另一侧上被制造。器件的传导层的厚度可被减小，以改善MIS的有效性。在竖直器件的任一侧上的传导层的选择性蚀刻或调制困难的情况下，MIS方法可为更实际的，特别是如果蚀刻或电阻调制可能损坏有源层的情况下。在所描述的竖直结构中，有源器件区域由顶部接触区域限定。
用于制造LED显示器的方法
使用在常用蓝宝石衬底上生长的LED器件对用于制造LED显示器的方法进行描述。公开了用于LED显示器的发光二极管结构以及其制造方法。LED包括衬底、形成在衬底上的第一掺杂层(例如，n型层)、有源层和另一掺杂传导层(例如，p型层)。下面参照氮化镓基(GaN)LED进行描述，然而，目前描述的竖直器件结构可用于具有不同材料系统的任何类型的LED。
通常，GaN LED通过在蓝宝石衬底上沉积材料的堆叠来制造。图8A示意性地示出了常规的GaN LED器件，其包括如蓝宝石的衬底、形成在衬底或缓冲层(例如GaN)上的n型GaN层、如多量子阱(MQW)层的有源层和p型GaN层。诸如Ni/Au或ITO的透明传导层通常形成在p-掺杂的GaN层上以用于更好的横向电流传导。传统地，诸如Pd/Au、Pt或Ni/Au的p型电极然后被形成在透明传导层上。由于衬底(蓝宝石)是绝缘体，因此n型GaN被暴露以接触该层。该步骤通常使用干法蚀刻工艺进行以暴露n型GaN，然后沉积适当的金属接触件。在显示像素是单个器件LED的LED显示器应用中，每个LED均被接合到驱动电路，而该驱动电路控制流入到LED器件中的电流。此处，驱动电路可为常规地用于LCD或有机发光二极管(OLED)显示面板中的薄膜晶体管(TFT)背板。由于典型的像素尺寸(10至50μm)，接合可以晶圆级别执行。在本方案中，由隔离的独立的LED器件构成的LED晶圆被对齐并接合到背板，其中，背板在像素尺寸和像素间距方面与LED晶圆兼容。此处，LED晶圆衬底可使用诸如激光剥离或蚀刻的各种工艺来去除。
图8B示出了LED的制造工艺，并且示出了器件衬底与由顶部接触件802限定的微型器件的集成工艺以及该衬底至系统衬底的接合。微型器件使用形成在器件层的顶部上的顶部接触件801限定，并且可用接触焊盘804接合并转移到系统衬底803。例如，微型器件可为微型LED，其中，微型LED具有使用上面解释的任何方法由其顶部接触件的区域限定的尺寸。系统衬底可为具有晶体管电路以驱动独立的微型LED的背板。在本工艺中，LED器件通过干法刻蚀和钝化层进行隔离。器件的完全隔离可在有源层或功能层中生成缺陷，从而降低效率并导致不均匀性。由于随着器件变小，微型器件的区域的周边更加实质性，因而缺陷的影响变得更加明显。在一个实施方式中，单片LED器件在不蚀刻有源区域且不使用横向传导操纵的情况下被转换成单独的微型LED。其结果，微型LED内没有侧壁来生成缺陷。横跨LED阵列的周壁因此可被延伸，直到它们不对外围LED器件生成影响。可选地，围绕阵列的一组虚拟LED器件可被用于减小周壁对有源微型LED器件的影响。这种技术也可用于防止或减少通过侧壁的电流。
在另一实施方式中，LED晶圆可被制造成使p型层为顶层，正如图8C中所示。p型层厚度和传导性可被操纵以控制通过器件的横向传导。这可在LED结构制造期间通过预沉积的p层的蚀刻或者通过沉积较薄的p层来进行。对于蚀刻方法，精确的厚度控制可使用干法蚀刻工艺来实现。此外，p层的材料结构可通过层掺杂水平来改变，以增加层的横向电阻。顶层并不必须限于p层，并且可扩展到LED结构中的其它顶层。作为该改变的结果，照明区域可仅由p型膜的顶部上沉积的传导层区域来限定。
在图8D中所示的另一实施方式中，为了进一步限制横向照明，两个相邻像素之间的p层可被完全或部分蚀刻。该工艺步骤可在如干法蚀刻的工艺中在传导层沉积之后进行。在这种情况下，传导层可被用作掩模。优选地，本结构限制或消除像素的壁钝化，而这导致晶圆的特定区域中的像素的数量更多或每英寸像素(PPI)更高。与具有壁钝化的完全隔离的LED相比，这也可以转化为更少的工艺步骤和更低的制造成本。
在另一实例中，图8E示出了由顶部接触件以及p层的激光蚀刻限定的LED晶圆结构。此处，顶层、p型层可使用GaN的激光烧蚀蚀刻来部分或完全去除。在这种情况下，激光通量限定了烧蚀率，并且p型GaN层的任何厚度可被精确地蚀刻。这种激光的一种实例为红色或红外波长的飞秒激光。此处，顶部金属接触件或其它保护层在本工艺中用作掩模。可选地，激光束尺寸可使用特殊的光学器件来限定，以匹配期望的蚀刻区域尺寸。在另一实例中，阴影掩模可用于限定蚀刻区域。激光烧蚀蚀刻也可被扩展到LED结构的其它层。在这种情况下，独立的LED器件彼此完全或部分地隔离。在这种情景中，可需要通过沉积电介质层来钝化LED蚀刻壁。
在上述的实施方式中，n层接触件可在层通过接合并移除到背板电路或任何其它衬底或者通过对衬底进行蚀刻来暴露之后被形成。在这种情景中，n层接触件可为透明传导层，以允许光照通过该层。在这种情况下，n层接触件对于接合的LED的全部或部分可为公共的，正如图9A中所示，而图9A示出了具有接合到背板结构的公共透明的n接触件的LED晶圆。在LED器件结构生长在半导体缓冲层(例如未掺杂GaN衬底)上的情况下，在LED转移工艺之后，该缓冲层可被去除以接入n型层。在图9A中所示的实施方式中，整个GaN缓冲层使用如干法/湿法蚀刻的工艺来去除。
图9B示出了具有由接合到系统衬底的顶部接触件限定的微型器件的集成器件衬底。公共电极形成在结构的顶部上。在对包括底部p型层和顶部n型层的器件层902进行转移和接合之后，公共顶部电极906可沉积在该结构上。对于一些光学器件层而言，公共顶部接触件可为透明传导层。衬底或背板为904。
图9C示出了具有缓冲层和金属n接触通孔的LED晶圆、以及具有由接合到系统衬底的顶部接触件限定的微型器件的集成的器件衬底。公共电极形成在边缘并穿过结构的顶部上的缓冲层。如图所示，缓冲层围绕该边缘被图案化，从而使得通孔制造成穿过缓冲层以形成对于n型层的金属接触。集成结构的顶层可为具有低传导性的层。例如，该层可为在器件层902的生长期间使用的缓冲层。在这种情况下，公共电极910可通过例如在结构的边缘处使通孔穿过缓冲层908来形成。
图9D示出了具有图案化n型层的经转移的LED晶圆的实例。在n型层下方依次是有源层和p型层。为了进一步减少横向光传播或调整器件清晰度，如图9D中所示，n型层使用与前金属接触件相同的结构通过部分或完全地去除该层来图案化。可选地，层厚度被减小。n型接触可通过在该结构的顶部上沉积透明传导层来形成。具有由顶部接触件限定的微型器件的该集成器件衬底被接合到系统衬底。该结构的顶部被图案化以电隔离微型器件。器件层902可被图案化或调制以进一步电和/或光学地隔离微型器件。
图9E示出了具有图案化n型层的经转移的LED晶圆的另一实例。在存在有缓冲层的情况下，该层和n型层均被图案化，正如图9D中所示。在一个实施方式中，图案化的凹槽可被进一步处理并填充有使通过图案化区域的光传播得到改善的材料。这方面的实例为表面粗糙化以抑制全内反射，以及反射材料用于防止这些区域中的竖直光传播。该集成器件衬底包括由接合到系统衬底的顶部接触件限定的微型器件。该结构的顶部被图案化以电和光学地隔离微型器件，并且公共接触件形成在该结构的边缘处。如果缓冲层908存在，则为了隔离微型器件，缓冲层也需要被图案化或调制。与图9D中所示的实施方式类似，公共接触件可例如通过缓冲层中的通孔形成在结构的边缘处。
图9F示出了具有由接合到系统衬底的顶部接触件和形成在相邻的微型器件之间的光学元件限定的微型器件的集成器件衬底。如图所示，隔离区域可由光学层914的一层或堆叠填充以改善隔离的微型器件的性能。例如，在光学微型器件中，元件914可为一些反射材料以使由微型器件生成的光更好地在竖直方向上耦合。图9G示出了具有图案化的n型层和光管理方案的经转移的LED晶圆的实例。
在显示像素是单个器件LED的LED显示器应用中，每个LED均应被接合到驱动电路，而该驱动电路控制流入到LED器件中的电流。此处，驱动电路可为常规地用于LCD或OLED显示面板中的TFT(薄膜晶体管)背板。由于典型的像素尺寸(10至50μm)，接合可以晶圆级别执行。在本方案中，由隔离的独立的LED器件构成的LED晶圆被对齐并接合到背板，其中，背板在像素尺寸和像素间距方面与LED晶圆兼容。此处，LED晶圆衬底可使用诸如激光剥离或蚀刻的各种工艺来去除。在这种情况下，通过干法刻蚀和钝化层隔离LED器件是重要的。
在一个实施方式中，p型层例如为顶层的LED晶圆被制造。p型层厚度和传导性被操纵以控制横向传导。这可在LED结构制造期间通过预沉积的p层的蚀刻或者沉积较薄的p层来进行。对于蚀刻情景，精确的厚度控制可使用干法蚀刻工艺来实现。此外，p层的材料结构可根据层掺杂水平来改变，以增加层的横向电阻。应注意，顶层并不限于p层，并且可扩展到LED结构中的其它顶层。作为该改变的结果，照明区域可仅由p型膜的顶部上沉积的传导层区域来限定。
为了进一步限制横向照明，两个相邻像素之间的p型层可被完全或部分蚀刻。该工艺步骤可在如干法蚀刻的工艺中在传导层沉积之后进行。在这种情况下，传导层可被用作掩模。该方案的一个重要优势在于消除像素的壁钝化，而这导致晶圆的特定区域中的像素的数量更多或每英寸像素(PPI)更高。与具有壁钝化的完全隔离的LED相比，这也可以转化为更少的工艺步骤和更低的制造成本。
在另一实例中，另一器件层可被转移到现有的转移器件的顶部上。图9H示出了用隔离方法堆叠的器件，并且示出了在两个堆叠器件之间使用平坦化层和电介质层来分离器件的堆叠的器件。应注意，任何层可被消除。在一种情况下，经转移的器件的表面首先被平坦化。然后，通孔可被开口以生成对于背板的接触。该接触可位于阵列的边缘处或中间中。包括迹线和岛状物的接触层然后被沉积和图案化。最后，第二组器件被转移。该工艺可继续转移其它器件。在另一种情况下，第一器件的顶部接触件可与第二器件的底部接触件共享。在这种情况下，可消除平坦化层。
在如图10A中所示的另一实施方式中，系统衬底接触焊盘或凸块954可限定微型器件区域。图10A示出了器件衬底和系统衬底的集成工艺。集成结构中的微型器件由系统衬底上的接触凸块部分地限定。在这种情况下，器件层952不具有任何顶部接触件来限定微型器件区域。衬底950上的器件层952通过由绝缘层956分离的接触焊盘或凸块954的阵列接合到系统衬底958。此处，接合在金属接触焊盘954与器件层952之间进行。该接合工艺可使用任何接合工艺来执行，例如但不限于加热和/或加压接合或激光加热接合。该工艺的优点是在微型器件转移到系统衬底期间消除了对齐工艺。此处，微型器件尺寸960和间距962由接触焊盘/凸块954的尺寸部分地限定。在一个实例中，器件层952可为蓝宝石衬底950上的LED层，并且系统衬底958可为显示器背板，其中，该显示器背板具有驱动由背板上的接触凸块部分地限定的独立的微型LED所需的电路。
图10B示出了器件衬底和系统衬底的集成工艺。集成结构中的微型器件由系统衬底上的接触凸块完全限定。为了精确地限定微型器件尺寸960和微型器件间距962，堤坝层被沉积和图案化在系统衬底上。围绕每个接触焊盘954的堤坝层开口将完全限定微型器件尺寸960和微型器件间距962。在一个实施方式中，堤岸层可为粘合材料。
图10C示出了转移并接合到系统衬底的集成器件衬底。公共电极形成在结构的顶部上。在将微型器件衬底接合到系统衬底之后，如图10C中所示，微型器件衬底950可使用各种方法去除，并且公共接触件可形成在集成结构上方。在例如但不限于微型LED的光学微型器件的情况下，该公共电极可为透明传导层。此处，堤坝结构964用于消除在可能因压力而导致的扩散效应之后相邻的焊盘之间的短路。而且，诸如公共电极、颜色转换层等的其它层966可在接合之后被沉积。
图10D示出了在背板的边缘处具有经转移的器件层和接合元件的集成结构。在本实施方式中，粘合剂接合元件968可在背板的边缘处使用以将器件层952接合到系统衬底。在一种情况下，接合元件968可用于将器件层临时保持到系统衬底，以用于接触焊盘到器件层的接合工艺。在另一种情况下，接合元件968将微型器件层952永久地附接到系统衬底。
图10E示出了用后接合图案化和公共电极进行的器件衬底和系统衬底的集成工艺。在本实施方式中，器件层952可在转移到系统衬底之后被图案化。图案化970可被设计和实现为电和/或光学隔离微型器件。在对器件层进行图案化之后，公共电极可被沉积在集成衬底上。在如LED的光学器件的情况下，公共电极可为透明传导层。
图10F示出了用后接合图案化、光学元件和公共电极形成进行的器件衬底和系统衬底的集成工艺。如图所示，在对器件层952进行转移和图案化之后，附加层可被沉积和/或形成在隔离的微型器件之间以增强微型器件的性能。在一个实例中，这些元件可钝化隔离的微型器件的侧壁以在光学微型器件(例如但不限于微型LED)的情况下帮助光的竖直耦合。
在目前解释的方法中，保护层可最终被形成在集成结构的顶部上以充当阻挡层和耐划伤层。而且，一些可将不透明层沉积在微型器件之后并对其进行图案化以形成像素。该层可位于堆叠中的任何位置。开口将允许光仅通过像素阵列并减少干扰。
如本文中描述的微型器件可例如通过蚀刻晶圆并形成台面结构来开发。台面形成可使用干法或湿法蚀刻技术来进行。反应离子蚀刻(RIE)、电感耦合等离子体(ICP)-RIE和化学辅助离子束时刻(CAIBE)可被采用于晶圆衬底的干法刻蚀。氯基气体(诸如Cl2、BCl3或SiCl4)可用于蚀刻晶圆。载气(包括但不限于Ar、O2、Ne和N2)可被引入到反应室中以增加各向异性蚀刻和侧壁钝化的程度。
图11示出了用于台面结构形成的晶圆蚀刻工艺的工艺流程图1000A。参照图11，在步骤1001中，使用包含硫酸和过氧化氢的过氧硫酸(piranha)蚀刻，随后使用盐酸稀释的DI水清洁步骤对晶圆进行清洁。步骤1002为电介质层的沉积。在步骤1006中，对电介质层进行蚀刻以在该层上生成开口以用于随后的晶圆蚀刻。在步骤1008中，使用干法蚀刻技术和氯化学来对晶圆衬底进行蚀刻以发展台面结构。在步骤1010中，通过湿法或干法蚀刻方法去除硬掩模，随后对晶圆进行清洁。
图12A示出了在晶圆表面1202上具有电介质层1202沉积的器件。在晶圆清洁步骤之后，在晶圆表面上形成硬掩模1204。在实施方式中，电介质层1204(诸如SiO2或Si3N4)使用如等离子体增强化学气相沉积(PECVD)的适当沉积技术形成在晶圆衬底上。光致抗蚀剂1206然后被涂覆在电介质层上。在光刻步骤中，期望的图案被形成在光致抗蚀剂层上。例如，PMMA可形成在电介质层上，随后通过直接电子束光刻技术在PMMA上形成开口。
图12B示出了晶圆1200上的电介质层1202被蚀刻以在层上生成开口以用于随后的晶圆蚀刻的器件。电介质层被蚀刻以在该层上生成开口以用于随后的晶圆蚀刻。如图12B中所示，用氟化学的干蚀刻方法可被采用以选择性地蚀刻电介质层。载气(包括但不限于N2、Ar、O2)可被引入以控制各向异性蚀刻的程度。气体流率和混合比、载气类型、RF和直流功率以及衬底温度可被调节以实现期望的蚀刻率和高度的各向异性。
图12C示出了晶圆衬底蚀刻步骤之后的台面结构。在一个实施方式中，具有直侧壁的台面结构1208可被形成。在另一实施方式中，具有倾斜侧壁的台面结构1210可被形成。气体混合比、反应器中气体的类型和相关的蚀刻条件可被调整以改变侧壁的倾斜度。根据期望的台面结构，直侧壁、正斜侧壁和负斜侧壁可被形成。在实施方式中，在蚀刻步骤期间侧壁钝化可被使用以生成期望的侧壁轮廓。另外，清洁步骤可被用于从侧壁去除钝化层或天然氧化物。可使用丙酮、异丙醇进行清洁，随后使用(NH4)2和/或NH4OH进行表面处理。
在实施方式中，MIS结构可在台面结构形成之后被形成。图13示出了用于MIS结构的形成的工艺流程1000B。在工艺步骤1114和1116中，在台面结构上沉积电介质和金属层以形成MIS结构。在电介质层的沉积之后，在工艺1116中，使用诸如热蒸发、电子束沉积和溅射的各种方法在层上沉积金属膜。在工艺步骤1118中，使用光刻步骤在晶圆上形成期望的图案。在步骤1120中，使用干法或湿法蚀刻来蚀刻金属，从而在电介质层上方的台面结构的顶侧上形成开口。在步骤1122中，可使用光刻步骤来限定电介质蚀刻区域。在另一实施方式中，经蚀刻的金属层可被用作用于蚀刻电介质层的掩模。在步骤1126中，可在金属夹层上沉积第二电介质层。在步骤1128中，在晶圆上沉积欧姆p接触件，正如图14E中所示。在工艺步骤1130中，在p接触件上沉积厚金属，以用于在从天然衬底剥离晶圆的工艺步骤中将台面结构接合到临时衬底上的后续接合，正如图14E中所示。
图14A示出了沉积在台面结构上以形成MIS结构的电介质和金属层。电介质1402和金属层1404被沉积在台面结构1400上以形成MIS结构。各种电介质层可被使用，其包括但不限于Si3N4以及诸如SiO2、HfO2、Al2O3、SrTiO3、Al掺杂的TiO2、LaLuO3、SrRuO3、HfAlO和HfTiOx的氧化物。电介质层的厚度可为几纳米或微米。诸如CVD、PVD或电子束沉积的各种方法可用于沉积电介质层。在实施方式中，高k氧化物电介质层可使用原子层沉积(ALD)方法进行沉积。ALD允许在晶圆上形成非常薄且高K的电介质层。在电介质氧化物层的ALD沉积期间，前驱体依次被引入反应室中以形成薄绝缘体层。金属前驱体包括卤化物、烷基和醇盐和β-二酮。氧气可使用水、臭氧或O2来提供。根据工艺化学性质，电介质膜沉积可在室温下或在升高的温度下进行。Al2O3的沉积也可使用三甲基铝(TMA)和水前驱体来进行。对于HfO2ALD沉积而言，HfCl4和H2O前驱体可被使用。金属电极用作用于在器件中进行电场调制的偏压接触件。金属接触件包括但不限于Ti、Cr、Al、Ni、Au或金属堆叠层。
图14B示出了具有使用光刻步骤形成的图案的晶圆。图14C示出了具有使用氟化学物质干法蚀刻的电介质层的晶圆。蚀刻停止是台面结构的顶部表面。如图14D中所示，第二电介质层1406可沉积在金属中间层上以用于随后的p-接触沉积，以防止与器件功能电极的短路。随后，台面结构的顶部上的电介质层被蚀刻以在台面结构的顶表面上生成开口。
如图14E中所示，欧姆p接触件1408被沉积在晶圆上。P接触件可使用热蒸发、溅射或电子束蒸发来沉积。Au合金(诸如Au/Zn/Au、AuBe、Ti/Pt/Au、Pd/Pt/Au/Pd、Zn/Pd/Pt/Au、Pd/Zn/Pd/Au)也可用于p接触层。随后的图案化步骤从不需要的区域去除金属，从而允许接触件仅形成在台面结构的顶表面上。厚金属1410可沉积在p-接触件上，以用于从天然衬底在剥离晶圆的工艺步骤中将台面结构接合到临时衬底上的后续接合。
本发明的范围不限于LED。可使用这些方法来限定任何竖直器件的有源区域。诸如激光剥离(LLO)、研磨、湿法/干法蚀刻的不同的方法可用于将微型器件从一个衬底转移到另一个衬底。微型器件可首先从生长衬底转移到另一衬底，然后转移到系统衬底。本发明的器件也不限于任何特定的衬底。所提及的方法可应用于n型或p型层。对于n型和p型层上方的示例性LED结构而言，位置不应限制发明的范围。
尽管本公开易于进行各种修改和替代形式，但是具体实施方式或实现方式已以举例的方式示出在附图中并且详细地描述在本文中。然而，应理解，本公开不旨在限于所公开的特定形式。相反，本公开将覆盖落入由所附权利要求书限定的本发明的精神和范围内的所有修改、等同物和替代物。

Claims (13)

1.竖直电流模式固态器件，包括：
连接焊盘；以及
侧壁，所述侧壁包括金属-绝缘体-半导体(MIS)结构，
其中，所述竖直器件的漏电流效应通过使所述MIS结构偏压经由所述侧壁来限制。
2.如权利要求1所述的器件，其中，所述器件通过至少一个连接焊盘连接到电路层。
3.如权利要求1所述的器件，其中，所述电流从所述竖直器件的周边分流。
4.如权利要求1所述的器件，其中，所述器件为微型LED器件。
5.固态器件，包括电流模式器件阵列，所述电流模式器件阵列位于通过至少一个传导层的电阻工程开发的连续的半导体块中。
6.如权利要求5所述的器件，其中，所述连接焊盘改变所述电阻并且限定独立的竖直器件的尺寸。
7.如权利要求5所述的器件，其中，所述电阻工程包括对所述至少一个传导层进行蚀刻。
8.如权利要求5所述的器件，其中，所述电阻工程包括对至少一个传导层进行的度量改变、调制或其组合。
9.如权利要求5所述的器件，其中，所述器件为微型LED器件。
10.如权利要求5所述的器件，其中，掩模用于改变所述至少一个传导层的横向电阻。
11.如权利要求5所述的器件，其中，所述传导层的电阻通过氧化来改变。
12.对包括侧壁的电流驱动器件中的电流进行重定向的方法，所述方法包括以下步骤：
通过连接焊盘将电流引导至所述器件；以及
使用金属-绝缘体-半导体来生成场以消除所述侧壁中的漏电流。
13.通过将电流限制在块状电流驱动装置的所选择的区域中来生成竖直器件阵列的方法。
CN201680076089.7A 2015-12-24 2016-12-23 竖直固态器件 Active CN108886073B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111597807.4A CN114256392A (zh) 2015-12-24 2016-12-23 竖直固态器件

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CA2916291A CA2916291A1 (en) 2015-12-24 2015-12-24 Improving performance of vertical devices
CA2916291 2015-12-24
CA2924157A CA2924157A1 (en) 2016-03-18 2016-03-18 Micro-device array definition and integration
CA2924157 2016-03-18
PCT/IB2016/057995 WO2017109768A1 (en) 2015-12-24 2016-12-23 Vertical solid state devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111597807.4A Division CN114256392A (zh) 2015-12-24 2016-12-23 竖直固态器件

Publications (2)

Publication Number Publication Date
CN108886073A true CN108886073A (zh) 2018-11-23
CN108886073B CN108886073B (zh) 2022-01-11

Family

ID=59086586

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111597807.4A Pending CN114256392A (zh) 2015-12-24 2016-12-23 竖直固态器件
CN201680076089.7A Active CN108886073B (zh) 2015-12-24 2016-12-23 竖直固态器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202111597807.4A Pending CN114256392A (zh) 2015-12-24 2016-12-23 竖直固态器件

Country Status (4)

Country Link
US (2) US10784398B2 (zh)
CN (2) CN114256392A (zh)
DE (1) DE112016006010T5 (zh)
WO (1) WO2017109768A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721784B2 (en) 2017-03-30 2023-08-08 Vuereal Inc. High efficient micro devices
WO2018178951A1 (en) 2017-03-30 2018-10-04 Vuereal Inc. Vertical solid-state devices
US11600743B2 (en) 2017-03-30 2023-03-07 Vuereal Inc. High efficient microdevices
US10177178B1 (en) * 2017-07-05 2019-01-08 Gloablfoundries Inc. Assembly of CMOS driver wafer and LED wafer for microdisplay
EP3698407A4 (en) * 2017-10-19 2021-07-14 Tectus Corporation ULTRA-DENSE LED PROJECTOR
WO2019079381A1 (en) 2017-10-19 2019-04-25 Spy Eye, Llc ULTRA-DENSE LED PROJECTOR
US11837628B2 (en) * 2018-05-16 2023-12-05 Industrial Technology Research Institute Display array
KR102495758B1 (ko) * 2018-08-10 2023-02-03 삼성전자주식회사 플립칩 타입의 led 소자, 플립칩 타입의 led 소자의 제조 방법 및 플립칩 타입의 led 소자를 포함하는 디스플레이 장치
KR20200056213A (ko) * 2018-11-14 2020-05-22 서울대학교산학협력단 표시 장치
US11355665B2 (en) 2019-06-19 2022-06-07 Facebook Technologies, Llc Process flow for hybrid TFT-based micro display projector
US11349052B2 (en) * 2019-02-05 2022-05-31 Facebook Technologies, Llc Bonding interface for hybrid TFT-based micro display projector
DE112020002613T5 (de) * 2019-05-28 2022-02-24 Vuereal Inc Vertikale Halbleitervorrichtungen
WO2020243841A1 (en) * 2019-06-05 2020-12-10 Vuereal Inc. Patterning techniques for vertical solid state devices
WO2021016712A1 (en) * 2019-07-30 2021-02-04 Vuereal Inc. High efficiency microdevice
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
DE102022102362A1 (de) 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer halbleiteranordnung und halbleiteranordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256287A (ja) * 1988-12-23 1990-10-17 Nippon Telegr & Teleph Corp <Ntt> 半導体発光装置およびその使用方法
US5952680A (en) * 1994-10-11 1999-09-14 International Business Machines Corporation Monolithic array of light emitting diodes for the generation of light at multiple wavelengths and its use for multicolor display applications
US20090273293A1 (en) * 2008-04-30 2009-11-05 Alexandre Bratkovski Light-emitting Diodes With Carrier Extraction Electrodes
CN102097477A (zh) * 2010-12-15 2011-06-15 复旦大学 带栅极的mis及mim器件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5062115A (en) * 1990-12-28 1991-10-29 Xerox Corporation High density, independently addressable, surface emitting semiconductor laser/light emitting diode arrays
US6040590A (en) * 1996-12-12 2000-03-21 California Institute Of Technology Semiconductor device with electrostatic control
US6608360B2 (en) 2000-12-15 2003-08-19 University Of Houston One-chip micro-integrated optoelectronic sensor
JP4165478B2 (ja) * 2003-11-07 2008-10-15 セイコーエプソン株式会社 発光装置及び電子機器
JP4579654B2 (ja) * 2004-11-11 2010-11-10 パナソニック株式会社 半導体発光装置及びその製造方法、並びに半導体発光装置を備えた照明モジュール及び照明装置
KR100626036B1 (ko) * 2004-11-17 2006-09-20 삼성에스디아이 주식회사 유기 발광 소자 및 상기 유기 발광 소자의 제조방법
CN100375303C (zh) * 2005-10-27 2008-03-12 晶能光电（江西）有限公司 含有金锗镍的欧姆电极、铟镓铝氮半导体发光元件及制造方法
US9269322B2 (en) * 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
CN101652861B (zh) * 2007-01-22 2013-01-23 科锐公司 容错发光体、包含容错发光体的系统以及制造容错发光体的方法
JP2008252086A (ja) * 2007-03-12 2008-10-16 Interuniv Micro Electronica Centrum Vzw ゲートトンネル障壁を持つトンネル電界効果トランジスタ
US8450127B2 (en) * 2007-09-10 2013-05-28 The Governors Of The University Of Alberta Light emitting semiconductor diode
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
EP2332185A2 (en) * 2008-09-08 2011-06-15 3M Innovative Properties Company Electrically pixelated luminescent device
CN103222073B (zh) * 2010-08-03 2017-03-29 财团法人工业技术研究院 发光二极管芯片、发光二极管封装结构、及用以形成上述的方法
US8912554B2 (en) * 2011-06-08 2014-12-16 Micron Technology, Inc. Long wavelength light emitting device with photoluminescence emission and high quantum efficiency
US8809897B2 (en) * 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
US9166114B2 (en) * 2012-12-11 2015-10-20 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging cavity
KR101967837B1 (ko) * 2013-03-11 2019-04-10 삼성전자주식회사 반도체 발광 소자
TW201501283A (zh) * 2013-06-25 2015-01-01 Hon Hai Prec Ind Co Ltd 發光顯示器
FR3023065B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
FR3046298B1 (fr) * 2015-12-23 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique d’emission de lumiere
CA2916291A1 (en) 2015-12-24 2017-06-24 Reza Chaji Improving performance of vertical devices
CA2924157A1 (en) 2016-03-18 2017-09-18 Reza Chaji Micro-device array definition and integration

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256287A (ja) * 1988-12-23 1990-10-17 Nippon Telegr & Teleph Corp <Ntt> 半導体発光装置およびその使用方法
US5952680A (en) * 1994-10-11 1999-09-14 International Business Machines Corporation Monolithic array of light emitting diodes for the generation of light at multiple wavelengths and its use for multicolor display applications
US20090273293A1 (en) * 2008-04-30 2009-11-05 Alexandre Bratkovski Light-emitting Diodes With Carrier Extraction Electrodes
CN102097477A (zh) * 2010-12-15 2011-06-15 复旦大学 带栅极的mis及mim器件

Also Published As

Publication number Publication date
CN108886073B (zh) 2022-01-11
DE112016006010T5 (de) 2019-01-24
US20170186907A1 (en) 2017-06-29
US10784398B2 (en) 2020-09-22
CN114256392A (zh) 2022-03-29
WO2017109768A1 (en) 2017-06-29
US20200381582A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
CN108886073A (zh) 竖直固态器件
US11721797B2 (en) Vertical solid-state devices
US11600743B2 (en) High efficient microdevices
CN108780826A (zh) 光电子器件和用于制造光电子器件的方法
CN110416249A (zh) 一种半导体发光器件及其制作方法
JP2020504449A (ja) 発光ダイオードを備えた光電子デバイス
CN109742200A (zh) 一种显示面板的制备方法、显示面板及显示装置
JP2022058584A (ja) ピクセル化ディスプレイ用多層構造体を形成する方法およびピクセル化ディスプレイ用多層構造体
CN110534542A (zh) 一种集成发光Micro LED芯片及其制作方法
CN107046004A (zh) 电子元件的转移方法及电子模块
CN110581200A (zh) 制造发光元件的方法和包括该发光元件的显示装置
CN106449661A (zh) 一种GaN基LED与TFT异质单片集成的LED微显示像素单元结构
US20220238774A1 (en) Vertical solid-state devices
CA2987165A1 (en) High efficient micro devices
CA2916291A1 (en) Improving performance of vertical devices
TW202221948A (zh) 微型發光二極體結構與使用其之微型發光二極體顯示裝置
CN102122686A (zh) 发光二极管的制造方法
CN209747453U (zh) 一种半导体器件
CN107689383A (zh) 显示装置及其制造方法
US20240128303A1 (en) Optoelectronic device and method for manufacturing same
CA2986412A1 (en) Vertical microdevice structure
US11721784B2 (en) High efficient micro devices
CN215299277U (zh) 一种半导体结构及其应用
CN107546307A (zh) 发光二极管及其制作方法
TWI834105B (zh) 製作光電子裝置之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant