CN110581200A - 制造发光元件的方法和包括该发光元件的显示装置 - Google Patents

制造发光元件的方法和包括该发光元件的显示装置 Download PDF

Info

Publication number
CN110581200A
CN110581200A CN201910419344.9A CN201910419344A CN110581200A CN 110581200 A CN110581200 A CN 110581200A CN 201910419344 A CN201910419344 A CN 201910419344A CN 110581200 A CN110581200 A CN 110581200A
Authority
CN
China
Prior art keywords
layer
light emitting
emitting element
electrode
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910419344.9A
Other languages
English (en)
Inventor
闵正泓
金大贤
李昇我
赵显敏
姜锺赫
金东旭
任铉德
车炯来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110581200A publication Critical patent/CN110581200A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及制造发光元件的方法以及包括该发光元件的显示装置。制造发光元件的方法包括：制备包括衬底和位于衬底上的第一子导电半导体层的下部板；形成包括至少一个掩模图案和开口区域的第一掩模层，其中，至少一个掩模图案位于下部板的至少一部分上以彼此间隔开，掩模图案在开口区域中彼此间隔开；在第一掩模层上层叠第一导电半导体层、有源材料层和第二导电半导体层，以形成元件层叠件；在竖直方向上蚀刻元件层叠件以形成元件杆；以及去除掩模图案，以将元件杆与下部板分离。

Description

制造发光元件的方法和包括该发光元件的显示装置
相关申请的交叉引用
本申请要求于2018年6月11日在韩国知识产权局提交的第10-2018-0066819号韩国专利申请的优先权和权益，该韩国专利申请的全部公开内容通过引用并入本文。
技术领域
本发明的实施方式的方面涉及制造发光元件的方法，以及包括该发光元件的显示装置。
背景技术
随着多媒体的发展，显示装置的重要性已经增加。因此，已使用各种类型的显示装置，诸如有机发光显示器和液晶显示器(LCD)。
用于显示图像的显示装置包括显示面板，诸如有机发光显示面板或液晶显示面板。在显示面板中，有机发光显示面板包括有机发光元件，诸如发光二极管(LED)。发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
使用有机材料作为发光元件的荧光材料的有机发光二极管(OLED)的优势在于制造工艺简单并且显示元件具有柔性性质。然而，已知有机材料易受高温驱动环境的影响，并且蓝光效率相对低。
相比之下，使用无机半导体作为荧光材料的无机发光二极管的优势在于其即使在高温环境中也具有耐用性，并且其具有比有机发光二极管(OLED)更高的蓝光效率。另外，在已被指出为对传统无机发光二极管具有限制的制造过程中已开发了使用介电电泳(DEP)方法的迁移方法。因此，正在继续研究与有机发光二极管相比具有优异耐用性和效率的无机发光二极管。
可通过在衬底上生长掺杂有n型或p型杂质的半导体层和无机荧光材料层、形成具有特定形状的杆并随后分离这些杆来制造无机发光二极管。然而，当使用物理方法来分离发光元件时，存在的问题在于发光元件可被分离成使得其纵向侧表面不平滑。当发光元件的一个侧表面是粗糙的或具有不平坦的形状或粗糙度时，可能存在当发光元件与接触电极接触时发生开路故障的问题。
发明内容
根据本发明的实施方式的方面，提供了具有与接触电极连接的平坦端部的发光元件以及制造该发光元件的方法。根据本发明的实施方式的另一方面，提供了具有光滑侧表面的发光元件、制造该发光元件的方法以及包括该发光元件的显示装置。
根据本发明的实施方式的另一方面，提供了包括发光元件的显示装置，其中，可消除在发光元件连接至接触电极时出现电极材料的断开连接或开路故障的问题。
然而，本发明的方面不限于本文中所阐述的那些。通过参照下文给出的本发明的详细描述，本发明的以上和其他方面对本发明所属领域的普通技术人员将变得更加明显。
根据本公开的一个或多个示例性实施方式，制造发光元件的方法包括：制备包括衬底和位于衬底上的第一子导电半导体层的下部板；形成包括掩模图案和开口区域的第一掩模层，其中，掩模图案位于下部板的至少一部分上以彼此间隔开，掩模图案在开口区域中彼此间隔开；在第一掩模层上层叠第一导电半导体层、有源材料层和第二导电半导体层，以形成元件层叠件；在竖直方向上蚀刻元件层叠件以形成元件杆；以及去除掩模图案，以将元件杆与下部板分离。
在示例性实施方式中，形成元件层叠件包括：在掩模图案彼此间隔开的开口区域中在竖直方向上生长第一子导电半导体层的半导体晶体；在第一掩模层的掩模图案上在水平方向上生长半导体晶体；以及在掩模图案上融合半导体晶体的晶粒。
在示例性实施方式中，形成元件杆包括：在元件层叠件上形成第二掩模层，第二掩模层包括硬掩模层和纳米图案层，在纳米图案层中，纳米图案在硬掩模层上彼此间隔开；竖直地蚀刻纳米图案彼此间隔开的区域以形成孔；以及去除第二掩模层。
在示例性实施方式中，制造发光元件的方法还包括：在元件层叠件与硬掩模层之间形成电极材料层。
在示例性实施方式中，形成发光元件包括：在元件杆的侧表面上形成绝缘膜；以及溶解掩模图案以将设置有绝缘膜的元件杆与下部板分离。
在示例性实施方式中，发光元件包括分离表面，元件杆在该分离表面处与下部板分离，并且分离表面是大致平坦的且与第二导电半导体层的上表面平行。
在示例性实施方式中，发光元件的分离表面具有8nm Ra至12nm Ra的表面粗糙度。
在示例性实施方式中，掩模图案包括选自硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、ITO、ZnO、IGO、石墨烯和石墨烯氧化物中的至少一种。
在示例性实施方式中，掩模图案具有层叠至少一个层的结构，包括绝缘材料的绝缘材料层位于与下部板接触的表面上，并且包括导电材料的导电材料层位于绝缘材料层上。
在示例性实施方式中，在形成掩模图案时，将导电材料层附接至发光元件以形成电极层。
在示例性实施方式中，在第一掩模层中，开口区域中的开口具有圆形的截面结构。
在示例性实施方式中，在第一掩模层中，掩模图案位于下部板的一侧与其面向所述一侧的另一侧之间，并布置成在与第一方向垂直的第二方向上彼此间隔开以形成开口区域中的开口，其中，掩模图案在第一方向上连接。
在示例性实施方式中，在第一掩模层中，在第二方向上测量的掩模图案的长度与在第二方向上测量的开口的长度的比为3：1至5：1。
根据本公开的一个或多个示例性实施方式，显示装置包括基础衬底、第一电极和第二电极、第一接触电极、第二接触电极以及至少一个发光元件，其中，第一电极和第二电极彼此间隔开；第一接触电极位于第一电极的上表面上；第二接触电极位于第二电极的上表面上；至少一个发光元件位于第一电极和第二电极彼此间隔开的区域中，其中，发光元件的与第一接触电极和第二接触电极接触的两个侧表面具有平坦的形状，以与垂直于基础衬底的表面平行。
在示例性实施方式中，发光元件包括n型半导体层、有源层、p型半导体层以及绝缘膜，其中，有源层位于n型半导体层上，以发射特定波段的光；p型半导体层位于有源层上；绝缘膜包围n型半导体层、p型半导体层和有源层的侧表面，其中，在n型半导体层和p型半导体层层叠的方向上测量的长度比第一电极与第二电极之间的间隔长度长。
在示例性实施方式中，所述发光元件与所述第一接触电极或所述第二接触电极之间的接触表面包括与所述基础衬底垂直的至少一个表面。
在示例性实施方式中，显示装置还包括：位于发光元件的绝缘膜的外表面上的至少一个钝化层。
附图说明
通过参照附图对本发明的一些示例性实施方式进行更详细的描述，本发明的以上和其他方面和特征将变得更加明显，在附图中：
图1是根据实施方式的显示装置的像素的剖视图；
图2是根据实施方式的发光元件的示意图；
图3是沿着图2的线I-I'截取的剖视图；
图4和图6是根据其他实施方式的发光元件的示意图，并且图5是沿着图4的线II-II'截取的剖视图；
图7是图1的区域“A”的放大图；
图8至图20是顺序地示出根据实施方式的制造发光元件的方法的视图；
图21和22是示出根据实施方式的第一发光元件和第二发光元件的分离表面的放大图；
图23至图26是根据实施方式的其上形成有第一掩模层的下部板的平面图；以及
图27是根据另一实施方式的其上形成有第一掩模层的下部板的剖视图。
具体实施方式
现将参照附图在本文中对本发明进行更全面的描述，附图中示出了本发明的一些示例性实施方式。然而，本发明可以以不同的形式实施，并且不应解释为受限于本文中阐述的实施方式。相反地，提供这些实施方式使得本公开将是完善且完整的，并且将向本领域技术人员充分传达本发明的范围。
应理解的是，当层被称为在另一层或另一衬底“上”时，该层可直接在另一层或另一衬底上，或者还可存在一个或多个介于中间的层。在整个说明书中，相同的附图标记表示相同的组件。
应理解的是，虽然本文中可使用措辞“第一”、“第二”等来描述各种元件，但是这些元件不应受这些措辞的限制。这些措辞用于将一个元件与另一元件区分开。例如，在不背离本发明的教导的情况下，下面讨论的“第一”元件可被称为“第二”元件。类似地，“第二”元件也可被称为“第一”元件。
本文中，将参照附图对本发明的实施方式进行描述。
图1是根据实施方式的显示装置的像素的剖视图。
根据实施方式的显示装置可包括像素PX。像素PX发射特定波段的光，并设置在显示装置的显示单元中，以显示待提供给用户的一系列信息。虽然图1示出了显示装置包括一个像素PX的情况，但本发明不限于此，并且应理解的是，显示装置包括多个像素PX。
像素PX可包括多个发光元件300并且可发射不同波长的光。例如，发光元件300可发射蓝色波长、绿色波长和红色波长的光，并且因此，像素PX可实现为发射蓝光、绿光和红光的像素。然而，本发明不限于此。在一些情况下，所有发光元件300均发射相同颜色波段的光，使得像素PX发射相同颜色(例如，蓝色)的光。此外，可在一个像素PX中设置发射不同颜色波段的光的发光元件300以发射不同颜色的光，例如，白光。
像素PX包括基础衬底100、设置在基础衬底100上的多个电极210和220、设置在相应的电极210和220上的接触电极230和240以及连接至相应的接触电极230和240的多个发光元件300。单元像素PX还可包括外分隔壁500，以将单元像素PX与每个相邻的像素PX区分开。本文中，将对像素PX进行更详细的描述。
像素PX包括基础衬底100以及在基础衬底100上设置成彼此面对的第一电极210和第二电极220。反射分隔壁211和221可设置在基础衬底100上。第一电极210和第二电极220可分别设置在反射分隔壁211和221上，以覆盖反射分隔壁211和221。反射分隔壁211和221可以由诸如聚酰亚胺的有机材料形成，但本发明不限于此。
发光元件300可设置在彼此间隔开的第一电极210与第二电极220之间。虽然在图1中示出了第一电极210和第二电极220直接设置在基础衬底100上，但本发明不限于此，并且可以在基础衬底100与第一电极210和第二电极220之间设置其他层或其他结构。例如，缓冲层、薄膜晶体管等可设置在基础衬底100上，并且第一电极210和第二电极220可设置在缓冲层、薄膜晶体管等上。
基础衬底100可支承设置在其上的结构，例如，反射分隔壁211和221、第一电极210和第二电极220、发光元件300和外分隔壁500。基础衬底100可以是玻璃衬底、石英衬底、蓝宝石衬底、塑料衬底和柔性聚合物膜中的任何一种，但不限于此。
第一电极210和第二电极220可在基础衬底100上设置成彼此间隔开且彼此面对。第一电极210和第二电极220可接收从第一电极线250和第二电极线(未示出)施加的电信号。所施加的电信号被传输至设置在第一电极210与第二电极220之间的发光元件300，以允许发光元件300发光。
第一电极210可电连接至在一个方向上延伸的第一电极线250，以从第一电极线250接收电信号。第二电极220可电连接至沿着与第一电极线250所设置的所述方向垂直的方向延伸的第二电极线(未示出)，以从第二电极线(未示出)接收电信号。
在实施方式中，第一电极210和第二电极220可以彼此间隔开一段距离(例如，预定距离)，并且该距离可以比发光元件300的长度短。当发光元件300的长度比第一电极210与第二电极220之间的距离短时，由于发光元件300与电极没有形成接触，因而发光元件300可能无法接收从第一电极线250和第二电极线(未示出)施加的电信号。
第一电极210和第二电极220可分别包括形成在反射分隔壁211和221上的反射分隔壁层210_1和220_1以及形成在反射分隔壁层210_1和220_1上的反射分隔壁电极层210_2和220_2。
反射分隔壁层210_1和220_1可反射从发光元件300发射的光，以朝向显示装置的外部传输光。从发光元件300发射的光在所有方向上发射且不具有方向性。指向反射分隔壁层210_1和220_1的光可被反射并朝向显示装置的外部传输，例如，朝向反射分隔壁层210_1和220_1的上侧传输。因此，从发光元件300发射的光可集中在一个方向上以提高光效率。反射分隔壁层210_1和220_1可包括具有高反射率的材料以反射从发光元件300发射的光。例如，反射分隔壁层210_1和220_1可包括诸如银(Ag)的材料，但本发明不限于此。
反射分隔壁电极层210_2和220_2可形成在反射分隔壁层210_1和220_1上，并且可连接至第一电极线250和第二电极线(未示出)。反射分隔壁电极层210_2和220_2可将施加至第一电极线250和第二电极线(未示出)的电信号传输至接触电极230和240。反射分隔壁电极层210_2和220_2可包括透明导电材料。例如，反射分隔壁电极层210_2和220_2可包括诸如ITO、IZO或IGO的材料，但本发明不限于此。
在实施方式中，如图1中所示，第一电极210、第二电极220、发光元件300、第一接触电极230和第二接触电极240可由多个绝缘材料层410、420和430覆盖。
在实施方式中，为了保护反射分隔壁电极层210_2和220_2，第一绝缘材料层410可设置在第一电极210与第二电极220之间。如图1中所示，第一绝缘材料层410可设置在第一电极210与第二电极220之间，并且发光元件300可以在第一绝缘材料层410上对准。第一绝缘材料层410可包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氧化铝(Al2O3)或氮化铝(AlN)的材料，但本发明不限于此。第一绝缘材料层410保护第一电极210和第二电极220的反射分隔壁电极层210_2和220_2，并可防止发光元件300的半导体层310和320与其他衬底直接接触，从而防止或者大致防止发光元件300的损坏。
为了传输从第一电极线250和第二电极线(未示出)施加的电信号，第一接触电极230和第二接触电极240可设置在反射分隔壁电极层210_2和220_2的上表面上。第一接触电极230和第二接触电极240可分别连接至发光元件300的第一半导体层310和第二半导体层320。第一接触电极230和第二接触电极240可将通过第一电极线250和第二电极线(未示出)施加至反射分隔壁电极层210_2和220_2的电信号传输至发光元件300以发光。
第一接触电极230和第二接触电极240可包括导电材料，例如，ITO、IZO、IGO或铝(Al)。然而，本发明不限于此。
为了保护第一接触电极230和第二接触电极240并使其电绝缘，第一接触电极230和第二接触电极240在发光元件300上设置成彼此间隔开，并且第二绝缘材料层420可设置在间隔区域中。在实施方式中，除了第二绝缘材料层420形成在发光元件300上之外，第二绝缘材料层420与第一绝缘材料层410相同。将不对其进一步的细节进行描述。
第三绝缘材料层430可形成在第一接触电极230、第二接触电极240和第二绝缘材料层420上，以用作抵抗外部环境的保护层。当接触电极230和240暴露时，因为可能出现由于电极损坏而导致的接触电极材料断开连接的问题，所以可利用第三绝缘材料层430覆盖接触电极230和240。第三绝缘材料层430可设置成覆盖第一电极210、第二电极220和发光元件300。在实施方式中，第三绝缘材料层430除了其所设置的位置之外与第一绝缘材料层410相同。
在实施方式中，至少一个外分隔壁500设置在基础衬底100上，以将多个像素PX区分开。如图1中所示，多个外分隔壁500彼此间隔开，并且第一电极210、第二电极220和发光元件300形成在彼此间隔开的外分隔壁500之间。外分隔壁500可形成为覆盖第一电极线250和第二电极线(未示出)。
基于发射特定波段的光的发光元件300，像素PX被外分隔壁500分隔开。当对准发光元件300时，外分隔壁500可防止或大致防止发光元件300移动至另一相邻的像素PX。例如，外分隔壁500可由聚酰亚胺(PI)制成。然而，本发明不限于此，并且外分隔壁500的材料不受特别限制，只要其表面由疏水材料制成即可。
外分隔壁500可防止或大致防止从发光元件300发射的光的颜色混合。当相邻的像素PX包括发射彼此不同波段的光的发光元件300时，从各个像素PX发射的光的颜色可能混合。为了防止或大致防止这种颜色混合，在像素PX之间设置外分隔壁500，使得从一个像素PX发射的光不能够入射在另一像素PX上以防止或大致防止颜色混合，从而改善显示装置的颜色纯度。
设置在第一电极210与第二电极220之间的多个发光元件300可各自包括有源层350，以发射上述特定波段的光。发光元件300可发射不同波段的光，或者可发射相同波段的光。
根据实施方式的发光元件300可通过外延生长方法在衬底上制造。可以在衬底上形成用于形成半导体层的籽晶层，并且可沉积和生长期望的半导体材料。晶体在籽晶层上生长以形成多个半导体层310和320，从而制造发光元件300。制造出的发光元件300可以与衬底分离并且在第一电极210与第二电极220之间对准。本文中，将参照图2至图6对发光元件300的结构进行描述。
图2是根据实施方式的发光元件300的示意图；并且图3是沿着图2的I-I'线截取的剖视图。
参照图2和图3，发光元件300可包括多个半导体层310和320以及设置在多个半导体层310和320之间的有源层350。从第一电极210和第二电极220施加的电信号经由多个半导体层310和320传输至有源层350以发光。
在实施方式中，发光元件300包括第一半导体层310、第二半导体层320、位于第一半导体层310与第二半导体层320之间的有源层350以及绝缘层380。图2的发光元件300示出了第一半导体层310、有源层350和第二半导体层320在长度方向上顺序层叠的结构。
在实施方式中，第一半导体层310可以是n型半导体层。例如，当发光元件300发射蓝色波段的光时，第一半导体层310可以由具有化学式InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。例如，半导体材料可以是掺杂有n型杂质的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第一半导体层310可掺杂有第一导电掺杂剂。例如，第一导电掺杂剂可以是Si、Ge或Sn。第一半导体层310的长度可处于1.5μm至5μm的范围内，但不限于此。
在实施方式中，第二半导体层320可以是p型半导体层。例如，当发光元件300发射蓝色波段的光时，第二半导体层320可以由具有化学式InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料形成。例如，半导体材料可以是掺杂有p型杂质的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第二半导体层320可掺杂有第二导电掺杂剂。例如，第二导电掺杂剂可以是Mg、Zn、Ca、Se或Ba。第二半导体层320的长度可处于0.08μm至0.25μm的范围内，但不限于此。
在本说明书中，将对第一半导体层310和第二半导体层320分别为n型半导体层和p型半导体层的情况作为示例进行描述。然而，本发明不限于此，并且还可包括第一半导体层310是p型半导体层并且第二半导体层320是n型半导体层的情况。
有源层350设置在第一半导体层310与第二半导体层320之间，并可包括具有单量子阱结构或多量子阱结构的材料。当有源层350包括具有多量子阱结构的材料时，有源层350可具有其中多个量子层和多个阱层交替层叠的结构。有源层350可通过根据经由第一半导体层310和第二半导体层320施加的电信号的电子-空穴对的结合而发光。例如，当有源层350发射蓝色波段的光时，有源层350可包括诸如AlGaN或AlInGaN的材料。在实施方式中，当有源层350具有其中量子层和阱层交替层叠的多量子阱结构时，量子层可包括AlGaN或AlInGaN，并且阱层可包括诸如GaN或AlGaN的材料。然而，本发明不限于此，并且取决于待发射的光的波段，有源层350可包括其他第3族至第5族半导体材料。因此，由有源层350发射的光不限于蓝色波段的光，并且在一些情况下，有源层350可发射红色波长和绿色波长的光。有源层350的长度可处于0.05μm至0.25μm的范围内，但不限于此。
从有源层350发射的光不仅可发射至发光元件300的纵向外表面，而且还可发射至发光元件300的两个侧表面。即，从有源层350发射的光的方向性不限于一个方向。
绝缘层380可形成在发光元件300的外部，以保护发光元件300。例如，绝缘层380可形成为包围发光元件300的侧表面，并且因此，绝缘层380可以不形成在发光元件300的长度方向上的两端处，例如，可以不形成在发光元件300的设置有第一半导体层310和第二半导体层320的两端处。然而，本发明不限于此。绝缘层380可包括具有绝缘性质的任何材料，诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氮化铝(AlN)和氧化铝(Al2O3)。因此，能够防止当有源层350与第一电极210或第二电极220直接接触时可能出现的电短路。此外，由于发光元件300包括绝缘层380以保护发光元件300的外表面，因此能够防止或大致防止发光效率上的降低。
绝缘层380的厚度可处于0.5μm至1.5μm的范围内，但不限于此。此外，至少一个钝化层可形成在发光元件300的绝缘层380的外表面上。
再次参照图2，发光元件300可具有圆柱形形状。然而，发光元件300的形状不限于此，并且发光元件300可具有但不限于诸如立方体、长方体和六边形柱体的各种形状中的任何一种。在实施方式中，发光元件300可具有处于1μm至10μm或2μm至5μm的范围内的长度l，并且在实施方式中，发光元件300可具有约为4μm的长度。在实施方式中，发光元件300可具有处于400nm至700nm的范围内的直径，并且在实施方式中，发光元件300可具有约500nm的直径。本文中，将对发光元件300是圆柱形的情况作为示例进行描述。
图4和图5分别是根据另一实施方式的发光元件300'的示意图和沿着图4的线II-II'截取的剖视图；并且图6是根据另一实施方式的发光元件300”的示意图。
发光元件300'和发光元件300”还可包括位于第一半导体层310和第二半导体层320的两个侧表面中的至少一个上的电极层360或370。
图4和图5的发光元件300'示出了第二半导体层320还包括电极层370的情况，并且图6的发光元件300”示出了第一半导体层310和第二半导体层320还分别包括电极层360和370的情况。为便于说明，形成在第一半导体层310的一个侧表面上的电极层被称为第一电极层360，并且形成在第二半导体层320的另一侧表面上的电极层被称为第二电极层370。然而，本发明不限于此，并且任一电极层均可被称为第一电极层。
参照图4至图6，发光元件300'和300”中的每个可包括第一电极层360和第二电极层370中的至少一个，并且在这种情况下，绝缘层380可以在长度方向上延伸以覆盖第一电极层360和第二电极层370的外表面。然而，本发明不受限制，并且绝缘层380可以仅覆盖第一半导体层310、有源层350和第二半导体层320，或者可以仅覆盖电极层360或370的外表面的一部分，以暴露电极层360或370的外表面的另一部分。
第一电极层360和第二电极层370可以是欧姆接触电极。然而，本发明不限于此，并且第一电极层360和第二电极层370可以是肖特基接触电极。第一电极层360和第二电极层370可包括导电金属。例如，第一电极层360和第二电极层370可包括铝(Al)、钛(Ti)、铟(In)、金(Au)和银(Ag)中的至少一种。第一电极层360和第二电极层370可包括相同的材料或者可包括不同的材料。然而，本发明不限于此。
本文中，为了便于说明，虽然将图4中所示的发光元件300'作为示例进行描述，但是与其他附图中所示的发光元件类似，可形成第一电极层360和第二电极层370，或者可省略第一电极层360和第二电极层370两者。
图7是图1中的区域“A”的放大图。
参照图1和图7，发光元件300可连接至第一接触电极230和第二接触电极240以接收电信号。
在实施方式中，在不与第一电极210和第二电极220直接接触的情况下，发光元件300可经由接触电极230和240连接至第一电极210和第二电极220。因此，当在第一电极210与第二电极220之间对准发光元件300时，即使向第一电极210和第二电极220施加高电压，高电压也不被施加至发光元件300，且因此可防止损坏。
然而，发光元件300与第一接触电极230和第二接触电极240接触。如上所述，通过外延方法制造的发光元件300可具有与衬底分离的表面，该分离表面具有不平坦结构或非平坦的倾斜形状。由于在衬底上生长的发光元件300通过物理方法与衬底分离，因此所制造的发光元件300的分离表面可能不平坦，并且可具有粗糙度。
具体地，在发光元件300的分离表面上形成部分倾斜的区域的情况下，当在第一绝缘材料层410上对准的发光元件300连接至接触电极230和240时，接触电极230和240的材料可能断开连接。因此，接触电极230和240可能断开连接而引起开路故障，并且电信号可能无法施加至发光元件300。
为了防止或大致防止这种情况，发光元件300需要具有与衬底分离的平滑表面。根据本发明实施方式的制造发光元件300的方法可包括以下方法：通过在通过外延方法生长的元件层叠件中的至少一部分区域上形成牺牲层并蚀刻该牺牲层来化学地分离发光元件300。因此，在根据实施方式的发光元件300中，与第一接触电极230和第二接触电极240接触的两个侧表面可具有平坦的形状，以与垂直于衬底的平面平行，并且可防止或大致防止接触电极230和240的材料断开连接的问题。本文中，将参照图8至图20对根据实施方式的制造发光元件300的方法进行更详细的描述。
图8至图20顺序地示出了根据实施方式的制造发光元件300的方法。
根据实施方式的制造发光元件300的方法可包括以下步骤：制备包括衬底10和形成在衬底10上的第一子导电半导体层31'的下部板11；形成包括至少一个掩模图案21和开口22的第一掩模层20，其中，至少一个掩模图案21在下部板11的至少一部分上设置成彼此间隔开，开口22是其中掩模图案21彼此间隔开的区域；在第一掩模层20上层叠第一导电半导体层31、有源材料层35和第二导电半导体层32，以形成元件层叠件30'；在竖直方向上蚀刻元件层叠件30'以形成元件杆30；以及去除掩模图案21以将元件杆30与下部板11分离。
首先，制备其中第一子导电半导体层31'层叠在衬底10上的下部板11。如图8中所示，下部板11具有其中衬底10和第一子导电半导体层31'顺序地层叠的结构。在实施方式中，第一子导电半导体层31'可包括与发光元件300的第一半导体层310相同的材料。例如，第一子导电半导体层31'可以是n型半导体层，并且可包括与掺杂有n型杂质的第一半导体层310相同的材料。然而，本发明不限于此。
衬底10可包括蓝宝石衬底(Al2O3)和诸如玻璃衬底的透明衬底中的任何一种。然而，本发明不限于此，并且衬底10可以是包括GaN、SiC、ZnO、Si、GaP或GaAs的导电衬底。本文中，将对下部板11包括蓝宝石衬底(Al2O3)的情况作为示例进行描述。
衬底10的厚度不受特别限制，但可以例如处于400μm至1500μm的范围内。
在衬底10上形成多个导电半导体层。通过外延方法生长的多个导电半导体层可通过形成籽晶并沉积材料而生长。在实施方式中，多个导电半导体层可通过物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射或金属有机化学气相沉积(MOCVD)来形成。在示例性实施方式中，多个导电半导体层可通过金属有机化学气相沉积(MOCVD)形成。然而，本发明不限于此。
用于形成多个导电半导体层的前体材料不特定受限于通常可被选择以形成目标材料的范围内。在示例中，前体材料可以是包括烷基(诸如，甲基或乙基)的金属前体。例如，金属前体可以是诸如三甲基镓(Ga(CH3)3)、三甲基铝(Al(CH3)3)、磷酸三乙酯((C2H5)3PO4)的化合物，但不限于此。
在衬底10上形成第一子导电半导体层31'。如稍后将描述的，在根据实施方式的制造发光元件300的方法中，在形成发光元件300的第一半导体层310之前形成第一掩模层20。因此，第一子导电半导体层31'可提供在第一掩模层20上生长的第一半导体层310的籽晶。
在实施方式中，可以在衬底10与第一子导电半导体层31'之间设置至少一个缓冲层15。如图8中所示，缓冲层15可形成在衬底10上，并且第一子导电半导体层31'可形成在缓冲层15上。
缓冲层15可设置成减小衬底10与第一子导电半导体层31'之间的晶格常数上的差异。虽然第一子导电半导体层31'可直接形成在衬底10上，但是可形成缓冲层15以允许第一子导电半导体层31'的晶体容易地生长，从而提供籽晶。在实施方式中，缓冲层15可以是未掺杂的半导体层，并且未掺杂的半导体层可包括与第一子导电半导体层31'相同的材料，但可以是未掺杂的材料。例如，未掺杂的半导体层可包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种，但不限于此。本文中，对在衬底10上形成未掺杂的半导体层作为缓冲层15的情况进行描述。
接下来，如图9中所示，在所制备的下部板11的至少一部分区域上形成包括多个掩模图案21的第一掩模层20。第一掩模层20可配置成使得多个掩模图案21彼此间隔开。第一掩模层20可包括位于彼此间隔开的掩模图案21之间的开口22。第一子导电半导体层31'的晶体可生长穿过第一掩模层20的开口22。
第一掩模层20的掩模图案21可包括绝缘材料和导电材料中的至少一种。例如，绝缘材料可以是硅氧化物(SiOx)、硅氮化物(SiNx)或硅氮氧化物(SiOxNy)，并且导电材料可以是ITO、IZO、GO、ZnO、石墨烯或石墨烯氧化物。然而，本发明不限于此。
当第一子导电半导体层31'的晶体生长时，晶体在晶粒边界处不均匀，并且因此，可能在所生长的半导体层中形成缺陷。缺陷可能是阻碍发光元件300的半导体层310和320中的电子迁移率或发光元件300的发光效率的因素。
相反，当形成第一掩模层20以生长第一子导电半导体层31'的晶体时，晶粒边界的缺陷受到掩模图案21的阻碍，并且仅保留形成在开口22中的缺陷。因此，能够减少最终形成的第一半导体层310中形成的缺陷量。
此外，如稍后将描述的，当发光元件300与衬底10或下部板11分离时，可蚀刻并去除第一掩模层20。因此，发光元件300的形成在第一掩模层20的掩模图案21上的分离表面可具有与掩模图案21的表面相同的形状。即，发光元件300的分离表面可取决于第一掩模层20的图案、掩模图案21的形状或结构等而具有多种形状中的任何一种。如参照图8所描述的，这可能与以下问题相关，即，根据发光元件300的一个侧表面(或分离表面)的形状的与接触电极230和240相关的断开连接问题。稍后将对其更多的细节进行描述。
接下来，在第一掩模层20上层叠第一导电半导体层31、有源材料层35和第二导电半导体层32，以形成元件层叠件30'。在第一掩模层20上层叠的第一导电半导体层31、有源材料层35和第二导电半导体层32与衬底10或下部板11分离，从而形成发光元件300。因此，第一导电半导体层31、有源材料层35和第二导电半导体层32可包括与参照图2至图6描述的发光元件300的材料相同的材料。本文中，将对形成第一导电半导体层31、有源材料层35和第二导电半导体层32的方法进行更详细的描述。
首先，第一导电半导体层31包括与第一子导电半导体层31'相同的材料，并可通过金属有机化学气相沉积(MOCVD)(作为上述方法的示例)而形成。第一子导电半导体层31'的晶体可提供第一导电半导体层31的籽晶，并可生长穿过第一掩模层20的开口22。
图10至图12是示出根据实施方式的生长第一子导电半导体层31'的晶体的过程的示意图。
在实施方式中，第一子导电半导体层31'的晶体在与开口22重叠的区域中在竖直方向上生长，并生长至与掩模图案21的厚度相同的高度。在实施方式中，在开口22中生长的晶体在水平方向上相对于掩模图案21向上生长，以使第一子导电半导体层31'的晶体铺展。最后，第一子导电半导体层31'的晶体在掩模图案21的一部分区域中融合以形成第一导电半导体层31的一部分。第一子导电半导体层31'的晶体变为掩模图案21上的晶粒边界，并因此可形成缺陷。然而，在与掩模图案21重叠的区域中形成的缺陷可能不会增长，并且可减少最终形成的第一半导体层310中的缺陷量。
如图13中所示，当第一子导电半导体层31'的晶体生长以形成第一导电半导体层31时，有源材料层35和第二导电半导体层32在第一导电半导体层31上层叠以形成元件层叠件30'。在实施方式中，除了形成第一子导电半导体层31'的晶体并使其穿过开口22生长之外，有源材料层35和第二导电半导体层32以与第一导电半导体层31相同的方式形成。将不对其更多细节进行描述。
在实施方式中，发光元件300还可包括位于第一半导体层310和第二半导体层320中的至少一个上的电极层360或370。因此，该方法还可包括在所形成的元件层叠件30'上形成导电电极层37的步骤。参照图14，可以看出，导电电极层37形成在第二导电半导体层32上。导电电极层37可包括如上所述的导电材料，并且可以以与第二导电半导体层32相同的方式形成。所形成的导电电极层37可以与第二导电半导体层32形成欧姆接触或肖特基接触。本文中，将对仅设置有导电电极层37的元件层叠件30'作为示例进行描述。
接下来，在竖直方向上蚀刻元件层叠件30'以制备元件杆30。可通过常用的方法来执行竖直蚀刻元件层叠件30'的步骤。例如，元件杆30可通过在元件层叠件30'上形成包括硬掩模层和纳米图案层42的第二掩模层40并随后蚀刻第二掩模层40来制备。将参照图15和图16对其描述进行描述。
参照图15，在元件层叠件30'(参考图14)的第二导电半导体层32上形成包括硬掩模层和纳米图案层42的第二掩模层40。
硬掩模层可以用作用于连续蚀刻元件层叠件30'中所包括的第一导电半导体层31、有源材料层35和第二导电半导体层32的掩模。在实施方式中，硬掩模层可包括第一层41_1和第二层41_2，其中，第一层41_1包括绝缘材料，第二层41_2包括金属。
可使用氧化物或氮化物作为硬掩模层的第一层41_1中所包括的绝缘材料。绝缘材料的示例可包括硅氧化物(SiOx)、硅氮化物(SiNx)或硅氮氧化物(SiOxNy)。第一层41_1的厚度可处于0.5μm至1.5μm的范围内，但不限于此。
第二层41_2的材料不受特别限制，并且可以是能够用作用于连续蚀刻元件层叠件30'的掩模的公知材料。例如，第二层41_2可包括铬(Cr)等。第二层41_2的厚度可处于30nm至150nm的范围内，但不限于此。
接下来，可以在硬掩模层上形成纳米图案层42，在纳米图案层42中，纳米图案布置成彼此间隔开。在纳米图案层42中，彼此间隔开的纳米图案可以用作用于连续蚀刻元件层叠件30'的掩模。形成纳米图案层42的方法不受特别限制，只要可以形成包括聚合物、聚苯乙烯球和二氧化硅球的纳米图案即可。
作为示例，当纳米图案层42包括聚合物时，可采用使用聚合物形成图案的公知方法。例如，包括聚合物的纳米图案层42可通过诸如光刻、电子束光刻或纳米压印光刻的方法形成。
纳米图案层42的结构和形状以及纳米图案之间的间隔可以与最终制造的发光元件300的形式有关。然而，如上所述，由于发光元件300可具有多种形状中的任何一种，因此纳米图案层42的结构不受特别限制。例如，当纳米图案层42具有彼此间隔开的圆形图案时，通过竖直蚀刻元件层叠件30'而制备的元件杆30可具有圆柱形形状。因此，与衬底10或下部板11分离的发光元件300可具有圆柱形形状。然而，本发明不限于此。
接下来，参照图16，当在元件层叠件30'上形成第二掩模层40时，不蚀刻形成纳米图案层42的区域，并竖直蚀刻纳米图案层42的纳米图案彼此间隔开的区域以形成孔。所述孔可以从硬掩模层选择性地形成至形成第一掩模层20的区域。
可以以常规方式来执行通过蚀刻元件层叠件30'形成孔的方法。蚀刻的示例可包括干蚀刻、湿蚀刻、反应离子蚀刻(RIE)和电感耦合等离子体反应离子蚀刻(ICP-RIE)。干蚀刻由于能够进行各向异性蚀刻，因而适合于通过竖直蚀刻形成孔。在实施方式中，当使用上述蚀刻方法时，蚀刻剂可以是Cl2或O2。然而，本发明不限于此。
在一些实施方式中，可以通过使用干蚀刻或湿蚀刻的组合来执行元件层叠件30'的蚀刻。例如，首先，可以通过干蚀刻在深度方向上蚀刻元件层叠件30'，并随后可通过作为各向同性蚀刻的湿蚀刻将元件层叠件30'的蚀刻侧壁放置在与其表面垂直的平面中。
通过公知的方法(例如，干蚀刻或湿蚀刻)去除保留在被竖直蚀刻的元件层叠件30'上的第二掩模层40，以形成元件杆30。
最后，通过在元件杆30上形成绝缘膜38并去除掩模图案21而将元件杆30的至少一部分与衬底10或下部板11分离，从而形成发光元件300。
绝缘膜38(绝缘膜38是在元件杆30的外表面上形成的膜)可通过将绝缘材料施加至被竖直蚀刻的元件杆30的外表面上或者将其外表面浸入至绝缘材料中而形成，但本发明不限于此。例如，绝缘膜38可通过原子层沉积(ALD)而形成。绝缘膜38可以形成发光元件300的绝缘层380。如上所述，在实施方式中，绝缘膜38可包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氧化铝(Al2O3)或氮化铝(AlN)。
参照图17，除了元件杆30的外表面之外，绝缘膜38还可以形成在掩模图案21的表面的通过将元件杆30蚀刻成彼此间隔开而暴露于外部的一部分上。当绝缘膜38甚至还形成在作为元件杆30的上表面的导电电极层37上时，可以使发光元件300与接触电极230和240的连接绝缘。因此，需要部分地去除在与元件杆30的长度方向垂直的方向上形成的绝缘膜38，即，在与衬底10或下部板11平行的方向上形成的绝缘膜38。即，如图18中所示，至少去除设置在元件杆30的上表面上的绝缘膜38以暴露元件杆30的上表面。为此，可执行诸如为各向异性蚀刻的干蚀刻或回蚀刻(etching-back)的工艺。
通过去除掩模图案21来将元件杆30的至少一部分与衬底10或下部板11分离，以制造发光元件300。掩模图案21可通过诸如氢氟酸(HF)的蚀刻剂溶解。因此，如图19中所示，掩模图案21被溶解并且形成在第一掩模层20的掩模图案21上的元件杆30与下部板11化学分离(化学剥离)以制造发光元件300_1。由于发光元件300_1通过溶解和去除掩模图案21而被分离，因此其分离表面390_1可以是相对平坦的。在一些实施方式中，分离表面390_1的表面粗糙度可以与第二导电半导体层32的上表面的表面粗糙度不同。但是，本发明不限于此，在一些情况下，分离表面390_1可以是大致平坦的，并且可以与第二导电半导体层32的上表面平行。
另一方面，形成在第一掩模层20的开口22上的元件杆30保持不被移除。参照图20，形成在第一掩模层20的开口22上的元件杆30可通过物理方法与衬底10或下部板11分离。在经由以上方法制造的发光元件300_2中，作为与衬底10分离的表面的分离表面390_2可具有凹凸结构，或者可形成部分倾斜的区域。
如上所述，当发光元件300_2连接至接触电极230和240时，这可能导致接触电极材料断开连接的问题。为了解决该问题，可能需要通过另外的蚀刻来使发光元件300_2的分离表面390_2平坦。
另一方面，根据实施方式制造的发光元件300_1形成在第一掩模层20的设置在元件层叠件30'的一部分区域中的掩模图案21上，并通过化学方法进行分离以使分离表面390_1平坦化。即，通过晶体生长而形成的元件杆30可以与衬底10分离，并可执行分离表面390_1的平坦化。
即，参照图19和图20，可通过蚀刻去除形成在下部板11上的第一掩模层20，并可分离元件杆30。可通过蚀刻来分离形成在第一掩模层20的掩模图案21上的元件杆30，并且可通过物理方法来分离形成在开口22上的元件杆30。在这里，分别与掩模图案21和开口22分离的发光元件300_1和发光元件300_2可包括具有彼此不同的形状的分离表面。
本文中，将参照图21和图22对发光元件300_1的分离表面390_1和发光元件300_2的分离表面390_2进行描述。为了便于解释，形成在掩模图案21上并与其分离的发光元件300_1被称为第一发光元件300_1，并且形成在开口22上并与其分离的发光元件300_2被称为第二发光元件300_2。
图21和图22是示出根据实施方式的第一发光元件300_1的分离表面390_1和第二发光元件300_2的分离表面390_2的放大图。
参照图21和图22，第一发光元件300_1和第二发光元件300_2具有其上设置有第一半导体层310的分离表面390_1和分离表面390_2。第一发光元件300_1的分离表面390_1是与第一掩模层20的掩模图案21接触的表面。当第一发光元件300_1分离时，分离表面390_1具有相对平坦的形状。另一方面，第二发光元件300_2的分离表面390_2可以与接触第一掩模层20的开口22的区域分离。当去除第一掩模层20时，形成在开口22上的元件杆30不被一同分离，而是保持与第一子导电半导体层31'接合。当该元件杆30通过物理方法被分离时，第二发光元件300_2的分离表面390_2具有粗糙表面。
由于第二发光元件300_2通过物理方法与下部板11分离，因此该第二发光元件300_2无法平滑地与第一子导电半导体层31'和第一半导体层310之间的晶粒边界分离。由于第二发光元件300_2的具有相对弱的晶格吸引力的部分在每个晶粒边界处被分解，因此第二发光元件300_2的分离表面390_2具有没有均匀性的各种形状。
具体地，当第二发光元件300_2的分离表面390_2的一部分突出或凹入成倾斜或具有粗糙表面时，可以在连接至接触电极230和240的区域中形成空的空间。因此，可能在图7的发光元件300连接至接触电极230和240的区域III-III'中出现接触电极材料的断开连接。如上所述，接触电极材料的断开连接可能导致发光元件300的开路故障和发光故障的问题。
另一方面，当第一发光元件300_1的分离表面390_1相对平坦时，在图7的区域III-III'中可不会出现接触电极材料的断开连接，并可防止或大致防止具有半导体层310和320或者电极层360或370的发光元件300_1的开路故障和发光故障。由此，可改善显示装置中的发光元件300的可靠性。
根据实施方式，第一发光元件300_1的分离表面390_1的粗糙度可具有第二发光元件300_2的分离表面390_2的粗糙度的大约10％的值。例如，第一发光元件300_1的分离表面390_1的粗糙度可具有8nmRa至12nm Ra的值，并且第二发光元件300_2的分离表面390_2的粗糙度可具有90nm Ra至110nm Ra的值。然而，本发明不限于此。
如上所述，第一掩模层20可具有多种结构中的任何一种。由于根据实施方式的发光元件300具有相对平坦的分离表面，因此不将第一掩模层20的结构特别限定在如下范围内，即，不出现与第一接触电极230或第二接触电极240相关的断开连接故障的范围。本文中，将对形成在衬底10或下部板11上的第一掩模层20的各种结构进行描述。
图23至图26是根据实施方式的其上形成有第一掩模层20的下部板11的平面图。
形成在下部板11上的第一掩模层20可包括掩模图案21和开口22，并且可在下部板11的至少一部分上形成图案。掩模图案21可设置成彼此间隔开，并且开口22可形成在掩模图案21彼此间隔开的区域中。
在实施方式中，如图23中所示，第一掩模层20_1可包括多个平坦的圆形掩模图案21_1，并且多个平坦的圆形掩模图案21_1可设置成彼此间隔开。开口22_1可形成在多个掩模图案21_1彼此间隔开的区域中。
图23示出了圆形掩模图案21_1形成为从下部板11突出且开口22_1形成为凹入的配置。然而，本发明不限于此。如图24中所示，圆形开口22_2可形成为凹入，且掩模图案21_2可以在其他区域中形成为从下部板11突出。当在形成第一掩模层20_1的步骤中沉积掩模图案21_1的材料时，掩模图案21_1可根据第一掩模层20_1的图案而突出。相反地，当通过在下部板11上形成包括掩模图案21_2的层并随后根据第一掩模层20_2的图案蚀刻该层来形成开口22_2时，开口22_2可根据图案的形状而形成为凹入。
此外，如图25中所示，掩模图案21_3中的每个可具有矩形形状。然而，本发明不限于此，并且形成在下部板11上的掩模图案21_3可具有多种形状中的任何一种。除了掩模图案21_3形成为具有矩形形状之外，图25的第一掩模层20_3可以与图23的第一掩模层20_1相同。此外，如图23中所示的那样，图25的第一掩模层20_3可具有掩模图案21_3形成为从下部板11突出且开口22_3形成为凹入的配置。
如图26中所示，第一掩模层20_4可包括位于下部板11上的多个线性掩模图案21_4，并且多个线性掩模图案21_4可设置成彼此间隔开。开口22_4可形成在多个线性掩模图案21_4彼此间隔开的区域中。根据实施方式，第一掩模层20_4可配置成使得至少一个掩模图案21_4设置在下部板11的一侧与下部板11的面向其一侧的另一侧之间。掩模图案21_4可设置成在与第一方向垂直的第二方向上彼此间隔开，其中，第一方向是掩模图案21_4彼此连接的方向，并且开口22_4可形成在掩模图案21_4之间。除了掩模图案21_4以线性形状形成之外，图26的第一掩模层20_4与图25的第一掩模层20_3相同。
再次参照图10至图12以及图26，第一子导电半导体层31'的晶体可以在竖直方向上生长穿过开口22，并且可以在水平方向上在掩模图案21上生长。在这里，可改变掩模图案21的直径(或宽度)d1与开口22的直径(或宽度)d2的比值，其中，开口22的直径(或宽度)d2与掩模图案21之间的距离对应。然而，当开口22的直径d2太小时，第一子导电半导体层31'的晶体生长速率可能较慢。相反地，当开口22的直径d2太大时，晶体在水平方向上在第一掩模层20上的生长可能比晶体在竖直方向上在第一掩模层20上的生长慢。因此，第一子导电半导体层31'的晶体可能无法在掩模图案21上融合。因此，在实施方式中，第一掩模层20中的掩模图案21与开口22的直径比在特定范围内调整。
在实施方式中，掩模图案21的在一个轴线方向上测量的直径d1可以是开口22的在与所述一个轴线方向相同的方向上测量的直径d2的3倍至5倍。换言之，任何第一开口22与形成在掩模图案21的与所述第一开口22相邻的相对侧处的第二开口22之间的直径d1可以是开口22的直径d2的3倍至5倍。如图26中所示，掩模图案21_4的直径d1可以比开口22_4的直径d2大。例如，当掩模图案21_4的直径d1具有3.5μm至4.5μm的范围时，开口22的直径d2可具有1μm至1.8μm的范围。
当第一掩模层20的掩模图案21和开口22的直径具有以上范围内的值时，可适当地执行第一子导电半导体层31'的晶体在竖直方向上的生长以及晶体在掩模图案21上的融合。具体地，为了使第一子导电半导体层31'的晶体在掩模图案21上融合，掩模图案21的直径d1可调整成与开口22的直径d2相比不会过大。因此，第一导电半导体层31的一部分形成在第一掩模层20上，并且第一导电半导体层31可通过连续的晶体生长完全形成。
此外，如上所述，第一掩模层20的掩模图案21可包括绝缘材料和导电材料中的至少一种。因此，掩模图案21_5(参见图27)可以由包括以上材料的单层或者两层或更多层的多层形成。根据实施方式，掩模图案21_5可具有其中层叠有一层或多层的结构，可以在其与下部板11接触的表面上设置有包括绝缘材料的绝缘材料层21_5'，并且可以在绝缘材料层21_5'上设置有包括导电材料的导电材料层21_5”。
图27是根据另一实施方式的其上形成有第一掩模层20_5的下部板11的剖视图。
在实施方式中，掩模图案21_5可包括设置在与下部板11接触的表面上的绝缘材料层21_5'和设置在绝缘材料层21_5'上的导电材料层21_5”。然而，本发明不限于此，并且掩模图案21_5可包括三个或更多个不同的材料层，并且其层叠顺序可以颠倒。图27示出了绝缘材料层21_5'和导电材料层21_5”顺序地层叠的双层掩模图案21_5。
掩模图案21_5可以以包括上述材料的组合的多层形成。例如，当掩模图案21_5具有双层结构时，其具有绝缘材料层21_5'/导电材料层21_5”的结构，并且可包括ITO/SiOx、ZnO/SiOx、ITO/ZnO、ZnO/ITO、石墨烯/SiOx或石墨烯/石墨烯氧化物。在实施方式中，当掩模图案21_5具有其中绝缘材料层21_5'和导电材料层21_5”向上顺序地层叠的结构时，在去除掩模图案21_5的步骤中(即，在将元件杆30与衬底10或下部板11分离时)可以仅蚀刻绝缘材料层21_5'，并且导电材料层21_5”可附接至发光元件300以形成电极层360。然而，这仅仅是本发明的实施方式，并且本发明不限于此且可具有多种类型的结构。
如上所述，依据于根据实施方式的制造发光元件的方法，通过化学分离方法将在衬底上生长的元件杆与衬底分离，使得制造出的发光元件的分离表面可以是平坦的。此外，发光元件可通过在元件杆的外表面上形成绝缘层并随后将元件杆与衬底分离而制造。因此，可以在没有另外的蚀刻工艺的情况下制造具有两个平坦侧表面的发光元件。
此外，由于设置在显示装置的电极之间的发光元件具有彼此大致平行的两个大致平坦的表面，因此能够在与接触电极连接时防止或大致防止接触电极材料的断开连接或开路故障。
然而，本发明的效果不受前述内容的限制，并且本文中预计存在其他各种效果。
虽然已出于说明性目的公开了本发明的一些示例性实施方式，但是本领域技术人员将理解的是，在不背离如所附权利要求中所公开的本发明的范围和精神的情况下，能够作出多种修改、添加和替换。

Claims (17)

1.制造发光元件的方法，所述方法包括：
制备下部板，所述下部板包括衬底和位于所述衬底上的第一子导电半导体层；
形成第一掩模层，所述第一掩模层包括掩模图案和开口区域，所述掩模图案位于所述下部板的至少一部分上以彼此间隔开，所述掩模图案在所述开口区域中彼此间隔开；
在所述第一掩模层上层叠第一导电半导体层、有源材料层和第二导电半导体层，以形成元件层叠件；
在竖直方向上蚀刻所述元件层叠件，以形成元件杆；以及
去除所述掩模图案，以将所述元件杆与所述下部板分离。
2.根据权利要求1所述的方法，
其中，形成所述元件层叠件包括：
在所述掩模图案彼此间隔开的所述开口区域中在竖直方向上生长所述第一子导电半导体层的半导体晶体；
在所述第一掩模层的所述掩模图案上在水平方向上生长所述半导体晶体；以及
在所述掩模图案上融合所述半导体晶体的晶粒。
3.根据权利要求1所述的方法，
其中，形成所述元件杆包括：
在所述元件层叠件上形成第二掩模层，所述第二掩模层包括硬掩模层和纳米图案层，在所述纳米图案层中，纳米图案在所述硬掩模层上彼此间隔开；
竖直地蚀刻所述纳米图案彼此间隔开的区域以形成孔；以及
去除所述第二掩模层。
4.根据权利要求3所述的方法，还包括在所述元件层叠件与所述硬掩模层之间形成电极材料层。
5.根据权利要求1所述的方法，
其中，形成所述发光元件包括：
在所述元件杆的侧表面上形成绝缘膜；以及
溶解所述掩模图案以将设置有所述绝缘膜的所述元件杆与所述下部板分离。
6.根据权利要求5所述的方法，其中，所述发光元件包括分离表面，所述元件杆在所述分离表面处与所述下部板分离，并且所述分离表面是平坦的并且与所述第二导电半导体层的上表面平行。
7.根据权利要求6所述的方法，其中，所述发光元件的所述分离表面具有8nm Ra至12nmRa的表面粗糙度。
8.根据权利要求1所述的方法，其中，所述掩模图案包括选自硅氧化物、硅氮化物、硅氮氧化物、铟锡氧化物、氧化锌、铟镓氧化物、石墨烯和石墨烯氧化物中的至少一种。
9.根据权利要求8所述的方法，其中，所述掩模图案具有层叠至少一个层的结构，包括绝缘材料的绝缘材料层位于与所述下部板接触的表面上，并且包括导电材料的导电材料层位于所述绝缘材料层上。
10.根据权利要求9所述的方法，其中，在形成所述掩模图案时，将所述导电材料层附接至所述发光元件以形成电极层。
11.根据权利要求1所述的方法，其中，在所述第一掩模层中，所述开口区域中的开口具有圆形的截面结构。
12.根据权利要求1所述的方法，其中，在所述第一掩模层中，所述掩模图案位于所述下部板的一侧与所述下部板的面向所述一侧的另一侧之间，并布置成在与第一方向垂直的第二方向上彼此间隔开以形成所述开口区域中的开口，所述掩模图案在所述第一方向上连接。
13.根据权利要求12所述的方法，其中，在所述第一掩模层中，在所述第二方向上测量的所述掩模图案的长度与在所述第二方向上测量的所述开口的长度的比为3：1至5：1。
14.显示装置，包括：
基础衬底；
第一电极和第二电极，所述第一电极和所述第二电极彼此间隔开；
第一接触电极，所述第一接触电极位于所述第一电极的上表面上；
第二接触电极，所述第二接触电极位于所述第二电极的上表面上；以及
至少一个发光元件，所述至少一个发光元件位于所述第一电极和所述第二电极彼此间隔开的区域中，
其中，所述发光元件的与所述第一接触电极和所述第二接触电极接触的两个侧表面具有平坦的形状，以与垂直于所述基础衬底的表面平行。
15.根据权利要求14所述的显示装置，
其中，所述发光元件包括：
n型半导体层；
有源层，所述有源层位于所述n型半导体层上，以发射特定波段的光；
p型半导体层，所述p型半导体层位于所述有源层上；以及
绝缘膜，所述绝缘膜包围所述n型半导体层、所述p型半导体层和所述有源层的侧表面，
其中，在所述n型半导体层和所述p型半导体层层叠的方向上测量的长度比所述第一电极与所述第二电极之间的间隔长度长。
16.根据权利要求15所述的显示装置，其中，所述发光元件与所述第一接触电极或所述第二接触电极之间的接触表面包括与所述基础衬底垂直的至少一个表面。
17.根据权利要求15所述的显示装置，还包括位于所述发光元件的所述绝缘膜的外表面上的至少一个钝化层。
CN201910419344.9A 2018-06-11 2019-05-20 制造发光元件的方法和包括该发光元件的显示装置 Pending CN110581200A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0066819 2018-06-11
KR1020180066819A KR102502608B1 (ko) 2018-06-11 2018-06-11 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN110581200A true CN110581200A (zh) 2019-12-17

Family

ID=66630093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910419344.9A Pending CN110581200A (zh) 2018-06-11 2019-05-20 制造发光元件的方法和包括该发光元件的显示装置

Country Status (4)

Country Link
US (2) US10862000B2 (zh)
EP (2) EP4030492B1 (zh)
KR (2) KR102502608B1 (zh)
CN (1) CN110581200A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437203A (zh) * 2021-06-28 2021-09-24 上海天马微电子有限公司 一种显示面板及显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102568353B1 (ko) * 2018-08-16 2023-08-18 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102275367B1 (ko) * 2019-08-21 2021-07-13 주식회사 에스엘바이오닉스 반도체 발광소자 및 이의 제조방법
KR20210086807A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20210149962A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 발광 소자의 제조 장치 및 제조 방법
KR20220030424A (ko) * 2020-08-31 2022-03-11 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20220037044A (ko) * 2020-09-16 2022-03-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120326181A1 (en) * 2010-03-05 2012-12-27 Sharp Kabushiki Kaisha Light emitting device, method for manufacturing light emitting device, illuminating device, and backlight
JP2013004661A (ja) * 2011-06-15 2013-01-07 Sharp Corp 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
CN103730544A (zh) * 2012-10-15 2014-04-16 首尔伟傲世有限公司 生长基板分离方法、发光二极管制造方法以及发光二极管
CN107634081A (zh) * 2016-07-15 2018-01-26 三星显示有限公司 发光装置及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264454A (ja) 1995-03-27 1996-10-11 Mitsubishi Electric Corp 選択ｍｏｃｖｄ成長法による成膜方法
TW590985B (en) 2003-03-06 2004-06-11 Univ Nat Chiao Tung Selective area growth of carbon nanotubes by metal imprint method
US20070155025A1 (en) 2006-01-04 2007-07-05 Anping Zhang Nanowire structures and devices for use in large-area electronics and methods of making the same
US7759689B2 (en) 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
KR101105868B1 (ko) 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR102022659B1 (ko) 2012-02-20 2019-11-04 서울바이오시스 주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20150025438A (ko) 2013-08-29 2015-03-10 서울바이오시스 주식회사 발광소자 제조방법
JP2015142020A (ja) * 2014-01-29 2015-08-03 東京エレクトロン株式会社 ロッド型発光素子の製造方法、及びロッド型発光素子
KR102252993B1 (ko) * 2014-11-03 2021-05-20 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조방법
US20170076986A1 (en) 2015-07-15 2017-03-16 The Regents Of The University Of Michigan Non-destructive epitaxial lift-off of large area iii-v thin-film grown by metal organic chemical vapor deposition and substrate reuse
KR101730929B1 (ko) * 2015-11-17 2017-04-28 피에스아이 주식회사 선택적 금속오믹층을 포함하는 초소형 led 전극어셈블리 제조방법
FR3053757B1 (fr) * 2016-07-05 2020-07-17 Valeo Vision Dispositif d'eclairage et/ou de signalisation pour vehicule automobile
US10186676B2 (en) * 2017-03-13 2019-01-22 Intel Corporation Emissive devices for displays
KR102557754B1 (ko) * 2018-08-03 2023-07-20 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120326181A1 (en) * 2010-03-05 2012-12-27 Sharp Kabushiki Kaisha Light emitting device, method for manufacturing light emitting device, illuminating device, and backlight
JP2013004661A (ja) * 2011-06-15 2013-01-07 Sharp Corp 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
CN103730544A (zh) * 2012-10-15 2014-04-16 首尔伟傲世有限公司 生长基板分离方法、发光二极管制造方法以及发光二极管
CN107634081A (zh) * 2016-07-15 2018-01-26 三星显示有限公司 发光装置及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437203A (zh) * 2021-06-28 2021-09-24 上海天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US20190378953A1 (en) 2019-12-12
KR20190140545A (ko) 2019-12-20
EP4030492A1 (en) 2022-07-20
US10862000B2 (en) 2020-12-08
EP4030492B1 (en) 2023-11-15
KR20230034239A (ko) 2023-03-09
EP3582270B1 (en) 2022-04-27
KR102616377B1 (ko) 2023-12-21
US11430912B2 (en) 2022-08-30
KR102502608B1 (ko) 2023-02-22
US20210091255A1 (en) 2021-03-25
EP3582270A1 (en) 2019-12-18

Similar Documents

Publication Publication Date Title
KR102616377B1 (ko) 발광 소자의 제조방법
KR102568353B1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102557754B1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
CN113169249B (zh) 发光元件结构及制造发光元件的方法
CN113302755A (zh) 发光二极管和包括发光二极管的显示装置
KR102652501B1 (ko) 발광 소자의 제조방법 및 발광 소자를 포함하는 표시 장치
US20220069162A1 (en) Method for manufacturing light-emitting element, and display device comprising light-emitting element
EP3998645A1 (en) Light emitting element, manufacturing method thereof, and display device comprising light emitting element
JP2020107701A (ja) 発光素子及びその製造方法
EP4243075A2 (en) Display device and method of fabricating the same
CN113056824A (zh) 发光器件结构和制造该发光器件结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination