KR20230034239A - 발광 소자의 제조방법 - Google Patents

발광 소자의 제조방법 Download PDF

Info

Publication number
KR20230034239A
KR20230034239A KR1020230021396A KR20230021396A KR20230034239A KR 20230034239 A KR20230034239 A KR 20230034239A KR 1020230021396 A KR1020230021396 A KR 1020230021396A KR 20230021396 A KR20230021396 A KR 20230021396A KR 20230034239 A KR20230034239 A KR 20230034239A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
mask
semiconductor layer
electrode
Prior art date
Application number
KR1020230021396A
Other languages
English (en)
Other versions
KR102616377B1 (ko
Inventor
민정홍
김대현
이승아
조현민
강종혁
김동욱
임현덕
차형래
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020230021396A priority Critical patent/KR102616377B1/ko
Publication of KR20230034239A publication Critical patent/KR20230034239A/ko
Application granted granted Critical
Publication of KR102616377B1 publication Critical patent/KR102616377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

발광 소자의 제조방법이 제공된다. 발광 소자의 제조 방법은 기판 및 상기 기판 상에 배치된 제1 서브 반도체층을 포함하는 하부 기판을 준비하는 단계, 상기 하부 기판 상에서 서로 이격된 적어도 하나의 마스크 패턴들, 및 상기 마스크 패턴들이 이격된 영역인 개구부를 포함하는 제1 마스크층을 형성하는 단계, 상기 제1 마스크층 상에 제1 도전성 반도체층, 활성 물질층 및 제2 도전성 반도체층이 적층된 소자 적층체를 형성하는 단계, 상기 소자 적층체를 상기 하부 기판에 수직한 방향으로 식각하여 복수의 소자 로드를 형성하는 단계, 및 상기 마스크 패턴을 제거하여 상기 하부 기판으로부터 상기 소자 로드를 분리하는 단계를 포함하고, 상기 복수의 소자 로드들은 상기 마스크 패턴 상에 배치된 제1 소자 로드, 및 상기 개구부 상에 배치된 제2 소자 로드를 포함하고, 상기 마스크 패턴을 제거하는 단계에서 상기 제1 소자 로드가 상기 하부 기판으로부터 분리된다.

Description

발광 소자의 제조방법 {Method of fabricating the light emitting element}
본 발명은 발광 소자의 제조방법에 관한 것으로, 더욱 상세하게는 일 측면이 매끄러운 형태를 가지는 발광 소자, 그 제조 방법 및 발광 소자를 포함하는 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid Crystal Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
유기 발광 다이오드(OLED)의 경우, 발광 소자의 형광물질로 유기물을 이용하는 것으로, 제조공정이 간단하며 표시 소자가 플렉서블한 특성을 가질 수 있는 장점이 있다. 그러나, 유기물은 고온의 구동환경에 취약한 점, 청색 광의 효율이 상대적으로 낮은 것으로 알려져 있다.
무기 발광 다이오드는 기판상에 n형 또는 p형으로 도핑(dopping)된 반도체층과 무기물 형광물질층을 성장시키고, 특정 형태를 가진 로드(rod)를 형성한 뒤 이를 분리하는 방법으로 제조될 수 있다. 다만, 발광 소자를 분리할 때 물리적인 방법을 이용할 경우, 발광 소자의 길이방향 일 측면이 매끄럽지 않은 형태로 분리되는 문제가 있었다. 발광 소자의 일 측면이 울퉁불퉁하거나 요철형태 또는 거칠기를 가지는 경우, 발광 소자가 컨택트(contact) 전극과 접촉시 쇼트(Short) 불량이 생기는 문제가 있었다.
따라서, 본 발명이 해결하고자 하는 과제는 접촉 전극과 연결되는 일 단부면이 평탄한 형태를 가지는 발광 소자 및 그 제조방법을 제공하는 것이다.
또한, 본 발명은 상기 발광 소자를 포함하여 접촉 전극과 연결시 발생하는 전극 재료의 단선 문제 또는 쇼트 불량이 해소된 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 발광 소자의 제조 방법은 기판 및 상기 기판 상에 배치된 제1 서브 반도체층을 포함하는 하부 기판을 준비하는 단계, 상기 하부 기판 상에서 서로 이격된 적어도 하나의 마스크 패턴들, 및 상기 마스크 패턴들이 이격된 영역인 개구부를 포함하는 제1 마스크층을 형성하는 단계, 상기 제1 마스크층 상에 제1 도전성 반도체층, 활성 물질층 및 제2 도전성 반도체층이 적층된 소자 적층체를 형성하는 단계, 상기 소자 적층체를 상기 하부 기판에 수직한 방향으로 식각하여 복수의 소자 로드를 형성하는 단계, 및 상기 마스크 패턴을 제거하여 상기 하부 기판으로부터 상기 소자 로드를 분리하는 단계를 포함하고, 상기 복수의 소자 로드들은 상기 마스크 패턴 상에 배치된 제1 소자 로드, 및 상기 개구부 상에 배치된 제2 소자 로드를 포함하고, 상기 마스크 패턴을 제거하는 단계에서 상기 제1 소자 로드가 상기 하부 기판으로부터 분리된다.
상기 마스크 패턴을 제거하는 단계 후에 상기 하부 기판으로부터 상기 제2 소자 로드를 분리하는 단계를 더 포함할 수 있다.
분리된 상기 제1 소자 로드와 분리된 상기 제2 소자 로드는 각각 상기 하부 기판으로부터 분리된 면인 분리면을 포함하고, 상기 분리된 제1 소자 로드의 제1 분리면은 상기 제1 소자 로드의 상기 제2 도전성 반도체층의 상면과 평행할 수 있다.
상기 제1 분리면은 8nm Ra 내지 12nm Ra 범위의 표면 거칠기를 가질 수 있다.
상기 분리된 제2 소자 로드의 제2 분리면은 상기 제1 분리면보다 더 큰 표면 거칠기를 가질 수 있다.
상기 복수의 소자 로드들을 형성하는 단계는, 상기 소자 적층체 상에 하드 마스크층과 상기 하드 마스크층 상에서 서로 이격된 적어도 하나의 패턴들을 포함하는 패턴층을 포함하는 제2 마스크층을 형성하는 단계, 홀을 형성하기 위해 상기 패턴들이 서로 이격된 영역을 수직한 방향으로 식각하는 단계, 및 상기 제2 마스크층을 제거하는 단계를 포함할 수 있다.
상기 패턴층의 상기 패턴은 평면도 상 원형의 형상을 가질 수 있다.
상기 복수의 소자 로드들을 형성하는 단계는 상기 소자 로드의 측면 상에 절연막을 형성하는 단계를 더 포함하고, 상기 마스크 패턴을 제거하는 단계는 상기 하부 기판으로부터 상기 절연막이 형성된 상기 소자 로드를 분리하기 위해 상기 마스크 패턴을 용해하는 단계를 포함할 수 있다.
상기 소자 적층체를 형성하는 단계를 상기 제2 도전성 반도체층 상에 전극 물질층을 형성하는 단계를 더 포함할 수 있다.
상기 마스크 패턴은, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), ITO, ZnO, IGO, 그래핀 및 그래핀 산화물로 이루어진 군에서 선택된 적어도 어느 하나를 포함할 수 있다.
상기 마스크 패턴들은 상기 하부 기판의 상면에 평행한 제1 방향으로 서로 이격되고, 상기 제1 마스크층에서 상기 마스크 패턴의 상기 제1 방향으로 측정된 길이와 상기 개구부의 상기 제1 방향으로 측정된 길이의 비는 2.5:1 내지 3.5:1의 범위를 가질 수 있다.
상기 마스크 패턴들은 상기 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 서로 이격될 수 있다.
상기 마스크 패턴들은 상기 제1 방향과 교차하는 제2 방향으로 연장될 수 있다.
상기 마스크 패턴은 절연 물질을 포함하고 상기 하부 기판의 상면과 접촉하는 절연 물질층, 및 상기 절연 물질층 상에 배치되고 도전성 물질을 포함하는 도전성 물질층을 포함할 수 있다.
상기 도전성 물질층은 상기 마스크 패턴의 형성 단계에서 전극층의 형성을 위해 상기 발광 소자에 부착될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 발광 소자의 제조 방법에 의하면, 기판 상에 성장된 소자 로드를 화학적 분리방법을 이용하여 상기 기판으로부터 분리하기 때문에, 제조되는 발광 소자의 분리면이 평탄할 수 있다. 또한, 소자 로드의 외면에 절연층을 형성한 뒤 기판으로부터 분리하여 발광 소자를 제조할 수 있다. 따라서, 추가적인 식각 공정 없이 양 측면이 평탄한 발광 소자를 제조할 수 있다.
또, 표시 장치의 전극 사이에 배치되는 발광 소자는 양 측면이 평탄하여 실질적으로 평행하기 때문에, 접촉 전극과의 연결시 접촉 전극 재료의 단선이나 쇼트 불량을 방지할 수 있다
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 픽셀을 나타내는 단면도이다.
도 2는 일 실시예에 따른 발광 소자의 개략도이다.
도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 4 내지 도 6은 다른 실시예에 따른 발광 소자의 개략도이다.
도 7은 도 1의 A 부분의 확대도이다.
도 8 내지 도 20은 일 실시예에 따른 발광 소자의 제조방법을 순서대로 도시한다.
도 21 및 도 22는 일 실시예에 따른 제1 발광 소자 및 제2 발광 소자의 분리면을 나타내는 확대도이다.
도 23 내지 도 25는 일 실시예에 따른 제1 마스크층이 형성된 하부 기판의 평면도이다.
도 27은 다른 실시예에 따른 제1 마스크층이 형성된 하부 기판의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 픽셀(PX)을 나타내는 단면도이다.
일 실시예에 따른 표시 장치는 픽셀(PX)을 포함할 수 있다. 픽셀(PX)은 각각 특정 파장대의 광을 방출할 수 있고, 표시 장치의 표시부에 배치되어, 표시 장치가 사용자에게 제공하고자 하는 일련의 정보를 표시할 수 있다. 도 1의 표시 장치는 하나의 픽셀(PX)을 포함하는 경우를 예시하고 있으나, 이에 제한되는 것은 아니며, 다른 복수의 픽셀들(PX)이 더 표시 장치에 포함될 수 있음은 자명하다.
픽셀(PX)은 복수의 발광 소자(300)를 포함하여 각각 서로 다른 파장대의 광을 방출할 수 있다. 예를 들어, 발광 소자(300)가 청색, 녹색 또는 적색 파장대의 광을 방출함으로써, 픽셀(PX)은 각각 청색, 녹색 또는 적색의 광을 방출하는 픽셀을 구현할 수 있다. 다만, 이에 제한되는 것은 아니다. 경우에 따라서는 복수의 발광 소자(300)가 모두 같은 색의 파장대의 광을 방출하여 픽셀(PX)이 동일한 색(예컨대, 청색)의 광을 방출하도록 구현할 수 있다. 또한, 서로 다른 색의 파장대의 광을 방출하는 발광 소자(300)들을 하나의 픽셀(PX)에 배치하여 다른 색, 예를 들어 백색의 광을 방출할 수도 있다.
픽셀(PX)은 베이스 기판(100), 베이스 기판(100) 상에 배치되는 복수의 전극(210, 220), 각 전극(210, 220)상에 배치된 접촉 전극(230, 240) 및 각 접촉 전극(230, 240)과 연결되는 복수의 발광 소자(300)를 포함한다. 단위 픽셀(PX)은 각각의 인접한 픽셀(PX)과 구분하기 위한 외부 격벽(500)을 더 포함할 수 있다. 이하에서는, 픽셀(PX)에 대하여 보다 자세히 설명한다.
픽셀(PX)은 베이스 기판(100), 베이스 기판(100) 상에 서로 이격되어 대향하도록 배치되는 제1 전극(210) 및 제2 전극(220)을 포함한다. 베이스 기판(100) 상에는 반사 격벽(211, 221)이 배치될 수 있다. 제1 전극(210)과 제2 전극(220)은 반사 격벽(211, 221) 상에 이를 덮도록 배치될 수 있다. 반사 격벽(211, 221)은 폴리이미드 등과 같은 유기 물질로 형성될 수 있지만, 이에 제한되는 것은 아니다.
발광 소자(300)는 상기 이격된 제1 전극(210)과 제2 전극(220)의 사이에 배치될 수 있다. 도 1에서는 베이스 기판(100) 상에 제1 전극(210) 및 제2 전극(220)이 직접 배치되는 경우를 예시하고 있으나, 이에 제한되지 않고 베이스 기판(100)과 제1 전극(210) 및 제2 전극(220) 사이에 다른 층이나 구조물들이 배치될 수 있다. 예를 들어, 베이스 기판(100) 상에 버퍼층, 박막 트랜지스터 등이 배치되고 그 상부에 제1 전극(210) 및 제2 전극(220)이 배치될 수도 있다.
베이스 기판(100)은 그 위에 배치되는 구조물들, 예를 들어, 반사 격벽(211, 221), 전극(210, 220), 발광 소자(300), 외부 격벽(500) 등을 지지할 수 있다. 베이스 기판(100)은 유리 기판, 수정 기판, 사파이어 기판, 플라스틱 기판 및 플렉서블한 폴리머 필름 중 어느 하나일 수 있으나, 이에 제한되는 것은 아니다.
제1 전극(210) 및 제2 전극(220)은 베이스 기판(100) 상에서 서로 이격되어 대향하도록 배치될 수 있다. 제1 전극(210) 및 제2 전극(220)은 전극라인(250)으로부터 인가되는 전기 신호를 전달받을 수 있다. 인가된 전기 신호는 제1 전극(210) 및 제2 전극(220) 사이에 배치되는 발광 소자(300)에 전달되어 발광 소자(300)가 광을 방출할 수 있다.
제1 전극(210)은 일 방향으로 연장되어 배치되는 제1 전극라인(250)과 전기적으로 연결되어, 제1 전극라인(250)으로부터 전기 신호를 인가받을 수 있다. 제2 전극(220)은 제1 전극라인(250)이 배치되는 방향에 수직한 방향으로 연장되어 배치되는 제2 전극라인(미도시)과 전기적으로 연결되어, 제2 전극라인(미도시)으로부터 전기 신호를 인가 받을 수 있다.
제1 전극(210) 및 제2 전극(220)은 일정 간격만큼 이격되어 배치되고, 이격된 간격은 발광 소자(300)의 길이보다 작을 수 있다. 발광 소자(300)의 길이가 제1 전극(210) 및 제2 전극(220) 사이의 이격된 거리보다 짧을 경우, 전극과의 접촉이 형성되지 않아 전극라인(250)으로부터 인가되는 전기 신호를 전달받지 못할 수 있다.
제1 전극(210) 및 제2 전극(220)은 각각 반사 격벽(211, 221) 및 반사 격벽(211, 221)의 상부면에 형성되는 반사격벽층(210_1, 220_1) 및 반사격벽 전극층(210_2, 220_2)을 포함할 수 있다.
반사격벽층(210_1, 220_1)은 발광 소자(300)에서 방출되는 광을 반사시킴으로써 표시 장치의 외부 방향으로 광을 전달할 수 있다. 발광 소자(300)에서 방출되는 광은 방향성 없이 모든 방향으로 방출되는데, 반사격벽층(210_1, 220_1)으로 향하는 광은 반사되어 표시 장치의 외부 방향, 예를 들어, 반사격벽층(210_1, 220_1)의 상부로 전달할 수 있다. 이를 통해 발광 소자(300)에서 방출되는 광을 일 방향으로 집중시켜 광 효율을 증가시킬 수 있다. 반사격벽층(210_1, 220_1)은 발광 소자(300)에서 방출되는 광을 반사시키기 위해, 반사율이 높은 물질을 포함할 수 있다. 일 예로, 반사격벽층(210_1, 220_1)은 은(Ag)과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
반사격벽 전극층(210_2, 220_2)은 반사격벽층(210_1, 220_1)상에 형성되며, 전극라인(250)과 연결될 수 있다. 반사격벽 전극층(210_2, 220_2)은 전극라인(250)을 통해 인가되는 전기 신호를 접촉 전극(230, 240)에 전달할 수 있다. 반사격벽 전극층(210_2, 220_2)은 투명성 전도성 물질을 포함할 수 있다. 일 예로, 반사격벽 전극층(210_2, 220_2)은 ITO, IZO, IGO 등과 같은 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
한편, 도 1에 도시된 바와 같이, 제1 전극(210), 제2 전극(220), 발광 소자(300), 제1 접촉 전극(230) 및 제2 접촉 전극(240)은 복수의 절연성 물질층(410, 420, 430)에 의해 커버될 수 있다.
반사격벽 전극층(210_2, 220_2)을 보호하기 위해, 제1 전극(210) 및 제2 전극(220) 사이에는 제1 절연성 물질층(410)이 배치될 수 있다. 도 1에 도시된 바와 같이, 제1 전극(210) 및 제2 전극(220) 사이에 제1 절연성 물질층(410)이 배치되고, 그 상부에서 발광 소자(300)가 정렬될 수 있다. 제1 절연성 물질층(410)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN)등과 같은 물질을 포함할 수 있으며, 이에 제한되지 않는다. 제1 절연성 물질층(410)은 제1 전극(210) 및 제2 전극(220)의 반사격벽 전극층(210_2, 220_2)을 보호함과 동시에 발광 소자(300)의 반도체층(310, 320)이 다른 기재와 직접 접촉하는 것을 방지하여, 발광 소자(300)의 손상을 방지할 수 있다.
전극라인(250)으로부터 인가되는 전기 신호를 전달하기 위해, 반사격벽 전극층(210_2, 220_2)의 상부면에는 제1 접촉 전극(230) 및 제2 접촉 전극(240)이 배치될 수 있다. 제1 접촉 전극(230) 및 제2 접촉 전극(240)은 발광 소자(300)의 제1 반도체층(310) 및 제2 반도체층(320)과 각각 연결될 수 있다. 이에 따라, 제1 접촉 전극(230) 및 제2 접촉 전극(240)은 전극라인(250)을 통해 반사격벽 전극층(210_2, 220_2)에 인가된 전기 신호를 발광 소자(300) 전달하여 광을 방출할 수 있다.
제1 접촉 전극(230) 및 제2 접촉 전극(240)은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, IGO, 알루미늄(Al) 등을 포함할 수 있다. 다만, 이에 제한되는 것은 아니다.
또한, 제1 접촉 전극(230) 및 제2 접촉 전극(240)을 보호하고 전기적 절연을 위해, 발광 소자(300)의 상부에서 제1 접촉 전극(230) 및 제2 접촉 전극(240)이 서로 이격되어 배치되고, 이격된 영역에 제2 절연성 물질층(420)이 배치될 수 있다. 제2 절연성 물질층(420)은 발광 소자(300)의 상부에 형성되는 것을 제외하고는 제1 절연성 물질층(410)과 동일하다. 이에 대한 상세한 설명은 생략하도록 한다.
제3 절연성 물질층(430)은 제1 접촉 전극(230), 제2 접촉 전극(240) 및 제2 절연성 물질층(420)의 상부에 형성되어, 외부 환경에 대한 보호층의 역할을 할 수 있다. 접촉 전극(230, 240)이 노출될 경우, 전극 손상에 의해 접촉 전극 재료의 단선 문제가 발생할 수 있기 때문에, 제3 절연성 물질층(430)으로 이들을 커버할 수 있다. 제3 절연성 물질층(430)은 제1 전극(210), 제2 전극(220), 발광 소자(300) 등을 커버하도록 배치될 수 있다. 제3 절연성 물질층(430)은 배치되는 위치를 제외하고는 제1 절연성 물질층(410)과 동일하다.
외부 격벽(500)은 베이스 기판(100)상에 적어도 하나 배치되어, 복수의 픽셀(PX)들을 구분할 수 있다. 복수의 외부 격벽(500)은 서로 이격되어 배치되며, 도 1에 도시된 바와 같이 이격 배치된 외부 격벽(500)의 사이에는 제1 전극(210), 제2 전극(220), 발광 소자(300) 등이 배치된다. 그리고, 외부 격벽(500)은 전극라인(250)을 커버하도록 형성될 수도 있다.
픽셀(PX)들은 특정 파장대의 광을 방출하는 발광 소자(300)를 기준으로 외부 격벽(500)에 의해 구분된다. 외부 격벽(500)은 발광 소자(300)를 정렬할 때, 인접한 다른 픽셀(PX)로 발광 소자(300)가 이동하는 것을 방지할 수 있다. 일 예로, 외부 격벽(500)은 폴리이미드(Polyimide, PI)일 수 있으나, 이에 제한되는 것은 아니며, 표면이 소수성인 재료이면 특별히 제한되지 않는다.
또한, 외부 격벽(500)은 발광 소자(300)에서 방출되는 광의 혼색을 방지할 수도 있다. 인접한 픽셀(PX)간에 서로 다른 파장대의 광을 방출하는 발광 소자(300)를 포함하는 경우, 각각의 픽셀(PX)에서 방출되는 광이 혼색될 수도 있다. 이를 방지하기 위해, 외부 격벽(500)은 픽셀(PX) 사이에 배치되어 하나의 픽셀(PX)에서 방출되는 광이 다른 픽셀(PX)로 입사되지 못하도록 하여 혼색을 방지함으로써 표시 장치의 색 순도를 향상시킬 수 있다.
제1 전극(210) 및 제2 전극(220) 사이에 배치되는 복수의 발광 소자(300)는 활성층(350)을 포함하여, 상술한 바와 같이 특정 파장대의 광을 방출할 수 있다. 발광 소자(300)는 각각 서로 다른 파장대의 광을 방출할 수도 있고, 동일한 파장대의 광을 방출할 수도 있다.
일 실시예에 따른 발광 소자(300)는 기판상에서 에픽택셜(Epitaxial) 성장법에 의해 제조될 수 있다. 기판상에 반도체층을 형성하기 위한 시드 결정(Seed crystal)층을 형성하고, 원하는 반도체 재료를 증착시켜 성장시킬 수 있다. 시드 결정층 상에서 결정을 성장시켜 복수의 반도체층(310, 320)을 형성함으로써, 발광 소자(300)를 제조할 수 있다. 제조된 발광 소자(300)는 기판에서 분리하여 제1 전극(210) 및 제2 전극(220) 사이에 정렬시킬 수 있다. 이하에서는 도 2 내지 도 6을 참조하여 발광 소자(300)의 구조에 대하여 설명하기로 한다.
도 2는 일 실시예에 따른 발광 소자(300)의 개략도이고, 도 3은 도 2의 I-I'선을 따라 절단한 단면도이다.
도 2 및 도 3을 참조하면, 발광 소자(300)는 복수의 반도체층(310, 320) 및 상기 복수의 반도체층(310, 320) 사이에 배치되는 활성층(350)을 포함할 수 있다. 제1 전극(210) 및 제2 전극(220)으로부터 인가되는 전기 신호는 복수의 반도체층(310, 320)을 통해 활성층(350)으로 전달되어 광을 방출할 수 있다.
구체적으로, 발광 소자(300)는 제1 반도체층(310), 제2 반도체층(320), 제1 반도체층(310) 및 제2 반도체층(320) 사이에 배치되는 활성층(350) 및 절연층(380)을 포함할 수 있다. 도 2의 발광 소자(300)는 제1 반도체층(310), 활성층(350) 및 제2 반도체층(320)이 길이방향으로 순차적으로 적층된 구조를 예시한다.
제1 반도체층(310)은 n형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제1 반도체층(310)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, n형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(310)은 제1 도전성 도펀트가 도핑될 수 있으며, 일 예로 제1 도전성 도펀트는 Si, Ge, Sn 등일 수 있다. 제1 반도체층(310)의 길이는 1.5㎛ 내지 5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 반도체층(320)은 p형 반도체층일 수 있다. 일 예로, 발광 소자(300)가 청색 파장대의 광을 방출하는 경우, 제2 반도체층(320)은 InxAlyGa1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료일 수 있다. 예를 들어, p형으로 도핑된 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(320)은 제2 도전성 도펀트가 도핑될 수 있으며, 일 예로 제2 도전성 도펀트는 Mg, Zn, Ca, Se, Ba 등일 수 있다. 제2 반도체층(320)의 길이는 0.08㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
한편, 본 명세서에서 제1 반도체층(310) 및 제2 반도체층(320)은 각각 n형 반도체, p형 반도체인 경우를 예시하여 설명하도록 한다. 다만, 이에 제한되지 않으며, 제1 반도체층(310)이 p형 반도체, 제2 반도체층(320)이 n형 반도체인 경우도 포함될 수 있다.
활성층(350)은 제1 반도체층(310) 및 제2 반도체층(320) 사이에 배치되며, 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(350)이 다중 양자 우물 구조의 물질을 포함할 경우, 양자층(quantum layer)과 우물층(well layer)가 서로 교번적으로 복수개 적층된 구조일 수도 있다. 활성층(350)은 제1 반도체층(310) 및 제2 반도체층(320)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 일 예로, 활성층(350)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlInGaN 등의 물질을 포함할 수 있으며, 특히, 활성층(350)이 다중 양자 우물 구조로, 양자층과 우물층에 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlInGaN, 우물층은 GaN 또는 AlGaN 등과 같은 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 활성층(350)은 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 이에 따라, 활성층(350)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다. 활성층(350)의 길이는 0.05㎛ 내지 0.25㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
활성층(350)에서 방출되는 광은 발광 소자(300)의 길이방향 외부면 뿐만 아니다, 양 측면으로 방출될 수 있다. 즉, 활성층(350)에서 방출되는 광은 일 방향으로 방향성이 제한되지 않는다.
절연층(380)은 발광 소자(300)의 외부에 형성되어 발광 소자(300)를 보호할 수 있다. 일 예로, 절연층(380)은 발광 소자(300)의 측면부를 둘러싸도록 형성되어, 발광 소자(300)의 길이방향의 양 단부, 예를 들어 제1 반도체층(310) 및 제2 반도체층(320)이 배치된 양 단부에는 형성되지 않을 수 있다. 다만, 이에 제한되지는 않는다. 절연층(380)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다. 이에 따라 활성층(350)이 제1 전극(210) 또는 제2 전극(220)과 직접 접촉하는 경우 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연층(380)은 활성층(350)을 포함하여 발광 소자(300)의 외부면을 보호하기 때문에, 발광 효율의 저하를 방지할 수 있다.
절연층(380)의 두께는 0.5 ㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
다시 도 2를 참조하면, 발광 소자(300)는 원통형일 수 있다. 다만, 발광 소자(300)의 형태가 이에 제한되는 것은 아니며, 정육면체, 직육면체, 육각기둥형 등 다양한 형태를 가질 수 있다. 발광 소자(300)는 길이(l)가 1㎛ 내지 10㎛ 또는 2㎛ 내지 5㎛의 범위를 가질 수 있으며, 바람직하게는 4㎛ 내외의 길이를 가질 수 있다. 또한, 발광 소자(300)의 직경은 400nm 내지 700nm의 범위를 가질 수 있으며, 바람직하게는 500nm 내외의 두께를 가질 수 있다. 이하에서는 발광 소자(300)가 원통형인 경우를 예시하여 설명한다.
한편, 도 4 내지 도 6은 다른 실시예들에 따른 발광 소자(300')의 개략도 및 단면도이다.
발광 소자(300')는 제1 반도체층(310) 및 제2 반도체층(320)이 배치되는 양 측면 중 적어도 어느 하나에 전극층(360, 370)을 더 포함할 수도 있다.
도 4 및 도 5의 발광 소자(300')는 제2 반도체층(320)에 전극층(370)을 더 포함하는 경우를 예시하고, 도 6의 발광 소자(300'')는 제1 반도체층(310) 및 제2 반도체층(320)에 각각 전극층(360, 370)을 더 포함하는 경우를 예시한다. 설명의 편의를 위해 제1 반도체층(310)이 배치된 일 측면에 형성되는 전극층을 제1 전극층(360), 제2 반도체층(320)이 배치된 타 측면에 형성되는 전극층을 제2 전극층(370)이라 지칭한다. 다만, 이에 제한되는 것은 아니며, 임의의 전극층을 제1 전극층이라 지칭할 수도 있다.
도 4 내지 도 6을 참조하면, 발광 소자(300', 300'')는 제1 전극층(360) 및 제2 전극층(370) 중 적어도 어느 하나를 포함할 수 있으며, 이 경우, 절연층(380)은 길이방향으로 연장되어 제1 전극층(360) 및 제2 전극층(370)을 커버할 수 있도록 형성될 수 있다. 다만, 이에 제한되지 않고 절연층(380)은 제1 반도체층(310), 활성층(350) 및 제2 반도체층(320)만 커버하거나, 전극층(360, 370) 외면의 일부만 커버하여 제1 전극층(360) 및 제2 전극층(370)의 일부 외면이 노출될 수도 있다.
제1 전극층(360) 및 제2 전극층(370)은 오믹(ohmic) 접촉 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 접촉 전극일 수도 있다. 제1 전극층(360) 및 제2 전극층(370)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 제1 전극층(360) 및 제2 전극층(370)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au) 및 은(Ag) 중에서 적어도 어느 하나를 포함할 수 있다. 제1 전극층(360) 및 제2 전극층(370)은 동일한 물질을 포함할 수 있고, 서로 다른 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
이하에서는, 편의상 도 4에 도시된 발광 소자(300')를 예시하여 설명하겠으나, 다른 도면에서 도시된 발광 소자들과 같이, 제1 전극층(360) 및 제2 전극층(370)이 형성되거나 둘 다 생략된 경우에도 동일하게 적용될 수 있다.
한편, 도 7은 도 1의 A 부분의 확대도이다.
도 7을 참조하면, 발광 소자(300)는 제1 접촉 전극(230) 및 제2 접촉 전극(240) 상에서 연결되어, 인가되는 전기 신호를 전달 받을 수 있다.
구체적으로, 발광 소자(300)는 제1 전극(210) 및 제2 전극(220)과 직접 접촉하지 않고 접촉 전극(230, 240)을 통해 연결될 수 있다. 이에 따라 발광 소자(300)를 제1 전극(210) 및 제2 전극(330) 사이에 정렬시킬 때, 제1 전극(210) 및 제2 전극(220)에 고전압이 인가되더라도, 발광 소자(300)에는 고전압이 인가되지 않아 손상을 방지할 수 있다.
다만, 발광 소자(300)는 제1 접촉 전극(230) 및 제2 접촉 전극(240)과 접촉하게 되는데, 상술한 바와 같이 에픽택셜법에 의해 제조되는 발광 소자(300)는 기판과의 분리면이 평탄하지 않고 요철 구조 또는 경사진 형태를 가질 수도 있다. 기판에서 성장된 발광 소자(300)는 물리적인 방법으로 기판과 분리하기 때문에, 제조된 발광 소자(300)의 분리면이 평탄하지 않고 거칠기를 가질 수 있다.
특히, 발광 소자(300)의 분리면에 부분적으로 경사진 영역이 형성된 경우, 제1 접촉 전극(230) 및 제2 접촉 전극(240) 상에서 정렬된 발광 소자(300)와 접촉 전극(230, 240)을 연결할 때, 접촉 전극 재료의 연결이 끊어지는 문제가 발생할 수도 있다. 이에 따라 접촉 전극(230, 240)이 단선되어 쇼트(short) 불량이 발생할 수 있고, 발광 소자(300)에 전기 신호가 인가되지 않을 수도 있다.
이를 방지하기 위해, 발광 소자(300)는 기판과의 분리면이 매끄러운 형상을 가질 필요가 있다. 본 발명의 일 실시예에 따른 발광 소자(300)의 제조방법은 에픽택셜법에 따라 성장된 소자 적층체 내의 적어도 일부 영역에 희생층을 형성하여, 식각에 따라 발광 소자(300)를 화학적으로 분리하는 방법을 포함할 수 있다. 이에 따라, 일 실시예에 따른 발광 소자(300)는 제1 접촉 전극(230) 및 제2 접촉 전극(240)과 접촉하는 양 측부면은 기판에 수직한 면에 평행하도록 평탄한 형상을 가질 수 있고, 상술한 접촉 전극(230, 240) 재료의 단선 문제를 방지할 수 있다. 이하에서는 도 8 내지 도 20을 참조하여, 일 실시예에 따른 발광 소자(300)의 제조방법에 대하여 상세히 설명한다.
도 8 내지 도 20은 일 실시예에 따른 발광 소자(300)의 제조방법을 순서대로 도시한다.
일 실시예에 따른 발광 소자(300)의 제조 방법은, 기판(10) 및 기판(10) 상에 형성되고 제1 서브 도전성 반도체층(31')을 포함하는 하부 기판(11)을 준비하는 단계, 하부 기판(11) 상의 적어도 일부에 서로 이격되어 배치되는 적어도 하나의 마스크패턴(21) 및 마스크패턴(21)이 이격되어 형성되는 영역인 개구부(22)를 포함하는 제1 마스크층(20)을 형성하는 단계, 제1 마스크층(20) 상에 제1 도전성 반도체층(31), 활성 물질층(35) 및 제2 도전성 반도체층(32)을 적층하여 소자 적층체(30')를 형성하는 단계, 소자 적층체(30')를 수직한 방향으로 식각하여 소자 로드(30)를 형성하는 단계 및 마스크패턴(21)을 제거하여 하부 기판(11)으로부터 소자 로드(30)를 분리하는 단계를 포함할 수 있다.
먼저, 기판(10) 상에 제1 서브 도전성 반도체층(31')이 적층된 하부 기판(11)을 준비한다. 도 8에 도시된 바와 같이, 하부 기판(11)은 기판(10) 및 제1 서브 도전성 반도체층(31')이 순차적으로 적층된 구조를 가진다. 제1 서브 도전성 반도체층(31')은 발광 소자(300)의 제1 반도체층(310)과 동일한 물질을 포함할 수 있다. 일 예로, 제1 서브 도전성 반도체층(31')은 n형 반도체층으로, n형으로 도핑된 제1 반도체층(310)과 동일한 물질을 포함할 수도 있다. 다만, 이에 제한되는 것은 아니다.
기판(10)은 사파이어 기판(Al2O3) 및 유리와 같은 투명성 기판을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, GaN, SiC, ZnO, Si, GaP 및 GaAs 등과 같은 도전성 기판으로 이루어질 수도 있다. 이하에서는, 하부 기판(11)이 사파이어 기판(Al2O3)인 경우를 예시하여 설명한다.
기판(10)의 두께는 특별히 제한되지 않으나, 일 예로 두께가 400㎛ 내지 1500㎛의 범위를 가질 수 있다.
기판(10) 상에는 복수의 도전성 반도체층이 형성된다. 에피택셜법에 의해 성장되는 복수의 도전성 반도체층은 시드 결정을 형성하고, 재료를 증착하여 성장될 수 있다. 여기서, 반도체층은 전자빔 증착법, 물리적 기상 증착법(Physical vapor deposition, PVD), 화학적 기상 증착법(Chemical vapor deposition, CVD), 플라즈마 레이저 증착법(Plasma laser deposition, PLD), 이중형 열증착법(Dual-type thermal evaporation), 스퍼터링(Sputtering), 금속-유기물 화학기상 증착법(Metal organic chemical vapor deposition, MOCVD) 등일 수 있으며, 바람직하게는, 금속-유기물 화학기상 증착법(MOCVD)에 의해 형성될 수 있다. 다만, 이에 제한되지 않는다.
복수의 도전성 반도체층을 형성하기 위한 전구체 물질은 대상 물질을 형성하기 위해 통상적으로 선택될 수 있는 범위 내에서 특별히 제한되지 않는다. 일 예로, 전구체 물질은 메틸기 또는 에틸기와 같은 알킬기를 포함하는 금속 전구체일 수 있다. 예를 들어, 트리메틸 갈륨(Ga(CH3)3), 트리메틸 알루미늄(Al(CH3)3), 트리에틸 인산염((C2H5)3PO4)과 같은 화합물일 수 있으나, 이에 제한되지 않는다.
기판(10) 상에는 제1 서브 도전성 반도체층(31')이 형성된다. 후술할 바와 같이, 일 실시예에 따른 발광 소자(300)의 제조방법은 발광 소자(300)의 제1 반도체층(310)을 형성하기 전에 제1 마스크층을 형성한다. 이에 따라, 제1 서브 도전성 반도체층(31')은 제1 마스크층 상에서 성장하는 제1 반도체층(310)의 시드 결정을 제공할 수 있다.
한편, 기판(10)과 제1 서브 도전성 반도체층(31') 사이에는 버퍼층(15)을 적어도 한층 더 포함할 수도 있다. 도 8에 도시된 바와 같이, 기판(10) 상에 버퍼층(15)이 형성되고, 그 제1 서브 도전성 반도체층(31')이 형성될 수도 있다.
버퍼층(15)은 기판(10)과 제1 서브 도전성 반도체층(31')의 격자 상수 차이를 줄여주기 위해 포함될 수 있다. 제1 서브 도전성 반도체층(31')이 기판(10) 상에 직접 형성될 수도 있으나, 제1 서브 도전성 반도체층(31')이 원활하게 결정성장을 할 수 있도록 버퍼층(15)을 형성하여 시드 결정을 제공할 수도 있다. 일 예로, 버퍼층(15)은 언도프드(Undopped) 반도체층일 수 있으며, 언도프드 반도체층은 제1 서브 반도체층(31')과 동일한 물질을 포함하되, 도핑되지 않은 물질일 수 있다. 예를 들어, 언도프드 반도체층은 도핑되지 않은 InAlGaN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 어느 하나일 수 있으나, 이에 제한되지 않는다. 이하에서는, 기판(10)상에 버퍼층(15)으로 언도프트 반도체층이 형성된 경우를 예시한다.
다음으로, 도 9에 도시된 바와 같이, 준비된 하부 기판(11) 상의 적어도 일부 영역에 형성되는 복수의 마스크패턴(21)을 포함하는 제1 마스크층(20)을 형성한다. 제1 마스크층(20)은 복수의 마스크패턴(21)이 각각 서로 이격되어 배치될 수 있다. 제1 마스크층(20)은 마스크패턴(21)이 배치된 영역과 복수의 마스크패턴(21)이 서로 이격되어 배치됨에 따라 형성되는 개구부(22)를 포함할 수 있다. 제1 서브 도전성 반도체층(31')의 결정은 제1 마스크층(20)의 개구부(22)를 통해 성장할 수 있다.
제1 마스크층(20)의 마스크패턴(21)은 절연물질 및 전도성 물질 중 적어도 어느 하나를 포함할 수 있다. 일 예로, 절연물질은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등일 수 있으며, 전도성 물질은 ITO, IZO, IGO, ZnO, 그래핀, 그래핀 산화물(Graphene oxide) 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
제1 서브 도전성 반도체층(31')의 결정이 성장할 때, 결정의 결정립 계면에서 단결정화(uniform)되지 않아, 성장된 반도체층 내에 결함(defact)이 형성될 수 있다. 상기 결함은 발광 소자(300)의 반도체층(310, 320) 내에서 전자이동도 또는 발광 소자(300)의 발광 효율을 저해하는 요인이 될 수 있다.
반면에, 제1 마스크층(20)을 형성하여 제1 서브 도전성 반도체층(31')의 결정을 성장시킬 경우, 결정립 계면의 결함이 마스크패턴(21)에 의해 성장이 방해되고 개구부(22)에서 형성되는 결함만이 남게 된다. 따라서, 최종적으로 형성되는 제1 반도체층(310) 내에 형성되는 결함의 수를 감소시킬 수 있다.
또한, 후술할 바와 같이, 제1 마스크층(20)은 발광 소자(300)를 기판(10) 또는 하부 기판(11)으로부터 분리할 때, 함께 식각되어 제거될 수 있다. 이에 따라, 제1 마스크층(20)의 마스크패턴(21) 상에서 형성되는 발광 소자(300)는 분리면이 마스크패턴(21)의 표면과 동일한 형상을 가질 수 있다. 즉, 발광 소자(300)의 분리면은 제1 마스크층(20)의 패턴, 마스크패턴(21)의 형태 또는 구조 등에 따라 다양한 형상을 가질 수 있다. 이는 도 8을 참조하여 설명한 바와 같이, 발광 소자(300)의 일 측면부(또는 분리면)의 형태에 따라 접촉 전극(230, 240)과의 연결에서 단선 불량의 문제와 연관될 수 있다. 이에 대한 자세한 설명은 후술하기로 한다.
다음으로, 제1 마스크층(20)상에 제1 도전성 반도체층(31), 활성 물질층(35) 및 제2 도전성 반도체층(32)을 적층하여 소자 적층체(30')를 형성한다. 제1 마스크층(20) 상에 적층되는 제1 도전성 반도체층(31), 활성 물질층(35) 및 제2 도전성 반도체층(32)은 기판(10) 또는 하부 기판(11)과 분리되어 발광 소자(300)를 형성한다. 따라서, 제1 도전성 반도체층(31), 활성 물질층(35) 및 제2 도전성 반도체층(32)은 도 2 내지 도 6을 참조하여 설명한 발광 소자(300)와 동일한 물질들을 포함할 수 있다. 이하에서는, 제1 도전성 반도체층(31), 활성 물질층(35) 및 제2 도전성 반도체층(32)을 형성하는 방법에 대하여 상세히 설명한다.
먼저, 제1 도전성 반도체층(31)은 제1 서브 도전성 반도체층(31')과 동일한 물질을 포함하여, 상술한 방법들 중 일 예로 금속-유기물 화학적 기상 증착법(MOCVD)을 통해 형성될 수 있다. 제1 서브 도전성 반도체층(31')의 결정은 제1 도전성 반도체층(31)의 시드 결정을 제공할 수 있으며, 제1 마스크층(20)의 개구부(22) 통해 성장할 수 있다.
도 10 내지 도 12는 일 실시예에 따른 제1 서브 도전성 반도체층(31')의 결정이 성장하는 과정을 도시하는 개략도이다.
구체적으로, 개구부(22)와 중첩되는 영역의 제1 서브 도전성 반도체층(31') 결정들이 수직방향으로 성장하여 마스크패턴(21)의 두께와 동일한 수준까지 성장하게 된다. 이후, 개구부(22)에서 성장한 결정들이 마스크패턴(21)의 상부로 수평방향 성장하여 제1 서브 도전성 반도체층(31')의 결정들이 퍼지게 된다. 마지막으로, 마스크패턴(21) 상의 일부 영역에서 제1 서브 도전성 반도체층(31') 결정들이 병합(merge)하여, 제1 도전성 반도체층(31)의 일부를 형성하게 된다. 제1 서브 도전성 반도체층(31') 결정이 마스크패턴(21) 상에서 병합영역은 결정립 계면이 되어 결함을 형성할 수 있다. 다만, 마스크패턴(21)과 중첩된 영역에 형성된 결함들은 성장하지 못하게 되고, 최종적으로 형성되는 제1 반도체층(310) 내의 결함의 수는 감소할 수 있다.
도 13에 도시된 바와 같이, 제1 서브 도전성 반도체층(31')의 결정이 성장하여 제1 도전성 반도체층(31)을 형성하면, 제1 도전성 반도체층(31) 상에 활성 물질층(35) 및 제2 도전성 반도체층(32)을 적층하여 소자 적층체(30')를 형성한다. 활성 물질층(35) 및 제2 도전성 반도체층(32)도 제1 마스크층(20)이 형성되어 개구부(22)를 통해 성장하는 것을 제외하고는 제1 도전성 반도체층(31)과 동일한 방법으로 성장할 수 있다. 이에 대한 자세한 설명은 생략하기로 한다.
한편, 발광 소자(300)는 제1 반도체층(310) 및 제2 반도체층(320) 중 적어도 어느 하나에 전극층(360, 370)을 더 포함할 수 있다. 이에, 형성된 소자 적층체(30') 상에 도전성 전극층(37)을 형성하는 단계를 더 포함할 수 있다. 도 14를 참조하면, 제2 도전성 반도체층(32)의 상부에 도전성 전극층(37)이 형성된 것을 알 수 있다. 도전성 전극층(37)은 상술한 바와 같이 전도성 물질을 포함할 수 있으며, 제2 도전성 반도체층(32)과 동일한 방법으로 형성될 수 있다. 형성된 도전성 전극층(37)은 제2 도전성 반도체층(32)과 오믹접촉 또는 쇼트키 접촉을 형성할 수도 있다. 이하에서는, 도전성 전극층(37)만 형성된 소자 적층체(30')를 예시하여 설명한다.
다음으로, 소자 적층체(30')를 수직방향으로 식각하여 소자 로드(30)를 제조한다. 소자 적층체(30')를 수직으로 식각하는 단계는 통상적으로 수행될 수 있는 방법을 포함할 수 있다. 일 예로, 소자 적층체(30')상에 하드마스크층(41) 및 나노 패턴층(42)을 포함하는 제2 마스크층(40)을 형성한 뒤, 이를 식각하여 소자 로드(30)를 제조할 수 있다. 이에 대한 설명은 도 15 및 도 16이 참조된다.
도 15를 참조하면, 소자 적층체(30')의 제2 도전성 반도체층(23)의 상부에 하드마스크층(41) 및 나노 패턴층(42)을 포함하는 제2 마스크층(40)이 형성된다.
하드마스크층(41)은 소자 적층체(30')에 포함되는 제1 도전성 반도체층(31), 활성 물질층(35) 및 제2 도전성 반도체층(32)의 연속적인 에칭을 위한 마스크의 역할을 수행할 수 있다. 하드마스크층(41)은 절연성 물질을 포함하는 제1 층(41_1)과 금속을 포함하는 제2 층(41_2)을 포함할 수도 있다.
하드마스크층(41)의 제1 층(41_1)에 포함되는 절연성 물질은 산화물 또는 질화물을 이용할 수 있다. 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등일 수 있다. 제1 층(41_1)의 두께는 0.5㎛ 내지 1.5㎛의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
제2 층(41_2)의 경우, 소자 적층체(30')의 연속적인 식각을 위해 마스크의 역할을 수행할 수 있는 통상적인 재료이면 특별히 제한되는 것은 아니다. 예를 들어, 제2 층(41_2)은 크롬(Cr) 등을 포함할 수도 있다. 제2 층(41_2)의 두께는 30nm 내지 150nm의 범위를 가질 수 있으나, 이에 제한되는 것은 아니다.
다음으로, 하드마스크층(41)의 상부에 적어도 하나의 나노 패턴이 서로 이격되어 배치되는 나노 패턴층(42)을 형성할 수 있다. 나노 패턴층(42)은 서로 이격된 나노 패턴이 소자 적층체(30')의 연속적인 식각을 위해 마스크의 역할을 수행할 수 있다. 나노 패턴층(42)은 폴리머, 폴리스티렌 스피어, 실리카 스피어 등을 포함하여 패턴을 형성할 수 있는 방법이면 특별히 제한되지 않는다.
일 예로, 나노 패턴층(42)이 폴리머를 포함하는 경우, 폴리머를 이용하여 패턴을 형성할 수 있는 통상적인 방법이 채용될 수 있다. 예를 들어, 포토리소그래피, e-빔 리소그래피, 나노 임프린트 리소그래피 등의 방법으로 폴리머를 포함하는 나노 패턴층(42)을 형성할 수 있다.
특히, 나노 패턴층(42)의 구조, 형태 및 이격된 간격은 최종적으로 제조되는 발광 소자(300)의 형태와 연관될 수 있다. 다만, 상술한 바와 같이, 발광 소자(300)의 형상이 다양할 수 있으므로, 나노 패턴층(42)의 구조는 특별히 제한되지 않는다. 일 예로, 나노 패턴층(42)이 서로 이격된 원형의 패턴을 가질 경우, 소자 적층체(30')를 수직으로 식각하여 제조되는 소자 로드(30)는 원통형을 가질 수 있다. 이에 따라, 기판(10) 또는 하부 기판(11)으로부터 분리된 발광 소자(300)는 원통형일 수 있다. 다만, 이에 제한되지 않는다.
다음으로, 소자 적층체(30')의 상부에 제2 마스크층(40)이 형성되면, 나노 패턴층(42)이 형성된 영역은 식각되지 않고 나노 패턴층(42)의 나노 패턴이 이격된 영역을 수직으로 식각하여 홀(hole)을 형성한다. 상기 홀은 하드마스크층(41)부터 제1 마스크층(20)이 형성된 영역까지 선택적으로 형성될 수 있다.
소자 적층체(30')를 식각하여 홀을 형성하는 방법은 통상적인 방법으로 수행될 수 있다. 예를 들어, 식각공정은 건식식각법, 습식식각법, 반응성 이온 에칭법(Reactive ion etching, RIE), 유도 결합 플라즈마 반응성 이온 에칭법(Inductively coupled plasma reactive ion etching, ICP-RIE) 등일 수 있다. 건식 식각법의 경우 이방성 식각이 가능하여 수직 식각에 의한 홀을 형성하기에 적합할 수 있다. 상술한 방법의 식각법을 이용할 경우, 식각 에천트(Etchant)는 Cl2 또는 O2 등일 수 있다. 다만, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 소자 적층체(30')의 식각은 건식 식각법과 습식 식각법을 혼용하여 이루어질 수 있다. 예를 들어, 먼저 건식 식각법에 의해 깊이 방향의 식각을 한 후, 등방성 식각인 습식 식각법을 통해 식각된 측벽이 표면과 수직한 평면에 놓이도록 할 수 있다.
수직식각된 소자 적층체(30')의 상부에 남아있는 제2 마스크층(40)은 통상적인 방법, 예를 들어, 건식식각법, 습식식각법을 통해 제거되고, 소자 로드(30)를 형성한다.
마지막으로, 소자 로드(30) 상에 절연막(38)을 형성하고 마스크패턴(21)을 제거함으로써 소자 로드(30)의 적어도 일부를 기판(10) 또는 하부 기판(11) 상에서 분리하여 발광 소자(300)를 제조한다.
절연막(38)은 소자 로드(30)의 외면에 형성되는 절연물질로서, 수직 식각된 소자 로드(30)의 외면에 절연물질을 도포하거나 침지시키는 방법 등을 이용하여 형성될 수 있으나, 이에 제한되는 것은 아니다. 일 예로, 절연막(38)은 원자층 증착법(Atomic layer depsotion, ALD)으로 형성될 수 있다. 절연막(38)은 발광 소자(300)의 절연층(380)을 형성할 수 있다. 상술한 바와 같이 절연막(38)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 산화 알루미늄(Al2O3), 질화 알루미늄(AlN) 등일 수 있다.
도 17을 참조하면, 소자 로드(30)의 외면 및 소자 로드(30)가 이격되어 식각됨으로써 외부로 노출된 마스크패턴(21)의 일부 면에도 절연막(38)이 형성될 수 있다. 절연막(38)이 소자 로드(30)의 상부 면인 제2 도전성 전극층(37) 상에도 형성될 경우, 발광 소자(300)의 접촉 전극(230, 240)과의 연결이 절연될 수 있다. 따라서, 소자 로드(30)의 길이 방향과 수직한 방향, 다시 말해 기판(10) 또는 하부 기판(11)과 평행한 방향으로 형성된 절연막(38)은 일부 제거될 필요가 있다. 즉, 도 18에 도시된 바와 같이, 적어도 소자 로드(30)의 상면에 배치된 절연막(38)을 제거하여 이를 위하여 소자 로드(30)의 상면을 노출할 필요가 있다. 이를 위해 이방성 식각인 건식 식각이나 에치백 등의 공정이 수행될 수 있다.
그리고, 마스크패턴(21)을 제거함으로써 소자 로드(30)의 적어도 일부를 기판(10) 또는 하부 기판(11)과 분리하여 발광 소자(300)를 제조한다. 마스크패턴(21)은 불산(HF)과 같은 에천트(etchant)에 의해 용해될 수 있다. 따라서, 도 19에 도시된 바와 같이, 제1 마스크층(20)의 마스크패턴(21) 상에 형성된 소자 로드(30_1)는 마스크패턴(21)을 용해시켜 하부 기판(11)에서 화학적으로 분리(Chemical lift-Off)되어 발광 소자(300_1)를 제조할 수 있다. 발광 소자(300_1)는 마스크패턴(21)이 용해되어 제거됨으로써 분리되기 때문에, 분리면(390_1)이 비교적 평탄할 수 있다. 즉, 소자 로드(30)가 하부 기판(11)에서 분리되는 면인 분리면이 제2 도전성 반도체층(32)의 상면과 실질적으로 평탄하고 상호 평행할 수 있다.
반면에, 제1 마스크층(20)의 개구부(22) 상에 형성된 소자 로드(30_2)는 분리되지 않고 남게 된다. 도 20을 참조하면, 제1 마스크층(20)의 개구부(22) 상에 형성된 소자 로드(30_2)는 물리적인 방법을 통해 기판(10) 또는 하부 기판(11)과 분리될 수 있다. 상기의 방법을 통해 제조되는 발광 소자(300_2)는 기판(10)과 분리되는 면인 분리면(390_2)이 요철구조를 가지거나, 일부 경사진 영역이 형성될 수 있다.
이는 상술한 바와 같이, 발광 소자(300_2)가 접촉 전극(230, 240)과 연결될 때 접촉 전극 재료의 단선 문제를 발생할 수 있다. 이를 해결하기 위해, 발광 소자(300_2)의 분리면(390_2)은 추가적인 식각을 통한 평탄화 공정이 수행될 필요가 있다.
반면에, 일 실시예에 따라 제조되는 발광 소자(300_1)는 소자 적층체(30')의 일부 영역에 배치되는 제1 마스크층(20)의 마스크패턴(21) 상에서 형성되어, 화학적인 방법에 의해 분리되어 분리면(390_1)이 평탄할 수 있다. 즉, 결정 성장을 통해 형성된 소자 로드(30)는 기판(10)으로부터 분리됨과 동시에 분리면(390_1)의 평탄화가 수행될 수 있다.
즉, 도 19 및 도 20을 참조하면, 하부 기판(11) 상에 형성되는 제1 마스크층(20)은 식각에 의해 제거되고 소자 로드(30)는 분리될 수 있다. 제1 마스크층(20)의 마스크패턴(21) 상에 형성되는 소자 로드(30_1)는 식각에 의해 분리되고, 개구부(22) 상에 형성되는 소자 로드(30_2)는 물리적인 방법으로 분리될 수 있다. 여기서, 마스크패턴(21) 또는 개구부(22) 상에서 각각 분리된 발광 소자(300_1, 300_2)는 분리면이 다른 형상을 가질 수 있다.
이하에서는, 도 21 및 도 22를 참조하여 발광 소자(300_1, 300_2)의 분리면(390_1, 390_2)에 대하여 설명한다. 설명의 편의를 위해, 마스크패턴(21) 상에서 형성되어 분리된 발광 소자(300_1)를 제1 발광 소자(300_1), 개구부(22) 상에서 형성되어 분리된 발광 소자(300_2)를 제2 발광 소자(300_2)라 지칭한다.
도 21은 일 실시예에 따른 제1 발광 소자(300_1) 및 제2 발광 소자(300_2)의 분리면(390_1, 390_2)을 나타내는 확대도이다.
도 21을 참조하면, 제1 발광 소자(300_1) 및 제2 발광 소자(300_2)는 제1 반도체층(310)이 배치되는 일 측면이 분리면(390_1, 390_2)이 된다. 제1 발광 소자(300_1)의 분리면(390_1)은 제1 마스크층(20)의 마스크패턴(21)과 접하는 면으로, 제1 발광 소자(300_1)가 분리될 때 마스크패턴(21)이 화학적으로 제거되며 비교적 평탄한 형상을 가진다. 반면에, 제2 발광 소자(300_2)의 분리면(390_2)은 제1 마스크층(20)의 개구부(22)와 접하는 영역에서 분리되어 형성될 수 있다. 개구부(22) 상에 형성되는 소자 로드(30_2)는 제1 마스크층(20)을 제거할 때 함께 분리되지 않고 제1 서브 도전성 반도체층(31')과 결합을 유지한다. 이를 물리적인 방법으로 제거하여 소자 로드(30_2)를 분리하면, 제2 발광 소자(300_2)의 분리면(390_2)은 거친 표면을 가진다.
제2 발광 소자(300_2)의 경우, 하부 기판(11)과 분리될 때 물리적인 방법으로 분리되기 때문에 제1 서브 도전성 반도체층(31')과 제1 반도체층(310)사이의 결정립 계면에서 매끄럽게 분리되지 않는다. 각각의 결정립 계면에서 비교적 격자인력이 약한 부분이 분해되기 때문에, 제2 발광 소자(300_2)의 분리면(390_2)은 통일성 없이 다양한 형상을 가지게 된다.
특히, 제2 발광 소자(300_2)의 분리면(390_2)에서 일 부분이 돌출되거나 함몰되어 경사가 생기거나 거친 표면을 가지는 경우, 접촉 전극(230, 240)과 연결되는 영역에서 빈 공간이 생길 수도 있다. 이에 따라, 도 5의 발광 소자(300)와 접촉 전극(230, 240)이 연결되는 영역(III-III')에서 접촉 전극 재료의 단선이 생길 수 있다. 상술한 바와 같이, 접촉 전극 재료의 단선은 발광 소자(300)의 쇼트 불량 및 발광 불량의 문제를 발생한다.
반면에, 제1 발광 소자(300_1)와 같이 분리면(390_1)이 비교적 평탄한 형태일 경우, 도 7의 상기 영역(III-III')에서, 접촉 전극 재료의 단선이 생기지 않고, 발광 소자(300_1)의 반도체층(310, 320) 또는 전극층(360, 370)과의 쇼트 불량 또는 발광 불량을 방지할 수 있다. 이로 인해 표시 장치에 있어서 발광 소자(300)의 신뢰도를 향상시킬 수 있다.
일 실시예에 따르면, 제1 발광 소자(300_1)의 분리면(390_1)의 거칠기는 제2 발광 소자(300_2)의 분리면(390_2)의 거칠기의 10% 내외의 값을 가질 수 있다. 일 예로, 제1 발광 소자(300_1)의 분리면(390_1)의 거칠기 값은 8 nm Ra 내지 12 nm Ra의 값을 가지고, 제2 발광 소자(300_2)의 분리면(390_2)의 거칠기 값은 90 nm Ra 내지 110 nm Ra의 값을 가질 수 있다. 다만, 이에 제한되는 것은 아니다.
한편, 상술한 바와 같이, 제1 마스크층(20)은 다양한 구조를 가질 수 있다. 일 실시예에 따른 발광 소자(300)는 분리면이 비교적 평탄하여 제1 접촉 전극(230) 또는 제2 접촉 전극(240)과의 연결에 있어서 단선 불량이 생기지 않는 범위 내에서 제1 마스크층(20)의 구조는 특별히 제한되지 않는다. 이하에서는, 기판(10) 또는 하부 기판(11)상에 형성되는 제1 마스크층(20)의 다양한 구조에 대하여 설명한다.
도 23 내지 도 26은 일 실시예에 따른 제1 마스크층(20)이 형성된 하부 기판(11)의 평면도이다.
하부 기판(11) 상에 형성되는 제1 마스크층(20)은 마스크패턴(21) 및 개구부(22)를 포함하여, 하부 기판(11)상의 적어도 일부에 패턴을 형성할 수 있다. 복수의 마스크패턴(21)은 서로 이격되어 배치되고, 마스크패턴(21)이 이격된 영역은 개구부(22)가 형성될 수 있다.
구체적으로, 도 23에 도시된 바와 같이 제1 마스크층(20_1)은 평면상 원형의 마스크패턴(21_1)을 복수개 포함하여 서로 이격되어 배치될 수 있다. 복수의 마스크패턴(21_1)이 서로 이격된 영역은 개구부(22_1)가 형성된다.
또한, 도 23의 경우 하부 기판(11) 상에서 원형의 마스크패턴(21_1)이 돌출되어 형성되고, 개구부(22_1)가 함몰된 구조를 도시하고 있다. 그러나, 이에 제한되지 않고, 도 24와 같이, 원형의 개구부(22_2)가 함몰되어 형성되고, 이외의 영역에 마스크패턴(21_2)이 돌출되어 형성될 수도 있다. 이는 제1 마스크층(20_1)을 형성하는 단계에서 마스크패턴(21_1) 물질을 증착시키는 경우, 제1 마스크층(20_1)의 패턴에 따라 마스크패턴(21_1)이 돌출될 수 있다. 반대로 하부 기판(11) 상에 마스크패턴(21_2)을 포함하는 층을 형성한 뒤, 제1 마스크층(20_2)의 패턴에 따라 식각하여 개구부(22_2)를 형성하는 경우, 패턴의 형태에 따라 개구부(22_2)가 함몰되어 형성될 수도 있다.
또한, 도 25에 도시된 바와 같이, 마스크패턴(21_3)은 사각형의 형상일 수도 있다. 다만, 이에 제한되지 않으며 하부 기판(11)상에 형성되는 마스크패턴(21)은 다양한 형상을 가질 수 있다. 도 25의 제1 마스크층(20_3)은 마스크패턴(21_3)의 형성이 사각형인 것을 제외하고는 도 21의 제1 마스크층(20_1)과 동일할 수 있다. 그리고, 도 23과 같이, 마스크패턴(21_3)이 돌출되어 형성되고, 개구부(22_3)가 함몰된 구조를 가질 수도 있다.
한편, 도 26에 도시된 바와 같이, 제1 마스크층(20_4)은 하부 기판(11) 상에서 선형의 마스크패턴(21_4)이 복수개 서로 이격되어 배치되고, 마스크패턴(21_4)이 이격된 영역은 개구부(22_4)를 형성할 수도 있다. 일 실시예에 따르면, 제1 마스크층(20_4)은 적어도 하나의 마스크패턴(21_4)이 하부 기판(11)의 일 측부와 일 측부의 대향하는 타 측부사이에서 연결되며 배치될 수 있다. 그리고, 매스크패턴(21_4)이 연결되는 방향인 제1 방향에 수직한 제2 방향으로 이격되어 배치되고, 그 사이에 개구부(22_4)가 형성될 수 있다. 도 26의 제1 마스크층(20_4)은 도 25의 제1 마스크층(20_3)에 비해 마스크패턴(21_4)이 직선형으로 형성된 것을 제외하고는 동일하다.
한편, 다시 도 10 내지 도 12를 참조하면, 제1 서브 도전성 반도체층(31')의 결정은 개구부(22)를 통해 수직한 방향으로 성장하고, 마스크패턴(21) 상에서 수평한 방향으로 성장할 수 있다. 여기서, 마스크패턴(21)의 직경(d1)과 마스크패턴(21) 간의 이격된 거리에 해당하는 개구부(22)의 직경(d2)의 비는 다양할 수 있다. 다만, 개구부(22)의 직경(d2)이 너무 작을 경우 제1 서브 도전성 반도체층(31')의 결정이 성장하는 속도가 느릴 수 있고, 반대로 너무 클 경우 제1 마스크층(20) 상에서 결정의 수평방향의 성장이 수직방향의 성장보다 느릴 수 있다. 이에 따라 제1 서브 도전성 반도체층(31')의 결정이 마스크패턴(21) 상에서 병합되지 않을 수도 있다. 따라서, 제1 마스크층(20)의 마스크패턴(21) 및 개구부(22)의 직경비는 특정 범위 내로 조절될 필요가 있다.
구체적으로, 마스크패턴(21)의 일 축 방향으로 특정된 직경(d1)은 개구부(22)의 상기 일 축방향과 동일한 방향으로 측정된 직경(d2)의 2.5배 내지 3.5배의 값을 가질 수 있다. 다시 말해, 임의의 제1 개구부(22')와 인접한 마스크패턴(21)을 기준으로 반대편에 형성된 제2 개구부(22")간의 직경(d1)은 각 개구부(22)의 직경(d2)의 2.5배 내지 3.5배의 값을 가질 수 있다. 도 21에 도시된 바와 같이, 마스크패턴(21_4)의 직경(d1)은 개구부(22_4)의 직경(d2) 보다 더 클 수 있다. 일 예로, 마스크패턴(21)의 직경(d1)이 3.5 ㎛ 내지 4.5 ㎛의 범위를 가질 때, 개구부(22)의 직경(d2)은 700nm 내지 1.5 ㎛의 범위를 가질 수 있다.
제1 마스크층(20)의 마스크패턴(21)과 개구부(22)가 상기의 범위 내의 값을 가질 때, 제1 서브 도전성 반도체층(31') 결정의 수직방향 성장과 마스크패턴(21) 상에서 결정간의 병합이 적절하게 이루어질 수 있다. 특히, 마스크패턴(21) 상에서 제1 서브 도전성 반도체층(31') 결정의 병합이 이루어지기 위해, 개구부(22)의 직경(d2)에 비해 마스크패턴(21)의 직경(d1)이 너무 크지 않도록 조절될 수 있다. 이에 따라 제1 마스크층(20) 상에 제1 도전성 반도체층(31)의 일부가 형성되고, 지속적인 결정 성장을 통해 제1 도전성 반도체층(31)을 형성할 수 있다.
또한, 상술한 바와 같이, 제1 마스크층(20)의 마스크패턴(21)은 절연물질 및 전도성 물질 중 적어도 어느 하나를 포함할 수 있다. 이에 마스크패턴(21_5)은 상기의 물질들을 포함하여 단층 또는 둘 이상의 다층으로 형성될 수도 있다. 일 실시예에 따르면, 마스크패턴(21_5)은 적어도 한층 이상이 적층된 구조를 가지되, 하부 기판(11)에 접하는 면에 절연 물질을 포함하는 절연물질층(21_5')이 배치되고, 절연물질층(21_5') 상에 전도성 물질을 포함하는 전도성 물질층(21_5")이 배치될 수 있다.
도 27은 다른 실시예에 따른 제1 마스크층(20_5)이 형성된 하부 기판(11)의 단면도이다.
구체적으로, 마스크패턴(21_5)은 하부 기판(11)과 접촉하는 면에 배치되는 절연 물질층(21_5') 및 그 상부에 배치되는 전도성 물질층(21_5")을 포함할 수 있다. 다만, 이에 제한되는 것은 아니며, 마스크패턴(21_5)은 서로 다른 물질층을 3개 이상 포함할 수도 있고, 적층 순서가 반대일 수도 있다. 도 25에서는 절연물질층(21_5') 및 전도성 물질층(21_5")이 순차로 적층된 이중층의 마스크패턴(21_5)은 예시한다.
마스크패턴(21_5)은 상술한 물질들의 조합을 포함하여 다층으로 형성될 수 있다. 예를 들어, 마스크패턴(21_5)이 이중층인 경우 절연물질층(21_5')/전도성 물질층(21_5")의 구조로 형성되어, ITO/SiOx, ZnO/SiOx, ITO/ZnO, ZnO/ITO, Graphene/SiOx, Graphene/Graphene Oxide 등일 수 있다. 특히, 마스크패턴(21_5)이 절연물질층(21_5')이 하부에, 전도성물질층(21_5")이 상부에 적층된 구조를 가질 경우, 마스크패턴(21_5)를 제거하는 단계, 즉 소자 로드(30)가 기판(10) 또는 하부 기판(11)에서 분리될 때 절연물질층(21_5')만을 식각하여, 전도성 물질층(21_5")는 발광 소자(300)에 부착되어 전극층(360)을 형성할 수도 있다. 다만, 이는 본 발명의 일 실시예에 불과하며, 이에 제한되지 않고 다양한 형태의 구조를 가질 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 기판 11: 하부 기판 15: 버퍼층
20: 제1 마스크층
30: 소자 로드
31: 제1 도전성 반도체층
32: 제2 도전성 반도체층 35: 활성 물질층 36: 제2 도전성 전극층
38: 절연막
40: 제2 마스크층
100: 베이스 기판
210: 제1 전극 220: 제2 전극
230: 제1 접촉 전극 240: 제2 접촉 전극
250: 전극라인
300: 발광 소자
310: 제1 반도체층 320: 제2 반도체층 350: 활성층
360: 제1 전극층 370: 제2 전극층 380: 절연층
390: 분리면
500: 격벽 구조체

Claims (15)

  1. 기판 및 상기 기판 상에 배치된 제1 서브 반도체층을 포함하는 하부 기판을 준비하는 단계;
    상기 하부 기판 상에서 서로 이격된 적어도 하나의 마스크 패턴들, 및 상기 마스크 패턴들이 이격된 영역인 개구부를 포함하는 제1 마스크층을 형성하는 단계;
    상기 제1 마스크층 상에 제1 도전성 반도체층, 활성 물질층 및 제2 도전성 반도체층이 적층된 소자 적층체를 형성하는 단계;
    상기 소자 적층체를 상기 하부 기판에 수직한 방향으로 식각하여 복수의 소자 로드를 형성하는 단계; 및
    상기 마스크 패턴을 제거하여 상기 하부 기판으로부터 상기 소자 로드를 분리하는 단계를 포함하고,
    상기 복수의 소자 로드들은 상기 마스크 패턴 상에 배치된 제1 소자 로드, 및 상기 개구부 상에 배치된 제2 소자 로드를 포함하고,
    상기 마스크 패턴을 제거하는 단계에서 상기 제1 소자 로드가 상기 하부 기판으로부터 분리되는 발광 소자의 제조방법.
  2. 제1 항에 있어서,
    상기 마스크 패턴을 제거하는 단계 후에 상기 하부 기판으로부터 상기 제2 소자 로드를 분리하는 단계를 더 포함하는 발광 소자의 제조 방법.
  3. 제2 항에 있어서,
    분리된 상기 제1 소자 로드와 분리된 상기 제2 소자 로드는 각각 상기 하부 기판으로부터 분리된 면인 분리면을 포함하고,
    상기 분리된 제1 소자 로드의 제1 분리면은 상기 제1 소자 로드의 상기 제2 도전성 반도체층의 상면과 평행한 발광 소자의 제조 방법.
  4. 제3 항에 있어서,
    상기 제1 분리면은 8nm Ra 내지 12nm Ra 범위의 표면 거칠기를 갖는 발광 소자의 제조방법.
  5. 제4 항에 있어서,
    상기 분리된 제2 소자 로드의 제2 분리면은 상기 제1 분리면보다 더 큰 표면 거칠기를 갖는 발광 소자의 제조방법.
  6. 제1 항에 있어서,
    상기 복수의 소자 로드들을 형성하는 단계는,
    상기 소자 적층체 상에 하드 마스크층과 상기 하드 마스크층 상에서 서로 이격된 적어도 하나의 패턴들을 포함하는 패턴층을 포함하는 제2 마스크층을 형성하는 단계;
    홀을 형성하기 위해 상기 패턴들이 서로 이격된 영역을 수직한 방향으로 식각하는 단계; 및
    상기 제2 마스크층을 제거하는 단계를 포함하는 발광 소자의 제조방법.
  7. 제6 항에 있어서,
    상기 패턴층의 상기 패턴은 평면도 상 원형의 형상을 갖는 발광 소자의 제조방법.
  8. 제1 항에 있어서,
    상기 복수의 소자 로드들을 형성하는 단계는 상기 소자 로드의 측면 상에 절연막을 형성하는 단계를 더 포함하고,
    상기 마스크 패턴을 제거하는 단계는 상기 하부 기판으로부터 상기 절연막이 형성된 상기 소자 로드를 분리하기 위해 상기 마스크 패턴을 용해하는 단계를 포함하는 발광 소자의 제조방법.
  9. 제8 항에 있어서,
    상기 소자 적층체를 형성하는 단계를 상기 제2 도전성 반도체층 상에 전극 물질층을 형성하는 단계를 더 포함하는 발광 소자의 제조방법.
  10. 제1 항에 있어서,
    상기 마스크 패턴은, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), ITO, ZnO, IGO, 그래핀 및 그래핀 산화물로 이루어진 군에서 선택된 적어도 어느 하나를 포함하는 발광 소자의 제조방법.
  11. 제1 항에 있어서,
    상기 마스크 패턴들은 상기 하부 기판의 상면에 평행한 제1 방향으로 서로 이격되고,
    상기 제1 마스크층에서 상기 마스크 패턴의 상기 제1 방향으로 측정된 길이와 상기 개구부의 상기 제1 방향으로 측정된 길이의 비는 2.5:1 내지 3.5:1의 범위를 갖는 발광 소자의 제조방법.
  12. 제11 항에 있어서,
    상기 마스크 패턴들은 상기 제1 방향 및 상기 제1 방향과 교차하는 제2 방향으로 서로 이격된 발광 소자의 제조 방법.
  13. 제11 항에 있어서,
    상기 마스크 패턴들은 상기 제1 방향과 교차하는 제2 방향으로 연장된 발광 소자의 제조 방법.
  14. 제1 항에 있어서,
    상기 마스크 패턴은 절연 물질을 포함하고 상기 하부 기판의 상면과 접촉하는 절연 물질층, 및
    상기 절연 물질층 상에 배치되고 도전성 물질을 포함하는 도전성 물질층을 포함하는 발광 소자의 제조 방법.
  15. 제14 항에 있어서,
    상기 도전성 물질층은 상기 마스크 패턴의 형성 단계에서 전극층의 형성을 위해 상기 발광 소자에 부착되는 발광 소자의 제조 방법.
KR1020230021396A 2018-06-11 2023-02-17 발광 소자의 제조방법 KR102616377B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020230021396A KR102616377B1 (ko) 2018-06-11 2023-02-17 발광 소자의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180066819A KR102502608B1 (ko) 2018-06-11 2018-06-11 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR1020230021396A KR102616377B1 (ko) 2018-06-11 2023-02-17 발광 소자의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180066819A Division KR102502608B1 (ko) 2018-06-11 2018-06-11 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20230034239A true KR20230034239A (ko) 2023-03-09
KR102616377B1 KR102616377B1 (ko) 2023-12-21

Family

ID=66630093

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180066819A KR102502608B1 (ko) 2018-06-11 2018-06-11 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR1020230021396A KR102616377B1 (ko) 2018-06-11 2023-02-17 발광 소자의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180066819A KR102502608B1 (ko) 2018-06-11 2018-06-11 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치

Country Status (4)

Country Link
US (2) US10862000B2 (ko)
EP (2) EP4030492B1 (ko)
KR (2) KR102502608B1 (ko)
CN (1) CN110581200A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102568353B1 (ko) * 2018-08-16 2023-08-18 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102275367B1 (ko) * 2019-08-21 2021-07-13 주식회사 에스엘바이오닉스 반도체 발광소자 및 이의 제조방법
KR20210086807A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20210149962A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 발광 소자의 제조 장치 및 제조 방법
KR20220030424A (ko) * 2020-08-31 2022-03-11 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치
KR20220037044A (ko) * 2020-09-16 2022-03-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113437203A (zh) * 2021-06-28 2021-09-24 上海天马微电子有限公司 一种显示面板及显示装置
KR20240084919A (ko) * 2022-12-07 2024-06-14 주식회사 어드밴스트뷰테크널러지 디스플레이 장치용 로드형 발광소자 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120122159A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 및 그 제조방법
JP2013004661A (ja) * 2011-06-15 2013-01-07 Sharp Corp 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
KR101730929B1 (ko) * 2015-11-17 2017-04-28 피에스아이 주식회사 선택적 금속오믹층을 포함하는 초소형 led 전극어셈블리 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264454A (ja) 1995-03-27 1996-10-11 Mitsubishi Electric Corp 選択ｍｏｃｖｄ成長法による成膜方法
TW590985B (en) 2003-03-06 2004-06-11 Univ Nat Chiao Tung Selective area growth of carbon nanotubes by metal imprint method
US20070155025A1 (en) 2006-01-04 2007-07-05 Anping Zhang Nanowire structures and devices for use in large-area electronics and methods of making the same
US7759689B2 (en) 2007-05-07 2010-07-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Photonic crystal structures and methods of making and using photonic crystal structures
JP4814394B2 (ja) * 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
KR101105868B1 (ko) 2010-11-08 2012-01-16 한국광기술원 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법
KR102022659B1 (ko) 2012-02-20 2019-11-04 서울바이오시스 주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
US9450141B2 (en) * 2012-10-15 2016-09-20 Seoul Viosys Co., Ltd. Method for separating growth substrate, method for light-emitting diode, and light-emitting diode manufactured using methods
KR20150025438A (ko) 2013-08-29 2015-03-10 서울바이오시스 주식회사 발광소자 제조방법
JP2015142020A (ja) * 2014-01-29 2015-08-03 東京エレクトロン株式会社 ロッド型発光素子の製造方法、及びロッド型発光素子
KR102252993B1 (ko) * 2014-11-03 2021-05-20 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자의 제조방법
US20170076986A1 (en) 2015-07-15 2017-03-16 The Regents Of The University Of Michigan Non-destructive epitaxial lift-off of large area iii-v thin-film grown by metal organic chemical vapor deposition and substrate reuse
FR3053757B1 (fr) * 2016-07-05 2020-07-17 Valeo Vision Dispositif d'eclairage et/ou de signalisation pour vehicule automobile
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
US10186676B2 (en) * 2017-03-13 2019-01-22 Intel Corporation Emissive devices for displays
KR102557754B1 (ko) * 2018-08-03 2023-07-20 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120122159A (ko) * 2011-04-28 2012-11-07 국민대학교산학협력단 초소형 ｌｅｄ 소자 및 그 제조방법
JP2013004661A (ja) * 2011-06-15 2013-01-07 Sharp Corp 半導体素子、半導体素子の製造方法、発光ダイオード、発光ダイオードの製造方法、光電変換素子、太陽電池、照明装置、バックライトおよび表示装置
KR101730929B1 (ko) * 2015-11-17 2017-04-28 피에스아이 주식회사 선택적 금속오믹층을 포함하는 초소형 led 전극어셈블리 제조방법

Also Published As

Publication number Publication date
KR20190140545A (ko) 2019-12-20
KR102502608B1 (ko) 2023-02-22
EP3582270A1 (en) 2019-12-18
KR102616377B1 (ko) 2023-12-21
EP3582270B1 (en) 2022-04-27
US10862000B2 (en) 2020-12-08
EP4030492A1 (en) 2022-07-20
EP4030492B1 (en) 2023-11-15
CN110581200A (zh) 2019-12-17
US20190378953A1 (en) 2019-12-12
US20210091255A1 (en) 2021-03-25
US11430912B2 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
KR102616377B1 (ko) 발광 소자의 제조방법
KR102568353B1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102557754B1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102590984B1 (ko) 발광 소자 구조물 및 발광 소자의 제조방법
WO2012093601A1 (ja) エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス
KR20200088934A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR102652501B1 (ko) 발광 소자의 제조방법 및 발광 소자를 포함하는 표시 장치
KR20190140542A (ko) 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR102626452B1 (ko) 발광 소자의 제조방법 및 발광 소자를 포함하는 표시 장치
US20220254959A1 (en) Light emitting element, manufacturing method thereof, and display device comprising the light emitting element
KR20220014388A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
JP2020107701A (ja) 発光素子及びその製造方法
CN112567538B (zh) 发光元件、其制造方法以及包括发光元件的显示装置
KR20230105760A (ko) 반도체 발광 소자
JP2023126086A (ja) 発光素子とそれを含む表示装置
KR20210143961A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230130184A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20210010694A (ko) 발광 소자, 이의 제조 방법 및 표시 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant