CN108886048A - 摄像装置、摄像装置的制造方法和电子装置 - Google Patents

摄像装置、摄像装置的制造方法和电子装置 Download PDF

Info

Publication number
CN108886048A
CN108886048A CN201780019068.6A CN201780019068A CN108886048A CN 108886048 A CN108886048 A CN 108886048A CN 201780019068 A CN201780019068 A CN 201780019068A CN 108886048 A CN108886048 A CN 108886048A
Authority
CN
China
Prior art keywords
electrode
pixel
imaging device
groove
photo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780019068.6A
Other languages
English (en)
Other versions
CN108886048B (zh
Inventor
水田恭平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN108886048A publication Critical patent/CN108886048A/zh
Application granted granted Critical
Publication of CN108886048B publication Critical patent/CN108886048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本技术涉及一种能够在像素中设置电容元件的情况下防止成像装置的灵敏度降低的成像装置，成像装置的制造方法和电子装置。成像装置包括在像素中的光电转换元件和累积由光电转换元件产生的电荷的电容元件。电容元件包括：第一电极，包括多个沟槽；多个第二电极，每个第二电极的横截面积小于连接到像素中的晶体管的栅极的触点，并且埋入每个沟槽中；以及第一绝缘膜，设置在第一电极和每个沟槽中的第二电极之间。本技术例如可以应用于背面照射型CMOS图像传感器。

Description

摄像装置、摄像装置的制造方法和电子装置
技术领域
本技术涉及一种成像装置，成像装置的制造方法和电子装置。具体地，本技术涉及一种成像装置，其优选地用于提供用于在像素中累积电荷的电容元件的成像装置、制造成像装置的方法和电子装置。
背景技术
已经提出了一种能够通过在像素中提供累积从光电二极管溢出的电荷的电容元件来扩大成像装置的动态范围的成像装置(例如，参见专利文献1)。
引用列表
专利文件
专利文献1：日本专利申请公开号2005-328493
发明内容
技术问题
然而，在像素中提供电容元件相应地减小了光电二极管的光接收面积，导致成像装置的灵敏度降低。
因此，本技术旨在在像素中提供电容元件的情况下防止成像装置的灵敏度降低。
技术方案
在本技术的第一方面，一种成像装置包括像素中的：光电转换元件；以及电容元件，配置为累积由所述光电转换元件产生的电荷，其中，所述电容元件包括：第一电极，包括多个第一沟槽；多个第二电极，每个所述第二电极的横截面积小于连接到像素中的晶体管的栅极的触点，并且埋入每个所述第一沟槽中；以及第一绝缘膜，在每个所述第一沟槽中设置在所述第一电极和所述第二电极之间。
所述第一电极可以设置在布线层中与所述光电转换元件垂直重叠的位置，所述布线层与所述光电转换元件的入射表面侧相对设置。
所述第一电极可以连接到所述像素的负电源侧，而每个所述第二电极可以连接到所述像素的正电源侧。
所述第一电极可以连接到所述像素的正电源侧，而每个所述第二电极可以连接到所述像素的负电源侧。
所述第一电极可以设置在不与所述光电转换元件垂直重叠的位置。
所述第一电极可以设置在其中设置有所述光电转换元件的半导体衬底中。
所述电容元件包括多个第二沟槽，并且还包括第三电极，设置在堆叠在所述半导体衬底中的布线层中与所述第一电极垂直交叠的位置，并且电连接到每个所述第二电极；以及多个第四电极，每个所述第四电极的横截面积小于所述触点的横截面积，埋入每个所述第二沟槽中，并且电连接到所述第一电极；以及第二绝缘膜，在每个所述第二沟槽中设置在所述第三电极和所述第四电极之间。
所述第一电极可以设置在所述布线层处。
在其中设置有所述光电转换元件的所述半导体衬底中，还可以进一步提供第三电极，设置在与所述第一电极垂直交叠的位置处并且电连接到每个所述第二电极；以及第二绝缘膜，设置在所述第一电极和所述第二电极之间。
每个所述第二电极面对所述第一电极的部分的总面积可以大于所述第二电极设置在所述第一电极中的区域的面积。
每个所述第一沟槽可以通过定向自组装光刻来形成。
在本技术的第二方面，一种成像装置的制造方法包括：第一电极形成步骤：在像素中形成第一电极；沟槽形成步骤：在所述第一电极中形成多个沟槽，每个所述沟槽的开口面积小于用于形成连接到像素中晶体管的栅极的触点的沟槽的开口面积；绝缘膜形成步骤：在每个所述沟槽的内表面上形成绝缘膜；以及第二电极形成步骤：在每个所述沟槽中掩埋第二电极。
在所述第一电极形成步骤中，所述第一电极可以形成在与设置在所述像素中的所述光电转换元件的入射表面侧相对设置的布线层中与所述光电转换元件垂直重叠的位置处。
在所述第一电极形成步骤中，所述第一电极可以形成在与所述像素中的所述光电转换元件不垂直重叠的位置处。
在所述第一电极形成步骤中，所述第一电极可以形成在其中设置有所述光电转换元件的半导体衬底中。
在所述第一电极形成步骤中，所述第一电极可以形成在所述布线层中。
每个所述第二电极面对所述第一电极的部分的总面积可以大于所述第二电极设置在所述第一电极中的区域的面积。
在所述沟槽形成步骤中，每个沟槽可以通过定向自组装光刻来形成。
在本技术的第三方面，一种电子设备包括：成像装置；以及信号处理单元，配置为处理从所述成像装置输出的信号，其中，所述成像装置包括像素中的：光电转换元件；以及电容元件，配置为累积由所述光电转换元件产生的电荷，所述电容元件包括其中形成多个第一沟槽的第一电极；多个第二电极，每个所述第二电极的横截面积小于连接到所述像素中的晶体管的栅极的触点并且埋入每个所述沟槽中；以及绝缘膜，在每个所述沟槽中设置在所述第一电极和所述第二电极之间。
在本技术的第一方面中，由所述光电转换元件产生的电荷累积在包括其中设置有多个所述第一沟槽的所述第一电极的所述电容元件中，多个所述第二电极各自的横截面积小于连接到所述像素中的晶体管的栅极的触点并且埋入每个所述第一沟槽中，以及所述电容元件包括在每个所述第一沟槽中设置在所述第一电极和所述第二电极之间的所述第一绝缘膜。
在本技术的第二方面中，在所述像素中形成所述第一电极，多个沟槽各自的开口面积小于用于形成连接到所述像素中所述晶体管的所述栅极的所述触点的所述沟槽的开口面积，所述绝缘膜形成在每个所述沟槽的内表面上，并且所述第二电极埋在每个所述沟槽中。
在本技术的第三方面中，由所述光电转换元件产生的所述电荷累积在所述电容元件中，所述电容元件包括多个所述沟槽，每个所述第二电极的横截面积小于连接到所述像素中的所述晶体管的所述栅极的所述触点，并且每个所述第二电极掩埋在每个所述沟槽中，以及所述第一绝缘膜在每个所述沟槽中设置在所述第一电极和所述第二电极之间。
发明效果
根据本技术的第一至第三方面，可以在像素中提供电容元件的情况下，防止成像装置的灵敏度降低。
注意，本文所述的效果不受特别限制，可以获得本公开中提到的任何效果。
附图说明
图1示出了应用本技术的成像装置的示例性结构。
图2是示出图1的成像装置的像素的第一示例性配置的电路图。
图3是用于说明图2的像素的操作的时序图。
图4是示意性示出像素的第一实施例的平面图。
图5是示意性示出像素的第一实施例的平面图。
图6是示意性示出像素的第一实施例的截面图。
图7是用于说明图4至图6中所示的像素的制造方法的视图。
图8是用于说明图4至图6中所示的像素的制造方法的视图。
图9是用于说明图4至图6中所示的像素的制造方法的视图。
图10是用于说明图4至图6中所示的像素的制造方法的视图。
图11是用于说明图4至图6中所示的像素的制造方法的视图。
图12是用于说明图4至图6中所示的像素的制造方法的视图。
图13是用于说明图4至图6中所示的像素的制造方法的视图。
图14是用于说明图4至图6中所示的像素的制造方法的视图。
图15是用于说明图4至图6中所示的像素的制造方法的视图。
图16是用于说明图4至图6中所示的像素的制造方法的视图。
图17是用于说明图4至图6中所示的像素的制造方法的视图。
图18是用于说明图4至图6中所示的像素的制造方法的视图。
图19是绘制应用本技术的沟槽型电容器的上电极的表面积与平面型电容器的表面积相比的曲线图。
图20是示意性示出像素的第二实施例的平面图。
图21是示意性示出像素的第二实施例的平面图。
图22是示意性示出像素的第二实施例的截面图。
图23是示意性示出像素的第三实施例的平面图。
图24是示意性示出像素的第四实施例的平面图。
图25是示意性示出像素的第四实施例的截面图。
图26是示意性示出像素的第五实施例的截面图。
图27是示意性示出像素的第六实施例的截面图。
图28是示出图1的成像装置的像素的第二配置示例的电路图。
图29是固态成像装置的使用示例。
图30是示出电子装置的示例性结构的框图。
具体实施方式
下面将结合附图详细说明用于实现本发明的实施例(以下称为实施例)。注意，将按以下顺序给出说明：
1.应用本技术的成像装置
2.第一实施例(提供第一示例，其中电容元件设置在与光电转换元件垂直重叠的区域中)
3.第二实施例(提供第二示例，其中电容元件设置在与光电转换元件垂直重叠的区域中)。
4.第三实施例(提供第三示例，其中电容元件设置在与光电转换元件垂直重叠的区域中)。
5.第四实施例(第一示例中，电容元件设置在不与光电转换元件垂直重叠的区域中)。
6.第五实施例(第二示例中，电容元件设置在不与光电转换元件垂直重叠的区域中)
7.第六实施例(第三示例中，电容元件设置在不与光电转换元件垂直重叠的区域中)。
8.变型
9.固态成像装置的使用示例。
<1.应用本技术的成像装置>
首先，参考图1至图3，描述了应用本技术的成像装置的示例性结构。
图1是示出应用本技术的成像装置10的示例性结构的框图。
成像装置10包括像素区域11，垂直驱动电路12，列信号处理电路13，水平驱动电路14，输出电路15和控制电路16。
像素区域11是光接收表面，其接收由光学系统(未示出)收集的光。像素区域11包括以矩阵方式布置的多个像素21，每个像素21经由水平信号线22连接至用于每行的垂直驱动电路12，并且经由垂直信号线23连接至用于每列的列信号处理电路13。多个像素21分别输出具有与每个像素21接收的光量对应的电平的像素信号，从而根据像素区域11上的像素信号渲染对象的图像。
垂直驱动电路12向像素21提供驱动信号，以针对布置在像素区域11中的多个像素21的每一行顺序地经由水平信号线22驱动(即，传输，选择或重置)每个像素21。例如，垂直驱动电路12控制像素区域11中的每个像素21的曝光时间，读取扫描等。此外，垂直驱动电路12执行如稍后所述的读取扫描，例如像素区域11中的并行的多个像素的每个像素21的像素信号，同时根据其他读取扫描的读取行的位置控制用于改变每个读取扫描的读取行的定时。
列信号处理电路13对经由垂直信号线23从多个像素21输出的像素信号执行相关双采样(CDS)处理，从而执行像素信号的AD转换并去除复位噪声。例如，列信号处理电路13包括与像素21的列数对应的多个列处理单元(未示出)，以对像素21的每行并行地执行CDS处理。
水平驱动电路14顺序地向设置在像素区域11中的多个像素21的每列的列信号处理电路13提供驱动信号，该驱动信号用于将来自列信号处理电路13的像素信号输出到输出信号线24。
输出电路15在根据水平驱动电路14的驱动信号的定时，通过输出信号线24放大从列信号处理电路13提供的像素信号，并将放大的像素信号输出到输出电路的后级。
控制电路16控制成像装置10的每个部分。例如，控制电路16根据每个部分的驱动周期产生时钟信号，并将该时钟信号提供给每个部分。
图2是示出布置在成像装置10的像素区域11中的像素21的示例性配置的电路图。
像素21包括光电转换元件101，传输门102，浮动扩散(FD)单元103，第一复位门104，第二复位门105，节点106，电容元件107，放大晶体管108，选择晶体管109和溢流门110。
应用本技术的成像装置10具有例如在像素21中提供电容元件107的特性。由于电容元件107设置在像素21中，因此成像装置10可以执行例如全局快门拍摄操作，以将每个像素21的光电转换元件101产生的电荷同时传输到电容元件107，并累积所传输的电荷。此外，成像装置10例如可以执行宽动态范围拍摄操作，其中在过大光量进入光电转换元件101的情况下，从光电转换元件101溢出的电荷累积在电容元件107中，溢出的电荷也用作图像数据。
此外，为像素21布置多条信号线，例如，每条像素线如图1的水平信号线22。然后，驱动信号TRG，RST1，RST2，SEL和OFG通过多条信号线由图1的垂直驱动电路12提供。由于像素21的每个晶体管是NMOS晶体管，所以这些驱动信号在高电平(例如，电源电压VDD)时进入激活状态并在低电平(例如，电源电压VSS)时进入非激活状态。
注意，在下面，处于激活状态的驱动信号也将被称为接通的驱动信号，处于非激活状态的驱动信号也将被称为断开的驱动信号。
光电转换元件101包括例如具有PN结的光电二极管。光电转换元件101产生并累积与所接收的光量对应的电荷。
传输门102连接在光电转换元件101和FD单元103之间。驱动信号TRG施加到传输门102的栅极。当驱动信号TRG接通时，传输门102进入导通状态，在光电转换元件101中累积的电荷经由传输门102传输到FD单元103。
此外，在传输门102的栅极下方形成溢出路径。之后，如果光电转换元件101的电荷量超过饱和电荷量，则即使在传输门102处于非导通状态的情况下，从光电转换元件101溢出的电荷也会经由传输门102的溢出路径被传输到FD单元103。
FD单元103通过电荷—电压转换将电荷转换为电压信号并输出该信号。
第一复位门104连接在电源VDD和节点106之间。驱动信号RST1施加到第一复位门104的栅极。当驱动信号RST1接通时，第一复位门104进入导通状态，节点106的电位复位到电源电压VDD的电平。
第二复位门105连接在FD单元103和节点106之间。驱动信号RST2施加到第二复位门105的栅极。当驱动信号RST2接通时，第二复位门105进入导通状态，从而耦合FD单元103，节点106和电容元件107的电位。
电容元件107例如被设置为累积由光电转换元件101产生的电荷的电容器。电容元件107的一个电极连接到节点106，而其相对电极连接到作为像素21的正电源的电源VDD侧，或连接到作为像素21的负电源的电源VSS侧(未示出)。
放大晶体管108的栅极连接到FD单元103，其漏极连接到电源VDD，因此用作读取电路，用于读取FD单元103中保持的电荷，或者用作所谓的源极跟随器电路的输入单元。换句话说，放大晶体管108的源极经由选择晶体管109连接到垂直信号线23，从而形成具有连接到垂直信号线23的一端的恒流源(未示出)的源极跟随器电路。。
选择晶体管109连接在放大晶体管108的源极和垂直信号线23之间。驱动信号SEL施加到选择晶体管109的栅极。当驱动信号SEL接通时，选择晶体管109进入导通状态，像素21进入可选择状态。因此，从放大晶体管108输出的像素信号经由选择晶体管109输出到垂直信号线23。
溢流门110连接在电源VDD和光电转换元件101之间。驱动信号OFG施加到溢流门110的栅极。当驱动信号OFG接通时，溢流门110进入导通状态，光电转换元件101中的电荷被放电，并且光电转换元件101被复位。
在下文中，注意，进入导通状态的门或晶体管也将被称为门或晶体管导通，进入非导通状态的门或晶体管也将被称为门或晶体管断开。
{像素21的操作}
接下来，通过参考图3的时序图描述像素21的操作。注意，图3示出了作为成像装置10的示例操作的上述宽动态范围拍摄操作的时序图。此外，图3示出了驱动信号RST1，RST2，OFG和TRG的时序图。
例如，以预定的扫描顺序对像素区域11的每个像素行或若干像素行执行该处理。
在时间t1，驱动信号RST1和OFG接通，并且第一复位门104和溢流门110接通。此外，在时间t1，驱动信号RST2接通并且第二复位门105接通，从而实现FD单元103，节点106和电容元件107之间的电位耦合。因此，响应于第一复位门104的接通，FD单元103，节点106和电容元件107之间实现电位耦合的区域的电位被复位到电源电压VDD的电平。此外，当溢流门110接通时，累积在光电转换元件101中的电荷经由溢流门110放电，由此溢流门110被复位。
在时间t2，驱动信号TRG接通，并且传输门102接通。这允许留在光电转换元件101中的电荷经由传输门102传输到FD单元103，节点106和电容元件107之间实现电位耦合的区域。
在时间t3，驱动信号TRG断开，并且传输门102断开。
在时间t4，驱动信号RST1断开，并且第一复位门104断开。
在时间t5，驱动信号OFG断开，并且溢流门110断开。然后，开始向光电转换元件101累积电荷，并且开始曝光时段。
然后，在紧接时间t5之后的时间ta，驱动信号SEL(未示出)接通，并且选择晶体管109接通。这允许基于FD单元103，节点106和电容元件107之间实现电位耦合的区域的电位的信号N2经由放大晶体管108和选择晶体管109输出到垂直信号线23。信号N2是基于FD单元103，节点106和电容元件107之间实现电位耦合的区域的复位状态的电位的信号。
此后，驱动信号SEL断开，并且停止读取信号N2。
在曝光期间，由光电转换元件101产生的电荷累积在光电转换元件101中，直到光电转换元件101饱和。同时，由于光电转换元件101的饱和(由于强入射光)而从光电转换元件101溢出的电荷经由传输门102和第二复位门105的溢出路径传输到电容元件107。这允许从光电转换元件101溢出的电荷在曝光时段累积在电容元件107中。
在时间t6，驱动信号RST2断开，并且第二复位门105断开。
然后，在时间t6和时间t7之间的时间tb，驱动信号SEL(未示出)接通，并且选择晶体管109接通。之后，基于FD单元103的电位的信号N1经由放大晶体管108和选择晶体管109输出到垂直信号线23。信号N1是基于FD单元103的复位状态的电位的信号。
此后，驱动信号SEL断开，并且停止读取信号N1。
在时间t7，驱动信号TRG接通，并且传输门102接通。这完成了曝光时段，使得在曝光时段累积在光电转换元件101中的电荷经由传输门102传输到FD单元103。
在时间t8，驱动信号TRG断开，并且传输门102断开。这使得从光电转换元件101到FD单元103的电荷传输停止。
然后，在时间t8和时间t9之间的时间tc，驱动信号SEL(未示出)接通，并且选择晶体管109接通。这使得基于FD单元103的电位的信号S1经由放大晶体管108和选择晶体管109输出到垂直信号线23。信号S1是基于在曝光时段累积在光电转换元件101中的电荷的信号。因此，信号S1不包括从光电转换元件101溢出并传输到电容元件107的电荷导出的分量。
此后，驱动信号SEL断开，并且停止读取信号S1。
在时间t9，驱动信号RST2接通，并且第二复位门105接通。这导致FD单元103，节点106和电容元件107之间的电位耦合，以及在FD单元103和电容元件107中累积的电荷累积在实现电位耦合的区域中。
然后，在时间t9和时间t10之间的时间td，驱动信号SEL(未示出)接通，并且选择晶体管109接通。这使得基于在FD单元103，节点106和电容元件107之间实现电位耦合的区域的电位的信号S2经由放大晶体管108和选择晶体管109输出到垂直信号线23。信号S2是基于在曝光时段光电转换元件101中产生的电荷并且包括从光电转换元件101溢出并传输到电容元件107的电荷的信号。
此后，驱动信号SEL断开，并且停止读取信号S2。
在时间t10，驱动信号RST1和OFG接通，并且第一复位门104和溢流门110接通。这使得FD单元103，节点106和电容元件107之间实现电位耦合的区域的电位被复位到电源电压VDD的电平。此外，累积在光电转换元件101中的电荷经由溢出门110放电，光电转换元件101被复位。
在时间t11，驱动信号RST1断开，并且第一复位门104断开。
在时间t12，驱动信号OFG断开，并且溢流门110断开。
此后，重复执行从时间t1到时间t12的操作。
例如，成像装置10的列信号处理电路13(图1)取信号S1和信号N1之间的差值以产生信号SN1。信号SN1是通过从信号S1去除像素唯一的固定图案噪声而获得的信号，例如复位噪声或像素内的放大晶体管的阈值的变化。
此外，例如，列信号处理电路13取信号S2和信号N2之间的差值以产生信号SN2。信号SN2是通过从信号S2中去除像素唯一的固定模式噪声而获得的信号，例如复位噪声或像素内的放大晶体管的阈值的变化。
然后，例如，设置在输出电路15的后级中的信号处理电路为每个像素选择对应于入射光的光量的信号SN1或信号SN2，或者以与每个像素的入射光的光量相对应的比率合成信号SN1和信号SN2，从而扩大成像装置10的动态范围。例如，信号处理电路在入射光的光量小于预定阈值的情况下，基于信号SN1产生像素信号，并且在入射光的光量等于或大于预定阈值的情况下，基于信号SN2产生像素信号。或者，例如，信号处理电路合成信号SN1和信号SN2以产生像素信号，以便当入射光的光量较小时增加信号SN1的比率，当入射光的光量较大时增加信号SN2的比率。
这通过增加像素信号的饱和水平来实现动态范围的扩大，同时有利地保持灵敏度或S/N比例。
<2.第一实施例>
接下来，通过参考图4至图19来描述本技术的第一实施例。
{像素21a的示例性结构}
图4至图6示出了成像装置10的像素21的第一实施例的像素21a的示例性结构。图4和5是示意性示出像素21a的示例性结构的平面图，其中从图4中去除了第二和第三布线层135和136，在图5中添加了第二和第三布线层135和136。图6示意性地示出了像素21a沿图4的A-A'的横截面。
注意，在下文中，图6的长度方向被视为像素21a的垂直方向，示出半导体衬底121的一侧被视为像素21a的下侧，示出布线层122的一侧被视为像素21a的上侧。此外，在下文中，在像素21a的水平方向(平面方向)上，图4和图5的长度方向被认为是像素21a的长度方向，图4和5的宽度方向被认为是像素21a的宽度方向。
首先，参考图4和5，主要描述了像素21a在水平方向上的布置。
如图4和5所示，像素21a的大部分被光电转换元件101占据。此外，下电极107A设置成与光电转换元件101垂直重叠。换句话说，矩形下电极107A被设置成覆盖光电转换元件101的上表面(与入射表面相对的表面)的右手侧的大部分。多个上电极107B二维地布置在下电极107A上。注意，虽然图中下电极107A示出的是矩形横截面，但实际横截面基本上是圆形的。
此外，触点107D连接到图的右上角中的下电极107A的上表面。传输门102的栅极102A设置在图的左上角中的光电转换元件101的上部。触点102B连接到栅极102A的上表面。
FD单元103设置在图中的光电转换元件101的倾斜左上方向上。触点103A连接到FD单元103的上表面。
在图中的FD单元103的右侧，第二复位门105的栅极105A，触点106A，第一复位门104的栅极104A，触点132A和触点133A横向排列。触点105B连接到栅极105A的上表面。触点104B连接到栅极104A的上表面。
在图中的FD单元103的下侧，溢流门110的栅极110A，触点132B，放大晶体管108的栅极108A，选择晶体管109的栅极109A和触点图23A纵向排列。触点110B连接到栅极110A的上表面。触点108B连接到栅极108A的上表面。触点109B连接到栅极109A的上表面。
注意，虽然图中的每个触点示出了矩形横截面，但实际横截面基本上是圆形的。
此外，第一布线层134(图6)的导线134A连接每个上电极107B和触点106A。第一布线层134的导线134B连接触点107D和触点133A。
第一布线层134的导线134C连接触点103A和触点108B。之后，FD单元103和放大晶体管108的栅极108A经由触点103A，导线134C和触点108B电连接。
第二布线层135(图6)的导线135A连接到触点105B。然后，第二复位门105的栅极105A经由触点105B和导线135A电连接到垂直驱动电路12。
第二布线层135的导线135B连接到触点104B。然后，第一复位门104的栅极104A经由触点104B和导线135B电连接到垂直驱动电路12。
第二布线层135的导线135C连接到触点102B。然后，传输门102的栅极102A经由触点102B和导线135C电连接到垂直驱动电路12。
第二布线层135的导线135D连接到触点110B。然后，溢流门110的栅极110A经由触点110B和导线135D电连接到垂直驱动电路12。
第二布线层135的导线135E连接到触点109B。然后，选择晶体管109的栅极109A经由触点109B和导线135E电连接到垂直驱动电路12。
第三布线层136(图6)的导线136A形成连接到触点23A的垂直信号线23。因此，选择晶体管109的源极经由触点23A电连接到垂直信号线23。
第三布线层136的导线136B连接到触点132A和触点132B。然后，第一复位门104的漏极经由触点132A和导线136B电连接到电源VDD。此外，放大晶体管108的漏极和溢流门110的漏极经由触点132B和导线136B电连接到电源VDD。
接下来，主要参照图6描述图4的像素21a沿着A-A'在垂直方向上的布置。
像素21a接收入射在半导体衬底121的下表面(入射表面)上的光。此外，布线层122堆叠在半导体衬底121的上表面侧，该上表面侧与下表面(光电转换元件101的入射表面)相对。因此，包括像素21a的成像装置10形成背面照射型CMOS图像传感器。
N型掩埋层掩埋在半导体衬底121的P型阱层131中，并且掩埋型光电转换元件101由N型掩埋层形成。
此外，在P型阱层131的表面附近形成包括N+型层的FD单元103，包括N+型层的节点106，包括N+型层的电源132，以及包括P+型层的电源133。
在布线层122中，栅极，电极，触点以及第一至第三布线层134至136形成在层间绝缘膜137中。
特别地，下电极107A经由绝缘膜107E设置在光电转换元件101上。在下电极107A的上表面中形成多个沟槽，每个沟槽具有基本上椭圆形的横截面，并且上电极107B经由绝缘膜107C埋入每个沟槽中。在沟槽中，多个金属—绝缘体—金属(MIM)型或金属—氧化物—金属(MOM)型沟槽型电容器通过绝缘膜107C形成在下电极107A面对上电极107B的区域中。然后，多个沟槽型电容器形成像素21a的电容元件107。
传输门102的栅极102A经由光电转换元件101和FD单元103之间的绝缘膜102C设置在P型阱层131上。触点102B连接到栅极102A的上表面。
第二复位门105的栅极105A经由FD单元103和节点106之间的绝缘膜105C设置在P型阱层131上。触点105B连接到栅极105A的上表面。
第一复位门104的栅极104A经由节点106和电源132之间的绝缘膜104C设置在P型阱层131上。触点104B连接到栅极104A的上表面。
触点103A，触点132A和触点133A分别连接到FD单元103，电源132和电源133的上表面。
此外，第一布线层134，第二布线层135和第三布线层从每个触点的上表面上的底部和上电极107B依次堆叠。
然后，上电极107B和节点106经由导线134A和触点106A电连接。电源132经由触点132A和第一至第三布线层134至136电连接至用作像素21a的正电源的电源VDD(未示出)。因此，上电极107B通过节点106和第一复位门104连接至电源VDD侧。
此外，下电极107A经由触点107D，导线134B和触点133A电连接到电源133。电源133经由P型阱层131接地，以形成用作像素21a的负电源的电源VSS。因此，下电极107A连接到电源VSS侧。
栅极102A，104A，105A，108A，109A和110A以及下电极107A包括诸如多晶硅的导电材料。
触点23A，102B，103A，104B，105B，106A，107D，108B，109B，110B，132A，132B和133A包括诸如钨的金属。
绝缘膜107C包括具有高介电常数的绝缘膜，例如高k材料。适用于绝缘膜107C的高k材料的实例包括氮化硅(SiN)，氧化铪(HfO2)，氧化铝(Al2O3)，氧化锆(ZrO2)，氧化钽(Ta2O5)，氧化钛(TiO2)，氧化镧(La2O3)，氧化镨(Pr2O3)，氧化铈(CeO2)，氧化钕(Nd2O3)，氧化镨(Pm2O3)，氧化钐(Sm2O3)，氧化铕(Eu2O3)，氧化钆(Gd2O3)，氧化铽(Tb2O3)，氧化镝(Dy2O3)，氧化钬(Ho2O3)，氧化铥(Tm2O3)，氧化镱(Yb2O3)，氧化镥(Lu2O3)，氧化钇(Y2O3)等。
绝缘膜102C，104C，105C和107E包括，例如，高介电常数绝缘膜，例如高k材料或氧化膜。
{制造成像装置10的方法}
接下来，参照图7至18描述特别是成像装置10的每个像素21a的制造方法。
首先，如图7所示，形成像素21a的元件，栅极等。具体地，在半导体衬底121的P型阱层131中形成包括N型层的光电转换元件101，包括N+型层的FD单元103，节点106，电源132和包括P+型层的电源133。此外，在堆叠在半导体衬底121上的层间绝缘膜137中，在光电转换元件101上方形成绝缘膜107E和下电极107A，在光电转换元件101和FD单元103之间形成绝缘膜102C和栅极102A，在FD单元103和节点106之间形成绝缘膜105C和栅极105A，以及在节点106和电源132之间形成绝缘膜104C和栅极104A。
接下来，如图8所示，层间绝缘膜137的表面被光致抗蚀剂151掩蔽。此外，在光致抗蚀剂151中，在对应于形成上电极107B的这些位置的位置处形成多个开口151A，每个开口151A具有基本上椭圆形的开口。
接下来，如图9所示，减小光致抗蚀剂151的开口151A。该步骤例如通过定向自组装(DSA)光刻进行。例如，将二嵌段共聚物涂覆到光致抗蚀剂151的每个开口151A，然后进行热处理。这使得与光致抗蚀剂151的材料具有高亲和性的聚合物152集中在每个开口151A的壁表面上，而低亲和力聚合物(未示出)集中在每个开口151A的中心。此后，通过例如蚀刻去除中心上的聚合物，使得开口151A的面积(开口151A的直径)可以小于通过普通光刻可实现的面积(直径)。
这里，每个开口151A的面积(直径)可以小于沟槽137B至137I(图13)的开口面积(直径)，沟槽137B至137I用于形成连接到像素21a中的每个晶体管的栅极的触点。
接下来，如图10所示，例如通过干法蚀刻挖掘光致抗蚀剂151的开口151A下面的层间绝缘膜137和下电极107A，以在层间绝缘膜137和下电极107A中形成多个沟槽137A。沟槽137A没有到达下电极107A的底端，而是在到达下电极107A的途中终止。此外，每个沟槽137A的开口面积(直径)可以近似等于在光致抗蚀剂151减小之后形成的开口151A的面积(直径)，因此与使用普通光刻的情况相比实现更小的面积(直径)。
这里，如上所述，每个开口151A的面积(直径)小于用于形成连接到像素21a中的每个晶体管的栅极的触点的沟槽137B到137I中的每一个的开口(直径)。因此，每个沟槽137A的开口(直径)也小于沟槽137B至137I中的每一个的开口(直径)。
接下来，如图11所示，去除光致抗蚀剂151。
接下来，如图12所示，在每个沟槽137A的内表面(侧壁和下表面)上形成绝缘膜107C。
接下来，如图13所示，用于触点的沟槽137B至137I形成在层间绝缘膜137中。
接下来，如图14所示，诸如钨的金属可以埋在沟槽137A至137I中。因此，形成上电极107B和触点133A，107D，102B，103A，105B，106A，104B和132A。
这里，如上所述，用于形成上电极107B的沟槽137A的开口面积(直径)小于用于形成触点的沟槽137B至137I中的每一个的开口面积(直径)。因此，上电极107B的横截面积(直径)小于触点133A，107D，102B，103A，105B，106A，104B和132A的横截面积(直径)。
接着，如图15所示，在层间绝缘膜137上形成第一布线层134。
接下来，如图16所示，层间绝缘膜137向上堆叠，在第一布线层134上形成第二布线层135。
接下来，如图17所示，层间绝缘膜137进一步向上堆叠，在第二布线层135上形成第三布线层136。
接下来，如图18所示，层间绝缘膜137进一步向上堆叠。
由此，制造成像装置10的每个像素21a。
注意，在像素21a中，电容元件107设置在光电转换元件101的与入射表面相对的表面的上方。因此，不必减小光电转换元件101的光接收面积以提供电容元件107，从而防止成像装置10的灵敏度降低。
此外，因为电容元件107由多个沟槽型电容器形成，所以与例如使用包括平面电极的平面型电容器的情况相比，可以增加电容元件107的电容。例如，上电极107B的直径x和上电极107B埋入下电极107A中的深度d被设计成，使得每个沟槽型电容器的上电极107B面对下电极107A的部分的面积总和(总面积)大于上电极107B(沟槽型电容器)设置在下电极107A中的区域的面积。因此，与使用平面型电容器的情况相比，电容元件107可以增加其电容。
图19是绘制电容元件107的上电极的表面积在多个沟槽型电容器布置在边长为1μm的正方形区域中的情况下和在使用具有边长为1μm的正方形平面上电极的平面型电容器的情况下的比较示例的图表。横轴表示每个沟槽型电容器的上电极107B的直径x，纵轴表示沟槽型电容器的上电极107B的表面积(总面积)的总和相对于平面型电容器的上电极的表面积的多少倍。
注意，沟槽型电容器的上电极107B的总表面积是基于以下条件计算的：
·沟槽型电容器在方形区域中二维排列。
·相邻沟槽型电容器之间的距离设定为等于上电极107B的直径x。例如，在上电极107B的直径x为0.02μm的情况下，相邻的沟槽型电容器之间的距离为0.02μm。在这种情况下，相邻沟槽型电容器的中心之间的距离为0.04μm，允许625个沟槽型电容器布置在边长为1μm的方形区域中。
·上电极107B埋入下电极107A的沟槽中的深度d设定为0.15μm。
·一个上电极107B的表面积被认为是面对下电极107A的部分的表面积。因此，通过增加上电极107B的埋在下电极107A的沟槽中的侧表面的一部分的面积和上电极107B的下表面的面积来获得一个上电极107B的表面积。
然后，在上电极107B的直径x改变的情况下，沟槽型电容器的上电极107B的表面的总面积随着上电极107B的直径x减小和直径x相对于深度d的比率变小而增加，如图19所示。同时，随着上电极107B的直径x增加和直径x相对于深度d的比率变大，沟槽型电容器的上电极107B的表面的总面积减小。
因此，在上电极107B的直径不大于0.14μm的情况下，沟槽型电容器的上电极107B的表面的总面积大于平面型电容器的上电极的面积(1μm2)。。相应地，包括沟槽型电容器的电容元件107的电容变得大于包括平面型电容器的电容元件107的电容。
同时，在上电极107B的直径等于或大于0.15μm的情况下，沟槽型电容器的上电极107B的表面的总面积小于平面型电容器的上电极的面积。因此，包括沟槽型电容器的电容元件107的电容变得小于包括平面型电容器的电容元件107的电容。
注意，在上述条件下，假设当满足直径x<d/1.02324的关系时，沟槽型电容器的上电极107B的表面的总面积大于平面型电容器的上电极的面积。
因此，可以通过减小每个沟槽型电容器的沟槽的直径(上电极107B的直径)和增加每单位面积的沟槽型电容器的数量来增加电容元件107的电容。
这里，如上所述，通过使用定向自组装光刻，可以减小每个沟槽型电容器的沟槽的直径(上电极107B的直径)和增加每单位面积的沟槽型电容器的数量。例如，沟槽137A可以通过根据上述方法的定向自组装光刻形成在下电极107A中，并且在去除光致抗蚀剂151之后，再次使用定向自组装光刻在下电极107A的未形成沟槽137A的区域形成沟槽137A。因此，可以在下电极107中密集地形成每个均具有小直径的沟槽137A，并且可以增加每单位面积的沟槽型电容器的数量。注意，定向自组装光刻可以执行至少三次以在下电极107A中形成沟槽137A。
此外，可以使用例如上述沟槽型电容器来减小电容元件107的安装面积。由此，可以进一步防止成像装置10的灵敏度降低，并且还可以实现成像装置10的小型化。
注意，与上电极107B不同，连接到像素21a中的每个晶体管的栅极的触点优选地具有尽可能大的直径，以便增加与栅极的接触面积，从而减小电阻值。
<3.第二实施例>
接下来，通过参考图20至图22描述本技术的第二实施例。
图20至22示出了成像装置10的像素21的第二实施例的像素21b的示例性结构。图20和21是示意性示出像素21b的示例性结构的平面图，其中从图20中去除第二布线层135和第三布线层136，在图21中添加第二布线层135和第三布线层136。图22示意性示出了沿着图20的A-A'的像素21b的横截面。图4至6用相同的参考符号表示。
当与图4至图6的像素21a相比时，像素21b的不同之处在于，设置第一布线层201来代替第一布线层134。当与第一布线层134相比时，第一布线层201的不同之处在于上电极107B和下电极107A连接到不同的部件。
具体地，上电极107B经由第一布线层201的导线201A和触点133A电连接到电源133。因此，上电极107B连接到电源VSS侧。
此外，下电极107A和节点106经由触点107D，第一布线层201的导线201B和触点106A电连接。因此，上电极107B经由节点106和第一复位门104连接到电源VDD侧。
换言之，当像素21b与像素21a比较时，连接到上电极107B和下电极107A的电源被反转。
因此，除了下电极107A中的沟槽型电容器之外，像素21b的电容元件107由MIS型或MOS型平面型电容器形成，该平面型电容器由经由绝缘膜彼此面对的下电极107A和光电转换元件101(N型层)形成。结果，可以在不改变下电极107A和上电极107B的结构的情况下增加电容元件107的电容。
然而，光电转换元件101的表面部分用作电极，使得光电转换元件101中产生的电荷很难通过P型阱层131的近表面部分传输到FD单元103，因此降低了传输速度或传输效率。
<4.第三实施例>
接下来，参考图23描述本技术的第三实施例。
图23示出了成像装置10的像素21的第三实施例的像素21c的示例性结构。具体地，图23是示意性示出了像素21c的没有第二布线层135和第三布线层136的部分的示例性结构的平面图。注意，在图中，图4的相应部分用相同的参考符号表示。
当与图4的像素21a相比时，像素21c的不同在于形成电容元件107的沟槽型电容器的形状。具体地，下电极107A的沟槽开口和每个上电极107B的横截面均具有矩形形状。
注意，也可以使用上述定向自组装光刻来形成具有矩形开口的沟槽。
<5.第四实施例>
接下来，参考图24和25描述本技术的第四实施例。
图24和25示出了成像装置10的像素21的第四实施例的像素21d的示例性结构。图24是示意性示出了像素21d的去除了第二布线层135和第三布线层136的部分的示例性结构的平面图。图25示意性示出了沿着图24的A-A'的像素21d的横截面。图4至6的对应部分用相同的参考符号表示。
当与图4的像素21a相比时，像素21d的不同之处在于，电容元件107设置在不与光电转换元件101垂直重叠的区域中。
具体地，当与像素21a相比时，像素21d的不同之处在于形成节点301A而不是节点106，设置第一布线层311来代替第一布线层134。此外，像素21d的不同在于，添加了上电极301B，绝缘膜3011C，电极301D和触点301E，同时去除了下电极107A，上电极107B，绝缘膜107C和触点107D。
节点301A包括在P型阱层131的表面附近形成的N+层。节点301A包括与图4的下电极107A的沟槽类似地形成的多个沟槽。节点301A的沟槽例如使用定向自组装光刻来形成，类似于下电极107A的沟槽。此外，在每个沟槽的内表面(侧壁和下表面)上形成绝缘膜301C。绝缘膜301C包括例如高介电常数绝缘膜(例如高k材料)或氧化膜。
此外，电极301D设置成几乎完全覆盖布线层122中的节点301A的上表面。然后，多个上电极301B从电极301D向下延伸并埋入节点301A的每个沟槽中。
触点301E连接到电极301D的上表面。触点301E经由第一布线层311的导线311A连接到触点133A。因此，上电极301B经由电极301D，触点301E，导线311A和触点133A电连接到电源133(电源DSS)。
注意，虽然图中的触点301E示出了矩形横截面，但实际横截面基本上是圆形的。
此外，第一布线层311的导线311B连接触点103A和触点108B。因此，FD单元103和放大晶体管108的栅极108A经由触点103A，导线311B和触点108B电连接。
然后，在像素21d中，通过节点301A的沟槽中的绝缘膜301C，节点301A(下电极)面对上电极301B的区域形成多个MIS型或MOS型沟槽型电容器。然后，多个沟槽型电容器形成像素21d的电容元件107。
注意，当像素21d与像素21a比较时，电容元件107形成在不与光电转换元件101垂直重叠的区域中，使得光电转换元件101的光接收区域减小。然而，如上所述，电容元件107包括多个沟槽型电容器，使得可以增加电容元件107的电容密度，并且可以减小电容元件107的安装面积。由此，可以防止光电转换元件101的光接收面积的减小和成像装置10的灵敏度降低。
<6.第五实施例>
接下来，参考图26描述本技术的第五实施例。
图26示出了成像装置10的像素21的第五实施例的像素21e的示例性结构。图26示意性示出了像素21e在与图25的像素21d的横截面对应的位置处的横截面。注意，在图中，图25的相应部分用相同的参考符号表示。
当与像素21d相比时，像素21e的不同之处在于，设置第一布线层411代替第一布线层311，并且添加了触点301F，上电极401A和绝缘膜401B。
在电极301D的上表面上，形成与图4的下电极107A类似形成的多个沟槽。电极301D的沟槽使用例如定向自组装光刻形成，类似于下电极107A的沟槽。此外，在每个沟槽的内表面(侧壁和下表面)上形成绝缘膜401B。此外，上电极401A埋入电极301D的每个沟槽中。
触点301F连接到节点301A的上表面。上电极401A和节点301A经由第一布线层411的导线411B电连接。因此，上电极401A经由导线411B，触点301F，节点106和第一复位门104连接到电源VDD侧。
此外，触点301E经由第一布线层411的导线411A连接到触点133A。因此，上电极301B经由电极301D，触点301E，导线411A和触点133A连接到电源133(电源DSS)。
然后，在像素21e中，通过电极301D(下电极)的沟槽中的绝缘膜401B，电极301D在面对上电极401A的区域形成多个MIM型或MOM型沟槽型电容器。因此，当像素21e与图26的像素21d进行比较时，除了节点301A中的沟槽型电容器之外，将电极301D中的沟槽型电容器添加到电容元件107，允许进一步增加电容元件107的电容。
<7.第六实施例>
接下来，参考图27描述本技术的第六实施例。
图27示出了成像装置10的像素21的第六实施例的像素21f的示例性结构。图27示意性示出了像素21f在与图26的像素21e的横截面对应的位置处的横截面。注意，在图中，图26中的相应部分用相同的参考符号表示。
当与像素21e相比时，像素21f的不同之处在于，提供节点501A来代替节点301A，添加绝缘膜501B，并且去除上电极301B和绝缘膜301C。
节点501A包括在P型阱层131的表面附近形成的N+层。绝缘膜501B形成在节点501A和电极301D之间。绝缘膜501B包括例如高介电常数绝缘膜(例如高k材料)或氧化膜。此外，触点301F连接到节点501A的上表面，并且节点501A经由触点301F和导线411B电连接到上电极401A。
然后，MIS型或MOS型平面型电容器由经由绝缘膜501B彼此面对的电极301D(上电极)和节点501A(下电极)形成。因此，像素21f的电容元件107包括电极301D中的沟槽型电容器和上述平面型电容器。由此，可以增加电容元件107的电容。
<8.变型>
下面描述本技术的上述实施例的变型。
本技术可以应用于背面照射型成像装置，该背面照射型成像装置包括累积由光电转换元件产生的电荷的电容元件(例如，用于全局快门的电容元件，用于带宽限制的电容元件等)，以用于增加动态范围之外的其他用途。
图28是示出可以用作应用本技术的图1的成像装置10的像素21的像素601的示例性配置的电路图。
像素601包括光电转换元件611，传输门612，FD单元613，复位门614，电容元件615，输入单元616，放大晶体管617，选择晶体管618和溢流门619。
此外，为像素601布置多条信号线，例如，像图1的水平信号线22作为每条像素线。然后，图1的垂直驱动电路12通过该多条信号线提供驱动信号TRG，RST，SEL和OFG。
光电转换元件611包括例如具有PN结的光电二极管。光电转换元件611产生并累积与所接收的光量对应的电荷。
传输门612连接在光电转换元件611和FD单元613之间。驱动信号TRG被施加到传输门612的栅极。当驱动信号TRG接通时，传输门612接通，光电转换元件611中累积的电荷经由传输门612传输到FD单元613。
FD单元613通过电荷—电压转换将电荷转换为电压信号并输出该信号。
复位门614连接在电源VDD和FD单元613之间。将驱动信号RST施加到复位门614的栅极。当驱动信号RST接通时，复位门614接通，FD单元613的电位被复位到电源电压VDD的电平。
电容元件615包括例如电容器。电容元件615的一端连接到FD单元613，并且另一端连接到输入单元616。电容元件615从输入单元616接收用于稳定的控制电压。然后，电容元件615根据控制电压稳定像素601的复位电平。
放大晶体管617的栅极连接到FD单元613，其漏极连接到电源VDD，由此用作读取电路，以读取保持在FD单元613中的电荷，或者用作所谓的源极跟随器电路的输入单元。换句话说，放大晶体管617的源极经由选择晶体管618连接到垂直信号线23，从而形成具有连接到垂直信号线23的一端的恒流源(未示出)的源极跟随器电路。
选择晶体管618连接在放大晶体管617的源极和垂直信号线23之间。驱动信号SEL施加到选择晶体管618的栅极。当驱动信号SEL接通时，选择晶体管618接通，像素601进入可选择状态。因此，从放大晶体管617输出的像素信号经由选择晶体管618输出到垂直信号线23。
溢出门619连接在电源VDD和光电转换元件611之间。驱动信号OFG被施加到溢出门619的栅极。当驱动信号OFG接通时，溢出门619接通，光电转换元件611中的电荷被放电，光电转换元件611被复位。
例如，像素601的电容元件615还可以包括具有与上述电容元件107的配置类似的配置的电容元件。
此外，如在第四至第六实施例中那样，将电容元件设置在不与光电转换元件垂直重叠的区域中的技术不仅可以应用于背面照射型成像装置，而且可以应用于表面照射型成像元件。
此外，图27的像素21f可以例如通过去除包括经由绝缘膜501B彼此面对的电极301D(上电极)和节点501A(下电极)的平面型电容器来配置。
此外，图6的下电极107A可以不必与像素中的栅极设置在同一层中，例如可以设置在布线层122的其他层中。
此外，图6的下电极107A和图25的电极301D可以包括例如多晶硅之外的导电构件。
此外，形成上述电容元件107的沟槽型电容器可以形成在例如像素中的晶体管的栅极的空区域中。
此外，定向自组装光刻可以不必用于例如形成沟槽型电容器，沟槽型电容器形成电容元件107，并且可以根据需要使用。
<9.成像装置的应用示例>
{成像装置的使用示例}
图29是上述成像装置的使用示例。
上述成像装置可以用于例如下面描述的用于感测光的各种场合，例如可见光，红外光，紫外光或X射线。
·用于拍摄观赏性图像的装置，例如数码相机和具有相机功能的便携式装置。
·用于交通的装置，例如用于拍摄汽车的前后车身，周围环境，内部等的车载传感器，用于监控行驶车辆和道路状况的监控摄像头，或用于测量车辆之间的距离的距离测量传感器，以实现安全驾驶，如自动停车和识别驾驶员的状况。
·用于家用电器(例如电视，冰箱或空调)的装置，用于拍摄用户的手势并根据手势操作装置。
·用于医疗保健或健康保健的设备，例如通过接收红外线操作的内窥镜或血管造影设备。
·用于安全的装置，例如用于预防犯罪的监控摄像头或用于个人身份验证的摄像头。
·用于美容护理的装置，例如用于拍摄皮肤的皮肤分析仪或用于拍摄头皮的显微镜。
·用于运动的装置，例如运动相机或运动等中使用的可穿戴式相机。
·用于农业的装置，例如用于监测农田和作物状况的监控摄像机。
{将成像装置应用于电子装置的示例}
图30是应用了成像装置的电子装置700的示例性结构。
电子装置700是例如诸如数字静态照相机或摄像机之类的成像装置，或诸如智能电话或平板终端之类的移动终端装置的电子装置。
在图30中，电子装置700包括镜头701，成像装置702，DSP电路703，帧存储器704，显示单元705，记录单元706，操作单元707和电源单元708。此外，在电子设备700中，DSP电路703，帧存储器704，显示单元705，记录单元706，操作单元707和电源单元708经由总线709彼此连接。
然后，成像装置702可以由图1的成像装置10实现。
DSP电路703是处理从成像装置702提供的信号的信号处理电路。DSP电路703输出通过处理来自成像装置702的信号而获得的图像数据。帧存储器704临时保持由DSP电路703处理的每帧的图像数据。
显示单元705包括例如面板型显示单元，例如液晶面板或电致发光(EL)面板，以显示由成像装置702拍摄的运动图像或静止图像。记录单元706在诸如半导体存储器或硬盘的记录介质中记录由成像装置702拍摄的运动图像或静止图像的图像数据。
操作单元707根据用户的操作输出关于电子装置700的各种功能的操作指令。电源单元708适当地将作为DSP电路703，帧存储器704，显示单元705，记录单元706和操作单元707的操作电源的各种电力提供给这些供电目标。
注意，本技术的实施例不限于上述实施例，在不脱离本技术的精神的情况下可以进行各种改变。
此外，例如，以下配置对于本技术也是可以的。
(1)一种成像装置，包括像素中的：
光电转换元件，以及
电容元件，配置为累积由光电转换元件产生的电荷，其中，
该电容元件包括：
第一电极，其中形成多个第一沟槽，
多个第二电极，每个第二电极的横截面积小于连接到像素中的晶体管的栅极的触点，并且埋入每个第一沟槽中，以及
第一绝缘膜，在每个第一沟槽中设置在第一电极和第二电极之间。
(2)如上面(1)中所述的成像装置，其中，
第一电极设置在布线层中与光电转换元件垂直重叠的位置，该布线层与光电转换元件的入射表面侧相对设置。
(3)如上面(2)所述的成像装置，其中，
第一电极连接到像素的负电源侧，以及
每个第二电极连接到像素的正电源侧。
(4)如上面(2)中所述的成像装置，其中，
第一电极连接到像素的正电源侧，以及
每个第二电极连接到像素的负电源侧。
(5)如上面(1)中所述的成像装置，其中，
第一电极设置在不与光电转换元件垂直重叠的位置。
(6)如上面(5)所述的成像装置，其中，
第一电极设置在其上设置有光电转换元件的半导体衬底中。
(7)如上面(6)中所述的成像装置，其中，
电容元件还包括：
第三电极，包括多个第二沟槽，第三电极设置在堆叠在半导体衬底中的布线层中与第一电极垂直交叠的位置，并且电连接至每个第二电极，
多个第四电极，每个第四电极的横截面积小于触点，第四电极埋入每个第二沟槽中，并电连接到第一电极，
第二绝缘膜，在每个第二沟槽中设置在第三电极和第四电极之间。
(8)如上面(5)中所述的成像装置，其中，
第一电极设置在布线层中。
(9)如上面(8)所述的成像装置，还包括：
第三电极，在其上设置有光电转换元件的半导体衬底中，设置在与第一电极垂直交叠的位置，并且电连接到每个第二电极；以及
第二绝缘膜，设置在第一电极和第二电极之间。
(10)如上述(1)至(9)中任一项所述的成像装置，其中，
每个第二电极面对第一电极的部分的总面积大于第二电极设置在第一电极中的区域的面积。
(11)如上述(1)至(10)中任一项所述的成像装置，其中，
每个第一沟槽通过定向自组装光刻形成。
(12)一种成像装置的制造方法，该方法包括：
第一电极形成步骤，在像素中形成第一电极；
沟槽形成步骤，在第一电极中形成多个沟槽，每个沟槽的开口面积小于用于形成连接到像素中晶体管的栅极的触点的沟槽的开口面积；
绝缘膜形成步骤，在每个沟槽的内表面上形成绝缘膜；以及
第二电极形成步骤，在每个沟槽中掩埋第二电极。
(13)如上述(12)所述的制造成像装置的方法，其中，
在第一电极形成步骤中，第一电极形成在与像素中的光电转换元件的入射表面侧相对设置的布线层中，与光电转换元件垂直重叠的位置处。
(14)如上述(12)所述的制造成像装置的方法，其中，
在第一电极形成步骤中，第一电极形成在与像素中的光电转换元件不垂直重叠的位置处。
(15)如上述(14)所述的制造成像装置的方法，其中，
在第一电极形成步骤中，第一电极形成在其中设置有光电转换元件的半导体衬底中。
(16)如上述(14)所述的制造成像装置的方法，其中，
在第一电极形成步骤中，第一电极形成在布线层中。
(17)如(12)至(16)中任一项所述的制造成像装置的方法，其中，
每个第二电极面对第一电极的部分的总面积大于第二电极设置在第一电极中的区域的面积。
(18)如上述(12)至(17)中任一项所述的制造成像装置的方法，
在沟槽形成步骤中，每个沟槽通过定向自组装光刻形成。
(19)一种电子装置，包括：
成像装置，以及
信号处理单元，配置为处理从成像装置输出的信号，其中，
成像装置包括：像素中的
光电转换元件，以及
电容元件，配置为累积由光电转换元件产生的电荷，以及
电容元件包括：
第一电极，其中形成多个第一沟槽，
多个第二电极，每个第二电极的横截面积小于连接到像素中的晶体管的栅极，并且埋入每个沟槽中的触点，以及
第一绝缘膜，在每个沟槽中设置在第一电极和第二电极之间。
参考符号列表
10 成像装置
11 像素区域
21，21a到21f 像素
23A 触点
101 光电转换元件
102A 栅极
102B 触点
103A 触点
104A 栅极
104B 触点
105A 栅极
105B 触点
106 节点
106A 触点
107 电容元件
107A 下电极
107B 上电极
107C 绝缘薄膜
107D 触点
107E 绝缘薄膜
108A 栅极
108B 触点
109A 栅极
109B 触点
110A 栅极
110B 触点
121 半导体衬底
122 布线层
132 电源
132A，132B 触点
133 电源
133A 触点
134A至134C 导线
137 层间绝缘膜
137A至137I 沟槽
151 光致抗蚀剂
151A 开口
152 聚合物
201A至201C 导线
301A 节点
301B 上电极
301C 绝缘薄膜
301D 电极
301E，301F 触点
311A，311B 导线
401A 上电极
401B 绝缘膜
411A，411B 导线
501A 节点
501B 绝缘薄膜
601 像素
611 光电转换元件
615 电容元件
700 电子装置
702 成像装置

Claims (19)

1.一种成像装置，包括像素中的：
光电转换元件；以及
电容元件，配置为累积由所述光电转换元件产生的电荷，其中，
所述电容元件包括：
第一电极，其中形成多个第一沟槽，
多个第二电极，每个所述第二电极的横截面积小于连接到所述像素中的晶体管的栅极的触点，并且埋入每个所述第一沟槽中，以及
第一绝缘膜，在每个所述第一沟槽中设置在所述第一电极和所述第二电极之间。
2.根据权利要求1所述的成像装置，其中，
所述第一电极设置在布线层中与所述光电转换元件垂直重叠的位置，所述布线层与所述光电转换元件的入射表面侧相对设置。
3.根据权利要求2所述的成像装置，其中，
所述第一电极连接到所述像素的负电源侧，以及
每个所述第二电极连接到所述像素的正电源侧。
4.根据权利要求2所述的成像装置，其中，
所述第一电极连接到所述像素的正电源侧，以及
每个所述第二电极连接到所述像素的负电源侧。
5.根据权利要求1所述的成像装置，其中，
所述第一电极设置在不与所述光电转换元件垂直重叠的位置。
6.根据权利要求5所述的成像装置，其中，
所述第一电极设置在其中设置有所述光电转换元件的半导体衬底中。
7.根据权利要求6所述的成像装置，其中，
所述电容元件还包括：
第三电极，包括多个第二沟槽，所述第三电极设置在堆叠在所述半导体衬底中的布线层中与所述第一电极垂直交叠的位置，并且电连接到每个所述第二电极，
多个第四电极，每个所述第四电极的横截面积小于所述触点，埋入每个所述第二沟槽中，并且电连接到所述第一电极，
第二绝缘膜，在每个所述第二沟槽中设置在所述第三电极和所述第四电极之间。
8.根据权利要求5所述的成像装置，其中，
所述第一电极设置在布线层中。
9.根据权利要求8所述的成像装置，还包括：
第三电极，在其中设置有所述光电转换元件的半导体衬底中，设置在与所述第一电极垂直交叠的位置，并且电连接到每个所述第二电极；以及
第二绝缘膜，设置在所述第一电极和所述第二电极之间。
10.根据权利要求1所述的成像装置，其中，
每个所述第二电极面对所述第一电极的部分的总面积大于所述第二电极设置在所述第一电极中的区域的面积。
11.根据权利要求1所述的成像装置，其中，
每个所述第一沟槽通过定向自组装光刻形成。
12.一种成像装置的制造方法，所述方法包括：
第一电极形成步骤：在像素中形成第一电极；
沟槽形成步骤：在所述第一电极中形成多个沟槽，每个沟槽的开口面积小于用于形成连接到所述像素中晶体管的栅极的触点的沟槽的开口面积；
绝缘膜形成步骤：在每个所述沟槽的内表面上形成绝缘膜；以及
第二电极形成步骤：在每个所述沟槽中掩埋第二电极。
13.根据权利要求12所述的成像装置的制造方法，其中，
在所述第一电极形成步骤中，所述第一电极形成在与所述像素中的所述光电转换元件的入射表面侧相对设置的布线层中，与所述光电转换元件垂直重叠的位置处。
14.根据权利要求12所述的成像装置的制造方法，其中，
在所述第一电极形成步骤中，所述第一电极形成在与所述像素中的所述光电转换元件不垂直重叠的位置处。
15.根据权利要求14所述的成像装置的制造方法，其中，
在所述第一电极形成步骤中，所述第一电极形成在其中设置有所述光电转换元件的半导体衬底中。
16.根据权利要求14所述的成像装置的制造方法，其中，
在所述第一电极形成步骤中，所述第一电极形成在布线层中。
17.根据权利要求12所述的成像装置的制造方法，其中，
每个所述第二电极面对所述第一电极的部分的总面积大于所述第二电极设置在所述第一电极中的区域的面积。
18.根据权利要求12所述的成像装置的制造方法，其中，
在所述沟槽形成步骤中，每个所述沟槽通过定向自组装光刻形成。
19.一种电子装置，包括：
成像装置；以及
信号处理单元，配置为处理从所述成像装置输出的信号，其中
所述成像装置包括像素中的：
光电转换元件，以及
电容元件，配置为累积由所述光电转换元件产生的电荷，以及
所述电容元件包括：
第一电极，其中形成多个沟槽，
多个第二电极，每个所述第二电极的横截面积小于连接到所述像素中的晶体管的栅极的触点，并埋入每个所述沟槽中，以及
绝缘膜，在每个所述沟槽中设置在所述第一电极和所述第二电极之间。
CN201780019068.6A 2016-03-31 2017-03-17 摄像装置、摄像装置的制造方法和电子装置 Active CN108886048B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-070058 2016-03-21
JP2016070058 2016-03-31
PCT/JP2017/010863 WO2017169882A1 (ja) 2016-03-31 2017-03-17 撮像素子、撮像素子の製造方法、及び、電子機器

Publications (2)

Publication Number Publication Date
CN108886048A true CN108886048A (zh) 2018-11-23
CN108886048B CN108886048B (zh) 2022-12-16

Family

ID=59964274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780019068.6A Active CN108886048B (zh) 2016-03-31 2017-03-17 摄像装置、摄像装置的制造方法和电子装置

Country Status (4)

Country Link
US (4) US11189520B2 (zh)
JP (1) JPWO2017169882A1 (zh)
CN (1) CN108886048B (zh)
WO (1) WO2017169882A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
JP7194918B2 (ja) * 2018-03-08 2022-12-23 パナソニックＩｐマネジメント株式会社 固体撮像素子
CN110277415A (zh) * 2018-03-16 2019-09-24 松下知识产权经营株式会社 摄像装置
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
WO2019193787A1 (ja) 2018-04-04 2019-10-10 パナソニックＩｐマネジメント株式会社 電子デバイス
US10834344B2 (en) 2018-06-09 2020-11-10 Facebook Technologies, Llc Digital pixel with extended dynamic range
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US10903260B2 (en) 2018-06-11 2021-01-26 Facebook Technologies, Llc Multi-photodiode pixel cell
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
JP7455525B2 (ja) * 2018-07-17 2024-03-26 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
KR102551483B1 (ko) 2018-08-14 2023-07-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
WO2020137334A1 (ja) * 2018-12-26 2020-07-02 ソニーセミコンダクタソリューションズ株式会社 光電変換素子、固体撮像装置及び電子機器
KR102611170B1 (ko) * 2018-12-28 2023-12-08 에스케이하이닉스 주식회사 수직 핀형 캐패시터 및 이를 포함하는 이미지 센싱 장치
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
DE112020003135T5 (de) * 2019-06-25 2022-03-10 Sony Semiconductor Solutions Corporation Festkörperbildgebungselement und festkörperbildgebungselementherstellungsverfahren
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
WO2021234423A1 (en) * 2020-05-21 2021-11-25 Sony Semiconductor Solutions Corporation Capacitive structures for imaging devices and imaging apparatuses
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
JP2022053823A (ja) * 2020-09-25 2022-04-06 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer
FR3134651A1 (fr) * 2022-04-13 2023-10-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d'un capteur de lumière

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410664A (en) * 1987-07-03 1989-01-13 Canon Kk Photoelectric conversion device
JPH07111312A (ja) * 1993-10-12 1995-04-25 Rohm Co Ltd 半導体容量素子
JP2010213140A (ja) * 2009-03-12 2010-09-24 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2013207321A (ja) * 2012-03-27 2013-10-07 Sony Corp 固体撮像装置、及び、電子機器
CN103650479A (zh) * 2011-07-12 2014-03-19 索尼公司 固态成像器件、用于驱动其的方法、用于制造其的方法及电子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138344A (ja) * 1998-11-04 2000-05-16 Matsushita Electronics Industry Corp 半導体装置
JP2002222924A (ja) * 2001-01-25 2002-08-09 Sharp Corp 半導体装置の製造方法
KR100471164B1 (ko) * 2002-03-26 2005-03-09 삼성전자주식회사 금속-절연체-금속 캐패시터를 갖는 반도체장치 및 그제조방법
JP4837943B2 (ja) * 2005-05-30 2011-12-14 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP4499819B2 (ja) * 2009-04-23 2010-07-07 国立大学法人東北大学 固体撮像装置
US9490373B2 (en) 2012-02-02 2016-11-08 Sony Corporation Solid-state imaging device and electronic apparatus with improved storage portion
JP6007499B2 (ja) * 2012-02-06 2016-10-12 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
CN103258829A (zh) 2012-02-16 2013-08-21 索尼公司 固态成像装置、图像传感器及其制造方法以及电子设备
US10096544B2 (en) 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
JP2014112580A (ja) * 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
JP2015115599A (ja) * 2013-12-13 2015-06-22 株式会社東芝 パターン形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410664A (en) * 1987-07-03 1989-01-13 Canon Kk Photoelectric conversion device
JPH07111312A (ja) * 1993-10-12 1995-04-25 Rohm Co Ltd 半導体容量素子
JP2010213140A (ja) * 2009-03-12 2010-09-24 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および電子機器
CN103650479A (zh) * 2011-07-12 2014-03-19 索尼公司 固态成像器件、用于驱动其的方法、用于制造其的方法及电子装置
JP2013207321A (ja) * 2012-03-27 2013-10-07 Sony Corp 固体撮像装置、及び、電子機器

Also Published As

Publication number Publication date
US20240063054A1 (en) 2024-02-22
US20190122918A1 (en) 2019-04-25
US11791200B2 (en) 2023-10-17
WO2017169882A1 (ja) 2017-10-05
US20220059397A1 (en) 2022-02-24
JPWO2017169882A1 (ja) 2019-02-14
US11189520B2 (en) 2021-11-30
CN108886048B (zh) 2022-12-16
US11830766B2 (en) 2023-11-28
US20220084872A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
CN108886048A (zh) 摄像装置、摄像装置的制造方法和电子装置
JP7460345B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
CN106463457B (zh) 图像传感器和电子设备
CN103227182B (zh) 固态成像装置及其制造方法
WO2018159345A1 (ja) 撮像素子
JP6873905B2 (ja) 固体撮像装置および電子機器
US10396116B2 (en) Solid-state image-capturing element and electronic device
CN104322053A (zh) 图像传感器、驱动方法以及电子装置
KR102656723B1 (ko) 고체 촬상 소자 및 전자 장치
US20210043674A1 (en) Solid-state image pickup element and electronic apparatus
JP2021097241A (ja) 固体撮像素子および電子機器
WO2017122542A1 (ja) 撮像素子、撮像素子の駆動方法、並びに、電子機器
CN107408567B (zh) 固态图像捕获元件与电子设备
US20210210541A1 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
CN110235255B (zh) 固态摄像器件和电子装置
JP2007134633A (ja) 固体撮像素子
CN118352367A (zh) 用于滞后减缓的高k金属绝缘体金属(mim)电容器网络
CN102446941A (zh) 图像传感器中的光侦测器隔离

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant