CN104322053A - 图像传感器、驱动方法以及电子装置 - Google Patents

图像传感器、驱动方法以及电子装置 Download PDF

Info

Publication number
CN104322053A
CN104322053A CN201380026072.7A CN201380026072A CN104322053A CN 104322053 A CN104322053 A CN 104322053A CN 201380026072 A CN201380026072 A CN 201380026072A CN 104322053 A CN104322053 A CN 104322053A
Authority
CN
China
Prior art keywords
unit
pixel
charge
image
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380026072.7A
Other languages
English (en)
Other versions
CN104322053B (zh
Inventor
马渕圭司
榊原雅树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104322053A publication Critical patent/CN104322053A/zh
Application granted granted Critical
Publication of CN104322053B publication Critical patent/CN104322053B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Abstract

本发明涉及一种能够降低电压和增加饱和信号量的成像元件、驱动方法和电子装置。在构成像素阵列单元的每个像素中，提供有从物体接收光并对所述光执行光电转换的光电二极管以及累积由所述光电二极管所生成的电荷的第一电荷累积单元。初始化第一电荷累积单元的重置门单元通过第三传送门单元被连接到第一电荷累积单元。当第一电荷累积单元被初始化时，电压被施加到的第三传送门单元和重置门单元的栅极电极，并且正电压被施加到为像素设置的阱区以便有助于电压施加。由此，适当地执行初始化并将重置电平已知得较低。因此，电压能够降低并且饱和信号量增加。本发明可以应用到固态成像元件。

Description

图像传感器、驱动方法以及电子装置
技术领域
本技术涉及一种成像元件、驱动方法和电子装置，尤其涉及一种实现全局快门的成像元件、驱动方法和电子装置。
背景技术
作为安装到数字视频照相机上的成像元件，已知有互补金属氧化物半导体(CMOS)图像传感器(以下，简称为CIS)。在众多CIS中，有一种CIS具有一种被称之为全局快门的功能，在全局快门中，待成像的图像的曝光时间的同时性(simultaneity)已经得到保证。
此外，通过半导体工艺的小型化，施加到诸如金属氧化物半导体成效应晶体管(MOSFET)的栅极(gate)的电压已经降低。
例如，相对较高的电压被施加到设置在CMOS图像传感器的像素中的栅极并且执行像素中每个元件的初始化或从像素中的光电转换单元到电荷/电压转换单元的信号传输。不过，由于上述原因，很难确保施加到像素中的栅极的电压。
因此，已经建议了一种固态成像元件(例如，参见专利文献1)，其在执行信号传输时向阱施加副电压以便增加光电转换单元的潜在电平和栅极的潜在电平。
也就是说，如图1所示，在这种固态成像元件中，光电二极管PD21和浮动扩散区FD22设置在形成于硅衬底中的P阱区W11中。
在该实例中，光电二极管PD21包括P+层(电荷隔离区)和累积电荷的n层(电荷累积区)。如果电压施加到传输门单元GT23，在光电二极管PD21中累积的电荷则被传送到浮动扩散区FD22并被读取为信号电荷。
此外，如果根据必要将电压施加到重置晶体管RT24的栅极，则在浮动扩散区FD22中累积的电荷被向外部放电并且对像素进行初始化。
在图1所示的固态成像元件中，当电荷从光电二极管PD21被传送到浮动扩散区FD22时，电压被施加到传送门单元GT23的栅极。不过，如果电压不足，则产生电荷的传送剩余，如附图中的左侧的折线PO11所示。
折线PO11显示了固态成像元件的每个单元的电势，即，在光电二极管PD21、传送门单元GT23、浮动扩散区FD22以及重置晶体管RT24的每个位置处的电势。在图1中，向下的方向是电势的正方向。
在这种情况下，箭头A11所示的部分的电势，即，在传送门单元GT23的正下方的区域比光电二极管PD21的部分的电势高。因此，光电二极管PD21的部分电荷可能没有被传送到浮动扩散区FD22并且滞留在光电二极管PD21中。
因此，在固态成像元件中，负电压(负偏压)被施加到P阱区W11，使得光电二极管PD21的部分的电势高于在传送门单元GT23的正下方的区域的电势，如附图中的右侧的折线PO12所示。
也就是说，在折线PO12的箭头A12所示的部分中。如果负电压被施加到P阱区W11，光电二极管PD21的部分的电势和传送门单元GT23的正下方的部分的电势上升。
不过，由于这些部分对于负电压的敏感度差异导致光电二极管PD21的部分的电势高于在传送门单元GT23的正下方的区域的电势，因此对信号电荷的读取进行帮助。由此，大量的电荷被传送到浮动扩散区FD22。
因此，将负偏压施加到固态成像元件的阱区。因此，即使在通过使得电压较低足够的电压也不能够被施加到像素中的传送门单元时，对信号电荷的读取进行帮助并能够扩展像素信号的动态范围。
引用列表
专利文献
专利文献1：日本专利申请公开号JP2004-129015。
发明内容
不过，在具有所谓横向溢出集成电容器(LOFIC)结构的像素中，诸如电容器的电荷累积元件安装到该像素上，在其中电荷累积元件被初始化的情况下，如果施加到每个元件的电压不足，不必要的电荷不会被适当地放电或者电荷不会被注入。因此，很难确保足够的饱和信号量。也就是说，通过成像获得的像素信号的动态范围会变窄。
考虑到上述情况作出了本技术，并且本技术能够降低电压和提高饱和信号量。
解决问题的方案
根据本技术的第一方面的成像元件是这样一种成像元件，其包括：像素单元，包括排列成矩阵的多个像素；以及驱动单元，其驱动所述像素单元。所述像素具有：转换单元，其在转换时段中将物理量转换成电荷；电荷保持单元，其累积由所述转换单元在转换时段中所转换的电荷并在所述转换时段结束后保持从所述转换单元传送来的电荷；以及读取单元，其在读取时段读取保持在所述电荷保持单元中的电荷。当所述像素单元的多个像素被等分为第一和第二组两组并且该像素单元的第一组和第二组中的一组被设置到所述读取时段时，所述驱动单元将另一组设置到所述转换时段。
所述驱动单元对于每一组在相同时间将属于第一组和第二组中每一组的像素设置到所述转换时段。
根据本技术的第一方面的成像元件还包括：生成单元，基于所读取电荷生成图像信号。
所述生成单元基于从第一组读取的电荷生成奇数编号帧的图像信号以及基于从第二组读取的电荷生成偶数编号帧的图像信号。
所述转换单元将与所述物理量对应的入射光转换成电荷。
根据本技术的第一方面的驱动方法是一种成像元件的驱动方法，该成像元件包括：像素单元，包含排列成矩阵的多个像素；以及驱动单元，驱动所述像素单元。所述像素具有：转换单元，在转换时段中将物理量转换成电荷；电荷保持单元，累积由所述转换单元在转换时段中所转换的电荷并在所述转换时段结束后保持从所述转换单元传送来的电荷；以及读取单元，在读取时段读取保持在所述电荷保持单元中的电荷。所述驱动方法包括：当所述像素单元的多个像素被等分为第一和第二组两组并且该像素单元的第一组和第二组中的一组被设置到所述读取时段时，由所述驱动单元将另一组设置到所述转换时段的步骤。
在本技术的第一方面中，当像素单元的多个像素被等分为第一和第二组两组并且该像素单元的第一组和第二组之一被设置为读取时段时，另一组被设置为转换时段。
根据本技术的第二方面的电子装置为一种具有成像功能的电子装置。所述包括：像素单元，包含排列成矩阵的多个像素；以及驱动单元，驱动所述像素单元。所述像素具有：转换单元，在转换时段中将物理量转换成电荷；电荷保持单元，累积由所述转换单元在转换时段中所转换的电荷并在所述转换时段结束后保持从所述转换单元传送来的电荷；以及读取单元，在读取时段读取保持在所述电荷保持单元中的电荷。当所述像素单元的多个像素被等分为第一和第二组两组并且该像素单元的第一组和第二组中的一组被设置到所述读取时段时，所述驱动单元将另一组设置到所述转换时段的步骤。
在本技术的第二方面中，当所安装的成像元件的像素单元的多个像素被等分为第一和第二组两组并且该像素单元的第一组和第二组之一被设置为读取时段时，另一组被设置为转换时段。
根据本技术的第二方面的成像元件包括：光电转换单元，对入射光执行光电转换；电荷累积单元，累积通过所述光电转换获得电荷；初始化单元，通过至少一个或多个门连接到所述电荷累积单元并对所述电荷累积单元进行初始化；以及电压施加控制单元，当所述电荷累积单元被初始化时，向其中提供有所述光电转换单元、所述电荷累积单元以及所述初始化单元的阱区施加正电压。
所述电压施加控制单元在初始化所述电荷累积单元以便读取重置电平时以及在读取信号电平时向所述阱区施加正电压。
所述电荷累积单元为电容器。
所述电容为MIM结构、PIM结构以及PIP结构中任意一种。
所述光电转换单元、所述电荷累积单元以及所述初始化单元可以提供给构成用于形成图像的像素阵列单元的多个像素中的每一个，并且所述电压施加控制单元可以同时向所述像素阵列单元上的所有像素施加正电压。
所述像素阵列单元上的所有像素的阱区都形成为被电集成。
所述光电转换单元、所述电荷累积单元以及所述初始化单元可以提供给构成用于形成图像的像素阵列单元的多个像素中的每一个，并且所述电压施加控制单元可以对所述像素阵列单元上的包括沿水平方向排列的像素的每个像素行施加所述正电压。
所述像素阵列单元上的像素行的像素的阱区可以形成为被电集成并且每个像素行的阱区被电隔离。
所述光电转换单元、所述电荷累积单元以及所述初始化单元提供给构成用于形成图像的像素阵列单元的多个像素中的每一个，并且所述电压施加控制单元可以对所述像素阵列单元上的包括多个像素的每个像素块施加所述正电压。
所述像素阵列单元上的像素块的像素的阱区形成为被电集成并且每个像素块的阱区被电隔离。
所述光电转换单元、所述电荷累积单元以及所述初始化单元提供给构成用于形成图像的像素阵列单元的多个像素中的每一个以便形成图像，并且所述像素阵列单元上的每个像素的阱区被电隔离。
所述成像元件还可以包括：电荷/电压转换单元，设置在所述初始化单元和所述电荷累积单元之间并且将电荷转换成电压信号，以及在所述电荷累积单元中累积的电荷通过一个或多个门被传送到所述电荷/电压转换单元。
根据本技术的第三方面的驱动方法是一种成像元件的驱动方法，所述成像元件包括：光电转换单元，对入射光执行光电转换；电荷累积单元，累积通过所述光电转换获得的电荷；以及初始化单元，通过至少一个或多个门连接到所述电荷累积单元并对所述电荷累积单元进行初始化。所述驱动方法包括：当所述电荷累积单元被初始化时，向其中提供有所述光电转换单元、所述电荷累积单元以及所述初始化单元的阱区施加正电压的步骤。
在本技术的第三方面中，在所述成像元件中，包括：光电转换单元，对入射光执行光电转换；电荷累积单元，累积通过所述光电转换获得的电荷；以及初始化单元，通过至少一个或多个门连接到所述电荷累积单元并对所述电荷累积单元进行初始化，在所述电荷累积单元被初始化时，正电压被施加到其中提供有所述光电转换单元、所述电荷累积单元以及所述初始化单元的阱区。
技术效果
根据本技术的第一方面，能够在不对整个屏幕提供非曝光时段的情况下实现其中处理电荷量较大的全局快门。
根据本技术的第二方面，能够在不对整个屏幕提供非曝光时段的情况下实现其中处理电荷量较大的全局快门。
此外，根据本技术的第三方面，能够对具有较高帧速率的运动图像或其中快速移动的物体的瞬间状态被捕获的图像进行成像并且在相同帧速率下提供敏感度。
根据本激素和的第三方面，电压可以降低并且饱和信号量可以得到提升。
附图说明
图1是图释根据相关技术的电荷传送帮助的示意图。
图2是图释应用本技术的固态成像元件的配置实例的示意图。
图3是图释像素的配置实例的示意图。
图4是图释在根据相关技术的固态成像元件执行全局快门时的驱动时序的示意图。
图5是图释的与单色图像对应的像素阵列单元的两组的划分方法的示意图.
图6是图释与彩色图像对应的像素阵列单元的两组的划分方法的示意图。
图7是图释的像素单元控制处理的流程图。
图8是图释像素阵列单元的第一组和第二组的驱动时序的示意图。
图9是图释像素阵列单元的第一组和第二组的驱动时序的示意图。
图10是图释像素的布局以及剖面的示意图。
图11是图释每个像素的配置实例以及P-型阱的示意图。
图12是图释每个像素的另一个配置实例以及P-型阱的示意图。
图13是图释第一电荷累积单元的重置的示意图。
图14是图释第一电荷累积单元的重置以及正偏压的施加的示意图。
图15是图释固态成像元件的操作的示意图。
图16是图释像素的另一个配置实例的示意图。
图17是图释固态成像元件的操作的示意图。
图18是图释固态成像元件的操作的示意图。
图19是图释像素的每个区域的电势的示意。
图20是图释像素的每个区域的电势的示意。
图21是图释像素的每个区域的电势的示意。
图22是图释成像装置的配置实例的示意图。
具体实施方式
下面，将参照附图详细描述实现本技术的最佳方式(下面称之为实施例)。
<第一实施例>
[固态成像元件的配置实例]
首先，描述采用本技术的固态成像元件的配置实例。图2是图释采用本技术的固态成像元件的实施例的配置实例。
固态成像元件11采用例如CMOS图像传感器配置，并且接收来自对象的光、对所述光执行光电转换、生成图像信号，由此形成图像。
固态成像元件11包括像素阵列单元21、垂直驱动单元22、列处理单元23、水平驱动单元24、系统控制单元25、像素驱动线26、垂直信号线27、信号处理单元28以及数据存储单元29。
在固态成像元件11中，像素阵列单元21形成于附图中未示出的半导体基片(芯片)中并且垂直驱动单元22到系统控制单元25被集成在所述半导体基片上。
像素阵列单元21包括一些像素，每个像素具有光电转换单元，其根据从对象入射的光的量生成电荷并且累积该电荷，并且构成所述像素阵列单元21的这些像素沿着附图中水平方向(行方向)和纵向方向(列方向)二维排列。
例如，在像素阵列单元21中，针对每个像素行，沿着行方向设置像素驱动线26，每个像素行包括沿着行方向排列的像素，并且，针对每个像素列，沿着列方向设置垂直信号线27，每个像素列包括沿着列方向排列的像素。
垂直驱动单元22包括移位寄存器或地址解码器。垂直驱动单元22通过多个像素驱动线26向每个像素提供信号，并且针对所有像素同时或以行为单位驱动像素阵列单元21的每个像素。
列处理单元23针对像素阵列单元21的每个像素列通过垂直信号线27从每个像素读取信号，执行噪声去除处理、相关的双重采样处理以及模拟到数字(A/D)转换处理，并且生成像素信号。
水平驱动单元24包括移位寄存器或地址解码器，并且顺序选择列处理单元23的与像素列对应的单元电路。通过水平驱动单元24的选择扫描，针对列处理单元23中的每个单元电路进行信号处理过的的像素信号被顺序输出到信号处理单元28。
系统控制单元25包括时序生成器，用于生成各种时序信号并且基于由时序生成器生成的时序信号执行垂直驱动单元22、列处理单元23以及水平驱动单元24的驱动控制。
信号处理单元28根据必要性对从列处理单元23供应来的像素信号执行诸如操作处理的信号处理，同时在数据存储单元29中临时存储数据，并且输出根据每个像素信号构成的图像信号。
例如，在固态成像元件11中，执行全局曝光，也就是说，在相同的时序对像素阵列单元21的所有像素执行曝光开始和曝光结束。实现全局曝光的全局快门功能优选被用于对快速运动的物体进行成像或者感测成像图像的需求同时性。
[像素的配置实例]
下面，将描述e像素阵列单元21的每个像素的配置。图3是图释在像素阵列单元21所提供的一个像素的配置实例的电路示意图。
在图3中，像素阵列单元21的像素包括光电二极管61、电荷放电门单元62、第一传送门单元63、第一电荷累积单元64、第二传送门单元65、第二电荷累积单元66、第三传送门单元67、电荷/电压转换单元68、重置门单元69、放大晶体管70以及选择晶体管71。
光电二极管61是一种PN结光电二极管并且接收来自物体的光，根据所接收的光的量生成电荷，并且累积所述电荷。
电荷放电门单元62连接在光电二极管61和附图中未示出的电源之间并且根据施加到电荷放电门单元62的栅极电极上的驱动信号PG将在光电二极管61所累积的电荷释放到外部。
例如，在图3中，电荷放电门单元62、第一传送门单元63、第二传送门单元65、第三传送门单元67、重置门单元69、选择晶体管71采用N沟道MOS晶体管构成。
此外，驱动信号PG、TG、CG、FG、RST以及SEL被供应到电荷放电门单元62到选择晶体管71的栅极电极。驱动信号为脉冲信号，其中高电平状态(例如，电源电压VDD)为有效状态(开启(on)状态)而低电平状态(例如，负电势)为无效状态(关闭(off)状态)。
例如，因此在电荷放电门单元62中，当供应到电荷放电门单元62的栅极电极的驱动信号PG进入有效状态并且电荷放电门单元62被打开时，状态变为导电状态并且累积在光电二极管61中的电荷被放电。电荷放电门单元62被设置用于防止光电二极管61出现电荷饱和的现象，在这种现象下，不积累电荷并且多于饱和电荷量的电荷溢出到第一电荷累积单元64、第二电荷累积单元66以及外围像素。
第一传送门单元63设置在光电二极管61和第一电荷累积单元64之间，如果供应到第一传送门单元63的栅极电极的驱动信号TG进入有效(active)状态，则第一传送门单元63将光电二极管61中累积的电荷传送到第一电荷累积单元64。
第一电荷累积单元64设置为嵌入MOS电容器并且累积通过第一传送门单元63从光电二极管61传送来的电荷。驱动信号SG被供应给第一电荷累积单元64的栅极电极。如果驱动信号SG进入有效状态，即，高电平状态，第一电荷累积单元64的一部分电势下降并且大量电荷被累积。
第二传送门单元65设置在第一电荷累积单元64和第二电荷累积单元66之间。
如果供应到第二传送门单元65的栅极电极的驱动信号CG进入有效状态(高电平)，则第二传送门单元65进入导电状态。因此，第一电荷累积单元64和第二电荷累积单元66的电势彼此耦合。
此外，如果供应到第二传送门单元65的栅极电极的驱动信号CG进入无效(inactive)状态(低电平)，则第二传送门单元65进入非导电状态。因此，第一电荷累积单元64和第二电荷累积单元66的电势则被分开。
第二电荷累积单元66由电容器配置，该电容器的单位面的电容值大于第一电荷累积单元64的单位面积的电容值并且第二电荷累积单元66为LOFIC。第三传送门单元67连接到电荷/电压转换单元68，放大晶体管70的栅极电极连接到电荷/电压转换单元68，并且起到传送信号的功能的驱动信号FG被施加到第三传送门单元67的栅极电极。
如果驱动信号FG进入有效状态，即，驱动信号FG处高电平，则第三传送门单元67进入导电状态并且将在第一电荷累积单元64中累积的电荷传送到电荷/电压转换单元68。电荷/电压转换单元68为浮动扩散区域，其将从第一电荷累积单元64传送来的电荷转换成电信号，例如电压信号，并且输出该电压信号。
重置门单元69为适当地初始化(重置)从电荷/电压转换单元68到第二电荷累积单元66的每个区域的元件，并且所重置的门单元的漏极连接到重置电压VR的电源以及其源极连接到电荷/电压转换单元68。驱动信号RST作为重置信号被施加到重置门单元69的栅极电极。
此外，如果驱动信号RST进入有效状态，则重置门单元69进入导电状态并且电荷/电压转换单元68的电势被重置为重置电压VR的电平。也就是说，执行电荷/电压转换单元68的初始化。
放大晶体管70的栅极电极连接到电荷/电压转换单元68并且其漏极连接到电源电压的电源。放大晶体管70成为读取通过光电二极管61中的光电转换获得电荷的读取电路，即所谓的源极输出(follower)电路的输入单元。也就是说，放大晶体管70的源极通过选择晶体管71连接到垂直信号线27，使得放大晶体管70采用连接到垂直信号线27的一端的恒流源配置源极输出电路。
选择晶体管71连接到放大晶体管70的源极和垂直信号线27之间，并且起到选择信号功能的驱动信号SEL被供应到选择晶体管71的栅极电极。如果驱动信号SEL进入有效状态，则选择晶体管71进入导电状态，并且设置有选择晶体管71的像素被选择。如果该像素被选择，则从放大晶体管70输出的信号通过垂直信号线27被读取到列处理单元23。
在每个像素中，针对每个像素行设置有多个驱动线作为图2中的像素驱动线26。此外，驱动信号PG、TG、SG、CG、FG、RST以及SEL从图2的垂直驱动单元22通过起到像素驱动线26的作用的多个驱动线供应给所述像素。
与附图中未示出的电源相连并且将电压Vwell施加到配置所述像素的阱的连接线72通过附图中未示出的触点连接到图3的像素。具体而言，垂直驱动单元22控制通过连接线72对每个像素的阱施加电压Vwell。
此外，对像素的阱施加电压Vwell的控制并不限于垂直驱动单元22，并且可以通过图2中所示的固态成像元件11的另一个块来执行，并且可以在固态成像元件11中设置仅仅执行电压施加的控制的块。
不过，固态成像元件11不能同时读取所有像素的电荷以及以一行为单位读取电荷。因此，有必要将在等待读取期间将信号保持在屏蔽电荷累积区域，以便实现全局快门。已知一种用于在具有全局快门功能的固态成像元件11中在曝光期间以及在等待读取期间在电荷累积区域中累积部分信号以便增加处理电荷量的技术(例如，参见日本专利申请公开号JP2011-199816或日本专利申请公开号JP2009-268083)。
下面参照图4给出具体描述。图4图释了在现有技术中执行其中处理电荷量增加的全局快门时的驱动时序。
在固态成像元件11中，在所有像素被集体重置之后，进行曝光。在曝光期间，在每个像素中执行由光电二极管(PD)进行的光电转换，并且PD所获得的电荷累积在PD和电荷累积单元中。如果曝光时间结束，保留在所有像素的PD中的电荷被集体传送到电荷累积单元，并且电荷累积单元的电荷以一行为单位被顺序读取。因此，在每个像素的电荷累积单元中，存在一段等待时间，在该等待时间中，保持等待状态，同时保持所述电荷，直到所累积的电荷被读取为止。
如上所述，当根据相关技术由CIS执行全局快门时，有一个等待时间。因为在等待时段内不能从PD累积新电荷，因此等待时段成为非曝光时段。
这样，当存在非曝光时段时，可能就不能形成平滑的运动图像，在平滑运动图像中，必须是连续曝光并且帧速率高，或者可能不能捕获快速运动物体的瞬时状态。此外，在帧速率相同时运动图像的敏感度可能降低。
考虑到上述情况作出了本技术，并且下面描述了解决方法。
[关于像素阵列单元21中的像素的排列]
构成像素阵列单元21的多个像素被划分成两组，第一组和第二组，并且第一组和第二组的驱动时序是受到独立控制的。此外，奇数编号帧由来自第一组的像素的图像信号生成而偶数编号帧由来自第二组的像素的图像信号生成。奇数编号帧和偶数编号帧在采样点(像素的位置)方面不同。不过，可以生成通过插值或减少图像尺寸而被等同看待采样点的奇数编号帧和偶数编号帧。
图5图释了在固态成像元件11输出单色图像时像素阵列单元21的划分方法的两个实例。
图5的A图释了针对构成像素阵列单元21的多个像素将第一组和第二组划交替分成用于每个预定行(用于图5A中的每行)的水平条带形状的方法。图5的B图释了通过将第一组的像素的所有方向上的像素设置为第二组的像素来将第一组和第二组划分成棋盘图案。
图6在固态成像元件11输出彩色图像时像素阵列单元21的划分方法的三个实例。
图6的A图释了针对构成像素阵列单元21的多个像素将第一组和第二组划交替分成用于每一行的水平条带形状的方法。图6的B图释了针对构成像素阵列单元21的多个像素将第一组和第二组划交替分成用于每两行的水平条带形状的方法。图6的C图释了通过将第一组的像素的所有方向上的像素设置为第二组的像素来将第一组和第二组划分成棋盘图案。
固态成像元件11中的R、G以及B的排列并不限于图6中的排列实例。此外，第一组和第二组的划分方法并不限于图6的实例，并且第一组和第二组可等分。此外，这些像素可以划分为三组或更多组，而不仅仅是两组。
[关于像素阵列单元21的操作]
下面描述像素阵列单元21的操作。图7是图释像素阵列单元21的操作的流程图。
像素单元控制处理在固态成像元件11开始输出用于后级(rear step)的图像信号时开始。
在步骤S1中，构成像素阵列单元21的所有像素(即，第一组和第二组)被集体重置。
在步骤S2中，在集中重置后，属于第一组的像素(的光电二极管61)进入曝光时段。由此，经受光电转换获得的电荷的累积开始。所读取电荷作为电信号被输出到列处理单元23并成为奇数编号帧的图像信号。与此并行地，在属于第二组的像素中，保留在光电二极管61中的电荷被集中传送到后级，并且针对每行顺序执行电荷的读取。在第一步骤S1的处理中，因为第二组还没有进入曝光时段，因此省略了对第二组的处理。
在步骤S3中，在属于第一组的像素中，保留在光电二极管61中的电荷被集中传送到后级并且对每行顺序执行电荷读取。所读取电荷作为电信号输出到列处理单元23并且成为偶数编号帧的图像信号。并行地，在所述集中重置之后，属于第二组的像素(的光电二极管61)进入曝光时段。由此，经受光电转换获得的电荷的累积开始。
在步骤S4中，确定来自固态成像元件11的图像信号的输出是否结束，直到确定图像信号的输出结束处理才返回到步骤S2，并且重复步骤S2以及S3。通过上述过程，像素单元控制处理的描述结束。
图8和9图释了上述像素单元控制处理进行的像素阵列单元21的第一组和第二组的驱动时序。图8图释了其中第一组和第二组中一部分曝光时段重叠的情况的实例，而图9图释了其中第一组和第二组中曝光时段不重叠的情况的实例。
如图8和9所示，当像素阵列单元21的第一组和第二组之一进入曝光时段时，另一组进入顺序读取时段(非曝光时段)。因此，能够在不为整个像素阵列单元21设置非曝光时段的情况下实现全局快门。此外，可以针对整个像素阵列单元21连续维持曝光时段。因此，可以采用固态成像元件11用于一种成像用途，用于成像一种其中必须要连续曝光并且帧速率较高的平滑运动图像，或者捕获快速运动物体的瞬时状态。此外，可以防止由于非曝光时段的存在而降低敏感性。
因为对于读取一个像素信号而言必须要两个读取操作，因此在执行根据图4所示的相关技术的操作时帧速率变成1/2。此外，帧速率随着曝光时段的上升而同样多地下降。在根据执行图8和9所示的驱动的本实施例的固态成像元件11中，因为针对一帧所读取的像素的数量为1/2，因此即使执行了两次读取帧速率也不会变为1/2。此外，由于在一个像素组的曝光时段中执行另一个像素组的读取，帧速率没有随着曝光时间而下降。
在图9的情况中，关于具有不使用即使在曝光期间在电荷累积区域中累积部分信号的技术来增加电荷储量的全局快门功能的固态成像元件，用户感觉到只有处理电荷量增加，而不存在非曝光时段或帧速率的降低。
在图8的情况中，区别在于存在曝光重叠的时段以及敏感性可能增加。
在图8和9两种情况下，可以调节集中重置的时序或者可以在曝光时间和下一次曝光时间之间执行几次集中重置。也就是说，在不改变帧速率的情况下可以调节实质性的曝光时间。
<第二实施例>
[关于每个像素的结构]
下面将描述图3所示的像素的结构。图10是图释图3中所示的像素的结构的示意图。在图10中，分别显示了图释像素布局平面图案以及沿着平面图案的A-A’和B-B’所获得的剖面图。在图10中，与图3中的情况中的那些部分对应的部分采用相同的参考标记来指代并且其解释也被适当地省略。
如沿着B-B’截取的剖视图中所示，光电二极管61具有通过在半导体基片51上的P-型阱52中形成N-型半导体区域101所获得的PN结的二极管的构造。该光电二极管61成为一种嵌入式光电二极管，其中P-型半导体区域102形成于其表面层部分而耗尽末端与界面分离。
第一传送门单元63具有一种构造，其中栅极电极103排列在基片的表面上，其间具有门绝缘膜(附图中未示出)，并且P--型半导体区域104形成于该基片的表面层部分上。与其中没有形成P--型半导体区域104的情况相比，P--型半导体区域104略微加深了栅极电极103正下方的电势。
因此，P--型半导体区域104成为溢流路径以便将从光电二极管61溢流出的预定量或更多的电荷传送到第一电荷累积单元64。在此，所述预定量或更多的电荷尤其是多于光电二极管61的饱和电荷量的电荷。
第一电荷累积单元64具有布置在所述基片的表面上的栅极电极105，在其间具有门绝缘膜(附图中未示出)，并且形成为在栅极电极105之下的嵌入式MOS电容器。即，第一电荷累积单元64由包括栅极电极105的嵌入式MOS电容器、形成于栅极电极105的正下方的P-型阱52中的N-型半导体区域106、以及形成于其表面层部分上的P--型半导体区域107配置而成。
第三传送门单元67具有布置在所述基片的表面上的栅极电极108，在其间具有门绝缘膜(附图中未示出)。在第三传送门单元67中，第一电荷累积单元64的N-型半导体区域106被用作一个源极/漏极区域并且成为电荷/电压转换单元68的N+-型半导体区域109被用作另一个源极/漏极区域。
在该实例中，第一电荷累积单元64具有一种形成为在第一电荷累积单元64的栅极电极105下面的嵌入式MOS电容器的像素结构，该第一电荷累积单元64形成在第一传送门单元63和第三传送门单元67的附近。
第二传送门单元65具有布置在所述基片的表面上的栅极电极110，在其间具有门绝缘膜(附图中未示出)，并且使用第一电荷累积单元64的N-型半导体区域106作为一个源极/漏极区域.。第二电荷累积单元66的一端连接第二传送门单元65的另一个源极/漏极区域。
此外，第二传送门单元65具有一种结构，其中N--型半导体区域111形成于栅极电极110正下方的P-型阱52中。与其中没有形成N--型半导体区域111的情况相比，N--型半导体区域111略微加深了栅极电极110正下方的电势。由此，N--型半导体区域111成为溢流路径以便通过N+-型半导体区域112将从第一电荷累积单元64溢流出的预定量或更多的电荷传送到第二电荷累积单元66。
在图10的像素中，P+-型半导体区域113形成于P-型阱52中，也就是说，在所述基片的表面层部分中，并且连接线72连接到P+-型半导体区域113。
在所述像素中，第一电荷累积单元64的栅极电极105、第二传送门单元65以及第三传送门单元67耦接或划分电荷/电压转换单元68、第一电荷累积单元64以及第二电荷累积单元66的电势。
[关于像素阵列单元中像素排列]
如上所述，电压Vwell通过连接线72或触点被施加到像素阵列单元21中的提供的每个像素。不过连接连接线72和像素(P-型阱52)的触点可以以行为单位提供或者可以为每个像素提供。
例如，当每个像素以行为单位连接到电源时，如图11所示，在像素阵列单元21的基片上提供的N--型半导体区域141中提供了各个像素行G11-1到G11-5。即，像素行G11-1到G11-5的每一行由N--型半导体区域141划分并且被电隔离。
下面，在没有必要专门区分像素行G11-1到G11-5是，像素行G11-1到G11-5也被简称为像素行G11。
在像素行G11中，附图中沿水平方向(行方向)排列的多个像素提供在由N--型半导体区域141划分的一个P-型阱52中。即，针对每个像素行，P-型阱52的区域被电隔离。换句话说，每个像素行的每个像素的P-型阱52别集成形成并且每个像素行的P-型阱52被电隔离。
在图11中，像素行G11中一个方块表示一个像素。在这种情况下，连接线72通过触点连接到构成像素行G11的像素之一。即，电压Vwell通过一条连接线72被施加到像素行G11的P-型阱52。
此外，当针对每个像素通过连接线72施加电压Vwell时，例如如图12所示的上侧，每个像素被电隔离并且被提供在N--型半导体区域142中，并且连接线72通过触点连接到每个像素的P-型阱52。即，对于每个像素，P-型阱52的区域被电隔离。
因此，在该实例中，针对每个像素，电压Vwell被施加到P-型阱52。在图12的上侧所示的像素阵列单元21中，一个阴影方块表示一个像素。
这样，如果为每个像素提供触点并且电压被施加到P-型阱52，则像素阵列单元21可以以较高速度驱动。即使没有为每个像素提供触点，也可以如图11所示的那样，利用P-型阱52的导电，为多个像素提供一个触点。
此外，当一个触点被提供给多个像素时，例如如图12的中心所示的那样，一个P-型阱52可以提供给设置在像素阵列单元21的基片上的N--型半导体区域143，并且所有像素可以形成在P-型阱52中。即，P-型阱52的区域形成为电集成在所有像素。在图12的中心，阴影区域表示一些像素区域而该区域中的一个方块表示一个像素。
例如，如图12的下侧所述，包括多个像素的多个框区域可以被电隔离并且可以提供在被设置在像素阵列单元21的基片上的N--型半导体区域144中。即，P-型阱52的区域可以以包括任意M×N个像素的框为单位被电隔离。
在这种情况下，连接线72通过触点连接到每个框区域的P-型阱52，并且对于每个框区域，电压Vwell被施加到P-型阱52。在图12的下侧所示的像素阵列单元21中，阴影矩形区域表示一个框区域而框区域内的一个方块表示一个像素。
通常，彼此相邻提供的P-型阱52需要通过恒定距离来彼此隔离。因此，如果像素的区域以框为单位被划分并且触点给提供给每个框单元，则可以改善面积效率。
[关于本技术的概况]
下面，将描述本技术的概况。
在LOFIC结构的像素中，安装有诸如电容器的电荷累积元件，与构成像素阵列单元21的像素一样，当执行电荷累积元件的初始化时，负偏压被施加到提供给像素的阱区。
在这种情况下，例如，如图13所示，因为门单元的电势上升，因此不对初始化进行协助。在图13中，与图10的情况中的部分对应的部分采用相同的参考标记指代并且适当地省略其解释。
在图13中，折线PO21和PO22表示从N+-型半导体区域112到重置门单元69正下方区域的每个区域中的电势。
例如，如果在折线PO21所示的电势状态下，使用专利文献1中所描述的技术将负偏压(负电压)施加到P-型阱52，则每个区域的电势的状态改变到折线PO22所示的状态。
在该实例中，因为施加到第二传送门单元65的栅极电极110和第三传送门单元67的栅极电极108的电压不足，因此电极110或栅极电极108的正下方的区域的电势上升。
因此，第二电荷累积单元66、第一电荷累积单元64,以及电荷/电压转换单元68的电势彼此不耦接，并且电荷不会从第一电荷累积单元64否认这一侧注入到第二电荷累积单元66。也就是说，第二电荷累积单元66不会被重置。
为了对应这种情况，通过降低施加到重置门单元69的漏极的重置电压VR，电势可以增加到其中第二电荷累积单元66可以被初始化的状态。不过，在这种情况下，要确保像素的饱和信号量可能会很难。
此外，如图14的上侧所示，当在像素曝光之前执行的第二电荷累积单元66或第一电荷累积单元64的重置时重置电压VR高或者驱动信号CG、驱动信号FG或驱动信号RST的电压低时，从重置门单元69到第二电荷累积单元66的区域不被电连接。
即，如折线PO31所示，如果重置门单元69的电势低或者栅极电极110或栅极电极108的正下方的区域的电势高，则从重置门单元69到第二电荷累积单元66的区域不被电连接。在这种情况下，可以不执行第二电荷累积单元66的初始化。
折线PO31表示从第二电荷累积单元66到重置门单元69的每个区域中的电势并且向下的方向为附图中电势的正方向。此外，折线PO31的上侧或下侧的阴影部分的区域表示每个区域中累积的电荷。
在图14的上侧所示的状态中，从重置门单元69到第二电荷累积单元66的区域不被电连接。因此，状态变为其中在每个区域中累积的电荷量不清楚的状态并且第二电荷累积单元66不被初始化。
因此，如图14中心处所示，考虑一种降低重置电压VR(增加电势)以及改变每个区域的电势以便成为直线PO32所示的状态的方法。
在这种情况下，从重置门单元69到第二电荷累积单元66的区域被电连接，第二电荷累积单元66被初始化，并且每个区域的电势具有相同的高度。不过，在这种情况下，因为重置点评随着电势的增加而同样多地增加，因此像素的动态范围会变窄。因此，该方法并不是优选的。
因此，在本技术中，在第二电荷累积单元66被初始化时根据必要性将正电压Vwell施加到P-型阱52并补偿栅极电极110或栅极电极108的不足电压。
如果正电压Vwell被施加到P-型阱52，则第一电荷累积单元64周围部分的电势从折线PO31所示的状态降低并且变成折线PO33所示的状态。因此从重置门单元69到第二电荷累积单元66的区域被电连接，第二电荷累积单元66被初始化，以及每个区域的电势具有如直线PO34所示的相同高度。
在这种情况下，因为直线PO34所示的电势的电平(高度)低于直线PO32所示的电势的电平，因此足够的动态范围能够得到保证。也就是说，与相关技术相比较，像素的饱和信号量能够得到增加。
这样，在其中通过诸如第三传送门单元67的一个或多个门连接到重置门单元69的第一电荷累积单元64或第二电荷累积单元66被初始化的情况下，如果施加到所述门的电压不足，则每个区域的电势不会被重置到所述重置电压VR的电平。因此，在该技术中，在初始化时，正电压被施加到P-型阱52以便补偿门电压，并且在足以确保饱和信号量的同时适当地进行初始化。
此外，优选地是，正电压Vwell被施加到P-型阱52的时序在执行全局驱动时被同等地设置给所有像素，即，所有像素被同时重置，以及在执行滚动读取以便重置每一像素行的像素时但各地设置给每个像素行。此外，在执行滚动读取时，P-型阱52的区域优选以像素行为单位划分。
上述描述概述如下：
即，近来，根据比例规则使用电源电压随着半导体工艺的小型化而降低。因此，在固态成像元件中将使用的电源电压同等地降低。不过这导致降低了像素所能确保的饱和信号电荷的数量。
同时，在其中安装了用于动态范围扩展的保持电容器的、由LOFI结构的像素而不是通常的4Tr-型像素代表的像素中，其中从重置电压端子(terminal)到保持电容器的门被电连接的电势状态是初始化所述保持电容器所必须的。
不过，必要的是，将高电压施加到从重置电压端子到保持电容器的门以便电连接从重置电压端子到保持电容器的门。不过，由于处理的微笑，电压施加变得困难。
因此，在本技术中，为了解决由于低电压导致的问题，向像素的阱区施加正偏压(电压)并且增加(assist)所述门必要的电压，以便适当地执行初始化以及能够增加饱和信号量。
[关于固态成像元件的操作]
下面，将参照图15描述应用本技术的固态成像元件11的具体操作。图15图释了每次供应给像素的每个信号的状态。即，在附图中，水平方向表示时间而纵向方向表示每个信号的电平(电压)。
在图15中，折线SL11到SL18表示驱动信号SEL、RST、TG、PG、CG、SG、FG以及脉冲Pwellto以便分别将正电压Vwell施加到P-型阱52。
首先，在初始状态，仅有驱动信号PG开启，即，进入有效状态，而其他驱动信号SEL、RST、TG、CG、SG以及FG被关闭，即，进入无效状态。此外，脉冲Pwell被关闭(进入无效状态)并且作为参考的预定电压被施加到P-型阱52。
在这种情况下，因为驱动信号PG开启，由光电二极管61所接收的光所生成的一部分电荷通过电荷放电门单元62被放电到外部。
接着，在时刻t1处，驱动信号RST、CG、SG以及FG被开启，脉冲Pwell被开启(进入有效状态)，以及大于作为参考的预定电压的正电压Vwell被施加到P-型阱52。例如，脉冲Pwell的开启/关闭(on/off)控制由垂直驱动单元22执行。
由此，如图14的下侧所示，第二电荷累积单元66、第一电荷累积单元64以及电荷/电压转换单元68被电连接。因此，在每个区域累积的一部分电荷通过重置门单元69被放电到外部或者这些电荷通过重置门单元69从外部通过被注入每个区域，并且从第二电荷累积单元66到电荷/电压转换单元68的每个区域被初始化(重置)。
接着，如果驱动信号FG驱动信号RST被关闭后被关闭，则第三传送门单元67正下方的电势上升并且该电势被划分，因此，第一电荷累积单元64和电荷/电压转换单元68被电隔离。
如果驱动信号SG被关闭，则第一电荷累积单元64的电势增加。因此，第一电荷累积单元64中累积的电荷被传送到被电连接的第二电荷累积单元66。
此外，在时刻t2处，如果驱动信号CG被关闭，则第二传送门单元65正下方的电势增加并且溢流路径形成于第一电荷累积单元64和第二电荷累积单元66之间。
在时刻t1和时刻t2之间的时段T1中，第二电荷累积单元66被初始化(重置)，详细而言，第二电荷累积单元66、第一电荷累积单元64以及电荷/电压转换单元68被初始化。例如，第二电荷累积单元66的初始化针对每个像素行被顺序执行。
如果第二电荷累积单元66被初始化，在时刻t3处，脉冲Pwell被关闭并且施加到P-型阱52的电压从电压Vwell改变为作为参考的预定电压。此外，在时刻t4处，如果驱动信号PG被关闭，则停止将电荷从电荷放电门单元62放电到外部。因此，由光电二极管61进行光电转换的获得电荷累积在光电二极管61中，即，在所有像素中的曝光开始。
此时，因为驱动信号TG被关闭，溢流路径形成于光电二极管61和第一电荷累积单元64之间。因此，如果光电二极管61生成的电荷量达到饱和信号量，所生成的大于饱和信号量的电荷从光电二极管61传送到第一电荷累积单元64并累积在第一电荷累积单元64中。
此外，溢流路径形成在第一电荷累积单元64和第二电荷累积单元66之间。因此，如果第一电荷累积单元64中累积的电荷量达到饱和信号量，则所传送来的多于饱和信号量的电荷被进一步传送到第二电荷累积单元66并且被累积在第二电荷累积单元66中。
在时刻t5处，如果驱动信号CG被开启，则第二传送门单元65正下方的电势下降。因此，第一电荷累积单元64中累积的电荷被传送到第二电荷累积单元66。接着，驱动信号CG被关闭。
此外，在时刻t6处，驱动信号TG和驱动信号SG被开启。在这种情况下，第一电荷累积单元64的电势下降，第一传送门单元63正下方的电势下降，并且光电二极管61中累积的电荷被传送到第一电荷累积单元64。
在此时间点，在曝光时段获得的电荷被累积在第一电荷累积单元64和第二电荷累积单元66。
在时刻t7处，驱动信号TG被关闭并且驱动信号PG被开启。由此，从光电二极管61到第一电荷累积单元64的电荷传送停止，并且光电二极管61的电荷被放电到外部。从时刻t4到时刻t7的时段T2为曝光时段并且在曝光时段内的相同时段期间同时执行所有像素的曝光。
接着，驱动信号SG被关闭并且第一电荷累积单元64的电势增加。此外，驱动信号SEL被开启,，像素被选择，驱动信号RST被开启，以及电荷/电压转换单元68的电势被重置为重置电压VR的电平。
在时刻t8处，如果驱动信号RST被关闭并且电荷/电压转换单元68的重置结束，执行第一重置电平读取。即，电荷/电压转换单元68的电势作为第一重置电平N1通过放大晶体管70、选择晶体管71以及垂直信号线27被读取到列处理单元23。
下面，在时刻t9处，驱动信号FG被开启，第三传送门单元67正下方的电势下降，并且第一电荷累积单元64和电荷/电压转换单元68被电连接。由此，第一电荷累积单元64的电荷通过第三传送门单元67被传送到电荷/电压转换单元68。即，由第三传送门单元67执行电荷的传送并且所传送的电荷被累积在电荷/电压转换单元68中。
从时刻t8到时刻t9的时段T3为第一重置电平读取时段，其中第一重置电平N1被读取。
在时刻t10处，如果驱动信号FG被关闭，则第三传送门单元67正下方的电势增加，并且第一电荷累积单元64和电荷/电压转换单元68被电隔离，执行第一信号电平读取。
即，电荷/电压转换单元68的电势作为第一信号电平S1通过放大晶体管70、选择晶体管71、垂直信号线27被读取到列处理单元23。此外，第一重置电平N1和第一信号电平S1的差为第一像素信号的值。即，t根据从第一电荷累积单元64传送到电荷/电压转换单元68的电荷而改变的电势的差为第一像素信号的值。.
在时刻t11处，驱动信号CG、SG以及FG被开启，脉冲Pwell被开启(进入有效状态)，以及正电压Vwell被施加到P-型阱52。
由此，第二传送门单元65和第三传送门单元67正下方的电势下降并且第一电荷累积单元64、第二电荷累积单元66以及电荷/电压转换单元68的电势被耦接。即，第一电荷累积单元64、第二电荷累积单元66以及电荷/电压转换单元68被电连接。此时，通过施加正电压Vwell到P-型阱52来执行向第二传送门单元65和第三传送门单元67的栅极电极施加电压的帮助。
从时刻t10到时刻t11的时段T4为第一信号电读取，其中第一信号电平S1被读取。
在时刻t11处，如果第一电荷累积单元64、第二电荷累积单元66以及电荷/电压转换单元68被电连接，在第二电荷累积单元66和电荷/电压转换单元68中累积的电荷则被累积在第一电荷累积单元64、第二电荷累积单元66以及电荷/电压转换单元68中。即，电荷累积在其电势耦接的第一电荷累积单元64、第二电荷累积单元66以及电荷/电压转换单元68的整个区域上。
在这种情况下，电荷/电压转换单元68的电势作为第二信号电平S2通过放大晶体管70、选择晶体管71、垂直信号线27被读取到列处理单元23。即，第二信号电平读取被执行。
下面，在时刻t12处，驱动信号RST被开启第一电荷累积单元64、第二电荷累积单元66以及电荷/电压转换单元68的一部分电荷通过重置门单元69被放电到外部并且这些区域被重置。从时刻t11到时刻t12的时段T5为第二信号电平读取时段，其中第二信号电平S2被读取。
在时刻t13处，如果驱动信号RST被关闭并且第一电荷累积单元64、第二电荷累积单元66以及电荷/电压转换单元68的重置结束，则第二重置电平读取被执行。即，电荷/电压转换单元68的电势作为第二重置电平N2通过放大晶体管70、选择晶体管71以及垂直信号线27被读取到列处理单元23。
在时刻t14处，驱动信号SEL被关闭，像素的选择被释放，驱动信号FG被关闭，第三传送门单元67正下方的电势增加，并且第一电荷累积单元64和电荷/电压转换单元68的电势被划分。即，第一电荷累积单元64和电荷/电压转换单元68被电隔离。
从时刻t13到时刻t14的时段T6为第二重置电平读取时段，其中第二重置电平N2被读取。
如上所述被读取的第二重置电平N2和第二信号电平S2的差为第二像素信号的值。即，第一电荷累积单元64、第二电荷累积单元66以及电荷/电压转换单元68被电连接，并且在整个区域从其中电荷被累积在整个区域中的状态被重置时改变的电势的差为第二像素信号的值。
此外，在信号处理单元28中，像素的最终像素值，即，像素信号值基于所读取的第一和第二像素信号确定。例如，当第一像素信号值小于预定值时，即，由于较低照度而不产生信号的饱和时，第一像素信号为最终的像素信号。
同时，当第一像素信号值等于或大于预定阈值时，即，由于高照度而产生信号饱和时，从第一像素信号和第二像素信号获得的增益与第二像素信号的积的值为最终像素信号。
在时刻t14处，如果驱动信号SEL和驱动信号FG被关闭，则驱动信号SG被关闭。在这种情况下，因为第一电荷累积单元64的电势增加，因此第一电荷累积单元64中累积的电荷被传送到被电连接的第二电荷累积单元66。
接着，如果驱动信号CG被关闭，第二传送门单元65正下方的电势增加并且溢流路径形成于第一电荷累积单元64和第二电荷累积单元66之间。
在时刻t15处，脉冲Pwell被关闭并且施加到P-型阱52的电压从电压Vwell改变到作为参考的预定电压。在驱动信号SG在时刻t7之后被关闭之后执行的处理是针对每个像素行执行的处理。
采用这种方式，固态成像元件11接收来自物体的光、对所述光执行光电转换，并形成图像。此时，在时段T1内对第二电荷累积单元66执行初始化、在时段T5内读取第二信号电平、以及尤其在时段T6内读取第二重置电平的时候，正电压Vwell被施加到-型阱52，由此降低所述电压并增加饱和信号量
即，固态成像元件11将正电压施加给P-型阱52并且减弱初始化诸如的与重置门单元69电隔离的第一电荷累积单元64和第二电荷累积单元66的半导体元件所必需的栅极电压，以便通过诸如第三传送门单元67的一个或多个门放出电荷或注入电荷。由此，即使在用于驱动固态成像元件11的电压较低时，足够饱和信号量也能得到保证并且半导体元件也能够被初始化(重置)。
如果施加到P-型阱52的正电压上升，对诸如第一电荷累积单元64的半导体元件的初始化的帮助效果也增加。不过，如果施加到P-型阱52的电压过高，则在P-型阱52和其中像素中电压最低的节点之间施加正向偏压，这可能导致为像素带来坏影响。
例如，其中像素中电压最低的节点为作为选择晶体管71的源极的垂直信号线27。因此，当正电压Vwell被施加到P-型阱52时，在施加电压Vwell的时刻，比施加到垂直信号线27的电压更低的正电压可能被设置为电压Vwell。
此外，正电压Vwell被施加到P-型阱52的时刻可能被等同地设置给所有像素或者可能针对诸如像素行或像素框的每一些像素而不同。
此外，正电压可能被施加到为每个像素设置的每个P-型阱52并且正电压可能被施加到用于包括多个像素的每个像素行的或每个像素框的P-型阱52。
在上述描述中，与半导体元件对应的将被初始化的第一电荷累积单元64或第二电荷累积单元66为电容器。不过，当半导体元件为电容器时，该电容器可以具有任何结构。
例如，作为半导体元件的电容器可以具有其中绝缘层(绝缘体)插入金属和金属之间的金属-绝缘层-金属(MIM)结构或者可以具有其中绝缘层插入多晶硅和金属之间的多晶硅-绝缘层-金属(PIM)结构。此外，作为半导体元件的电容器可以具有其中绝缘层插入多晶硅和多晶硅之间的多晶硅-绝缘层-多晶硅(PIP)结构。
<第三实施例>
[像素的配置实例]
固态成像元件11可以是传感器，其中电容器设置在像素阵列单元21中的像素中的电荷/电压转换单元68的附近并且电荷/电压转换单元68的增益可变。
在这种情况下，构成像素阵列单元21的像素配置如图16所示。在图16中，与图3中的那些部分对应的部分采用相同参考标记来指代并适当地省略其解释。
在图16中，像素阵列单元21的像素包括光电二极管61、第一传送门单元63、增益控制门单元201、电荷累积单元202、电荷/电压转换单元68、重置门单元69、放大晶体管70以及选择晶体管71。此外，与附图中没有示出的电源连接并且将正电压Vwell施加到像素的P-型阱52的连接线72通过附图中未示出的触点连接到像素。
在图16的实例中，光电二极管61通过第一传送门单元63连接到电荷/电压转换单元68。此外，重置门单元69连接到电荷/电压转换单元68，并且垂直信号线27也通过放大晶体管70和选择晶体管71连接到电荷/电压转换单元68。
将作为的电容器以累积电荷的电荷累积单元202也通过增益控制门单元201连接到电荷/电压转换单元。驱动信号GC供应给配置增益控制门单元201的栅极电极。驱动信号GC为脉冲信号，其中高电平状态为有效状态(开启状态)而低电平状态为无效状态(关闭状态)。
例如，如果驱动信号GC被开启，增益控制门单元201正下方的电势下降并且电荷/电压转换单元68和电荷累积单元202的电势耦接。即，电荷/电压转换单元68和电荷累积单元202电连接。
同时，如果驱动信号GC被关闭，则增益控制门单元201正下方的电势增加并且电荷/电压转换单元68和电荷累积单元202的电势被划分。即，电荷/电压转换单元68和电荷累积单元202被电隔离。
因此，驱动信号GC被开启或被关闭，使得像素的敏感度改变。具体而言，如果所累积电荷中的电荷量被设置为ΔQ，则在该时刻的电压的改变被设置为ΔV，以及电容值被设置为C，即实现关系ΔV＝ΔQ/C。
如果电荷/电压转换单元68的电容值被设置为CFD而电荷累积单元202的电容值被设置为CCAP，则在驱动信号GC被开启的状态下，其中执行信号电平读取的像素的区域中的电容值C为CFD+CCAP。同时，如果驱动信号GC被关闭，则电容值C改变为CFD。因此，电荷的该变量的电压敏感度(电压的该变量)增加。
这样，在固态成像元件11中，驱动信号GC被开启或被关闭使得像素的敏感度适当地改变。例如，如果驱动信号GC被开启，则电荷累积单元202被电连接到电荷/电压转换单元68。在这种情况下，从光电二极管61传送到电荷/电压转换单元68的一部分电荷被累积在电荷累积单元202中。
[关于固态成像元件的操作]
不过，在图16所示的像素中，有必要在形成图像时通过至少一个门来重置(初始化)电荷累积单元202。具体而言，有必要通过开启重置门单元69的驱动信号RST和增益控制门单元201的驱动信号GC以及将电荷累积单元202和电荷/电压转换单元68电连接起来将状态改变为初始状态。
不过，如上所述，当高电压不能用于驱动信号RST或驱动信号GC时，重置门单元69和增益控制门单元201中的一侧或两侧的门的打开(opening)可能不足。即，因为这些门的正下方的电势可能降低得不足并且不能执行初始化，因此饱和信号电荷的数量可能降低。
因此，在例如图17所示的固态成像元件11中，当固态成像元件11被驱动并且其中像素中的转换效率下降的信号被读取时，正电压Vwell被施加到P-型阱52以便有助于电荷累积单元202的初始化(重置)。
图17图释了在每个时刻被供应到像素的信号的状态。即，在附图中，水平方向表示时间而纵向方向表示每个信号的电平(电压)。此外，折线SL31到SL35分别表示驱动信号SEL、TG、RST、脉冲Pwell以及驱动信号GC。
在图17的实例中，当图像的成像操作启动时，驱动信号SEL、TG、RST以及GC被关闭。此外，脉冲Pwell也被关闭(进入无效状态)并且作为参考的预定电压被施加到P-型阱52。
接着，在时刻t31处，驱动信号SEL被开启，像素被选择，驱动信号GC被开启，以及电荷累积单元202和电荷/电压转换单元68被电连接。此外，驱动信号RST被开启，电荷累积单元202和电荷/电压转换单元68被重置，并且脉冲Pwell被开启。
由此，电荷通过重置门单元69被放电或被注入，并且电荷累积单元202和电荷/电压转换单元68的区域的电势被重置为预定值。此时，因为正电压Vwell被施加到P-型阱52，重置门单元69或增益控制门单元201的正下方的区域的电势降低得不足并且有助于电荷累积单元202或电荷/电压转换单元68的区域的初始化。
在时刻t32处，如果驱动信号RST被关闭电荷累积单元202和电荷/电压转换单元68的重置结束，则执行重置电平的读取。即，电荷/电压转换单元68的电势作为重置电平通过放大晶体管70、选择晶体管71以及垂直信号线27被读取到列处理单元23。
在时刻t33处，驱动信号TG被开启。在这种情况下，第一传送门单元63正下方的电势下降，并且光电二极管61中累积的电荷被传送到电荷/电压转换单元68和电荷累积单元202。
此外，在时刻t34处，驱动信号TG被关闭，并且从光电二极管61向电荷/电压转换单元68的电荷传送停止。
接着，执行信号电平的读取。即，电荷/电压转换单元68的电势作为信号电平通过放大晶体管70、选择晶体管71以及垂直信号线27被读取到列处理单元23。此外，在列处理单元23中，如上所述被读取的重置电平和信号电平的差为像素信号的值。
在时刻t35处，驱动信号SEL被关闭，像素的选择被释放，驱动信号GC被关闭，以及电荷/电压转换单元68和电荷累积单元202被电隔离。此外，脉冲Pwell被关闭，并且施加到P-型阱52的电压从电压Vwell被改变为作为参考的预定电压。
从时刻t31到时刻t35的时段为一个水平读取时段，其中像素信号从构成像素行的每个像素中被读取。A
采用这种方式，在其中读取像素信号的水平读取时段，固态成像元件11将正电压施加到P-型阱52并有助于电荷累积单元202的初始化。由此，驱动增益控制门单元201和重置门单元69的门电压，即，驱动信号GC和RST的电压能被弱化。此外，即使在用于驱动固态成像元件11的电压较低时，也能保证充足的饱和信号量。
在图17的实例中，执行控制使得脉冲Pwell仅仅在水平读取时段内被开启，并且正电压Vwell被施加到P-型阱52。不过，脉冲Pwell可以在所有时间都开启。
<第三实施例的修改方式>
[关于固态成像元件的操作]
此外，例如，如图18所示，在电荷从光电二极管61传送到电荷/电压转换单元68时可以将负电压施加到P-型阱52并且可以执行对电荷传送的帮助。
图18图释了在每个时刻供应到像素的每个信号的状态。即，在附图中，水平方向表示时间而纵向方向表示每个信号的电平(电压)。此外，折线SL41到SL45分别表示驱动信号SEL、TG、RST、脉冲Pwell以及驱动信号GC。
在图18的实例中，在图像的成像操作开始之后直到刚好在时刻t43之前的操作与图17中的直到刚好在时刻t33之前的操作相同。即，在时刻t41处，驱动信号SEL、RST以及GC被开启以及脉冲Pwell被开启。此外，在时刻t42处，驱动信号RST被关闭而重置电平被读取。
在时刻t43处，驱动信号TG被开启，脉冲Pwell的电平为比在关闭时刻的电平低的电平，以及低于作为参考的预定电压的负电压被施加到P-型阱52。由垂直驱动单元22通过连接线72执行由脉冲Pwell将负电压施加到P-型阱52。
如果驱动信号TG被开启，则第一传送门单元63正下方的电势下降，并且光电二极管61中累积的电荷被传送到电荷/电压转换单元68和电荷累积单元202。
此时，负电压被施加到P-型阱52，光电二极管61的部分的电势高于第一传送门单元63正下方的电势，以及电荷传送得到帮助。即，大量电荷从光电二极管61被传送到电荷/电压转换单元68。换句话说，在相关技术中没有被传送而保留的滞留的电荷也被传送到电荷/电压转换单元68。
在时刻t44簇，驱动信号TG被关闭，从光电二极管61到电荷/电压转换单元68的电荷传送停止，脉冲Pwell被开启，以及电荷传送的帮助也停止。接着执行与在图17的时刻t34之后的操作相同的操作。
即，在时刻t44之后，执行信号电平的读取。在时刻t45处，驱动信号SEL和GC被关闭，脉冲Pwell被关闭，并且施加到P-型阱52的电压从电压Vwell改变为作为参考的预定电压。
采用这种方式，固态成像元件11通过在电荷累积单元202被初始化时将正电压施加到P-型阱52有助于初始化以及通过在电荷被传送到电荷/电压转换单元68时将负电压施加到P-型阱52有助于传送。由此，像素的电压能够降低并且饱和信号量能够增加。
在此，将参照图19-21描述在执行图18中所示的驱动的时刻像素的每个区域的电势的改变。在图19-21中，与图10或16的情况中的部分对应的部分采用相同的参考标记来指代并且适当地省略其解释。
在图19中，折线PO51表示像素的每个区域中的电势而双点划线PT11表示相同位置，具体而言，作为荷/电压转换单元68的+-型半导体区域109的位置。
例如，在附图中的右侧的点划线PT11的右侧，图示了连接到电荷/电压转换单元68的电荷/电压转换单元68和重置门单元69的区域以及这些区域的电势。此外，在附图中的左侧的点划线PT11的右侧，图示了连接到电荷/电压转换单元68的电荷/电压转换单元68和电荷累积单元202的区域以及这些区域的电势。
在图19中，作为电荷累积单元202的电容器通过构成电荷累积单元202的N+-型半导体区域241连接到P-型阱52中的增益控制门单元201的右侧。此外，重置门单元69通过N+-型半导体区域242连接到重置电源VR。
图19中所示的电势的状态表示处于图18中的时刻t41之前的时间的状态中的像素的每个区域的电势，即，驱动信号SEL、TG、RST以及GC被关闭以及脉冲Pwell也被关闭的状态。
在这种情况下，光电二极管61以及作为电荷/电压转换单元68的N+-型半导体区域109被电隔离。此外，N+-型半导体区域109和N+-型半导体区域241以及N+-型半导体区域109和N+-型半导体区域242也被电隔离。
此外，在时刻t41处，如果驱动信号SEL、RST以及GC被开启并且脉冲Pwell被开启，每个区域的电势如图20的折线PO61所示。
即，增益控制门单元201正下方的电势从点划线所示的电势状态下降并且变为折线PO61所示的电势。即，增益控制门单元201正下方的电势的电平由于将正电压施加到P-型阱52变为与N+-型半导体区域109和N+-型半导体区域241的电势的电平相同的电平。
如图中的右侧所示，N+-型半导体区域109、重置门单元69正下方区域、以及N+-型半导体区域242的电势的电平相同。
这样，如果电荷/电压转换单元68和电荷累积单元202电连接，则电荷/电压转换单元68和电荷累积单元202被初始化。此时，、电荷/电压转换单元68、增益控制门单元201正下方的区域以及电荷累积单元202的每个区域的电势变得相同。因此，可以防止电荷累积单元202的电荷滞留而不被放电，或者可以防止电荷累积单元202所必需的电荷不被注入。
此外，在时刻t43处，如果驱动信号TG被开启并且负电压被施加到P-型阱52，则每个区域的电势如图21的折线PO71所示。
即，如果光电二极管61和第一传送门单元63正下方的区域的电势从点划线所示的电势状态上升并且变为折线PO71所示的电势。此外，增益控制门单元201正下方的电势也从点划线所示的电势状态上升并且变为折线PO71所示的电势。
在该实例总，在执行对传送的帮助之前，第一传送门单元63正下方区的区域的电势高于光电二极管61的电势。由于对传送的帮助，光电二极管61的电势变得高于第一传送门单元63正下方的区域的电势。因此，光电二极管61中累积的所有电荷被传送到电荷/电压转换单元68。
在图21中，增益控制门单元201正下方的电势由于将负电压(负偏压)施加到P-型阱52而增加。不过，在读取信号电平时，电势由于将正偏压施加到P-型阱52而降低。
即，在时刻t44处，如果正电压被施加到P-型阱52，增益控制门单元201正下方的电势成为在初始化时的电平，即，图20所示的增益控制门单元201正下方的电势的电平。
这样，即使在像素的敏感度(增益)改变时，在像素中的元件被重置时正电压也被施加到像素的阱区，使得像素的电压能够降低并且饱和信号量能够增加。
已经描述了其中像素具有LOFIC的结构的情况以及其中在像素中电荷/电压转换的增益变换的情况的两种实例。不过，本技术能够用于其中在像素单元中存在将被外部重置电压初始化的元件的所有像素。
[成像装置的配置实例]
此外，本技术可以应用于所有电子装置，其中固态成像元件被用于注入成像装置的图像读取单元(光电转换单元))，诸如数字静态照相机以及视频照相机、具有成像功能的便携式终端设备、以及其中固态成像元件被用于图像读取单元的复印机器。固态成像元件可以形成为单一芯片的形式，并且可以形成为具有其中成像单元以及信号处理单元或光学系统被集中和整合(package)在一起的成像功能的模块形式。
图22时图释与应用本技术的电子装置对应的成像装置的配置实例的示意图。
图22的成像装置包括由镜头组构成的光学单元311、固态成像元件(成像器件)312、以及将要作为信号处理电路的数字信号处理器(DSP)电路313。此外，成像装置301包括帧存储器314、显示单元315、记录单元316、操作单元317、以及电源单元318。DSP电路313、帧存储器314、显示单元315、记录单元316、操作单元317、以及电源单元318通过总线319而相互连接。
光学单元311接收来自物体的入射光(图像光)并在固态成像元件312的成像表面上形成图像。固态成像元件312将通过光学单元311在成像表面上形成图像的入射光量转换成以像素为单位的电信号，并且将电信号输出为像素信号。固态成像元件312与上述固态成像元件11相对应。
显示单元315采用面板式显示器件配置而成，诸如液晶面板或有机电致发光(EL)面板，并且显示由固态成像元件312成像的运动图像或静态图像。记录单元316将由固态成像元件312成像的运动图像或静态图像记录在注入视频带或数字通用盘(DVD)的记录介质上。
操作单元317在用户的操作下输出用于成像装置301的各种功能的操作命令。电源单元318适当地供应各种电源，成为DSP电路313、帧存储器314、显示单元315、记录单元316以及操作单元317的操作电源以便供应给目标。
此外，上述实施例中，已经描述了其中本技术被应用到通过将根据作为物理量的可见光的量检测信号电荷的像素排列成矩阵而获得CMOS图像传感器的情况的实例。不过，本技术不限于所述CMOS图像传感器，并且可以应用于所有固态成像元件。
此外，本技术不限于应用于检测可见光的入射量的分布并将所述分布成像为图像的固态成像元件，并且可以应用于将红外线、X射线或粒子的入射量的分布成像为图像的固态成像元件。
此外，本技术的实施例不限于上述实施例，并且可以在不脱离本技术的范围的情况下进行各种改变。
本技术可以采用下述配置。
[1]一种成像元件，包括：
像素单元，包括排列成矩阵的多个像素；以及
驱动单元，其驱动所述像素单元，
其中所述像素具有：转换单元，其在转换时段中将物理量转换成电荷；电荷保持单元，其累积由所述转换单元在转换时段中所转换的电荷并在所述转换时段结束后保持从所述转换单元传送来的电荷；以及读取单元，其在读取时段读取保持在所述电荷保持单元中的电荷，以及
当所述像素单元的多个像素被等分为第一和第二组两组并且该像素单元的第一组和第二组中的一组被设置到所述读取时段时，所述驱动单元将另一组设置到所述转换时段。
[2]根据[1]所述的成像元件，其中所述驱动单元对于每一组在相同时间将属于第一组和第二组中每一组的像素设置到所述转换时段。
[3]根据[1]或[2]所述的成像元件，还包括：
生成单元，基于所读取电荷生成图像信号。
[4]根据[3]所述的成像元件，其中所述生成单元基于从第一组读取的电荷生成奇数编号帧的图像信号以及基于从第二组读取的电荷生成偶数编号帧的图像信号。
[5]根据[1]到[4]之一所述的成像元件，其中所述转换单元将与所述物理量对应的入射光转换成电荷。
[6]一种成像元件的驱动方法，该成像元件包括排列成矩阵的多个像素的像素单元和驱动所述像素单元的驱动单元，所述像素具有在转换时段中将物理量转换成电荷的转换单元、累积由所述转换单元在转换时段中所转换的电荷并在所述转换时段结束后保持从所述转换单元传送来的电荷的电荷保持单元、以及在读取时段读取保持在所述电荷保持单元中的电荷的读取单元，所述驱动方法包括：
当所述像素单元的多个像素被等分为第一和第二组两组并且该像素单元的第一组和第二组中的一组被设置到所述读取时段时，由所述驱动单元将另一组设置到所述转换时段的步骤。
[7]一种具有成像功能的电子装置，
其中，成像元件安装在所述电子装置上，所述成像元件包括排列成矩阵的多个像素的像素单元和驱动所述像素单元的驱动单元，
所述像素具有在转换时段中将物理量转换成电荷的转换单元、累积由所述转换单元在转换时段中所转换的电荷并在所述转换时段结束后保持从所述转换单元传送来的电荷的电荷保持单元、以及在读取时段读取保持在所述电荷保持单元中的电荷的读取单元，以及
当所述像素单元的多个像素被等分为第一和第二组两组并且该像素单元的第一组和第二组中的一组被设置到所述读取时段时，所述驱动单元将另一组设置到所述转换时段的步骤。
[8]一种成像元件，包括：
光电转换单元，对入射光执行光电转换；
电荷累积单元，累积通过所述光电转换获得电荷；
初始化单元，通过至少一个或多个门连接到所述电荷累积单元并对所述电荷累积单元进行初始化；以及
电压施加控制单元，当所述电荷累积单元被初始化时，向其中提供有所述光电转换单元、所述电荷累积单元以及所述初始化单元的阱区施加正电压。
[9]根据[8]所述成像元件，其中所述电压施加控制单元在初始化所述电荷累积单元以便读取重置电平时以及在读取信号电平时向所述阱区施加正电压。
[10]根据[8]或[9]所述成像元件，其中所述电荷累积单元为电容器。
[11]根据[10]所述成像元件，其中所述电容为MIM结构、PIM结构以及PIP结构中任意一种。
[12]根据[8]到[11]所述成像元件，其中所述光电转换单元、所述电荷累积单元以及所述初始化单元提供给构成用于形成图像的像素阵列单元的多个像素中的每一个，并且所述电压施加控制单元同时向所述像素阵列单元上的所有像素施加正电压。
[13]根据[12]所述成像元件，其中所述像素阵列单元上的所有像素的阱区都形成为被电集成。
[14]根据[8]到[11]所述成像元件，其中所述光电转换单元、所述电荷累积单元以及所述初始化单元提供给构成用于形成图像的像素阵列单元的多个像素中的每一个，并且所述电压施加控制单元对所述像素阵列单元上的包括沿水平方向排列的像素的每个像素行施加所述正电压。
[15]根据[14]所述成像元件，其中所述像素阵列单元上的像素行的像素的阱区形成为被电集成并且每个像素行的阱区被电隔离。
[16]根据[8]到[11]所述成像元件，其中所述光电转换单元、所述电荷累积单元以及所述初始化单元提供给构成用于形成图像的像素阵列单元的多个像素中的每一个，并且所述电压施加控制单元对所述像素阵列单元上的包括多个像素的每个像素块施加所述正电压。
[17]根据[16]所述成像元件，其中所述像素阵列单元上的像素块的像素的阱区形成为被电集成并且每个像素块的阱区被电隔离。
[18]根据[8]到[11]所述成像元件，其中所述光电转换单元、所述电荷累积单元以及所述初始化单元提供给构成用于形成图像的像素阵列单元的多个像素中的每一个，并且所述像素阵列单元上的每个像素的阱区被电隔离。
[19]根据[8]到[19]所述成像元件，还包括：
电荷/电压转换单元，设置在所述初始化单元和所述电荷累积单元之间并且将电荷转换成电压信号，
其中在所述电荷累积单元中累积的电荷通过一个或多个门被传送到所述电荷/电压转换单元。
参考标记列表
11 固态成像元件
21 像素阵列单元
61 光电二极管
63 第一传送门单元
64 第一电荷累积单元
65 第二传送门单元
66 第二电荷累积单元
67 第三传送门单元
68 电荷/电压转换单元
69 重置门单元
72 连接线
201 增益控制门单元
202 电荷累积单元

Claims (20)

1.一种成像元件，包括：
像素单元，包括排列成矩阵的多个像素；以及
驱动单元，其驱动所述像素单元，
其中所述像素具有：转换单元，其在转换时段中将物理量转换成电荷；电荷保持单元，其累积由所述转换单元在转换时段中所转换的电荷并在所述转换时段结束后保持从所述转换单元传送来的电荷；以及读取单元，其在读取时段读取保持在所述电荷保持单元中的电荷，以及
当所述像素单元的多个像素被等分为第一和第二组两组并且该像素单元的第一组和第二组中的一组被设置到所述读取时段时，所述驱动单元将另一组设置到所述转换时段。
2.根据权利要求1所述的成像元件，其中所述驱动单元对于每一组在相同时间将属于第一组和第二组中每一组的像素设置到所述转换时段。
3.根据权利要求2所述的成像元件，还包括：
生成单元，基于所读取电荷生成图像信号。
4.根据权利要求3所述的成像元件，其中所述生成单元基于从第一组读取的电荷生成奇数编号帧的图像信号以及基于从第二组读取的电荷生成偶数编号帧的图像信号。
5.根据权利要求2所述的成像元件，其中所述转换单元将与所述物理量对应的入射光转换成电荷。
6.一种成像元件的驱动方法，该成像元件包括排列成矩阵的多个像素的像素单元和驱动所述像素单元的驱动单元，所述像素具有在转换时段中将物理量转换成电荷的转换单元、累积由所述转换单元在转换时段中所转换的电荷并在所述转换时段结束后保持从所述转换单元传送来的电荷的电荷保持单元、以及在读取时段读取保持在所述电荷保持单元中的电荷的读取单元，所述驱动方法包括：
当所述像素单元的多个像素被等分为第一和第二组两组并且该像素单元的第一组和第二组中的一组被设置到所述读取时段时，由所述驱动单元将另一组设置到所述转换时段的步骤。
7.一种具有成像功能的电子装置，
其中，成像元件安装在所述电子装置上，所述成像元件包括排列成矩阵的多个像素的像素单元和驱动所述像素单元的驱动单元，
所述像素具有在转换时段中将物理量转换成电荷的转换单元、累积由所述转换单元在转换时段中所转换的电荷并在所述转换时段结束后保持从所述转换单元传送来的电荷的电荷保持单元、以及在读取时段读取保持在所述电荷保持单元中的电荷的读取单元，以及
当所述像素单元的多个像素被等分为第一和第二组两组并且该像素单元的第一组和第二组中的一组被设置到所述读取时段时，所述驱动单元将另一组设置到所述转换时段的步骤。
8.一种成像元件，包括：
光电转换单元，对入射光执行光电转换；
电荷累积单元，累积通过所述光电转换获得电荷；
初始化单元，通过至少一个或多个门连接到所述电荷累积单元并对所述电荷累积单元进行初始化；以及
电压施加控制单元，当所述电荷累积单元被初始化时，向其中提供有所述光电转换单元、所述电荷累积单元以及所述初始化单元的阱区施加正电压。
9.根据权利要求8所述成像元件，其中所述电压施加控制单元在初始化所述电荷累积单元以便读取重置电平时以及在读取信号电平时向所述阱区施加正电压。
10.根据权利要求9所述成像元件，其中所述电荷累积单元为电容。
11.根据权利要求10所述成像元件，其中所述电容为MIM结构、PIM结构以及PIP结构中任意一种。
12.根据权利要求9所述成像元件，其中所述光电转换单元、所述电荷累积单元以及所述初始化单元提供给构成用于形成图像的像素阵列单元的多个像素中的每一个，并且所述电压施加控制单元同时向所述像素阵列单元上的所有像素施加正电压。
13.根据权利要求12所述成像元件，其中所述像素阵列单元上的所有像素的阱区都形成为被电集成。
14.根据权利要求9所述成像元件，其中所述光电转换单元、所述电荷累积单元以及所述初始化单元提供给构成用于形成图像的像素阵列单元的多个像素中的每一个，并且所述电压施加控制单元对所述像素阵列单元上的包括沿水平方向排列的像素的每个像素行施加所述正电压。
15.根据权利要求14所述成像元件，其中所述像素阵列单元上的像素行的像素的阱区形成为被电集成并且每个像素行的阱区被电隔离。
16.根据权利要求9所述成像元件，其中所述光电转换单元、所述电荷累积单元以及所述初始化单元提供给构成用于形成图像的像素阵列单元的多个像素中的每一个，并且所述电压施加控制单元对所述像素阵列单元上的包括多个像素的每个像素块施加所述正电压。
17.根据权利要求16所述成像元件，其中所述像素阵列单元上的像素块的像素的阱区形成为被电集成并且每个像素块的阱区被电隔离。
18.根据权利要求9所述成像元件，其中所述光电转换单元、所述电荷累积单元以及所述初始化单元提供给构成用于形成图像的像素阵列单元的多个像素中的每一个，并且所述像素阵列单元上的每个像素的阱区被电隔离。
19.根据权利要求9所述成像元件，还包括：
电荷/电压转换单元，设置在所述初始化单元和所述电荷累积单元之间并且将电荷转换成电压信号，
其中在所述电荷累积单元中累积的电荷通过一个或多个门被传送到所述电荷/电压转换单元。
20.一种成像元件的驱动方法，所述成像元件包括对入射光执行光电转换的光电转换单元、累积通过所述光电转换获得的电荷的电荷累积单元、以及通过至少一个或多个门连接到所述电荷累积单元并对所述电荷累积单元进行初始化的初始化单元，所述驱动方法包括：
当所述电荷累积单元被初始化时，向其中提供有所述光电转换单元、所述电荷累积单元以及所述初始化单元的阱区施加正电压的步骤。
CN201380026072.7A 2012-05-25 2013-05-15 图像传感器、驱动方法以及电子装置 Active CN104322053B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-119177 2012-05-25
JP2012119177 2012-05-25
JP2012-125658 2012-06-01
JP2012125658 2012-06-01
PCT/JP2013/063484 WO2013176007A1 (ja) 2012-05-25 2013-05-15 撮像素子、駆動方法、および電子装置

Publications (2)

Publication Number Publication Date
CN104322053A true CN104322053A (zh) 2015-01-28
CN104322053B CN104322053B (zh) 2018-01-05

Family

ID=49623701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380026072.7A Active CN104322053B (zh) 2012-05-25 2013-05-15 图像传感器、驱动方法以及电子装置

Country Status (6)

Country Link
US (1) US9621827B2 (zh)
EP (1) EP2858348B1 (zh)
JP (1) JPWO2013176007A1 (zh)
KR (1) KR20150016232A (zh)
CN (1) CN104322053B (zh)
WO (1) WO2013176007A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106784277A (zh) * 2015-11-20 2017-05-31 原相科技股份有限公司 整合电容的热电堆感测结构
CN106851137A (zh) * 2015-12-04 2017-06-13 佳能株式会社 用于驱动摄像装置的方法
CN106910755A (zh) * 2015-12-23 2017-06-30 意法半导体(R&D)有限公司 图像传感器配置
CN108141575A (zh) * 2015-05-19 2018-06-08 奇跃公司 半全局快门成像器
CN108886591A (zh) * 2016-04-21 2018-11-23 松下知识产权经营株式会社 摄像装置以及具备该摄像装置的摄像机系统
CN112995548A (zh) * 2019-12-17 2021-06-18 豪威科技股份有限公司 多栅极横向溢出积分电容器传感器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6242211B2 (ja) * 2013-12-26 2017-12-06 キヤノン株式会社 撮像装置および撮像システム
JP6406912B2 (ja) * 2014-07-24 2018-10-17 キヤノン株式会社 撮像装置並びにその駆動方法
CN105744183B (zh) * 2014-12-26 2020-08-11 松下知识产权经营株式会社 摄像装置
CN107431080B (zh) * 2015-03-30 2020-07-07 株式会社尼康 拍摄元件及拍摄装置
TWI704811B (zh) 2015-07-27 2020-09-11 日商新力股份有限公司 固體攝像裝置及其控制方法、以及電子機器
US10805561B2 (en) 2015-07-27 2020-10-13 Sony Corporation Solid-state image pickup device and control method therefor, and electronic apparatus
TWI571619B (zh) * 2015-11-12 2017-02-21 原相科技股份有限公司 整合電容之熱電堆感測結構
US9942503B2 (en) * 2016-02-23 2018-04-10 Semiconductor Components Industries, Llc Image sensors having high-efficiency charge storage capabilities
JP2018082395A (ja) * 2016-11-18 2018-05-24 パナソニックＩｐマネジメント株式会社 撮像装置状態監視装置、撮像装置状態監視方法、およびプログラム
JP2018152696A (ja) * 2017-03-13 2018-09-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、その駆動方法および電子機器
WO2019021439A1 (ja) * 2017-07-27 2019-01-31 マクセル株式会社 撮像素子、撮像装置、および距離画像の取得方法
JPWO2021014999A1 (zh) 2019-07-24 2021-01-28
CN111146223B (zh) * 2019-12-10 2022-07-08 南京威派视半导体技术有限公司 一种复合介质栅双器件光敏探测器的晶圆堆叠结构
KR20230005605A (ko) 2021-07-01 2023-01-10 삼성전자주식회사 깊이 센서 및 이를 포함하는 이미지 검출 시스템
US11863884B2 (en) 2021-09-16 2024-01-02 Qualcomm Incorporated Systems and methods for controlling an image sensor
WO2023181657A1 (ja) * 2022-03-25 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
US11736833B1 (en) * 2022-06-24 2023-08-22 Omnivision Technologies, Inc. High dynamic range CMOS image sensor pixel with reduced metal-insulator-metal lateral overflow integration capacitor lag

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040017497A1 (en) * 2002-07-19 2004-01-29 Nobuo Suzuki Solid-state image pick-up device
CN101795345A (zh) * 2009-02-03 2010-08-04 奥林巴斯映像株式会社 摄像装置、摄像方法
US20110096216A1 (en) * 2009-09-10 2011-04-28 Fujifilm Corporation Imaging pickup device and image pickup method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040213220A1 (en) 2000-12-28 2004-10-28 Davis Arlin R. Method and device for LAN emulation over infiniband fabrics
JP2004015532A (ja) * 2002-06-07 2004-01-15 Mitsubishi Electric Corp 固体撮像素子
JP3951879B2 (ja) 2002-10-04 2007-08-01 ソニー株式会社 固体撮像素子及びその駆動方法
JP4470363B2 (ja) * 2002-10-04 2010-06-02 ソニー株式会社 固体撮像素子及びその制御方法
JP2006033381A (ja) * 2004-07-15 2006-02-02 Canon Inc 撮像装置及び制御方法
JP4689620B2 (ja) * 2004-11-02 2011-05-25 パナソニック株式会社 イメージセンサ
JP4677258B2 (ja) * 2005-03-18 2011-04-27 キヤノン株式会社 固体撮像装置及びカメラ
JP4487944B2 (ja) 2006-02-09 2010-06-23 ソニー株式会社 固体撮像装置
JP2008028516A (ja) * 2006-07-19 2008-02-07 Olympus Corp カメラシステム
JP4211849B2 (ja) * 2006-08-31 2009-01-21 ソニー株式会社 物理量検出装置、固体撮像装置及び撮像装置
JP5100066B2 (ja) * 2006-09-06 2012-12-19 パナソニック株式会社 撮像装置および撮像方法
US7978239B2 (en) * 2007-03-01 2011-07-12 Eastman Kodak Company Digital camera using multiple image sensors to provide improved temporal sampling
US7855740B2 (en) * 2007-07-20 2010-12-21 Eastman Kodak Company Multiple component readout of image sensor
JP2009049870A (ja) 2007-08-22 2009-03-05 Sony Corp 固体撮像装置、撮像装置
JP5568880B2 (ja) 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2010226375A (ja) * 2009-03-23 2010-10-07 Fujifilm Corp 撮像装置及び固体撮像素子の駆動方法
JP5521682B2 (ja) 2010-02-26 2014-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
CN103109523B (zh) * 2010-09-14 2016-06-15 富士胶片株式会社 成像装置和成像方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040017497A1 (en) * 2002-07-19 2004-01-29 Nobuo Suzuki Solid-state image pick-up device
CN101795345A (zh) * 2009-02-03 2010-08-04 奥林巴斯映像株式会社 摄像装置、摄像方法
US20110096216A1 (en) * 2009-09-10 2011-04-28 Fujifilm Corporation Imaging pickup device and image pickup method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108141575A (zh) * 2015-05-19 2018-06-08 奇跃公司 半全局快门成像器
US11272127B2 (en) 2015-05-19 2022-03-08 Magic Leap, Inc. Semi-global shutter imager
CN106784277B (zh) * 2015-11-20 2019-06-04 原相科技股份有限公司 整合电容的热电堆感测结构
CN106784277A (zh) * 2015-11-20 2017-05-31 原相科技股份有限公司 整合电容的热电堆感测结构
US10455177B2 (en) 2015-12-04 2019-10-22 Canon Kabushiki Kaisha Method for driving imaging apparatus
CN106851137B (zh) * 2015-12-04 2020-06-09 佳能株式会社 用于驱动摄像装置的方法
CN106851137A (zh) * 2015-12-04 2017-06-13 佳能株式会社 用于驱动摄像装置的方法
CN106910755A (zh) * 2015-12-23 2017-06-30 意法半导体(R&D)有限公司 图像传感器配置
CN106910755B (zh) * 2015-12-23 2019-03-12 意法半导体(R&D)有限公司 图像传感器及其系统以及在其中捕获单独曝光图像的方法
CN108886591A (zh) * 2016-04-21 2018-11-23 松下知识产权经营株式会社 摄像装置以及具备该摄像装置的摄像机系统
CN108886591B (zh) * 2016-04-21 2020-12-22 松下知识产权经营株式会社 摄像装置以及具备该摄像装置的摄像机系统
CN112995548A (zh) * 2019-12-17 2021-06-18 豪威科技股份有限公司 多栅极横向溢出积分电容器传感器
CN112995548B (zh) * 2019-12-17 2023-11-21 豪威科技股份有限公司 多栅极横向溢出积分电容器传感器

Also Published As

Publication number Publication date
EP2858348A1 (en) 2015-04-08
US9621827B2 (en) 2017-04-11
CN104322053B (zh) 2018-01-05
US20150124132A1 (en) 2015-05-07
JPWO2013176007A1 (ja) 2016-01-12
EP2858348A4 (en) 2016-04-06
WO2013176007A1 (ja) 2013-11-28
KR20150016232A (ko) 2015-02-11
EP2858348B1 (en) 2019-04-10

Similar Documents

Publication Publication Date Title
CN104322053A (zh) 图像传感器、驱动方法以及电子装置
CN101835001B (zh) 固态摄像装置、固态摄像装置的驱动方法以及摄像装置
KR101186734B1 (ko) 고체 촬상 장치, 카메라 및 그 구동 방법
US8816266B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP5258416B2 (ja) 固体撮像装置
US8890982B2 (en) Solid-state imaging device and driving method as well as electronic apparatus
US9570486B2 (en) Solid-state imaging device and switching circuit
TWI412273B (zh) 固態影像裝置及其驅動方法，以及電子裝置
EP3547670B1 (en) An image pickup apparatus and a driving method for an image pickup apparatus
US9571772B2 (en) Solid-state imaging device, driving method and electronic apparatus with electric charge transfer using an intermediate potential
CN107924931B (zh) 固态成像装置和电子设备
CN101981918A (zh) 用于固态成像装置的驱动方法以及成像系统
KR102183357B1 (ko) 고체 촬상 소자, 구동 방법 및 전자 기기
CN103475829A (zh) 固态图像传感器、其控制方法以及电子设备
CN103686001A (zh) 固态图像传感器、用于其的方法及电子装置
JPH0951485A (ja) 固体撮像素子
JP5306906B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5402993B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5539562B2 (ja) 固体撮像装置の駆動方法および固体撮像装置
JP2014022689A (ja) 裏面照射型固体撮像素子の画素構造、裏面照射型固体撮像素子、駆動装置及び撮像装置並びに裏面照射型固体撮像素子の画素構造の駆動方法
JPS6053945B2 (ja) 固体撮像装置の駆動方法
JP2010080810A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2011061018A (ja) Ｍｏｓ型イメージセンサ及び撮像装置
JP2009259921A (ja) 固体撮像素子の駆動方法、及び撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160906

Address after: Kanagawa

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan, Japan

Applicant before: Sony Corp

GR01 Patent grant
GR01 Patent grant