CN108878422A - 包括纳米线的器件与其制作方法 - Google Patents

包括纳米线的器件与其制作方法 Download PDF

Info

Publication number
CN108878422A
CN108878422A CN201810502936.2A CN201810502936A CN108878422A CN 108878422 A CN108878422 A CN 108878422A CN 201810502936 A CN201810502936 A CN 201810502936A CN 108878422 A CN108878422 A CN 108878422A
Authority
CN
China
Prior art keywords
nano wire
mentioned
insulation division
substrate
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810502936.2A
Other languages
English (en)
Other versions
CN108878422B (zh
Inventor
李俊杰
吴振华
张青竹
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201810502936.2A priority Critical patent/CN108878422B/zh
Publication of CN108878422A publication Critical patent/CN108878422A/zh
Application granted granted Critical
Publication of CN108878422B publication Critical patent/CN108878422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供了一种包括纳米线的器件与其制作方法。该制作方法包括：步骤S1，提供具有凹槽的基底；步骤S2，在凹槽中填充绝缘材料，形成绝缘部，凹槽与绝缘部一一对应；步骤S3，刻蚀去除绝缘部两侧的基底的部分，剩余的且位于绝缘部两侧壁上的基底形成多个堆叠的纳米线，剩余的除纳米线之外的基底形成第一基底本体，绝缘部位于第一基底本体的表面上。上述的制作方法形成的纳米线的晶格比较完美，器件的性能较好；并且，该制作方法中，纳米线附着在绝缘部上，即绝缘部为纳米线提供了支撑，使得该纳米线可以做得很长且很细，不会发生断裂问题，且可以实现纳米线的高密度。

Description

包括纳米线的器件与其制作方法
技术领域
本申请涉及半导体领域，具体而言，涉及一种包括纳米线的器件与其制作方法。
背景技术
在先进CMOS制造中，纳米线沟道与环栅结合的方式成为解决<5nm以下制程的热点技术：
一种方法是：采用外延生长的方式在衬底上生长出Si/GeSi的叠层，然后通过选择性腐蚀其中的GeSi留下Si的纳米线。其优点为工艺与FinFet工艺类似，但局限性为外延工艺的晶格缺陷要多于体硅，尤其是多层交替外延后比较难以保证外延层的晶格完美无缺，因此器件性能会受到影响。
另外一种为：采用直接刻蚀衬底硅的方法(各向异性刻蚀与各向同性刻蚀交替)形成凸凹侧壁的硅条，再采用氧化的方法来形成彼此独立的纳米线，该方法直接用衬底硅作为纳米线沟道，避免了外延工艺引入的缺陷，但其局限在于纳米线缺乏支撑，其强度较弱，无法做直径很细或者很密集的纳米线堆积，并且，纳米线在工艺制程中容易发生断裂等损坏问题。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种包括纳米线的器件与其制作方法，以解决现有技术无法制作得到较长、较细且缺陷较少的纳米线的问题。
为了实现上述目的，根据本申请的一个方面，提供了种包括纳米线的器件的制作方法，该制作方法包括：步骤S1，提供具有凹槽的基底；步骤S2，在上述凹槽中填充绝缘材料，形成绝缘部，上述凹槽与上述绝缘部一一对应；步骤S3，刻蚀去除上述绝缘部两侧的上述基底的部分，剩余的且位于上述绝缘部两侧壁上的上述基底形成多个堆叠的纳米线，剩余的除上述纳米线之外的上述基底形成第一基底本体，上述绝缘部位于上述第一基底本体的表面上。
进一步地，上述步骤S3包括：步骤S31，对步骤S2形成的结构进行各向异性刻蚀，形成第一预纳米线；步骤S32，对上述第一预纳米线进行各向同性刻蚀，形成第二预纳米线；步骤S33，依次重复执行上述步骤S31和上述步骤S32多次，形成多个堆叠的上述第二预纳米线，上述第二预纳米线的至少部分为上述纳米线。
进一步地，步骤S34，采用热氧化法将各上述第二预纳米线的远离上述绝缘部的部分氧化为第一介质部，采用热氧化法将上述第一基底本体的靠近上述绝缘部的部分氧化为第二介质部，上述第一介质部和上述第二介质部形成第一介质层，剩余的上述第二预纳米线为上述纳米线，剩余的上述第一基底本体为第二基底本体。
进一步地，上述制作方法还包括：步骤S4，在各上述纳米线的一端区域形成源区，另一端区域形成漏区，剩余的上述纳米线为纳米线本体；步骤S5，在上述第一介质层的裸露表面上设置栅极材料，形成栅极。
进一步地，在上述步骤S4和上述步骤S5之间，上述制作方法还包括：去除上述第一介质部，在各上述纳米线的远离上述绝缘部的表面上设置第二介质层，上述第二介质层为高K介质层，上述栅极形成在上述第一介质部的裸露表面上且与上述第二介质层的裸露表面接触。
根据本申请的另一方面，提供了一种包括纳米线的器件，该器件包括：基底，包括第一基底本体和多个堆叠的纳米线，多个堆叠的纳米线位于上述第一基底本体的表面上；绝缘部，位于上述第一基底本体的表面上，各上述纳米线位于上述绝缘部的侧壁上。
进一步地，各上述纳米线在平行于上述第一基底本体的厚度方向的截面的形状为半圆性、三角形、矩形或者其他不规则形状。
进一步地，上述第一基底本体包括：第二基底本体；第一介质层，包括第一介质部和第二介质部，上述第一介质部位于上述第二基底本体的表面上，上述绝缘部位于上述第一介质部的远离上述第二基底本体的表面上，上述第二介质部位于各上述纳米线的远离上述绝缘部的表面上。
进一步地，上述第一基底本体包括第二基底本体与第一介质部，上述第一介质部位于上述第二基底本体的靠近上述绝缘部的表面上，上述器件还包括第二介质层，上述第二介质层位于各上述纳米线的远离上述绝缘部的表面上，上述第二介质层为高K介质层。
进一步地，各上述纳米线包括依次连接的源区、纳米线本体和漏区，上述器件还包括栅极，上述栅极位于上述第一介质部的远离上述第二基底本体的表面上且与第二介质层接触设置。
应用本申请的技术方案，本申请的制作方法中，首先在基底中形成凹槽，然后在凹槽中填充绝缘材料，形成绝缘部，后续刻蚀去除部分基底，剩余的在绝缘部侧壁上的基底形成纳米线，该纳米线的形成不需要额外的外延，不会引入其他的缺陷，形成的纳米线的晶格比较完美，器件的性能较好；并且，该制作方法中，纳米线附着在绝缘部上，即绝缘部为纳米线提供了支撑，使得该纳米线可以做得很长且很细，不会发生断裂问题，且可以实现纳米线的高密度。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1至图5示出了根据本申请的包括纳米线的器件的制作过程的结构示意图；以及
图6示出了根据本申请的另一种实施例中的纳米线的器件的结构示意图。
其中，上述附图包括以下附图标记：
10、基底；11、凹槽；12、第一基底本体；13、纳米线；14、第二基底本体；20、绝缘部；30、第一介质层；31、第一介质部；32、第二介质部；40、第二介质层；50、栅极。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术无法制作得到较长、较细且缺陷较少的纳米线，为了解决如上的问题，本申请提出了一种包括纳米线的器件与其制作方法。
本申请的一种典型实施方式中，提供了一种包括纳米线13的器件的制作方法，该制作方法包括：步骤S1，如图1所示，提供具有凹槽11的基底10，基底10中至少具有一个凹槽11，当具有多个上述凹槽11时，多个上述凹槽11间隔设置；步骤S2，在上述凹槽11中填充绝缘材料，形成图2所示的绝缘部20，上述凹槽11与上述绝缘部20一一对应，凹槽11与绝缘部20的个数相同；步骤S3，刻蚀去除上述绝缘部20两侧的上述基底10的部分，即两侧的基底10只去除一部分，剩余一部分在绝缘部20的两个侧壁上，这剩余的且位于上述绝缘部两侧壁上的上述基底10形成多个堆叠的纳米线13，剩余的除上述纳米线13之外的上述基底10形成第一基底本体12，上述绝缘部20位于上述第一基底本体12的表面上，如图3所示。
该制作方法中，首先在基底10中形成凹槽11，然后在凹槽11中填充绝缘材料，形成绝缘部20，后续刻蚀去除部分基底10，剩余的在绝缘部20侧壁上的基底10形成纳米线13，该纳米线13的形成不需要额外的外延，不会引入其他的缺陷，形成的纳米线13的晶格比较完美，器件的性能较好；并且，该制作方法中，纳米线13附着在绝缘部20上，即绝缘部20为纳米线13提供了支撑，使得该纳米线13可以做得很长且很细，不会发生断裂问题，且可以实现纳米线13的高密度。
上述制作方法形成的半导体纳米线作为一维纳米材料，除具有半导体所具有的特殊性质，还显示出不同于宏观材料的场发射、热导率及可见光致发光等物理性质，在纳米电子器件、光电子器件以及新能源等方面具有巨大的潜在应用价值。更重要的是，该半导体纳米线与现有中的半导体工艺具有极好的兼容性进而具有极大的市场应用潜力；因此，半导体纳米线是一维纳米材料领域中一种极有应用潜力的新结构。
本申请的上述步骤S3的具体步骤可以根据实际情况选择，进而通过不同种的工艺过程得到纳米线13的，本领域技术人员可以根据实际情况选择合适的工艺形成本申请的纳米线13。
本申请的一种实施例中，上述步骤S3包括：步骤S31，对步骤S2形成的结构进行各向异性刻蚀，形成第一预纳米线；步骤S32，对上述第一预纳米线进行各向同性刻蚀，形成第二预纳米线；步骤S33，依次重复执行上述步骤S31和上述步骤S32多次，形成多个堆叠的上述第二预纳米线，上述第二预纳米线的至少部分为上述纳米线13。
上述的步骤S31和步骤S32是形成一个第二预纳米线的过程，后续的步骤S33中重复多次上述步骤S31和上述步骤S32，就是形成多个纳米线13的过程，需要在一个侧壁上形成N个纳米线13，就要重复N-1次的步骤S31和步骤S32。
可以是上述的第二预纳米线的全部形成纳米线13，也可以是其中的部分形成纳米线13，可以根据预定形成的器件的类型选择。
一种具体的实施例中，上述的第二预纳米线的部分形成纳米线13，上述步骤S3还包括：步骤S34，采用热氧化法将上述第一基底本体12的靠近上述绝缘部20的部分氧化为第一介质部31，采用热氧化法将各上述第二预纳米线的远离上述绝缘部20的部分氧化为第二介质部32，上述第一介质部31和上述第二介质部32形成第一介质层30，剩余的上述第二预纳米线为上述纳米线13，剩余的上述第一基底本体12为第二基底本体14，如图4所示的实施例中，剩余的上述第二预纳米线为上述纳米线13。第一介质层30用于隔离纳米线13和后续的其他结构，也用于隔离第二基底本体14和纳米线13。
上述的第一介质层30的材料可以是现有技术中任何起到隔离绝缘作用的介电材料，本领域技术人员可以根据是情况选择合适的材料形成本申请的上述第一介质层。一种具体的实施例中，选择第一介质层的材料为二氧化硅，该材料可以与现有的集成电路工艺兼容。
本申请的一种具体的实施例中，上述器件为晶体管，具体的制作方法包括：步骤S4，在各上述纳米线13的一端形成源区，另一端形成漏区，剩余的上述纳米线13为纳米线13本体，该纳米线13本体作为导电沟道；步骤S5，在上述第一介质层30的裸露表面上设置栅极50材料，形成栅极50，如图5所示。
上述的源区和漏区的形成可以通过离子注入法形成，具体的工艺过程可以是：先在第一介质层30的表面上设置多晶硅材料，多晶硅材料覆盖纳米线的侧面，即纳米线中与长度方向(垂直纸面或者屏幕的方向)平行的面，对应形成假栅；然后，再从纳米线的两个端面(平行于纸面或者屏幕的面)进行离子注入，纳米线的一端区域形成源区，另一端区域形成漏区；最后，经上述假栅去除。
需要说明的是，其中，一端区域就是指靠近纳米线的一端的部分区域，另一端区域就是指靠近纳米线的另一端的部分区域。
当然，本申请的形成上述源区和漏区的方法并不限于上述的方法，还可以是现有技术中的其他可以实现的方法，本领域技术人员可以根据实际情况选择合适的方法形成源区和漏区。
为了使得器件获得更好的电学性能，本申请的一种实施例中，在上述步骤S4和上述步骤S5之间，上述制作方法还包括：去除上述第一介质部31，在各上述纳米线13的远离上述绝缘部20的表面上设置第二介质层40，上述第二介质层40为高K介质层，上述栅极50形成在上述第一介质部31的裸露表面上且与上述第二介质层40的裸露表面接触，如图6所示。
具体地，上述去除纳米线13表面上的第一介质层30的过程可以在去除上述假栅的之后进行，接着在纳米线13的远离绝缘部20的表面上设置第二介质层40，如图6所示。
本申请的另一种图中未示出的实施例中，为了获得更好的界面，在步骤S1和步骤S2之间，本申请的一种实施例中，对具有凹槽的基底进行热氧化工艺，进而在基底的表面上形成氧化层。当对基底进行热氧化后，在后期的第一介质层的形成过程中，只能在述第二预纳米线的远离上述绝缘部的部分热氧化形成第二介质部，不会将上述第一基底本体的靠近上述绝缘部的部分氧化为第一介质部了。
本申请的另一种典型的实施方式中提供了一种包括纳米线的器件，如图3所示，该器件包括基底10和绝缘部20，基底10包括第一基底本体12和多个堆叠的纳米线13，多个堆叠的纳米线13位于上述第一基底本体12的表面上；绝缘部20位于上述第一基底本体12的表面上，各上述纳米线13位于上述绝缘部20的侧壁上。
该器件中，纳米线13位于绝缘部20的侧壁上，绝缘部20对纳米线13起到支撑作用，使得该纳米线13可以做得很长且很细，不会发生断裂问题，且可以实现纳米线13的高密度；并且，基底10的部分形成纳米线13，该纳米线13的形成不需要额外的外延，不会引入其他的缺陷，纳米线13的晶格比较完美，器件的性能较好。
本申请的一种实施例中，上述包括纳米线的器件采用上述任一种的制作方法制作形成。
本申请中的纳米线的形状可以是任何可以实现功能的形状，本领域技术人员可以根据是情况选择形成合适形状的纳米线。本申请的一种实施例中，各上述纳米线在平行于上述第一基底本体12的厚度方向的截面的形状为半圆性、三角形、矩形或者其他不规则形状。
为了避免纳米线13的尖端部出现电荷堆积，进而影响器件的性能，本申请的一种实施例中，优选上述纳米线13在平行于上述第一基底本体12的厚度方向的截面的形状为半圆性。
本申请的另一种实施例中，如图4和图5所示，上述第一基底本体12包括第二基底本体14和第一介质层30，第一介质层30包括第一介质部31和第二介质部32，上述第一介质部31位于上述第二基底本体14的表面上，上述绝缘部20位于上述第一介质部31的远离上述第二基底本体14的表面上，上述第二介质部32位于各上述纳米线13的远离上述绝缘部20的表面上。第一介质层30起到隔离绝缘的作用，其中的第一介质部31起到隔离纳米线13和第二基底本体14的作用，第二介质部32起到隔离纳米线13和设置在第二介质部32上的结构。
上述的第一介质层的材料可以是现有技术中任何起到隔离绝缘作用的介电材料，本领域技术人员可以根据是情况选择合适的材料形成本申请的上述第一介质层。一种具体的实施例中，选择第一介质层的材料为二氧化硅，该材料可以与现有的集成电路工艺兼容。
为了进一步提升器件的电学性能，本申请的一种实施例中，如图6所示，上述第一基底本体12包括第二基底本体14与第一介质部31，上述第一介质部31位于上述第二基底本体14的靠近上述绝缘部20的表面上，上述器件还包括第二介质层40，上述第二介质层40位于各上述纳米线13的远离上述绝缘部20的表面上，上述第二介质层40为高K介质层。
本申请的一种具体的图中未示出的实施例中，上述器件为晶体管，具体地，各上述纳米线13包括依次连接的源区、纳米线13本体和漏区，上述器件还包括栅极50，上述栅极50位于上述第一介质部31的远离上述第二基底本体14的表面上且与第二介质层40接触设置，如图6所示。
另外一种实施例，如图5所示，各上述纳米线13包括依次连接的源区、纳米线13本体和漏区，上述器件还包括栅极50，上述栅极50位于上述第一介质部31的远离上述第二基底本体14的表面上且与第二介质部32接触设置。
本申请中的上述基底的材料可以为硅，也可以是其他可以用做器件沟道的基底的材料，比如三五族化合物，碳化硅半导体等等。
为了使得本领域技术人员可以更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案。
实施例
包括纳米线的器件的制作方法包括：
提供硅基底；
采用光刻和等离子刻蚀在硅基底上挖出多个宽度20nm的凹槽(相邻两个槽之间的距离为40nm)，深度为100nm，如图1所示；
采用热氧化工艺，将基底进行热氧化，形成1nm的SiO2层，然后采用PECVD在凹槽中沉积SiO2，最后进行CMP平坦化工艺，形成类似图2所示的结构；
采用各向异性刻蚀和各向同性刻蚀的等离子交替刻蚀获得第二预纳米线，各向异性刻蚀的刻蚀气体为SF6+O2，各向同性刻蚀的刻蚀气体为SF6，第二预纳米线的高度为3～6nm；
重复上述过程，获得多个堆叠的第二预纳米线，具体可以参见图3所示的多个堆叠的纳米线13；
采用热氧化法将各上述第二预纳米线的远离上述绝缘部的部分氧化为第二介质部，形成厚度为1nm的第二介质部，剩余的上述第二预纳米线为上述纳米线，第二介质部使得相邻的纳米线彼此隔离；
采用常规替代栅方案做出高K金属栅包裹纳米线的器件。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的制作方法中，首先在基底中形成凹槽，然后在凹槽中填充绝缘材料，形成绝缘部，后续刻蚀去除部分基底，剩余的在绝缘部侧壁上的基底形成纳米线，该纳米线的形成不需要额外的外延，不会引入其他的缺陷，形成的纳米线的晶格比较完美，器件的性能较好；并且，该制作方法中，纳米线附着在绝缘部上，即绝缘部为纳米线提供了支撑，使得该纳米线可以做得很长且很细，不会发生断裂问题，且可以实现纳米线的高密度。
2)、本申请的器件中，纳米线位于绝缘部的侧壁上，绝缘部对纳米线起到支撑作用，使得该纳米线可以做得很长且很细，不会发生断裂问题，且可以实现纳米线的高密度；并且，基底的部分形成纳米线，该纳米线的形成不需要额外的外延，不会引入其他的缺陷，纳米线的晶格比较完美，器件的性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种包括纳米线的器件的制作方法，其特征在于，所述制作方法包括：
步骤S1，提供具有凹槽的基底；
步骤S2，在所述凹槽中填充绝缘材料，形成绝缘部，所述凹槽与所述绝缘部一一对应；以及
步骤S3，刻蚀去除所述绝缘部两侧的所述基底的部分，剩余的且位于所述绝缘部两侧壁上的所述基底形成多个堆叠的纳米线，剩余的除所述纳米线之外的所述基底形成第一基底本体，所述绝缘部位于上述第一基底本体的表面上。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤S3包括：
步骤S31，对步骤S2形成的结构进行各向异性刻蚀，形成第一预纳米线；
步骤S32，对所述第一预纳米线进行各向同性刻蚀，形成第二预纳米线；以及
步骤S33，依次重复执行所述步骤S31和所述步骤S32多次，形成多个堆叠的所述第二预纳米线，所述第二预纳米线的至少部分为所述纳米线。
3.根据权利要求2所述的制作方法，其特征在于，所述步骤S3还包括：
步骤S34，采用热氧化法将所述第一基底本体的靠近所述绝缘部的部分氧化为第一介质部，采用热氧化法将各所述第二预纳米线的远离所述绝缘部的部分氧化为第二介质部，所述第一介质部和所述第二介质部形成第一介质层，剩余的所述第二预纳米线为所述纳米线，剩余的所述第一基底本体为第二基底本体。
4.根据权利要求3所述的制作方法，其特征在于，所述制作方法还包括：
步骤S4，在各所述纳米线的一端区域形成源区，另一端区域形成漏区，剩余的所述纳米线为纳米线本体；以及
步骤S5，在所述第一介质层的裸露表面上设置栅极材料，形成栅极。
5.根据权利要求4所述的制作方法，其特征在于，在所述步骤S4和所述步骤S5之间，所述制作方法还包括：
去除所述第一介质部，在各所述纳米线的远离所述绝缘部的表面上设置第二介质层，所述第二介质层为高K介质层，所述栅极形成在所述第一介质部的裸露表面上且与所述第二介质层的裸露表面接触。
6.一种包括纳米线的器件，其特征在于，所述器件包括：
基底，包括第一基底本体和多个堆叠的纳米线，多个堆叠的纳米线位于所述第一基底本体的表面上；以及
绝缘部，位于所述第一基底本体的表面上，各所述纳米线位于所述绝缘部的侧壁上。
7.根据权利要求6所述的器件，其特征在于，各所述纳米线在平行于所述第一基底本体的厚度方向的截面的形状为半圆性、三角形、矩形或者其他不规则形状。
8.根据权利要求6所述的器件，其特征在于，所述第一基底本体包括：
第二基底本体；以及
第一介质层，包括第一介质部和第二介质部，所述第一介质部位于所述第二基底本体的表面上，所述绝缘部位于所述第一介质部的远离所述第二基底本体的表面上，所述第二介质部位于各所述纳米线的远离所述绝缘部的表面上。
9.根据权利要求6所述的器件，其特征在于，所述第一基底本体包括第二基底本体与第一介质部，所述第一介质部位于所述第二基底本体的靠近所述绝缘部的表面上，所述器件还包括第二介质层，所述第二介质层位于各所述纳米线的远离所述绝缘部的表面上，所述第二介质层为高K介质层。
10.根据权利要求9所述的器件，其特征在于，各所述纳米线包括依次连接的源区、纳米线本体和漏区，所述器件还包括栅极，所述栅极位于所述第一介质部的远离所述第二基底本体的表面上且与第二介质层接触设置。
CN201810502936.2A 2018-05-23 2018-05-23 包括纳米线的器件与其制作方法 Active CN108878422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810502936.2A CN108878422B (zh) 2018-05-23 2018-05-23 包括纳米线的器件与其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810502936.2A CN108878422B (zh) 2018-05-23 2018-05-23 包括纳米线的器件与其制作方法

Publications (2)

Publication Number Publication Date
CN108878422A true CN108878422A (zh) 2018-11-23
CN108878422B CN108878422B (zh) 2021-01-22

Family

ID=64333142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810502936.2A Active CN108878422B (zh) 2018-05-23 2018-05-23 包括纳米线的器件与其制作方法

Country Status (1)

Country Link
CN (1) CN108878422B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234215A1 (en) * 2012-03-12 2013-09-12 Kabushiki Kaisha Toshiba Semiconductor device
CN106158859A (zh) * 2015-04-09 2016-11-23 中国科学院微电子研究所 一种半导体器件及其制造方法
CN107871666A (zh) * 2017-09-25 2018-04-03 中国科学院上海微系统与信息技术研究所 制作垂直堆叠集成的半导体纳米线及其场效应晶体管的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234215A1 (en) * 2012-03-12 2013-09-12 Kabushiki Kaisha Toshiba Semiconductor device
CN106158859A (zh) * 2015-04-09 2016-11-23 中国科学院微电子研究所 一种半导体器件及其制造方法
CN107871666A (zh) * 2017-09-25 2018-04-03 中国科学院上海微系统与信息技术研究所 制作垂直堆叠集成的半导体纳米线及其场效应晶体管的方法

Also Published As

Publication number Publication date
CN108878422B (zh) 2021-01-22

Similar Documents

Publication Publication Date Title
CN104218083B (zh) 半导体器件以及形成半导体器件的方法
CN104425284B (zh) 基体鳍式场效晶体管不依赖栅极长度的气孔上覆硅架构
CN104718612B (zh) 用于形成在半导体衬底的鳍部件上的晶体管的隔离组件
TW201332111A (zh) 具有非離散源極及汲極區域的奈米線結構
CN105923602A (zh) 硅和硅锗纳米线结构
TW201013750A (en) Methods of forming fine patterns in semiconductor devices
US10867994B2 (en) High density capacitors formed from thin vertical semiconductor structures such as FINFETs
CN104217998B (zh) 集成电路及制造具有包覆非平面晶体管结构的集成电路的方法
CN103094070A (zh) 包括匹配电容器对的半导体器件及形成一种电容器的方法以及形成电阻器的方法
TW201244003A (en) Memory device having buried bit line and vertical transistor and fabrication method thereof
KR101524935B1 (ko) 딥 트랜치 쓰루 실리콘(ｄｔｓ)을 사용하는 집적 회로 및 그 제조방법
CN109904168A (zh) 存储器及其制作方法
CN102881693B (zh) 存储器件及其制作方法
CN106711214A (zh) 栅极全包覆式纳米线场效晶体管装置
CN108878422A (zh) 包括纳米线的器件与其制作方法
TW509608B (en) Method for uniform polish in microelectronic device
TWI304232B (en) Fabrication method for a semiconductor structure and corresponding semiconductor structure
CN103377927B (zh) 悬浮纳米线场效应晶体管及其形成方法
CN105742359B (zh) 鳍型场效应晶体管的鳍及其制备方法
CN103730367B (zh) 半导体器件制造方法
CN105575761B (zh) 沟槽型功率器件的制造方法和沟槽型功率器件
CN111916398B (zh) 一种半导体器件的制造方法
JP2014135353A (ja) 半導体装置の製造方法
CN104752230B (zh) 在FinFET上形成沟槽的方法及由此产生的FinFET
CN108831926A (zh) 半导体器件与其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant