CN108807324A - 微同轴结构的制备方法及微同轴结构 - Google Patents
微同轴结构的制备方法及微同轴结构 Download PDFInfo
- Publication number
- CN108807324A CN108807324A CN201810596526.9A CN201810596526A CN108807324A CN 108807324 A CN108807324 A CN 108807324A CN 201810596526 A CN201810596526 A CN 201810596526A CN 108807324 A CN108807324 A CN 108807324A
- Authority
- CN
- China
- Prior art keywords
- outer conductor
- layer
- substrate
- outside
- wall layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 36
- 239000004020 conductor Substances 0.000 claims abstract description 248
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 238000000034 method Methods 0.000 claims abstract description 45
- 229920002120 photoresistant polymer Polymers 0.000 claims description 53
- 238000000151 deposition Methods 0.000 claims description 36
- 230000008021 deposition Effects 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 8
- 239000003292 glue Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4885—Wire-like parts or pins
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Waveguides (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明适用于半导体技术领域，提供了一种微同轴结构的制备方法及微同轴结构，微同轴结构的制备方法包括：制备第一结构，制备第二结构，连接所述第一结构和所述第二结构，其中，所述第一结构的外导体中层外墙层与所述第二结构的外导体上层外墙层接触，最后去除第一结构的第一衬底和第二结构的第二衬底，从而制备出微同轴结构。本发明能够提高成品率、降低工艺难度，并缩短工艺周期。
Description
技术领域
本发明属于半导体技术领域，尤其涉及微同轴结构的制备方法及微同轴结构。
背景技术
为适应小型化和多功能化发展，电子器件都在向三维结构发展。对于三维器件结构的实现，芯片封装级技术手段很多且技术较为成熟，如芯片堆叠配合键合，芯片倒装，芯片键合等。对于芯片封装领域，在毫米波及太赫兹频段，对于信号的传输损耗、隔离度以及集成度方面都有较高要求。空气矩形微同轴结构在以上方面都具有独特的优势。现有的制备空气矩形微同轴结构的方法是通过串行工艺，通过光刻图形、电镀、平坦化等工艺步骤依次制作微同轴结构中的多层结构，这种方法制备的微同轴结构的成品率很低。
发明内容
有鉴于此，本发明实施例提供了一种微同轴结构的制备方法及微同轴结构，以解决现有技术中微同轴结构成品率低的问题。
本发明实施例的第一方面提供了一种微同轴结构的制备方法，包括：
制备第一结构，所述第一结构包括第一衬底，所述第一衬底上表面设有外导体底层，所述外导体底层的上表面依次设有外导体下层外墙层和外导体中层外墙层，所述外导体下层外墙层与所述外导体中层外墙层之间设有预设数量的内导体下层支撑层；所述内导体下层支撑层的上表面设有内导体层；
制备第二结构，所述第二结构包括第二衬底，所述第二衬底的上表面设有外导体顶层，所述外导体顶层的上表面设有外导体上层外墙层；
连接所述第一结构和所述第二结构，其中，所述外导体中层外墙层与所述外导体上层外墙层接触；
分别去除所述第一衬底和所述第二衬底。
可选的，所述外导体下层外墙层包括第一侧墙和与所述第一侧墙相对的第二侧墙，所述内导体下层支撑层的一端与所述第一侧墙的上表面相连，所述内导体下层支撑层的另一端与所述第二侧墙的上表面相连。
可选的，所述制备第一结构，包括：
在所述第一衬底的上表面涂覆光刻胶，露出外导体底层区，并在所述外导体底层区沉积外导体底层；
在沉积外导体底层后的第一衬底的上表面涂覆光刻胶，露出外导体下层外墙层区，并在所述外导体下层外墙层区沉积外导体下层外墙层；
在沉积外导体下层外墙层后的第一衬底的上表面沉积内导体下层支撑层；
在沉积内导体下层支撑层后的第一衬底的上表面涂覆光刻胶，露出外导体中层外墙层区和内导体层区，并在所述外导体中层外墙层区沉积外导体中层外墙层，在所述内导体层区沉积内导体层；
去除光刻胶。
可选的，所述制备第二结构，包括：
在所述第二衬底的上表面涂覆光刻胶，露出外导体顶层区，并在所述外导体顶层区沉积外导体顶层；
在沉积外导体顶层后的第二衬底的上表面涂覆光刻胶，露出外导体上层外墙层区，并在所述外导体上层外墙层区沉积外导体上层外墙层；
去除光刻胶。
可选的，所述在沉积外导体底层后的第一衬底的上表面涂覆光刻胶之前，还包括：
进行平坦化处理；
所述在沉积外导体下层外墙层后的第一衬底的上表面沉积内导体下层支撑层之前，还包括：
进行平坦化处理；
去除光刻胶之前，还包括：
进行平坦化处理。
可选的，所述在沉积外导体顶层后的第二衬底的上表面涂覆光刻胶之前，还包括：
进行平坦化处理；
去除光刻胶之前，还包括：
进行平坦化处理。
可选的，所述第一衬底与所述外导体底层之间还设有第一种子层；
所述在所述第一衬底的上表面涂覆光刻胶，露出外导体底层区，并在所述外导体底层区沉积外导体底层，包括：
在所述第一衬底的上表面沉积第一种子层，在所述第一种子层的上表面涂覆光刻胶，露出外导体底层区，并在所述外导体底层区电镀外导体底层；
去除所述第一衬底，包括：
去除所述第一衬底和所述第一种子层。
可选的，所述第二衬底与所述外导体顶层之间还设有第二种子层；
所述在所述第二衬底上表面涂覆光刻胶，露出外导体顶层区，并在所述外导体顶层区沉积外导体顶层，包括：
在所述第二衬底上表面沉积第二种子层，在所述第二种子层的上表面涂覆光刻胶，露出外导体顶层区，并在所述外导体顶层区电镀外导体顶层；
去除所述第二衬底，包括：
去除所述第二衬底和所述第二种子层。
可选的，所述分别去除所述第一衬底和所述第二衬底，包括：
将所述第一衬底与所述外导体底层剥离；
将所述第二衬底与所述外导体顶层剥离。
本发明实施例第二方面提供了一种微同轴结构，通过如本发明实施例第一方面所述的微同轴结构的制备方法制备得到。
本发明实施例与现有技术相比存在的有益效果是：本发明实施例通过在第一衬底上制备第一结构，在第二衬底上制备第二结构，并将第一结构与第二结构连接在一起，使第一结构的外导体中层外墙层与第二结构的外导体上层外墙层接触，最后去除第一结构的第一衬底和第二结构的第二衬底，从而制备出微同轴结构，能够提高成品率、降低工艺难度，并缩短工艺周期。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的微同轴结构的制备方法的实现流程示意图；
图2是本发明实施例一提供的第一结构的结构剖视图；
图3是本发明实施例一提供的第二结构的结构剖视图；
图4是本发明实施例一提供的第一结构与第二结构连接后的结构剖视图；
图5是本发明实施例一提供的微同轴结构的结构剖视图；
图6是本发明实施例一提供的微同轴结构制备方法中的一个步骤的结构示意图；
图7是本发明实施例一提供的微同轴结构制备方法中的一个步骤的结构示意图；
图8是本发明实施例一提供的微同轴结构制备方法中的一个步骤的结构示意图；
图9是本发明实施例一提供的微同轴结构制备方法中的一个步骤的结构示意图；
图10是本发明实施例一提供的微同轴结构制备方法中的一个步骤的结构示意图；
图11是本发明实施例一提供的微同轴结构制备方法中的一个步骤的结构示意图；
图12是本发明实施例一提供的微同轴结构制备方法中的一个步骤的结构示意图；
图13是本发明实施例一提供的第一结构的结构剖视图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
微同轴结构包括外导体层、内导体层和用来支撑内导体的内导体下层支撑层，外导体层与内导体层之间具有一定间隔，且设置在内导体层周围，内导体下层支撑层与内导体层接触，且封装在外导体层之内。为便于描述，本发明实施例将外导体层分为外导体底层、外导体下层外墙层、外导体中层外墙层、外导体上层外墙层和外导体顶层，它们共同构成外导体层。
实施例一
请参考图1，微同轴结构的制备方法，包括：
步骤S101，制备第一结构，所述第一结构包括第一衬底，所述第一衬底上表面设有外导体底层，所述外导体底层的上表面依次设有外导体下层外墙层和外导体中层外墙层，所述外导体下层外墙层与所述外导体中层外墙层之间设有预设数量的内导体下层支撑层；所述内导体下层支撑层的上表面设有内导体层层。
在本发明实施例中，如图2所示，第一衬底101的材质包括但不限于陶瓷、半导体、金属和聚合物，且第一衬底101的表面经过机械研磨或化学机械抛光处理，以便于后续工艺中进行平坦化处理。
外导体底层102、外导体下层外墙层103、外导体中层外墙层104、内导体下层支撑层105和内导体层106的结构和位置与常规的微同轴结构的下层结构相同。具体的，第一衬底101上表面设有外导体底层102，外导体底层102上表面设有外导体下层外墙层103和外导体中层外墙层104。外导体下层外墙层103的横截面尺寸与外导体中层外墙层104的横截面尺寸相同，且外导体中层外墙层104位于外导体下层外墙层103的上表面。外导体下层外墙层103和外导体中层外墙层104均包括第一侧墙、与第一侧墙相对的第二侧墙、第三侧墙和与第三侧墙相对的第四侧墙，第一侧墙、第三侧墙、第二侧墙和第四侧墙依次相连，外导体下层外墙层103的第一侧墙、第三侧墙、第二侧墙和第四侧墙与外导体底层102形成凹槽。外导体下层外墙层103与外导体中层外墙层104之间设有预设数量的内导体下层支撑层105，内导体下层支撑层105横跨在外导体下层外墙层103中的相对的两个侧墙之间。内导体下层支撑层105上表面设有内导体层106。
外导体底层102的材质具有较好的导电性和较高的热导率，包括但不限于铜、金、铝。优选的，外导体底层102的厚度为20微米至150微米。外导体底层102的厚度选择要综合考虑微同轴结构的强度和目标频率下的趋肤深度，由于后续制备微同轴结构的工艺中需要将微同轴结构从第一衬底上剥离下来，外导体底层102越厚，机械强度越高。外导体底层102的厚度小于20微米时，会导致结构强度降低，无法保证结构的整体性，同时小于目标频率的趋肤深度时，会导致电导率降低，阻抗增加，外导体底层102的厚度大于150微米时，会导致厚度太高会导致加工难度增加，性价比降低。
内导体下层支撑层105用于支撑内导体层106。在信号传输过程中，内导体下层支撑层105需要具有较小的能量损耗和较高的化学稳定性，并且具有足够的机械强度，能够支撑内导体层106。内导体下层支撑层105的材质为具有光敏性质的有机材质，例如SU-8光刻胶或光敏BCB胶。内导体下层支撑层105的形状、数量和分布方式以能够支撑内导体层106，并能够避免过高的信号损耗为准。在内导体下层支撑层105的数量为多个时，每个内导体下层支撑层105相隔一定的间隔。优选的，内导体下层支撑层105的厚度为10微米至25微米。内导体下层支撑层105的厚度小于10微米时，不足以对内导体层106提供支撑，易发生断裂，内导体下层支撑层105的厚度大于25微米时，会影响后续制备工艺。
优选的，所述外导体下层外墙层103包括第一侧墙和与所述第一侧墙相对的第二侧墙，所述内导体下层支撑层105的一端与所述第一侧墙的上表面相连，所述内导体下层支撑层105的另一端与所述第二侧墙的上表面相连。
在本发明实施例中，内导体下层支撑层105的一端与第一侧墙的上表面相连，另一端与第二侧墙的上表面接触，内导体下层支撑层105可以完全覆盖第一侧墙的上表面和第二侧墙的上表面，也可以不完全覆盖第一侧墙的上表面和第二侧墙的上表面。优选的，所述内导体下层支撑层105的一端与所述第一侧墙的第一区域的上表面相连，所述内导体下层支撑层105的另一端与所述第二侧墙的第二区域的上表面相连，即内导体下层支撑层105并未完全覆盖外导体下层外墙层103中的第一侧墙的上表面和第二侧墙的上表面，内导体下层105支撑层的端面未露出，封装在外导体下层外墙层103和外导体中层外墙层104内，从而能够降低高频信号传输过程中的辐射损耗，增强相邻传输结构间的隔离度。外导体下层外墙层103还包括第三侧墙和与第三侧墙相对的第四侧墙，外导体下层外墙层103的第一侧墙、第三侧墙、第二侧墙和第四侧墙与外导体底层102形成凹槽。
外导体下层外墙层103和外导体中层外墙层104的材质均具有较好的导电性和较高的热导率，包括但不限于铜、金、铝。
步骤S102，制备第二结构，所述第二结构包括第二衬底，所述第二衬底的上表面设有外导体顶层，所述外导体顶层的上表面设有外导体上层外墙层。
在本发明实施例中，如图3所示，第二结构包括第二衬底201，第二衬底201的材质包括但不限于陶瓷、半导体、金属和聚合物，且第二衬底201的表面经过机械研磨或化学机械抛光处理，以便于后续工艺中进行平坦化处理。
外导体顶层202和外导体上层外墙层203的结构和位置与常规的微同轴结构的上层结构相同。具体的，第二衬底201上表面设有外导体顶层202，外导体顶层202上表面设有外导体上层外墙层203。外导体顶层202的横截面尺寸与外导体底层102的横截面尺寸相同。外导体上层外墙层203包括第一侧墙、与第一侧墙相对的第二侧墙、第三侧墙、和与第三侧墙相对的第四侧墙，外导体上层外墙层203的第一侧墙、第三侧墙、第二侧墙和第四侧墙依次相连，外导体体上层外墙层203的第一侧墙、第三侧墙、第二侧墙和第四侧墙与外导体顶层202形成凹槽。外导体上层外墙层203、外导体下层外墙层103和外导体中层外墙层104的横截面尺寸均相同。外导体顶层202和外导体上层外墙层203的材质均为具有较好的导电性和较高的热导率，包括但不限于铜、金、铝。
步骤S103，连接所述第一结构和所述第二结构，其中，所述外导体中层外墙层与所述外导体上层外墙层接触。
在本发明实施例中，在本发明实施例中，请参考图4，将第一结构和第二结构连接在一起，其中，外导体中层外墙层104与所述外导体上层外墙层203接触，连接工艺包括但不限于键合工艺、焊接工艺等常规的半导体工艺，具体的连接方法不作为本发明实施例的改进，在此不再赘述。
步骤S104，分别去除所述第一衬底和所述第二衬底。
在本发明实施例中，如图5所示，去除第一衬底101和第二衬底201，形成微同轴结构。可选的，步骤S104的实现方式为：
将所述第一衬底与所述外导体底层剥离；
将所述第二衬底与所述外导体顶层剥离。
在本发明实施例中，通过湿法剥离工艺将第一衬底101与外导体底层102剥离，将第二衬底201与外导体顶层202剥离。
本发明实施例通过在第一衬底101上制备第一结构，在第二衬底201上制备第二结构，并将第一结构和第二结构连接在一起，最后去除第一结构的第一衬底101和第二结构的第二衬底201，从而制备出微同轴结构，能够提高成品率，降低工艺难度，并缩短工艺周期。
可选的，步骤S101的实现方式为：
在所述第一衬底的上表面涂覆光刻胶，露出外导体底层区，并在所述外导体底层区沉积外导体底层；
在沉积外导体底层后的第一衬底的上表面涂覆光刻胶，露出外导体下层外墙层区，并在所述外导体下层外墙层区沉积外导体下层外墙层；
在沉积外导体下层外墙层后的第一衬底的上表面沉积内导体下层支撑层；
在沉积内导体下层支撑层后的第一衬底的上表面涂覆光刻胶，露出外导体中层外墙层区和内导体层区，并在所述外导体中层外墙层区沉积外导体中层外墙层，在所述内导体层区沉积内导体层；
去除光刻胶。
进一步的，所述第一衬底与所述外导体底层之间还设有第一种子层；
所述在所述第一衬底的上表面涂覆光刻胶，露出外导体底层区，并在所述外导体底层区沉积外导体底层，包括：
在所述第一衬底的上表面沉积第一种子层，在所述第一种子层的上表面涂覆光刻胶，露出外导体底层区，并在所述外导体底层区电镀外导体底层；
去除所述第一衬底，包括：
去除所述第一衬底和所述第一种子层。
在本发明实施例中，通过电镀、物理气相沉积、化学气相沉积或化学镀等工艺生长外导体底层103。优选的，通过电镀工艺在第一衬底上表面生长外导体底层102，具体的，如图6所示，首先在第一衬底101上表面沉积第一种子层107，然后通过旋涂、喷涂和丝网印刷等工艺在第一种子层上表面涂覆光刻胶111，通过曝光、显影，去除外导体底层区的光刻胶111，露出外导体底层区。如图7所示，通过电镀工艺在外导体底层区沉积外导体底层102。第一种子层107为外导体底层102的电镀提供必要的电连接。第一种子层107包括金属钛层和金属钛层上表面的金属铜层，第一种子层107的厚度为50纳米至500纳米。第一种子层107也可以为满足需求的其他金属材料和厚度，本实施例不做限定。与其他沉积方式相比，电镀工艺通过第一种子层107能够在特定区域进行定向沉积，并且具有沉积速度快、技术成熟度高、沉积膜层平整致密、成本低等优点，
如图8所示，通过旋涂、喷涂和丝网印刷等工艺在沉积外导体底层后的第一衬底的上表面涂覆光刻胶111，通过曝光、显影，去除外导体下层外墙层区的光刻胶，露出外导体下层外墙层区。如图9所示，在外导体下层外墙层区沉积外导体下层外墙层103。
如图10所示，在沉积外导体下层外墙层103后的第一衬底的上表面沉积内导体下层支撑层105。
如图11所示，通过旋涂、喷涂和丝网印刷等工艺在沉积内导体下层支撑层105后的第一衬底上表面涂覆光刻胶111，通过曝光、显影，去除外导体中层外墙层区的光刻胶，露出外导体中层外墙层区。如图12所示，在外导体中层外墙区沉积外导体中层外墙层104。如图13所示，去除光刻胶111，制备出第一结构。
可选的，所述在沉积外导体底层后的第一衬底的上表面涂覆光刻胶之前，还包括：进行平坦化处理；
所述在沉积外导体下层外墙层后的第一衬底的上表面沉积内导体下层支撑层之前，还包括：进行平坦化处理；
去除光刻胶之前，还包括：进行平坦化处理。
在本发明实施例中，平坦化处理工艺包括但不限于机械研磨和化学机械抛光，通过平坦化处理获得平坦的表面。
可选的，步骤S102的实现方式为：
在所述第二衬底的上表面涂覆光刻胶，露出外导体顶层区，并在所述外导体顶层区沉积外导体顶层；
在沉积外导体顶层后的第二衬底的上表面涂覆光刻胶，露出外导体上层外墙层区，并在所述外导体上层外墙层区沉积外导体上层外墙层；
去除光刻胶。
进一步的，所述第二衬底与所述外导体顶层之间还设有第二种子层；
所述在所述第二衬底的上表面涂覆光刻胶，露出外导体顶层区，并在所述外导体顶层区沉积外导体顶层，包括：
在所述第二衬底上表面沉积第二种子层，在所述第二种子层的上表面涂覆光刻胶，露出外导体顶层区，并在所述外导体顶层区电镀外导体顶层；
去除所述第二衬底，包括：
去除所述第二衬底和所述第二种子层。
进一步的，所述在沉积外导体顶层后的第二衬底的上表面涂覆光刻胶之前，还包括：进行平坦化处理；
去除光刻胶之前，还包括：进行平坦化处理。
在本发明实施例中，第二结构的制备工艺与第一结构中制备外导体底层和外导体下层外墙层的制备工艺相同，在此不再赘述。
现有技术中，制备封闭的微同轴结构完成后，由于光刻胶去除难度大，需要通过光刻胶剥离窗口去除光刻胶，本发明实施例在将第一结构与第二结构连接之前就去除光刻胶，能够降低光刻胶去除的难度，不需要制备光刻胶剥离窗口，从而简化制备工艺。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
实施例二
一种微同轴结构，通过如本发明实施例一所述的方法制备得到，并具有本发明实施例一所具有的有益效果。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种微同轴结构的制备方法，其特征在于，包括：
制备第一结构，所述第一结构包括第一衬底，所述第一衬底上表面设有外导体底层，所述外导体底层的上表面依次设有外导体下层外墙层和外导体中层外墙层，所述外导体下层外墙层与所述外导体中层外墙层之间设有预设数量的内导体下层支撑层；所述内导体下层支撑层的上表面设有内导体层；
制备第二结构，所述第二结构包括第二衬底，所述第二衬底的上表面设有外导体顶层，所述外导体顶层的上表面设有外导体上层外墙层；
连接所述第一结构和所述第二结构，其中，所述外导体中层外墙层与所述外导体上层外墙层接触；
分别去除所述第一衬底和所述第二衬底。
2.如权利要求1所述的微同轴结构的制备方法，其特征在于，所述外导体下层外墙层包括第一侧墙和与所述第一侧墙相对的第二侧墙，所述内导体下层支撑层的一端与所述第一侧墙的上表面相连，所述内导体下层支撑层的另一端与所述第二侧墙的上表面相连。
3.如权利要求1所述的微同轴结构的制备方法，其特征在于，所述制备第一结构，包括：
在所述第一衬底的上表面涂覆光刻胶，露出外导体底层区，并在所述外导体底层区沉积外导体底层；
在沉积外导体底层后的第一衬底的上表面涂覆光刻胶，露出外导体下层外墙层区，并在所述外导体下层外墙层区沉积外导体下层外墙层；
在沉积外导体下层外墙层后的第一衬底的上表面沉积内导体下层支撑层；
在沉积内导体下层支撑层后的第一衬底的上表面涂覆光刻胶，露出外导体中层外墙层区和内导体层区，并在所述外导体中层外墙层区沉积外导体中层外墙层，在所述内导体层区沉积内导体层；
去除光刻胶。
4.如权利要求1所述的微同轴结构的制备方法，其特征在于，所述制备第二结构，包括：
在所述第二衬底的上表面涂覆光刻胶，露出外导体顶层区，并在所述外导体顶层区沉积外导体顶层；
在沉积外导体顶层后的第二衬底的上表面涂覆光刻胶，露出外导体上层外墙层区，并在所述外导体上层外墙层区沉积外导体上层外墙层；
去除光刻胶。
5.如权利要求3所述的微同轴结构的制备方法，其特征在于，所述在沉积外导体底层后的第一衬底的上表面涂覆光刻胶之前，还包括：
进行平坦化处理；
所述在沉积外导体下层外墙层后的第一衬底的上表面沉积内导体下层支撑层之前，还包括：
进行平坦化处理；
去除光刻胶之前，还包括：
进行平坦化处理。
6.如权利要求4所述的微同轴结构的制备方法，其特征在于，所述在沉积外导体顶层后的第二衬底的上表面涂覆光刻胶之前，还包括：
进行平坦化处理；
去除光刻胶之前，还包括：
进行平坦化处理。
7.如权利要求3所述的微同轴结构的制备方法，其特征在于，所述第一衬底与所述外导体底层之间还设有第一种子层；
所述在所述第一衬底的上表面涂覆光刻胶，露出外导体底层区，并在所述外导体底层区沉积外导体底层，包括：
在所述第一衬底的上表面沉积第一种子层，在所述第一种子层的上表面涂覆光刻胶，露出外导体底层区，并在所述外导体底层区电镀外导体底层；
去除所述第一衬底，包括：
去除所述第一衬底和所述第一种子层。
8.如权利要求4所述的微同轴结构的制备方法，其特征在于，所述第二衬底与所述外导体顶层之间还设有第二种子层；
所述在所述第二衬底的上表面涂覆光刻胶，露出外导体顶层区，并在所述外导体顶层区沉积外导体顶层，包括：
在所述第二衬底的上表面沉积第二种子层，在所述第二种子层的上表面涂覆光刻胶，露出外导体顶层区，并在所述外导体顶层区电镀外导体顶层；
去除所述第二衬底，包括：
去除所述第二衬底和所述第二种子层。
9.如权利要求1所述的微同轴结构的制备方法，其特征在于，所述分别去除所述第一衬底和所述第二衬底，包括：
将所述第一衬底与所述外导体底层剥离；
将所述第二衬底与所述外导体顶层剥离。
10.一种微同轴结构，其特征在于，通过如权利要求1至9任一项所述的微同轴结构的制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810596526.9A CN108807324B (zh) | 2018-06-11 | 2018-06-11 | 微同轴结构的制备方法及微同轴结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810596526.9A CN108807324B (zh) | 2018-06-11 | 2018-06-11 | 微同轴结构的制备方法及微同轴结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108807324A true CN108807324A (zh) | 2018-11-13 |
| CN108807324B CN108807324B (zh) | 2020-06-23 |
Family
ID=64088282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810596526.9A Active CN108807324B (zh) | 2018-06-11 | 2018-06-11 | 微同轴结构的制备方法及微同轴结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108807324B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112523A (zh) * | 2019-05-15 | 2019-08-09 | 中国电子科技集团公司第十三研究所 | 微同轴结构、微同轴结构的制备方法及微型同轴线 |
| CN110444971A (zh) * | 2019-08-14 | 2019-11-12 | 中国电子科技集团公司第十三研究所 | 微同轴垂直互连结构及制备方法 |
| CN111509349A (zh) * | 2020-05-20 | 2020-08-07 | 上海航天电子通讯设备研究所 | 一种微同轴传输线及其制备方法及金属3d打印装置 |
| CN113504703A (zh) * | 2021-07-23 | 2021-10-15 | 赛莱克斯微系统科技（北京）有限公司 | 一种微同轴结构的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101060096A (zh) * | 2007-05-10 | 2007-10-24 | 上海交通大学 | 全局互连铜镂空结构的制造方法 |
| US20100182105A1 (en) * | 2007-06-19 | 2010-07-22 | Technische Universitaet Ilmenau | Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals |
| CN102275857A (zh) * | 2010-06-11 | 2011-12-14 | 江苏丽恒电子有限公司 | 微机电装置及其制造方法 |
| CN105210200A (zh) * | 2013-05-16 | 2015-12-30 | 欧司朗光电半导体有限公司 | 用于制造光电子半导体芯片的方法 |
-
2018
- 2018-06-11 CN CN201810596526.9A patent/CN108807324B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101060096A (zh) * | 2007-05-10 | 2007-10-24 | 上海交通大学 | 全局互连铜镂空结构的制造方法 |
| US20100182105A1 (en) * | 2007-06-19 | 2010-07-22 | Technische Universitaet Ilmenau | Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals |
| CN102275857A (zh) * | 2010-06-11 | 2011-12-14 | 江苏丽恒电子有限公司 | 微机电装置及其制造方法 |
| CN105210200A (zh) * | 2013-05-16 | 2015-12-30 | 欧司朗光电半导体有限公司 | 用于制造光电子半导体芯片的方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112523A (zh) * | 2019-05-15 | 2019-08-09 | 中国电子科技集团公司第十三研究所 | 微同轴结构、微同轴结构的制备方法及微型同轴线 |
| CN110112523B (zh) * | 2019-05-15 | 2021-06-15 | 中国电子科技集团公司第十三研究所 | 微同轴结构、微同轴结构的制备方法及微型同轴线 |
| CN110444971A (zh) * | 2019-08-14 | 2019-11-12 | 中国电子科技集团公司第十三研究所 | 微同轴垂直互连结构及制备方法 |
| CN110444971B (zh) * | 2019-08-14 | 2020-11-24 | 中国电子科技集团公司第十三研究所 | 微同轴垂直互连结构及制备方法 |
| CN111509349A (zh) * | 2020-05-20 | 2020-08-07 | 上海航天电子通讯设备研究所 | 一种微同轴传输线及其制备方法及金属3d打印装置 |
| CN111509349B (zh) * | 2020-05-20 | 2021-11-23 | 上海航天电子通讯设备研究所 | 一种微同轴传输线及其制备方法及金属3d打印装置 |
| CN113504703A (zh) * | 2021-07-23 | 2021-10-15 | 赛莱克斯微系统科技（北京）有限公司 | 一种微同轴结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108807324B (zh) | 2020-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807324A (zh) | 微同轴结构的制备方法及微同轴结构 | |
| CN101066005B (zh) | 多层布线基板及其制造方法 | |
| US6943452B2 (en) | Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality | |
| US7488680B2 (en) | Conductive through via process for electronic device carriers | |
| CN101714539B (zh) | 用于tsv铜附着的z形结构 | |
| JPH03136243A (ja) | 集積回路構造の形成方法 | |
| CN108155178A (zh) | 集成扇出型封装 | |
| CN103985647B (zh) | 一种制备铜柱凸点的方法 | |
| JPS5928366A (ja) | 電気的相互接続パツケ−ジを製造する方法 | |
| CN207938784U (zh) | Ti/Ni/Ag材料体系的基片集成波导结构 | |
| JP2007194591A (ja) | ウェハレベルパッケージングキャップ及びその製造方法 | |
| CN108448217A (zh) | Ti/Ni/Ag材料体系的射频微带结构 | |
| CN103107157A (zh) | 晶片封装体及其形成方法 | |
| TW583395B (en) | Method for producing micro probe tips | |
| CN109638009A (zh) | 一种多芯片层叠扇出型封装结构及其制造方法 | |
| CN115312485A (zh) | 基于键合前的背面后硅通孔三维半导体集成结构及其工艺 | |
| CN107275380B (zh) | 一种化合物半导体的金属层及其制备方法 | |
| US5196089A (en) | Multilayer ceramic substrate for mounting of semiconductor device | |
| CN111883433B (zh) | 一种半导体晶片封装及其形成方法 | |
| CN102376629B (zh) | 一种借助悬架光刻胶实现硅通孔互连的方法 | |
| CN103632926A (zh) | 一种用于超薄石英基片上电镀薄膜电路图形的方法 | |
| KR101043343B1 (ko) | 네거티브 포토레지스트를 이용한 에어브릿지 제조방법 | |
| CN106252315B (zh) | 封装结构及其制造方法 | |
| JP2008066601A (ja) | 基板処理方法、基板処理装置及び半導体装置 | |
| CN100495699C (zh) | 具有电磁屏蔽功能的半导体封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |