CN108780817A - 含氧化物半导体层的薄膜晶体管 - Google Patents

含氧化物半导体层的薄膜晶体管 Download PDF

Info

Publication number
CN108780817A
CN108780817A CN201780013390.8A CN201780013390A CN108780817A CN 108780817 A CN108780817 A CN 108780817A CN 201780013390 A CN201780013390 A CN 201780013390A CN 108780817 A CN108780817 A CN 108780817A
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
tft
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780013390.8A
Other languages
English (en)
Other versions
CN108780817B (zh
Inventor
越智元隆
西山功兵
后藤裕史
钉宫敏洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority claimed from PCT/JP2017/003851 external-priority patent/WO2017145695A1/ja
Publication of CN108780817A publication Critical patent/CN108780817A/zh
Application granted granted Critical
Publication of CN108780817B publication Critical patent/CN108780817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管，是在基板上至少具有栅电极、栅绝缘膜、氧化物半导体层、源‑漏电极、和至少一层保护膜的薄膜晶体管，其中，构成所述氧化物半导体层的金属元素含有In、Ga、Zn、和Sn，所述氧化物半导体层的各金属元素对于全部金属元素的合计(In+Ga+Zn+Sn)的比例为，In：20～45原子％，Ga：5～20原子％，Zn：30～60原子％，和Sn：9～25原子％。

Description

含氧化物半导体层的薄膜晶体管
技术领域
本发明涉及含有氧化物半导体层的薄膜晶体管。本发明的薄膜晶体管，例如适用于液晶显示器和有机EL显示器等的显示装置。
背景技术
非晶氧化物半导体，与通用的非晶硅相比，具有更高的载流子迁移率。另外非晶氧化物半导体光学带隙大，能够以低温成膜。因此，可期待其面向要求大型·高分辨率·高速驱动的划时代显示器、耐热性低的树脂基板等的应用。
在各种氧化物半导体之中，例如像专利文献1～3所公开的，众所周知的是由铟、镓、锌和氧构成的In－Ga－Zn－O(IGZO)非晶氧化物半导体。
但是，使用上述IGZO非晶氧化物半导体制作薄膜晶体管(TFT：Thin FilmTransistor)时的场效应迁移率为10cm2/Vs以下。对此，要求有更高迁移率的材料。
在专利文献4中，公开有一种含有In、Ga、Zn、Sn的氧化物半导体(IGZO+Sn)的薄膜晶体管，但关于迁移率，只记述了涉及沟道长度为1000μm左右的大型的元件，虽然有这时的迁移率高于20cm2/Vs这样的记述，但沟道长度为10～20μm左右的元件则达不到20cm2/Vs。另外，没有关于抗应力性和TFT尺寸所对应的漏电流的记述。
在专利文献5和专利文献6中，公开有一种IGZO+Sn的薄膜晶体管，但迁移率达不到20cm2/Vs。另外，在专利文献7中，虽然有关于迁移率高于20cm2/Vs的薄膜晶体管的记述，但是没有提出IGZO+Sn的具体性的技术。另外，也没有记述关于沟道尺寸相应的开态电流依赖性和高迁移率与抗光应力性的并立。
【现有技术文献】
【专利文献】
【专利文献1】日本国特开2010－219538号公报
【专利文献2】日本国特开2011－174134号公报
【专利文献3】日本国特开2013－249537号公报
【专利文献4】日本国特开2010－118407号公报
【专利文献5】日本国特开2011－108873号公报
【专利文献6】日本国特开2012－114367号公报
【专利文献7】日本国特开2014－229666号公报
发明内容
本发明鉴于上述情况而做，其目的在于，提供一种具有20cm2/Vs以上的高迁移率的薄膜晶体管。另外，除了高迁移率的薄膜晶体管以外，其目的还在于，提供一种含有如下的氧化物半导体层的薄膜晶体管，所述氧化物半导体层相对于薄膜晶体管的沟道尺寸(沟道宽度W/沟道长度L)，漏电流的值处于正比关系，并具有抗光应力性。
本发明者们反复锐意研究的结果发现，在薄膜晶体管的氧化物半导体层中，通过采用特定的组成，能够解决上述课题，从而完成了本发明。
即，本发明如下。
[1]一种薄膜晶体管，是在基板上至少具有栅电极、栅绝缘膜、氧化物半导体层、源-漏电极和至少一层保护膜的薄膜晶体管，其中，构成所述氧化物半导体层的金属元素含In、Ga、Zn和Sn，所述氧化物半导体层中各金属元素相对于全部金属元素的合计(In+Ga+Zn+Sn)的比例为，
In：20～45原子％、
Ga：5～20原子％、
Zn：30～60原子％、和
Sn：9～25原子％。
[2]根据所述[1]记述的薄膜晶体管，在所述氧化物半导体层中，全部金属元素中所占的Zn相对于Sn的比例(Zn/Sn)大于2.4倍，并且，In对于Ga的比例(In/Ga)大于2.0倍。
[3]根据所述[1]或[2]记述的薄膜晶体管，其中，刚形成所述保护膜之后的氧化物半导体层的薄膜电阻Rsh，与之后进行后退火处理之后的氧化物半导体层的薄膜电阻Rsh’的比(Rsh’/Rsh)高于1.0。
[4]根据所述[1]～[3]中任一项所述的薄膜晶体管，其中，形成所述保护膜之前的薄膜电阻为1.0×105Ω/□以下。
[5]根据所述[1]～[4]中任一项所述的薄膜晶体管，其中，刚形成所述保护膜之后的氧化物半导体层的载流子密度D，与进行后退火处理之后的氧化物半导体层的载流子密度D’的比(D’/D)为1.5以下(优选为1.0以下)。
[6]根据所述[1]～[5]中任一项所述的薄膜晶体管，其中，所述氧化物半导体层是至少一部分的金属原子与氧结合的半导体薄膜。
[7]根据所述[1]～[6]中任一项所述的薄膜晶体管，其中，在后退火后，作为保护膜的硅氧化膜的OH基扩散到氧化物半导体的表面而增加。
[8]根据所述[1]～[7]中任一项所述的薄膜晶体管，其中，所述氧化物半导体层是非晶态结构或是至少一部分结晶化的非晶态结构。
[9]根据所述[1]～[8]中任一项所述的薄膜晶体管，其为在所述氧化物半导体层的正上方还具有蚀刻阻挡层的蚀刻阻挡型。
[10]根据所述[1]～[8]中任一项所述的薄膜晶体管，其为所述氧化物半导体层的正上方没有蚀刻阻挡层的背沟道蚀刻型。
根据本发明，能够提供具有20cm2/Vs以上的高迁移率，其漏电流可以与TFT的沟道尺寸(沟道宽度W/沟道长度L)按正比例的关系控制，具有抗光应力性的薄膜晶体管。
附图说明
图1(A)是本发明的薄膜晶体管的概略俯视图，图1(B)是本发明的薄膜晶体管的概略剖面图。
图2(A)和图2(B)是表示漏电流(Vg＝30V)对于薄膜晶体管的沟道尺寸(沟道宽度W/沟道长度L)的依赖性的图解，图2(A)是Rsh’/Rsh≤1.0的情况，图2(B)是Rsh’/Rsh＝10.71的情况。
图3是表示薄膜晶体管制造途中的各工序中的氧化物半导体的薄膜电阻的变迁与氧化物半导体的组成的关系性的图解。
图4是实施例的薄膜晶体管的深度方向的OH分布图。
图5是实施例的薄膜晶体管的深度方向的O分布图。
具体实施方式
本发明的薄膜晶体管，在基板上至少具有栅电极、栅绝缘膜、氧化物半导体层、源-漏电极和至少一层保护膜，构成氧化物半导体层的金属元素是含有In、Ga、Zn和Sn的In－Ga－Zn－Sn氧化物。
适当控制氧化物半导体层中的各金属元素相对于全部金属元素的合计(In+Ga+Zn+Sn)的比例(原子数比)，例如，如果是具有高迁移率的薄膜晶体管，则情况是，氧化物半导体薄膜的膜厚为300nm而测量载流子密度时，后退火前为1×1017cm3/Vs以上，300℃后退火后的载流子密度没有增加。这种情况下，可一边确保高迁移率，一边确保漏电流的晶体管尺寸依赖性。
另外，经过后退火，氧化物半导体薄膜的OH基增加时，能够一边确保高迁移率，一边得到抗光应力性的提高。由于氧化物半导体薄膜的OH基的增加，可有效地抑制沟道层的氧关联缺陷和不稳定的氢关联缺陷，能够形成稳定的金属－氧的键。特别是根据后述的SIMS分析的结果所示，在背沟道侧这样的效果被促进，因此能够一边抑制薄膜的载流子浓度的上升，一边满足高迁移率和光应力这样的抗应力性的并立。
在氧化物半导体层中，各金属元素相对于全部金属元素的合计(In+Ga+Zn+Sn)的比例如下述。
In：20～45原子％，
Ga：5～20原子％，
Zn：30～60原子％，和
Sn：9～25原子％
其中，In优选为25原子％以上，并优选为35原子％以下。Ga优选为10原子％以上，并优选为15原子％以下。若Ga量处于5原子％以下，则抗应力性劣化，因此Ga为5原子％以上。Zn优选为40原子％以上，并优选为50原子％以下。Sn优选为11原子％以上，并优选为18原子％以下。
另外，优选全部金属元素中所占的Zn相对于Sn的比例大于2.4倍，并且，In对于Ga的比例大于2.0倍。
所谓(In/Ga)高于2.0，表示的是薄膜晶体管为了得到高迁移率，相对于Ga量而需要一定的In量。另外，所谓(Zn/Sn)高于2.4，表示的是在确保漏电流的沟道尺寸(沟道宽度W/沟道长度L)依赖性上，相对于Sn量而需要一定的Zn量。Zn相对于Sn比例低时，容易形成结晶性的Sn氧化物等，容易形成导电性高的状态，会促进上述这样的电流路径的变更或实效的沟道尺寸的变动。因此，(Zn/Sn)＞2.4。
(Zn/Sn)的值更优选为3.0以上，另外，优选为5.0以下。
(In/Ga)的值更优选为2.0以上，另外，优选为5.0以下。
另外，氧化物半导体层优选为非晶态结构，或至少一部分结晶化的非晶态结构。即，形成氧化物半导体层的氧化物，优选为非晶态或至少一部分结晶化的非晶态。氧化物的上述构造，能够在氧化物半导体层形成时，通过将气压控制在1～5mTorr的范围，并且在形成保护膜之后，以200℃以上的温度进行热处理而取得。
另外，在形成保护膜之前，即，溅射制膜氧化物半导体层，再施加热处理后的氧化物半导体层的薄膜电阻优选为1.0×105Ω/□以下，更优选为5.0×104Ω/□以下。优选具有这样的薄膜电阻的氧化物半导体薄膜，是为了提高薄膜晶体管的迁移率。
还有，一般的IGZO氧化物半导体层的薄膜电阻多显示出高于1.0×105Ω/□的值。如果是具有有着这样的薄膜电阻的氧化物半导体层的薄膜晶体管则特别显著，但在其制造工序中，形成保护膜之后的氧化物半导体膜的薄膜电阻有增加的倾向。这是由于，氧化物半导体一般具有带隙，但通过形成保护膜，而发生能带弯曲。
优选形成氧化物半导体层，再形成保护膜之后的氧化物半导体层的薄膜电阻Rsh，比保护膜形成后进行后退火处理之后的氧化物半导体层的薄膜电阻Rsh’低。即，优选(Rsh’/Rsh)的值高于1.0，更优选为3.0以上。另外，在保护膜形成后的后退火中，在温度不同的两个条件下进行热处理时，若比较氧化物半导体层的薄膜电阻，则优选其变动大的一方。例如，在后退火温度290℃和后退火温度250℃的各氧化物半导体层的薄膜电阻的比较中，优选(290℃的后退火后的氧化物半导体层的薄膜电阻)/(250℃的后退火后的氧化物半导体层的薄膜电阻)低于0.6或高于1.6。
经过后退火处理而氧化物半导体层的薄膜电阻变高(Rsh’/Rsh＞1.0)，相当于两种水平的温度的后退火温度下的电阻值差大的情况。Rsh’/Rsh≤1.0，即，0.6≤(290℃的后退火后的氧化物半导体层的薄膜电阻)/(250℃的后退火后的氧化物半导体层的薄膜电阻)≤1.6时，表示的是并非整个沟道，而是在沟道的一部分形成电流能够通过的电阻值低的区域，这一区域的存在，表示晶体管的电流路径变化，或晶体管的实效的沟道尺寸变化。这样的区域形成时，如图2(A)，漏电流Id(这时为Vg＝30V的漏电流)相对于晶体管的W/L无法确保线形性，即，漏电流无法按照与TFT的沟道尺寸(沟道宽度W/沟道长度L)成正比例的关系加以控制。这意味着，例如通过后退火，氢会从构成保护层的大量含有氢的SiNx层等被大量注入，作为施主发挥作用，带来载流子增加等的电气上的影响。如果满足上述情况(例如，图2(B)这样的情况下)，因为不造成电气上的影响(难以造成)，所以漏电流Id相对于晶体管的W/L可确保线形性。
另一方面，例如后述的实施例中的No.5的薄膜晶体管那样，Rsh’/Rsh＝10.71时的漏电流Id(Vg＝30V)和薄膜晶体管的相对于沟道尺寸(沟道宽度W/沟道长度L)的依赖性的线形性得到确保。
根据以上，优选构成氧化物半导体层的金属元素的组成，处于上述范围内，另外，氧化物半导体层的薄膜电阻满足上述的关系时，确保漏电流和沟道尺寸(沟道宽度W/沟道长度L)确保线形性，并且TFT的饱和迁移率满足20cm2/Vs以上。另外，本发明的薄膜晶体管，在后述的抗光应力性评价中，显示出1V左右的非常低的值。
还有，如上述，由于氧化物半导体薄膜的OH基的增加，可有效地抑制沟道层的氧关联缺陷和不稳定的氢关联缺陷，能够形成稳定的金属－氧的键，经过后退火，氧化物半导体薄膜的OH基增加时，能够一边确保高迁移率，一边取得抗光应力性的提高。因此，依赖于后退火前的氧关联缺陷等的有无，刚形成所述保护膜之后的氧化物半导体层的载流子密度D，与进行后退火处理之后的氧化物半导体层的载流子密度D’的比(D’/D)优选为1.5以下，更优选为1.0以下。作为一例，氧化物半导体薄膜的载流子浓度优选在后退火后低于1×1019/cm3，在显现高迁移率上，优选为5×1016/cm3以上。
本发明的薄膜晶体管，是在氧化物半导体层的上方，具有蚀刻阻挡层的蚀刻阻挡型，和不具有蚀刻阻挡层的背沟道蚀刻型的任意一种形态均可，但具有蚀刻阻挡层的蚀刻阻挡型，因为氧化物半导体层的背沟道的损伤少，所以从半导体膜的薄膜电阻的控制性这一点出发，则更为优选。
另外，本发明的保护膜，至少由一层构成，优选为两层以上。通过由两层以上构成，可使氧化物半导体层的薄膜电阻的控制性良好，因此优选。这是由于，例如保护膜是只由硅氮化膜(SiNx)构成的单层时，SiNx膜的氢含量非常多，容易扩散到半导体层而作为施主起作用，因此使薄膜电阻在大幅降低的方向上变动。作为保护膜，可列举硅氧化膜(SiOx膜)、SiNx膜、Al2O3和Y2O3等的氧化物，它们的层叠膜等，但保护膜为两层以上时，优选第一层和第二层以后为不同成分的膜。它们能够以CVD(Chemical Vapor Deposition)法等的现有公知的方法形成。其中，含有SiNx膜，能够易于在一定范围内控制氧化物半导体层的薄膜电阻，因此优选。
保护膜优选厚度为100～500μm，更优选为250～300μm。保护膜为两层以上的层叠膜时，优选合计的膜厚在上述范围。通过CVD法形成保护膜时，通过调整成膜时间，能够改变膜厚。保护膜的厚度能够由光学测量或段差测量、SEM观察进行测量。
另外，本发明的基板、栅电极、栅绝缘膜、源-漏电极能够使用通常使用的。例如，作为基板，可列举透明基板、Si基板、不锈钢等的薄金属板，PET薄膜等的树脂基板等。从加工性的方面出发，基板的厚度优选为0.3mm～1.0mm。作为栅电极和源-漏电极，能够使用Al合金、在Al合金上形成有Mo、Cu和Ti等的薄膜和合金膜的等等。厚度也没有特别限定，但从电阻的方面出发，栅电极优选厚度为100～500μm，从电阻的方面出发，源-漏电极优选厚度为100～400μm。这些电极的制造方法也能够采用现有公知的方法。
栅绝缘膜可以是单层，也可以是两层以上，能够使用现有一般所用的。例如可列举SiOx膜、SiNx膜、Al2O3和Y2O3等的氧化物、它们的层叠膜等，但两层以上时，优选第一层和第二层以降是不同成分的膜。栅绝缘膜能够由通常所用的方法形成，例如可列举CVD法等。从薄膜晶体管的静电容量的方面出发，栅绝缘膜优选厚度为50～300μm。栅绝缘膜为两层以上的层叠膜时，优选合计的膜厚在上述范围。
＜薄膜晶体管的制造方法＞
本发明的薄膜晶体管，不限于蚀刻阻挡型和背沟道蚀刻型，能够根据现有同样的方法和条件进行制造。以下记述TFT的制造方法的一例，但不限定于此。在基板上通过溅射法等形成栅电极，进行图案化后，通过CVD法等成膜栅绝缘膜。图案化能够以通常的方法进行。另外，在栅绝缘膜的成膜加热。其次，通过溅射法等成膜氧化物半导体层，进行图案化。其后，进行预退火处理，根据需要进行蚀刻阻挡层的成膜和图案化。
接着通过溅射法等形成源-漏电极，进行图案化后，成膜保护膜。在该保护膜的成膜中也进行加热。在背沟道蚀刻型的情况下，进行恢复退火后，再度进行保护膜的成膜。其后进行接触孔的蚀刻，经后退火处理(热处理)能够得到TFT。
【实施例】
(实施例1)
[薄膜晶体管的制造]
以下参照图1，显示薄膜晶体管的制造方法。在玻璃制的基板1(イーグル社制商品名Eagle2000，直径4英寸，厚0.7mm)上，作为栅电极2成膜250nm的Mo膜，在其上作为栅绝缘膜3，通过等离子体CVD法，按以下的条件，成膜厚250nm的氧化硅(SiOx)膜。
载气：SiH4和N2O的混合气体
成膜功率密度：0.96W/cm2
成膜温度：320℃
成膜时的气压：133Pa
接着按下述条件，以40nm的膜厚，成膜表1或表2所述的作为In－Ga－Zn－Sn－O膜的氧化物半导体层4。作为比较，也以40nm的膜厚，成膜In－Ga－Zn－O膜、In－Ga－Sn－O膜、In－Zn－Sn－O膜。还有，表3中显示氧化物半导体层中的各金属元素的比例。
(氧化物半导体层形成)
成膜法：DC溅射法
装置：株式会社アルバック制CS200
成膜温度：室温
气压：1mTorr
载气：Ar
氧分压：100×O2/(Ar+O2)＝4体积％
成膜功率密度：2.55W/cm2
还有，氧化物半导体层4的金属元素的各含量的分析，另行准备如下试料来进行，即在玻璃基板上，与上述同样地以溅射法形成有膜厚为40nm的各氧化物半导体层的试料。该分析使用株式会社リガク制CIROS MarkII，通过ICP(Inductively Coupled Plasma)发光分光法进行。
如上述成膜氧化物半导体层4之后，通过光刻法和湿法蚀刻进行图案化。作为湿蚀刻剂，使用关东化学株式会社制“ITO－07N”。在本实施例中，针对所有的进行实验氧化物半导体层，确认其没有湿法蚀刻形成的残渣，能够适当进行蚀刻。使氧化物半导体层图案化后，为了提高膜质而进行预退火。预退火在大气气氛中以350℃进行1小时。
作为用于保护氧化物半导体薄膜晶体管的蚀刻阻挡层9，在氧化物半导体层4之上成膜硅氧化膜(膜厚100nm)。接着，为了形成源-漏电极5(模拟)，对于膜厚200nm的纯Mo膜以光刻工艺进行成膜和图案化。如此形成源-漏电极5。
(源-漏电极形成)
以下显示上述纯Mo膜的成膜条件。
投入功率：DC300W(成膜功率密度：3.8W/cm2)
载气：Ar
气压：2mTorr
基板温度：室温
此外作为保护膜6，以等离子体CVD法，形成使膜厚100nm的SiOx膜和膜厚150nm的SiNx膜层叠的、合计膜厚为250nm的层叠膜。在上述SiOx膜的形成中使用SiH4、N2和N2O的混合气体，上述SiNx膜的形成中使用SiH4、N2、NH3的混合气体。无论哪种情况，成膜条件均如下述。
(保护膜形成)
成膜功率密度：0.32W/cm2
成膜温度：150℃
成膜时的气压：133Pa
接着，通过光刻法和法蚀刻，在保护膜6上形成用于晶体管特性评价用探测的接触孔。其后，作为后退火，在氮气氛中进行250℃、30分钟和290℃、30分钟的热处理，分别得到No.1～No.20的薄膜晶体管。
(TLM评价)
对于氧化物半导体层进行TLM(Transfer Length Method)测量，求得薄膜电阻Rsh。在TLM测量中作为TFT的Si基板的背面处理，以抗蚀剂覆盖基板表面的图案形成侧后，使用缓冲氢氟酸，在室温下进行约4分钟的浸渍、水洗10分钟，确认防水后，进行干燥处理。改变氧化物半导体层的电极间距而测量多个电极间的电流－电压特性，求得各电极间的电阻值。在此，求得合计5点的电极间的电阻值。
以如此得到的各电极间的电阻值为纵轴，以电极间距(L，μm)为横轴绘图，所得到的图解的y切片的值，相当于接触电阻Rct的2倍的值(2×Rct)，x切片的值，相当于实效的接触长度(LT：transfer length，传输长度)。根据以上，接触电阻率ρc由下式表示。还有，Z是电极宽度。
ρc＝Rct×LT×Z
另外，薄膜电阻Rsh(Ω/□)，是各电极间的电阻值(Ω)乘以电极宽度Z，再除以电极间距L的值。
结果显示在表1的“TLM测量”中。表1中，“PV前Rsh(Ω/□)”表示保护膜形成前的薄膜电阻，“PA250℃后Rsh/PV后”表示用250℃下的后退火后的薄膜电阻除以保护膜形成后的薄膜电阻的比，“PA290℃后Rsh/PV后”表示用290℃下的后退火后的薄膜电阻除以保护膜形成后的薄膜电阻的比，“PA290℃后Rsh/PA250℃”表示用290℃下的后退火后的薄膜电阻除以250℃下的后退火后的薄膜电阻的比。“PV前Rsh(Ω/□)”优选为1.0×105Ω/□以下。另外，“PA250℃后Rsh/PV后”、“PA290℃后Rsh/PV后”的值分别优选为高于1.0。“PA290℃后Rsh/PA250℃”优选为低于0.6或高于1.6。
(预退火后的载流子密度)
以氧分压4％、200W、1mTorr制作具有各个组成的氧化物半导体后，以350℃在大气下进行1小时预退火热处理。其后，通过掩模溅射在氧化物半导体上形成电极，制作霍尔效应元件后，根据霍尔效应测量计算载流子迁移率。
还有，用于计算上述载流子迁移率的载流子密度的测量，例如能够由下述的方法测量。
＜载流子密度的测量＞
使用Hall测量装置(东洋テクニカ社制“Resitest 8310”)通过van der Pauw法测量。Hall测量中所使用的试料，是在玻璃基板上以溅射法形成5mm见方尺寸的正方形状的氧化物半导体薄膜(膜厚200nm)作为元件之后，用溅射法将Mo电极形成于氧化物半导体薄膜的正方形图案的4角。4个电极上分别用导电性糊剂安装电极线，根据电阻率和霍尔系数的测量结果计算载流子密度。进行测量时，外加磁场为0.5T，测量温度为室温。
在显现高迁移率上，优选载流子密度为5×1016/cm3以上。
【表1】
(静态特性(场效应迁移率(迁移率)、Vth、S值)的评价)
使用具有有着表2所示的组成的氧化物半导体层的TFT，测量漏电流(Id)－栅电压(Vg)特性。Id－Vg特性，是以如下方式设定栅电压、源-漏电极的电压，并使用探针和半导体参数分析仪(Keithley 4200SCS)进行测量。
栅电压：－30～30V(步进0.25V)
源极电压：0V
漏极电压：10V
测量温度：室温
根据测量的Id－Vg特性，计算场效应迁移率(迁移率)、阈值电压的偏移量(Vth)、S值。还有，Vth是漏电流流通过10－9A时的Vg的值。另外，关于“Id vs W/L”，是由Vg＝30V的Id的值和由TFT的沟道宽度(W)和沟道长度(L)构成的W/L的值进行标绘。
(抗应力性的评价)
接下来，使用具有有着各个组成的氧化物半导体层的TFT，以如下方式进行抗应力性(ΔVth＠NBTIS)的评价。抗应力性是进行一边对于栅电极施加负偏压一边照射光的应力外加试验来评价。应力外加条件如下。
栅电压：－20V
源/漏极电压：10V
基板温度：60℃
光应力条件
应力外加时间：2小时
光强度：25000NIT
光源：白色LED
在此所谓ΔVth是(Vth＠应力外加2小时后)－(Vth＠应力外加0小时)。
以上，结果显示在表2中。还有，以下显示上述的表3。
【表2】
【表3】
No. In/Ga In/Sn Zn/Sn Ga/Sn
1 1 - - -
2 1 0.8 2.1 0.8
3 - 0.9 2.4 -
4 2 1.5 1.4 0.7
5 2.5 2.3 4.4 0.9
6 1.6 1.4 - 0.9
7 3.2 1.4 3.1 0.4
8 3.1 4.1 4.3 1.3
9 2.7 1.9 2.4 0.7
10 3.9 1.2 2.9 0.3
14 2.1 2.5 2 1.2
15 3.3 3.7 2.8 1.1
由表2可知，在满足本发明的要件的薄膜晶体管中，特别是通过对于保护层以290℃进行后退火，载流子迁移率变大而高于20cm2/Vs，Vth也显示出1V左右这样低的值，Id vsW/L也显示出线形性。另外可知，抗应力性(AVth@NBTIS)也低至1V左右，该抗应力性优异。
另外，No.1～No.6的薄膜晶体管的氧化物半导体层的各制造工序的薄膜电阻Rsh的变迁显示在图3中。图3中，“w/o PV”意思是形成保护膜之前，“w/PV”意思是形成保护膜之后，“PA250”意思是形成保护膜，再以250℃实施热处理后，“PA290”意思是在所述“PA250”之后，再以290℃实施热处理之后。
(实施例2：霍尔效应测量用元件的制造)
将氧化物半导体层的厚度从40nm变更为300nm，除此以外，均与实施例1同样地制造薄膜晶体管。结果显示在表4中。
【表4】
在本实施例中，为了避免因氧化物半导体的能带弯曲等造成的高电阻化的影响而使氧化物半导体薄膜为300nm，进行霍尔效应测量，但是在No.1和No.2中，后退火前后，霍尔效应测量均困难。No.3以后可以进行测量。在此以300℃进行后退火，但在后退火前后，No.4、No.6、No.9在后退火后载流子浓度大幅增加(D‘/D≥5)，大量包含于保护膜SiNx的氢从SiNx层扩散到氧化物半导体层而作为载流子起作用，可知载流子浓度增加。
另一方面，在No.3、No.14中，虽然由于后退火导致载流子浓度增加，但增量轻微(D’/D＝1.5左右)。表1中显示(Id)vs(W/L)的有无，但像这样因后退火造成载流子浓度增加时，有看不到(Id)vs(W/L)的依赖性的倾向。后退火导致载流子浓度增加时，认为实效的沟道尺寸的变动变大，图案化所示的来自沟道尺寸的偏移发生，因此(Id)vs(W/L)不成正比。
(实施例3)
No.5的试样的OH和O的深度方向的分布显示在图4和图5中。在此，没有后退火，后退火250℃的ESL(SiOx)和氧化物半导体界面区域的OH基，与后退火300℃的ESL(SiOx)和氧化物半导体界面区域的OH基中，SIMS的二次离子强度可见明显的差异。在后退火300℃后，界面邻域的硅氧化膜中的OH基的峰值减少，另一方面，界面邻域的氧化物半导体膜中的OH基增加。若对照表1的LNBTS相对应的ΔVth，则像这样界面邻域的OH基从硅氧化膜扩散到氧化物半导体，在氧化物半导体的背沟道吸附OH基，由此可以说有助于光应力所对应的ΔVth的降低。在No.2的试样中也能够确认同样的效果。另一方面，在No.3和No.18中，看不到OH基的扩散(OH的吸附＝界面缺陷的修补效果)，结果可知，也看不到光应力造成的ΔVth的偏移的降低。
还有，若比较OH和O，则O原子没有增加。因此，O原子可以说作为OH基增加，由此，如上述，能够有助于光应力所对应的ΔVth的降低。
详细并参照特定的实施方式说明了本发明，但不脱离本发明的精神和范围能够进行各种变更和修改，这对本领域技术人员来说很清楚。本申请基于2016年2月26日申请的日本专利申请(特愿2016－35806)和2016年9月16日申请的日本专利申请(特愿2016－182146)，其内容在此作为参照编入。
【符号的说明】
1 基板
2 栅电极
3 栅绝缘膜
4 氧化物半导体层
5 源-漏电极
6 保护膜
9 蚀刻阻挡层

Claims (10)

1.一种薄膜晶体管，是在基板上至少具有栅电极、栅绝缘膜、氧化物半导体层、源-漏电极和至少一层保护膜的薄膜晶体管，其中，构成所述氧化物半导体层的金属元素含有In、Ga、Zn和Sn，所述氧化物半导体层中，各金属元素相对于全部金属元素的合计(In+Ga+Zn+Sn)的比例为In：20～45原子％、
Ga：5～20原子％、
Zn：30～60原子％、和
Sn：9～25原子％。
2.根据权利要求1所述薄膜晶体管，其中，在所述氧化物半导体层中，全部金属元素中所占的Zn相对于Sn的比例即Zn/Sn大于2.4倍，并且，In对于Ga的比例即In/Ga大于2.0倍。
3.根据权利要求1所述薄膜晶体管，其中，刚形成所述保护膜之后的氧化物半导体层的薄膜电阻Rsh，与其后进行后退火处理之后的氧化物半导体层的薄膜电阻Rsh’的比Rsh’/Rsh高于1.0。
4.根据权利要求1所述薄膜晶体管，其中，形成所述保护膜之前的薄膜电阻为1.0×105Ω/□以下。
5.根据权利要求1所述薄膜晶体管，其中，刚形成所述保护膜之后的氧化物半导体层的载流子密度D，与进行后退火处理之后的氧化物半导体层的载流子密度D’的比D’/D为1.5以下。
6.根据权利要求1所述薄膜晶体管，其中，所述氧化物半导体层是至少一部分的金属原子与氧结合的半导体薄膜。
7.根据权利要求1所述薄膜晶体管，其中，在后退火后，作为保护膜的硅氧化膜的OH基扩散到氧化物半导体的表面而增加。
8.根据权利要求1所述薄膜晶体管，其中，所述氧化物半导体层是非晶态结构，或至少一部分已结晶化的非晶态结构。
9.根据权利要求1所述薄膜晶体管，其是在所述氧化物半导体层的正上方还具有蚀刻阻挡层的蚀刻阻挡型。
10.根据权利要求1所述薄膜晶体管，其是在所述氧化物半导体层的正上方不具有蚀刻阻挡层的背沟道蚀刻型。
CN201780013390.8A 2016-02-26 2017-02-02 含氧化物半导体层的薄膜晶体管 Active CN108780817B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016-035806 2016-02-26
JP2016035806 2016-02-26
JP2016182146A JP6875088B2 (ja) 2016-02-26 2016-09-16 酸化物半導体層を含む薄膜トランジスタ
JP2016-182146 2016-09-16
PCT/JP2017/003851 WO2017145695A1 (ja) 2016-02-26 2017-02-02 酸化物半導体層を含む薄膜トランジスタ

Publications (2)

Publication Number Publication Date
CN108780817A true CN108780817A (zh) 2018-11-09
CN108780817B CN108780817B (zh) 2022-06-14

Family

ID=59810845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780013390.8A Active CN108780817B (zh) 2016-02-26 2017-02-02 含氧化物半导体层的薄膜晶体管

Country Status (5)

Country Link
US (1) US20190051758A1 (zh)
JP (1) JP6875088B2 (zh)
KR (1) KR102218802B1 (zh)
CN (1) CN108780817B (zh)
TW (2) TW201735359A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667796B (zh) 2017-05-31 2019-08-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
JP6706638B2 (ja) 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
JP7063712B2 (ja) * 2018-05-09 2022-05-09 株式会社神戸製鋼所 酸化物半導体層を含む薄膜トランジスタ
JP7462438B2 (ja) 2019-06-11 2024-04-05 株式会社神戸製鋼所 酸化物半導体薄膜及びそれを用いた薄膜トランジスタ、並びにそれらを形成するためのスパッタリングターゲット
CN113972285A (zh) * 2021-10-25 2022-01-25 京东方科技集团股份有限公司 氧化物薄膜晶体管

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
CN101944506A (zh) * 2009-07-03 2011-01-12 株式会社半导体能源研究所 具有晶体管的显示装置及其制造方法
CN102832131A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种柔性igzo薄膜晶体管制造方法
CN102891181A (zh) * 2009-09-16 2013-01-23 株式会社半导体能源研究所 晶体管及显示设备
WO2013180141A1 (ja) * 2012-05-30 2013-12-05 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP2014225626A (ja) * 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
CN104335353A (zh) * 2012-06-06 2015-02-04 株式会社神户制钢所 薄膜晶体管
CN104335355A (zh) * 2012-06-06 2015-02-04 株式会社神户制钢所 薄膜晶体管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
JP5690063B2 (ja) 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
JP2011174134A (ja) 2010-02-24 2011-09-08 Idemitsu Kosan Co Ltd Ｉｎ−Ｇａ−Ｓｎ系酸化物焼結体、ターゲット、酸化物半導体膜、及び半導体素子
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP2012114367A (ja) 2010-11-26 2012-06-14 Idemitsu Kosan Co Ltd 錫を含む非晶質酸化物薄膜、及び薄膜トランジスタ
US9224820B2 (en) 2012-05-31 2015-12-29 Samsung Corning Advanced Glass, Llc Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
JP2014175504A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
JP2014229666A (ja) 2013-05-20 2014-12-08 出光興産株式会社 薄膜トランジスタ
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
CN103968306A (zh) * 2014-05-27 2014-08-06 深圳市华星光电技术有限公司 背光模组以及液晶显示器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法
CN101944506A (zh) * 2009-07-03 2011-01-12 株式会社半导体能源研究所 具有晶体管的显示装置及其制造方法
CN102891181A (zh) * 2009-09-16 2013-01-23 株式会社半导体能源研究所 晶体管及显示设备
CN102832131A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种柔性igzo薄膜晶体管制造方法
WO2013180141A1 (ja) * 2012-05-30 2013-12-05 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
CN104335354A (zh) * 2012-05-30 2015-02-04 株式会社神户制钢所 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶
CN104335353A (zh) * 2012-06-06 2015-02-04 株式会社神户制钢所 薄膜晶体管
CN104335355A (zh) * 2012-06-06 2015-02-04 株式会社神户制钢所 薄膜晶体管
JP2014225626A (ja) * 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置

Also Published As

Publication number Publication date
KR102218802B1 (ko) 2021-02-22
KR20180109961A (ko) 2018-10-08
US20190051758A1 (en) 2019-02-14
CN108780817B (zh) 2022-06-14
TW202006955A (zh) 2020-02-01
JP2017157813A (ja) 2017-09-07
TW201735359A (zh) 2017-10-01
JP6875088B2 (ja) 2021-05-19

Similar Documents

Publication Publication Date Title
CN108780817A (zh) 含氧化物半导体层的薄膜晶体管
Oh et al. Improving the gate stability of ZnO thin-film transistors with aluminum oxide dielectric layers
CN102473730B (zh) 布线构造及其制造方法、以及具备布线构造的显示装置
TWI798187B (zh) 構造物、其製造方法、半導體元件及電子電路
Lu et al. High-performance and reliable elevated-metal metal-oxide thin-film transistor for high-resolution displays
CN104335354B (zh) 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶
JP6659255B2 (ja) 薄膜トランジスタ
Jiang et al. Self-aligned bottom-gate in—ga—zn—o thin-film transistor with source/drain regions formed by direct deposition of fluorinated silicon nitride
KR20180121573A (ko) 박막 트랜지스터
Lee et al. A three-mask-processed coplanar a-IGZO TFT with source and drain offsets
Morosawa et al. Self-aligned top-gate oxide thin-film transistor formed by aluminum reaction method
CN105247684B (zh) 用于薄膜晶体管的半导体层的氧化物、薄膜晶体管以及显示装置
KR20180121574A (ko) 박막 트랜지스터
Rodriguez-Davila et al. Performance and reliability comparison of ZnO and IGZO thin-film transistors and inverters fabricated at a maximum process temperature of 115° C
JP7080842B2 (ja) 薄膜トランジスタ
JP6928333B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット
Ochi et al. Improvement of stress stability in back channel etch-type amorphous In-Ga-Zn-O thin film transistors with post process annealing
JP7384777B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
KR102350155B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟
JP7060365B2 (ja) 薄膜デバイス
TWI834014B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
JP2017147378A (ja) 薄膜トランジスタ
WO2017145695A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
Tari et al. Optically transparent flexible IGZO TFTs fabricated with a selective wet-etch process
Lin et al. TiO 2: Nb film thickness influences on the amorphous InGaZnO thin film transistors with Mo/TiO2: Nb source-drain electrodes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant