CN108701539A - 线圈图案及其形成方法以及具有线圈图案的芯片装置 - Google Patents

线圈图案及其形成方法以及具有线圈图案的芯片装置 Download PDF

Info

Publication number
CN108701539A
CN108701539A CN201780015301.3A CN201780015301A CN108701539A CN 108701539 A CN108701539 A CN 108701539A CN 201780015301 A CN201780015301 A CN 201780015301A CN 108701539 A CN108701539 A CN 108701539A
Authority
CN
China
Prior art keywords
coil pattern
plating film
width
substrate
approximation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780015301.3A
Other languages
English (en)
Other versions
CN108701539B (zh
Inventor
朴寅吉
赵承勳
金炅泰
郑俊镐
朴相俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Moda Yinuoqin Ltd By Share Ltd
Moda Innochips Co Ltd
Original Assignee
Moda Yinuoqin Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Moda Yinuoqin Ltd By Share Ltd filed Critical Moda Yinuoqin Ltd By Share Ltd
Publication of CN108701539A publication Critical patent/CN108701539A/zh
Application granted granted Critical
Publication of CN108701539B publication Critical patent/CN108701539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/32Insulating of coils, windings, or parts thereof
    • H01F27/323Insulation between winding turns, between winding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • H01F2017/048Fixed inductances of the signal type  with magnetic core with encapsulating core, e.g. made of resin and magnetic powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

本发明提供一种线圈图案及其形成方法以及具有线圈图案的芯片装置,所述线圈图案形成于衬底的至少一个表面上且包括:第一镀覆膜,形成于所述衬底上;以及第二镀覆膜,被形成为覆盖所述第一镀覆膜。

Description

线圈图案及其形成方法以及具有线圈图案的芯片装置
技术领域
本发明涉及一种线圈图案及其形成方法,尤其涉及一种能够提高电感且降低电阻的线圈图案及其形成方法、以及具有线圈图案的芯片装置。
背景技术
作为芯片装置中的一种,功率电感器主要设置于电源供应电路中,例如可携式设备中的直流-直流转换器中。随着电源供应电路的更高频率应用及小型化,已越来越多地使用此类功率电感器来取代缠绕型轭流线圈(chokecoil)。另外,随着可携式设备的小型化及多功能化,功率电感器已在小型化、高电流、低电阻等方面上得到发展。
一般而言,功率电感器各自被配置成包括由铁氧体材料形成的主体、设置于所述主体中的衬底、形成于所述衬底上的线圈图案及在主体外侧形成为连接至所述线圈图案的外部电极等。在此种情形中,线圈图案可通过镀覆制程而形成于衬底的至少一个表面上。此类功率电感器的电性特性可取决于主体的材料性质、线圈图案的结构等。
同时,线圈图案具有根据所述线圈图案的高度及横截面积来进行调整的电感(inductance)及电阻。对线圈图案的形状控制对于达成最佳特性而言是重要的,且对于达成最佳电感及电阻而言最为理想的是将线圈图案的横截面形状形成为矩形形状。也即,最为理想的是线圈图案具有下表面、上表面及形成于所述下表面及所述上表面的边缘上的侧表面,其中所述下表面、所述上表面及所述侧表面具有彼此形成直角的矩形形状。然而,使用金属离子通过镀覆制程而形成的线圈图案只能被形成为使上表面及侧表面之间的边缘被形成为弧形。也即,线圈图案可形成为中心部分的镀覆速率与边缘部分的镀覆速率不同的弧形形状且由此使得在上表面与侧表面之间不存在边缘。在此种情形中,线圈图案的高度越高,则上表面的宽度越窄且弧形区的宽度越宽。也即,弧形区可以上表面的宽度与下表面的宽度之间的差值量形成于所述上表面与所述侧表面之间。通过常用镀覆方法,上表面的宽度对下表面的宽度的比率仅可达成为近似0.1∶1至近似0.5∶1。
因此,当线圈图案被形成为与虑及所述线圈图案的电感而言的理想形状的高度相同的高度时,线圈图案的电感为相同的,但所述线圈图案的电阻会因上部边缘部分的损失而增大。另外,当线圈图案被形成为与虑及所述线圈图案的电阻而言的理想形状的横截面积相同的横截面积时,线圈图案的电感会因所述线圈图案的高度的增大而降低。
(相关技术文献)
韩国专利申请特许公开案第2007-0032259号
发明内容
[发明所要解决的问题]
本发明提供一种能够提高电感且降低电阻的线圈图案及其制造方法。
本发明也提供一种能够增大上表面的宽度对下表面的宽度的比率的线圈图案及其制造方法。
[解决问题的技术手段]
根据示例性实施例,一种形成于衬底的至少一个表面上的线圈图案包括:第一镀覆膜,形成于所述衬底上;以及第二镀覆膜,被形成为覆盖所述第一镀覆膜。
所述线圈图案可在所述衬底的两个表面中的每一者上均形成为螺旋形状,且所述第一镀覆膜的至少一部分可经由形成于所述衬底上的导电介层孔进行连接。
所述第一镀覆膜可被形成为具有自所述第一镀覆膜的与所述衬底接触的下表面向所述第一镀覆膜的上表面逐渐减小的宽度。
所述第一镀覆膜可被形成为使得所述第一镀覆膜的上表面的宽度对所述第一镀覆膜的下表面的宽度的比率为近似0.2∶1至近似0.9∶1。
所述第一镀覆膜被形成为使得所述第一镀覆膜的下表面的宽度对所述第一镀覆膜的下表面的高度的比率为近似1∶0.7至近似1∶4。
所述第一镀覆膜的下表面的宽度对所述第二镀覆膜的下表面的宽度的比率可为近似1∶1.2至1∶2,且所述第一镀覆膜的下表面的宽度对相邻的各第一镀覆膜之间的距离的比率可为近似1.5∶1至近似3∶1。
所述第二镀覆膜的上表面的宽度对所述第二镀覆膜的所述下表面的所述宽度的比率可为近似0.5∶1至近似0.9∶1。
相对于所述线圈图案的上表面的宽度对所述线圈图案的下表面的宽度的比率为1∶1的设计的电阻值而言,所述线圈图案可具有为近似101%至近似110%的电阻值。
所述线圈图案可被形成为具有自所述线圈图案的最内部分朝所述线圈图案的最外部分逐渐增大或逐渐减小的宽度。
根据另一示例性实施例,一种形成线圈图案的方法包括:在衬底的至少一个表面上形成具有预定形状的遮罩图案;在所述衬底上在所述遮罩图案之间形成第一镀覆膜;在移除所述遮罩图案之后,蚀刻所述第一镀覆膜;以及形成第二镀覆膜以覆盖所述第一镀覆膜。
所述线圈图案可在所述衬底的两个表面中的每一者上均形成为螺旋形状,且所述第一镀覆膜的至少一部分可经由形成于所述衬底上的导电介层孔进行连接。
所述第一镀覆膜可被形成为具有自所述第一镀覆膜的接触所述衬底的下表面向所述第一镀覆膜的上表面逐渐减小的宽度。
可通过执行至少一次各向同性蚀刻及至少一次倾斜蚀刻来对所述第一镀覆膜进行蚀刻。
所述第一镀覆膜可被形成为使得所述第一镀覆膜的上表面的宽度对所述第一镀覆膜的下表面的宽度的比率为近似0.2∶1至近似0.9∶1。
所述第一镀覆膜的蚀刻可在至少两个间隔中执行,在所述至少两个间隔中,所述各向同性蚀刻对所述倾斜蚀刻的比率被不同地设定。
所述线圈图案可被形成为具有自所述线圈图案的最内部分朝所述线圈图案的最外部分逐渐增大或逐渐减小的宽度。
根据又一示例性实施例,一种芯片装置包括:主体;至少一个衬底,设置于所述主体中;至少一个线圈图案,形成于所述衬底的至少一个表面上;以及绝缘层,形成于所述线圈图案与所述主体之间,其中所述线圈图案被形成为具有自所述线圈图案的最内部分朝所述线圈图案的最外部分逐渐增大或逐渐减小的宽度。
所述线圈图案包括:第一镀覆膜,形成于所述衬底上;以及第二镀覆膜,被形成为覆盖所述第一镀覆膜。
所述第一镀覆膜可被形成为使得所述第一镀覆膜的上表面的宽度对所述第一镀覆膜的下表面的宽度的比率为近似0.2∶1至近似0.9∶1。
所述衬底的至少某些区可被移除且所述被移除的区可被所述主体填充。
可提供至少两个衬底以在所述主体的厚度方向上进行层压,且分别形成于所述两个或更多个衬底上的各线圈图案串联连接或并联连接。
[发明效果]
根据示例性实施例的线圈图案具有被形成为覆盖第一镀覆膜的第二镀覆膜,所述第一镀覆膜被形成为具有预定倾斜度。因此,最终线圈图案具有垂直侧表面及具有小弧形的上部隅角,以由此具有几乎为矩形的形状。因此,相较于通过单一制程来形成线圈图案的通常技术,可与通常技术同等程度地提高电感且降低电阻。
附图说明
图1至图4是根据示例性实施例的平面图及剖视图。
图5至图7是用于阐述根据示例性实施例的形成线圈图案的方法的剖视图。
图8至图10是说明根据第一镀覆膜的倾斜度的线圈图案的形状的剖视图。
图11是根据另一示例性实施例的线圈图案的剖视图。
图12至图16是用于阐述施加有根据示例性实施例的线圈图案的芯片装置的示例性实施例的图。
具体实施方式
在下文中,将参照附图来详细阐述本发明的示例性实施例。然而,本发明可实施为不同形式且不应被视作仅限于本文中所述的实施例。确切而言,提供该些实施例是为了使此揭示内容将透彻及完整,且将向本领域技术人员充分传达本发明的范围。
图1是根据第一示例性实施例的线圈图案的平面图,且图2是沿图1所示的线A-A’截取的剖视图。另外,图3是线圈图案的局部剖视图,且图4是根据第二示例性实施例的线圈图案的平面图。
参照图1至图4,根据示例性实施例的线圈图案(200)可形成于衬底(100)的至少一个表面上。也即,线圈图案(200)也可形成于衬底(100)的仅一个表面上及衬底(100)的两个表面上。根据示例性实施例,如图2中所示,将主要阐述线圈图案(210,220)分别形成于衬底(100)的两个表面上的情形。
衬底(100)可设置成金属箔附着至具有预定厚度的基底的上部部分及下部部分的形状。此处,基底可包括例如玻璃加强型纤维、塑胶、金属铁氧体。也即,可使用铜箔结合至玻璃加强型纤维的包铜层压体(copper clad lamination;CCL)作为衬底(100),且衬底(100)可被形成为使得铜箔结合至例如聚酰亚胺的塑胶或使得铜箔结合至金属铁氧体。此外,当线圈图案(200)形成于衬底(100)的两个表面上时,衬底(100)的预定区中可形成有至少一个导电介层窗(110)。导电介层窗(110)得以形成,且由此分别形成于衬底(100)的两个表面上的两个线圈图案(210,220;200)可彼此电性连接。导电介层窗(110)可通过以下方法等来形成:在所述方法中,形成在厚度方向上穿过衬底(100)的介层窗(图中未示出),且接着,当形成线圈图案时,通过镀覆制程来填充所述介层窗或以导电膏来填充所述介层窗。然而,当形成线圈图案时,介层窗可较佳地通过镀覆来填充。在此种情形中,线圈图案(200)中的至少一者可自导电介层窗(110)生长,且因此,导电介层窗(110)及线圈图案(200)中的至少一者可一体地形成。此外,衬底(100)的至少一部分可被移除。举例而言,如图4中所示,在衬底(100)中,除与线圈图案(200)重叠的区以外的其余区可被移除。举例而言,位于形成为螺旋形状的线圈图案(200)内侧的衬底(100)可被移除以形成通孔(120),且位于线圈图案(200)外侧的衬底(100)可被移除。也即,衬底(100)可被形成为例如沿线圈图案(200)的外形状呈跑道(racetrack)形状且沿线圈图案(200)的端部部分的形状呈直线形状。在此种情形中,线圈图案(200)的形成于衬底(100)的一个表面上的端部部分与线圈图案(200)的形成于衬底(100)的另一表面上的端部部分被形成为在各区上彼此面对,且线圈图案(200)的端部部分可通过随后施加至功率电感器等而连接至外部电极。同时,当衬底(100)的除与线圈图案(200)重叠的区以外的预定区,可维持衬底(100)的宽度较线圈图案(200)的宽度大。也即,衬底(100)可在线圈图案(200)正下方保持预定宽度。举例而言,衬底(100)可被形成为自线圈图案(210,220)突出近似0.3微米。
线圈图案(210,220;200)可形成于衬底(100)的至少一个表面上且可较佳地形成于衬底(100)的两个表面上。该些线圈图案(210,220)可在自预定区,例如衬底(100)的中心部分,向外的方向上形成为螺旋形状,且形成于衬底(100)上的所述两个线圈图案(210,220)可进行连接以形成一个电感器。也即,线圈图案(210,220)可在衬底(100)的中心部分的预定宽度外侧形成为螺旋形状且可经由形成于衬底(100)上的导电介层窗(110)彼此连接。同时,当通孔(120)形成于衬底(100)的中心部分上时,线圈图案(200)可自通孔(120)外侧形成为螺旋形状。此处,上部线圈图案(210)及下部线圈图案(220)可形成为彼此相同的形状且可形成为彼此相同的高度。因此,线圈图案(210,220)也可被形成为彼此重叠,且线圈图案(220)也可形成于未形成有线圈图案(210)的区中。同时,线圈图案(210,220)的端部部分可被形成为直线形状以向外延伸且被形成为具有较其他区的宽度大的宽度。此类线圈图案(210,220)是通过镀覆而形成,且线圈图案(210,220)以及导电介层窗(110)可由包含银(Ag)、铜(Cu)及铜合金中的至少一者的材料形成,但并非仅限于此。线圈图案(210,220)可被形成为较衬底(100)的厚度高至少两倍。举例而言,衬底(100)可形成为近似30微米至近似70微米的厚度,且线圈图案(210,220)可形成为近似50微米至近似300微米的高度。
此外,根据示例性实施例的线圈图案(210,220)可形成为双重结构。也即,如图2中所示,可包括第一镀覆膜(200a)及被形成为覆盖第一镀覆膜(200a)的第二镀覆膜(200b)。此处,第二镀覆膜(200b)被形成为覆盖第一镀覆膜(200a)的上表面及侧表面且可形成为在所述上表面上较在所述侧表面上具有更大的厚度。同时,第一镀覆膜(200a)被形成为使得第一镀覆膜(200a)的侧表面具有预定倾斜度,且第二镀覆膜(200b)被形成为使得第二镀覆膜(200b)的侧表面的倾斜度较第一镀覆膜(200a)的侧表面的倾斜度小。也即,第一镀覆膜(200a)被形成为使得第一镀覆膜(200a)的侧表面相对于衬底(100)的位于第一镀覆膜(200a)外侧的表面具有钝角,且第二镀覆膜(200b)被形成为具有较第一镀覆膜(200a)的角度小的角度,并且较佳地具有直角。第一镀覆膜(200a)可被形成为使得第一镀覆膜(200a)的上表面的宽度(a)对第一镀覆膜(200a)的下表面的宽度(b)的比率介于近似0.2∶1至近似0.9∶1范围内,且可较佳地被形成为使得比率a∶b介于近似0.4∶1至近似0.8∶1范围内。此外,第一镀覆膜(200a)可被形成为使得第一镀覆膜(200a)的下表面的宽度(b)对第一镀覆膜(200a)的下表面的高度(h)的比率介于近似1∶0.7至近似1∶4范围内,且可较佳地介于近似1∶1至近似1∶2范围内。也即,第一镀覆膜(200a)可被形成为具有自第一镀覆膜(200a)的下表面向第一镀覆膜(200a)的上表面逐渐减小的宽度,且因此,第一镀覆膜(200a)的侧表面上可形成有预定倾斜度。为了使第一镀覆膜(200a)具有预定倾斜度,可在第一镀覆制程之后执行蚀刻制程。此外,被形成为覆盖第一镀覆膜(200a)的第二镀覆膜(200b)被形成为具有近似矩形形状,所述近似矩形形状具有垂直侧表面且在所述近似矩形形状的上表面与侧表面之间具有小的弧形区。在此种情形中,第二镀覆膜(200b)的形状可根据第一镀覆膜(200a)的上表面的宽度(a)对第一镀覆膜(200a)的下表面的宽度(b)的比率(a∶b)来确定。举例而言,第一镀覆膜(200a)的上表面的宽度(a)对第一镀覆膜(200a)的下表面的宽度(b)的比率越大,则第二镀覆膜(200b)的上表面的宽度(c)对第二镀覆膜(200b)的下表面的宽度(d)的比率越大。然而,当第一镀覆膜(200a)的上表面的宽度(a)对第一镀覆膜(200a)的下表面的宽度(b)的比率(a∶b)超过近似0.9∶1时,第二镀覆膜(200b)的上表面的宽度较第二镀覆膜(200b)的下表面的宽度大以及可与衬底(100)形成锐角的侧表面。此外,当第一镀覆膜(200a)的上表面的宽度对第一镀覆膜(200a)的下表面的宽度的比率(a∶b)小于近似0.2∶1时,第二镀覆膜(200b)可具有自第二镀覆膜(200b)的侧表面上的预定区形成为弧形的上表面。因此,第一镀覆膜(200a)的上表面的宽度与下表面的宽度的比率较佳地被调整成使得上表面的宽度被形成为更大且使得侧表面被垂直地形成。同时,第一镀覆膜(200a)的下表面的宽度(b)对第二镀覆膜(200b)的下表面的宽度(d)的比率可为近似1∶1.2至近似1∶2,且第一镀覆膜(200a)的下表面的宽度(b)对彼此相邻的各第一镀覆膜(200a)之间的距离(e)的比率可为近似1.5∶1至近似3∶1。当然,各第二镀覆膜(200b)彼此不接触。如此一来,由第一镀覆膜及第二镀覆膜(200a,200b)构成的线圈图案(200)的上表面的宽度对下表面的宽度的比率c∶d可为近似0.5∶1至近似0.9∶1,且所述比率可较佳地为近似0.6∶1至近似0.8∶1。也即,线圈图案(200)的外形状,换言之,第二镀覆膜(200b)的外形状的上表面的宽度对下表面的宽度的比率可为近似0.5∶1至近似0.9∶1。因此,在线圈图案(200)中,相对于形成直角的理想矩形形状而言,上表面中的弧形区可具有小于近似0.5的大小。举例而言,相对于形成直角的理想矩形形状而言,弧形区可具有等于或大于近似0.001且小于近似0.5的大小。另外,根据示例性实施例的线圈图案(200)具有较理想矩形形状的电阻变化小的电阻变化。举例而言,当具有理想矩形形状的线圈图案的电阻为100时,根据示例性实施例的线圈图案(200)可维持近似101至近似110。也即,根据第一镀覆膜(200a)的形状及根据第一镀覆膜(200a)的形状而变化的第二镀覆膜(200b)的形状,相对于为理想矩形形状的线圈图案的电阻而言,根据示例性实施例的线圈图案(200)的电阻可维持在近似101%至110%。同时,第二镀覆膜(200b)可使用与用于第一镀覆膜(200a)的镀覆溶液相同的镀覆溶液来形成。举例而言,第一镀覆膜及第二镀覆膜(200a,200b)可使用基于硫酸铜及硫酸且其中以百万分之一为单位添加氯(Cl)及有机化合物以提高产品可镀覆性的镀覆溶液来形成。可使用包含聚乙二醇(polyethylene glycol)的载体及抛光剂来作为所述有机化合物以提高均匀性、电子沉积性质及抛光性质。
图5至图7是用于阐述根据示例性实施例的形成线圈图案的方法的剖视图。尽管图5至图7说明在衬底(100)的一个表面上形成线圈图案(200)的情形,然而可在衬底(100)的两个表面中的每一者上形成线圈图案(200)。
参照图5,在衬底(100)的至少一个表面上形成具有预定形状的遮罩图案(150),且接着,在衬底(100)上在遮罩图案(150)之间形成第一镀覆膜(200a)。
可将衬底(100)设置成将金属箔附着至具有预定厚度的基底的至少一个表面的形状。举例而言,可使用将铜箔结合至玻璃加强型纤维的包铜层压体(copper cladlamination;CCL)来作为衬底(110),且可将衬底(100)形成为使得铜箔结合至例如聚酰亚胺的塑胶或使得铜箔结合至金属铁氧体。同时,可在衬底(100)的预定区上形成介层窗,且也可移除除将形成线圈图案的区以外的其余区。
另外,可通过在将感光性膜形成于衬底(100)上之后执行曝光制程及显影制程来形成遮罩图案(150)。举例而言,可通过在将具有预定厚度的感光性膜附着至衬底(100)上之后执行曝光制程及显影制程来形成具有预定形状的遮罩图案(150)。此处,可根据欲形成于衬底(100)上的第一镀覆膜(200a)的高度及宽度而将遮罩图案(150)形成为预定高度及预定宽度。也即,可将遮罩图案(150)形成为与第一镀覆膜(200a)的高度及宽度相同的高度及宽度。举例而言,可将遮罩图案(150)形成为近似20微米至近似300微米的高度及近似1微米至近似150微米的宽度。然而,也可将遮罩图案(150)形成为高于或低于第一镀覆膜(200a)的高度。此外,可将遮罩图案(150)形成为线圈图案形状。举例而言,可将遮罩图案(150)形成为螺旋形状以使得暴露出衬底(100)的预定区。为了将遮罩图案(150)形成为具有预定宽度的螺旋形状,可使用具有与所述螺旋形状相同的形状的遮罩通过曝光制程来暴露出感光性膜并进行显影。
在被遮罩图案(150)暴露出的衬底(100)上通过第一镀覆制程形成第一镀覆膜(200a)。可将第一镀覆膜(200a)形成为高度为最终目标线圈图案的高度的近似50%至近似100%。也即,可将第一镀覆膜(200a)形成为与最终目标线圈图案的高度相同的高度或较所述最终目标线圈图案的高度低的高度。然而,其是非期望的,乃因当第一镀覆膜(200a)的高度过低时,第一镀覆膜(200a)可能无法在被蚀刻之后具有预定倾斜度,且当第一镀覆膜的高度过高时,镀覆制程及蚀刻制程会需要长的时间且会造成材料损失。也即,可将第一镀覆膜(200a)形成为具有预定长宽比(aspect ratio)以通过被蚀刻而具有预定倾斜度。在此种情形中,可将第一镀覆膜(200a)形成为具有为近似1∶0.7至近似1∶4的长宽比,即宽度对高度的比率。也即,第一镀覆膜(200a)可具有为近似0.7至近似4的宽度对高度比率,且当所述宽度对高度比率不大于近似0.7时,可能不易于形成第一镀覆膜(200a)的倾斜表面。此外,第一镀覆膜(200a)可例如由铜形成,且因此,可使用基于例如硫酸铜(CuSO4)及硫酸(H2SO4)的镀覆溶液。此外,为了提高可镀覆性,可以百万分之一为单位向镀覆溶液中添加氯(Cl)的有机化合物。此处,所述有机化合物可通过使用包含聚乙二醇(polyethylene glycol)的载体及抛光剂来提高第一镀覆膜(200a)的均匀性、电子沉积性质及抛光性质。同时,可以为近似20℃至近似30℃的温度来执行形成第一镀覆膜(200a)的镀覆制程。
参照图6,在移除遮罩图案(150)之后蚀刻第一镀覆膜(200a),以使得第一镀覆膜(200a)的侧表面具有预定倾斜度。
使用相对于第一镀覆膜(200a)而言具有大的蚀刻选择比率的材料来移除遮罩图案(150)。因此,可在几乎不移除第一镀覆膜(200a)的条件下移除遮罩图案(150)。此外,在移除遮罩图案(150)之后,可移除位于遮罩图案(150)下方的金属箔。也即,保留第一镀覆膜(200a)而移除遮罩图案(150),且接着移除被第一镀覆膜(200a)暴露出的金属箔以暴露出衬底(100)。
随后,蚀刻第一镀覆膜(200a)以由此使第一镀覆膜(200a)的侧表面具有预定倾斜度。也即,第一镀覆膜(200a)的宽度自第一镀覆膜(200a)的下表面朝上表面逐渐减小,且因此,蚀刻第一镀覆膜(200a)以使第一镀覆膜(200a)自上表面朝下表面具有预定倾斜度。在此种情形中,第一镀覆膜(200a)保留螺旋形状且将第一镀覆膜(200a)蚀刻成使得与第一镀覆膜(200a)相邻的区,即第一镀覆膜(200a)的侧表面,具有预定倾斜度。同时,根据第一镀覆膜(200a)的上表面的宽度(a)对第一镀覆膜(200a)的下表面的宽度(b)的比率,可确定随后通过第二镀覆制程而形成的最终线圈图案的形状。因此,可将第一镀覆膜(200a)蚀刻成使得比率a∶b为近似0.2∶1至近似0.9∶1,且较佳地,可将第一镀覆膜(200a)蚀刻成使得比率a∶b为近似0.4∶1至近似0.8∶1。另外,为了蚀刻第一镀覆膜(200a),可使用包含硫酸及过氧化氢且能够以近似20℃至近似40℃使用的蚀刻溶液。通过特定喷嘴而将所述蚀刻溶液注射至第一镀覆膜(200a)且由此蚀刻第一镀覆膜(200a)。此处,可使用用于各向同性蚀刻(isotropic etching)的垂直注射喷嘴及用于倾斜蚀刻(inclined etching)的倾斜注射喷嘴来执行所述蚀刻制程。也即,可使用设置有至少一个垂直注射喷嘴及至少一个倾斜注射喷嘴的蚀刻设备来蚀刻第一镀覆膜(200a)。此处,垂直注射意指与衬底(100)垂直地将蚀刻溶液注射至衬底(100),且倾斜注射意指垂直注射的占比非常低或为零且蚀刻溶液是以例如圆形形状或具有大的角度的扇形形状进行注射。此外,在蚀刻制程中,可将第一镀覆膜(200a)蚀刻成使得上面形成有多个第一镀覆膜(200a)的衬底(100)在一个方向上移动,且使用设置于衬底(100)的至少一侧上的多个注射喷嘴在正移动的衬底(100)上将蚀刻溶液注射至第一镀覆膜(200a)。此处,可根据蚀刻溶液的注射角度及注射压力而在与衬底(100)的移动方向垂直的宽度方向上设置至少一或多个注射喷嘴,且可在衬底(100)的移动方向上设置至少一或多个注射喷嘴。因此,在移动衬底(100)的同时,可在相同的区上执行至少一次使用垂直注射喷嘴而进行的各向同性蚀刻制程及使用倾斜注射喷嘴而进行的倾斜蚀刻制程中的每一者。同时,可在设定通过垂直注射而进行的各向同性蚀刻对通过倾斜注射而进行的倾斜蚀刻的不同比率的至少2个经划分间隔中执行蚀刻制程。举例而言,当被划分成两个间隔时,可以使得在第一间隔中执行垂直注射的近似40%至近似90%及倾斜注射的近似10%至近似60%且在第二间隔中执行垂直注射的近似10%至近似50%及倾斜注射的近似50%至近似90%的方式来执行所述蚀刻制程。此处,在第一间隔中,与倾斜注射相等地或较所述倾斜注射多地执行垂直注射,且在第二间隔中,与倾斜注射相等地或较所述倾斜注射少地执行垂直注射。也即,在第一间隔中主要通过垂直注射来执行蚀刻,且在第二间隔中主要通过倾斜注射来执行蚀刻。同时,可根据至少一次垂直注射、至少一次垂直注射及倾斜注射、至少一次倾斜注射及垂直注射及至少一次倾斜注射来对喷嘴的排列进行配置。此外,在第一间隔及第二间隔中,蚀刻速度可为近似0.5米/分至近似2.1米/分,形成击打力的蚀刻压力可为近似0.5巴至近似2.0巴,且可通过改变振荡来改变所述击打力。同时,在倾斜蚀刻制程之后,第一镀覆膜(200a)与各镀覆膜(200a)之间的距离可具有为近似1∶1.5至近似1∶3的比率。也即,第一镀覆膜(200a)的下表面的宽度与第一镀覆膜(200a)的相邻的各下表面之间的距离可具有为近似1∶1.5至近似1∶3的比率。
参照图7,在通过倾斜蚀刻而被完全蚀刻的第一镀覆膜(200a)上形成第二镀覆膜(200b)。也即,将第二镀覆膜(200b)形成为覆盖通过倾斜蚀刻而被完全蚀刻的第一镀覆膜(200a)。因此,可将具有例如螺旋形状的线圈图案(200)形成为预定宽度及预定高度。此处,通过倾斜蚀刻而被完全蚀刻的第一镀覆膜(200a)与被形成为覆盖第一镀覆膜(200a)的第二镀覆膜(200b)的比率可为近似1∶1.2至近似1∶2。同时,可使用与用于第一镀覆膜(200a)的镀覆溶液相同的镀覆溶液来形成第二镀覆膜(200b)。举例而言,可使用基于硫酸铜及硫酸且以百万分之一为单位添加氯(Cl)及有机化合物以提高产品可镀覆性的镀覆溶液来形成第二镀覆膜(200b)。此外,以为近似20℃至近似30℃的温度形成第二镀覆膜(200b)。如上所述形成的线圈图案(200)的上表面的宽度对下表面的宽度的比率可为近似0.5∶1至近似0.9∶1,且较佳地,为近似0.6∶1至近似0.8∶1。也即,隅角处的弧形区相对于理想矩形形状的分数可为近似0.1至近似0.5。此外,此种线圈图案的上表面的宽度对下表面的宽度的比率较大,所述比率大于通过典型镀覆制程而形成的线圈图案的上表面的宽度对下表面的宽度的比率,即近似0.1∶1至近似0.5∶1。
图8是说明通过对第一镀覆膜进行倾斜蚀刻而形成的图案形状的各种实例的示意性剖视图,且图9及图10分别是说明通过在具有各种形状的第一镀覆膜上进行倾斜蚀刻而形成的第二镀覆膜的形状的示意性剖视图及剖视相片。
图8的(a)至图8的(d)是上表面的宽度(a)对下表面的宽度(b)的比率分别为近似1∶1、近似0.8∶1、近似0.4∶1及近似0.2∶1的第一镀覆膜的剖视图。也即,图8的(a)是上表面的宽度(a)对下表面的宽度(b)的比率因未执行对第一镀覆膜的倾斜蚀刻而维持在近似1∶1的剖视图,且图8的(b)至图8的(d)是上表面的宽度(a)对下表面的宽度(b)的比率维持在近似0.8∶1、近似0.4∶1及近似0.2∶1的剖视图。
如图9的(a)及图10的(a)所示,当第一镀覆膜的比率a∶b为近似1∶1时,形成覆盖第一镀覆膜的第二镀覆膜的最终镀覆图案具有在向上的方向上逐渐增大的宽度且形成为最终镀覆图案的上部隅角实质上呈弧形的形状。也即,形成于第一镀覆膜的侧表面上的第二镀覆膜的厚度自下部部分朝上半部分的逐渐增大且由此,所述侧表面具有不为垂直形状但为向上扩展形状的形状且上部隅角部分实质上呈弧形。
同时,如图9的(b)及图10的(b)中所示,当第一镀覆膜的比率a∶b为近似0.8∶1时,最终镀覆图案具有几乎垂直的侧表面,且在最终镀覆图案的上部隅角上形成有小的弧形区进而使得所述最终镀覆图案形成为几乎为矩形的形状。此处,上表面对上部隅角的弧形区的比率被形成为等于或大于近似9∶1。也即,当假定存在由自侧表面向上延伸的第一虚线及自上表面水平延伸的第二虚线形成的理想矩形形状时,上表面的宽度对弧形区的宽度的比率被形成为等于或大于近似9∶1。
另外,如图9的(c)及图10的(c)中所示,当第一镀覆膜的比率a∶b为近似0.4∶1时,最终镀覆图案具有几乎垂直的侧表面,但形成于最终镀覆图案上部隅角上的弧形区被形成为大于图9的(b)及图10的(b)所示者。然而,相较于比率a∶b为近似1∶1的情形,所述图案形状变得与矩形相似。此处,上表面与上部隅角上的弧形区的比率可被形成为近似5∶5至近似9∶1。
然而,如图9的(d)及图10的(d)中所示,当第一镀覆膜的比率a∶b为近似0.2∶1时,最终镀覆图案被形成为具有几乎形成为弧形的上表面。可发现当第一镀覆图案的侧表面倾斜时,最终镀覆图案会形成为不合意的形状。
此外,最终线圈图案的电阻可根据第一镀覆膜的形状而改变。也即,在实例1至3中,第二镀覆膜是根据图8的(b)至图8的(d)中所示第一镀覆膜的形状而如图9的(b)至图9的(d)中所示般形成,设计电阻值与实际测量到的电阻值被接着根据最终线圈图案的宽度及高度而进行比较,且结果示出于[表1]中。此处,设计电阻值为当最终线圈图案具有在上表面与侧表面之间形成有直角隅角的理想矩形形状时的电阻。也即,下表面的宽度对上表面的宽度的比率为1∶1。此外,电阻的单位为毫欧姆。
[表1]
如上所述,可发现当下表面的宽度对上表面的宽度的比率为近似1∶0.8时,所测量到的电阻相对于设计电阻而言不存在实质上的变化,且上表面及下表面的宽度越大,则所测量电阻相对于设计电阻而言的变化越大。也即,在第一镀覆膜的下表面的宽度对第一镀覆膜的上表面的宽度的比率(a∶b)为近似1∶0.8的实例1的情形中,电阻的变化比为近似101%,在比率a∶b为近似1∶0.4的实例2的情形中,电阻的变化比为近似102%至近似104%,且在比率a∶b为近似1∶0.2的实例3的情形中,电阻的变化比为近似106%至近似109%。
因此,各实例中的电阻特性优于通常技术中的电阻特性,且具体而言,当比率a∶b为近似0.4∶1至近似0.8∶1时,线圈图案被形成为与矩形相似且具有极佳的电阻特性。
如上所述,在根据示例性实施例的线圈图案中,形成第一镀覆膜(200a),接着执行倾斜蚀刻以使得第一镀覆膜(200a)具有预定倾斜度,且接着将第二镀覆膜(200b)形成为覆盖第一镀覆膜(200a)。因此,最终线圈图案具有垂直侧表面及带有小弧形的上部隅角以由此具有几乎为矩形的形状。因此,相较于通过单一制程来形成线圈图案的通常技术,可在线圈图案的相同高度处提高电感且降低电阻。
同时,根据示例性实施例的线圈图案形成为螺旋形状且具有可有各种变化的宽度。举例而言,如图11中所示,线圈图案(200)可形成为线圈图案(200)的宽度自所述线圈图案的最内周边朝所述线圈图案的最外周边逐渐变化的形状。也即,自最内周边至最外周边形成有n个线圈图案。举例而言,当形成有四个线圈图案时,所述线圈图案的宽度可被形成为自最内第一线圈图案(201)朝第二线圈图案及第三线圈图案(202,203)以及最外第四线圈图案(204)逐渐增大。此处,线圈图案(200)的宽度可每隔预定旋转距离便发生变化。举例而言,所述宽度可每当线圈图案自位于所述线圈图案的内周边部分上的起点,即自形成有图1所示导电介层窗(110)的区,旋转过一个转程时便发生变化;或者所述宽度也可每当所述线圈图案旋转半个转程时便发生变化。此外,线圈图案(200)的宽度可为线圈图案(200)的下表面的宽度或线圈图案(200)的上表面的宽度,也可为所述下表面与所述上表面之间的任一区的宽度;或也可为每一线圈图案(200)的平均宽度。此处,线圈图案(200)的宽度被假定为下表面与上表面之间的任一区的宽度。举例而言,当第一线圈图案(201)的宽度为1时,第二线圈图案(202)可以为近似1至近似1.5的比率形成,第三线圈图案(203)可以为近似1.2至近似1.7的比率形成,且第四线圈图案(204)可以为近似1.3至近似2的比率形成。也即,第二线圈图案(202)的宽度可被形成为等于或大于第一线圈图案(201)的宽度,第三线圈图案(203)的宽度可被形成为大于第一线圈图案(201)的宽度且等于或大于第二线圈图案(202)的宽度,并且第四线圈图案(204)的宽度可被形成为大于第一线圈图案及第二线圈图案(201,202)的宽度且等于或大于第三线圈图案(203)的宽度。因此,第一线圈图案(201)至第四线圈图案(204)的宽度可分别以为近似1∶1~近似1.5:近似1.2~近似1.7:近似1.3~近似2的比率形成。为了自最内周边朝最外周边逐渐增大线圈图案(200)的宽度,第一镀覆膜(200a)可被形成为具有自最内周边朝最外周边逐渐增大的宽度。此外,各第一镀覆膜(200a)之间的距离可虑及最终线圈图案(200)的宽度而被形成为自最内周边朝最外周边逐渐增大。当然,线圈图案(200)可被形成为具有自最内周边朝最外周边逐渐减小的宽度。同时,当此种线圈图案(200)形成于衬底(100)的至少一个表面上、且较佳地形成于衬底(100)的两个表面上时,且当线圈图案(210,220;200)形成于衬底的两个表面上时,上部线圈图案及下部线圈图案(210,220)可经由形成于衬底(100)中的导电介层窗(110)彼此连接。此处,导电介层窗(110)可形成于最内线圈图案(201)中以由此将上部线圈图案与下部线圈图案(210,220)彼此连接。
根据示例性实施例的线圈图案可用于层压芯片装置。以下将阐述功率电感器作为使用根据示例性实施例的此类线圈图案的层压芯片装置。
图12是根据示例性实施例的功率电感器装配的立体图,且图13是沿图12所示的线A-A’截取的剖视图。此外,图14是根据示例性实施例的功率电感器的分解立体图,图15是衬底及线圈图案的平面图,且图16是功率电感器的剖视图。
参照图12至图16,根据示例性实施例的功率电感器可包括主体(300a,300b;300)、设置于主体(300)中的衬底(100)、形成于衬底(100)的至少一个表面上的线圈图案(210,220;200)以及设置于主体(300)外侧的外部电极(410,420;400)。此外,线圈图案(210,220)与主体(300)之间可还包括有绝缘层(500)。
主体(300)可具有六面体形状。当然,主体(300)可具有除六面体形状以外的多面体形状。此种主体(300)可包含金属粉末(310)及聚合物(320),且更包含导热填料(330)。
金属粉末(310)可具有为近似1微米至近似50微米的平均颗粒直径。此外,也可使用具有相同大小的一类颗粒或者两类或更多类颗粒作为金属粉末(310),且作为另一选择,也可使用具有多个大小的一类颗粒或者两类或更多类颗粒。举例而言,可使用具有为近似30微米的平均大小的第一金属颗粒与具有为近似3微米的平均大小的第二金属颗粒的混合物。此处,第一金属颗粒与第二金属颗粒可为由相同材料或不同材料形成的颗粒。当使用所具有的大小彼此不同的两类或更多类金属粉末(310)时,可增大主体(300)的填充率。举例而言,当使用具有为近似30微米的大小的金属粉末时,在具有为近似30微米的大小的各金属粉末颗粒之间可存在空腔,且因此,填充率只能减小。然而,由于具有为近似3微米的较小的大小的金属粉末颗粒被添加于具有为近似30微米的大小的各金属粉末颗粒之间进行使用,因此可增大主体(300)中的金属粉末的填充率。包含铁(Fe)的金属材料可用作金属粉末(310)。举例而言,所述金属材料可包含选自由铁镍(Fe-Ni)、铁镍硅(Fe-Ni-Si)、铁铝硅(Fe-Al-Si)及铁铝铬(Fe-Al-Cr)组成的群组的一或多种金属。也即,金属粉末(310)可通过包含铁而具有磁性结构或可由表现出磁性的金属合金形成且因此可具有预定磁导率。此外,金属粉末可具有被磁性材料涂布的表面且所述金属粉末可被具有与金属粉末(310)的磁导率不同的磁导率的材料涂布。举例而言,磁性材料可包含金属氧化物磁性材料以及选自由氧化镍磁性材料、氧化锌磁性材料、氧化铜磁性材料、氧化锰磁性材料、氧化钴磁性材料、氧化钡磁性材料及氧化镍锌铜磁性材料组成的群组的一或多种氧化物磁性材料。也即,用于涂布金属粉末(310)的表面的磁性材料可由包含铁的金属氧化物形成且可较佳地具有较金属粉末(310)的磁导率高的磁导率。同时,由于金属粉末(310)表现出磁性,因此当金属粉末(310)的颗粒彼此接触时,绝缘可被打破且可由此而导致短路。因此,金属粉末(310)可具有被至少一种绝缘材料涂布的表面。举例而言,金属粉末(310)可具有被氧化物或例如聚对二甲苯(parylene)的绝缘聚合物材料涂布但可较佳地被聚对二甲苯涂布的表面。聚对二甲苯可涂布成为近似1微米至近似10微米的厚度。此处,当聚对二甲苯形成为小于近似1微米的厚度时,金属粉末(310)的绝缘效果可能降低,且当形成为大于近似10微米的厚度时,金属粉末(310)的大小会增大,且因此所述金属粉末在主体(300)中的分布会减少,并且主体(300)的磁导率可由此降低。此外,金属粉末(310)的表面可使用除聚对二甲苯以外的各种绝缘聚合物材料进行涂布。同时,用于涂布金属粉末(310)的氧化物也可通过对金属粉末(310)进行氧化而形成,或者也可施加选自TiO2、SiO2、ZrO2、SnO2、NiO、ZnO、CuO、CoO、MnO、MgO、Al2O3、Cr2O3、Fe2O3、B2O3或Bi2O3中的一者来涂布金属粉末(310)。此处,金属粉末(310)可被双重结构氧化物涂布且可被由氧化物与聚合物材料形成的双重结构涂布。当然,金属粉末(310)的表面也可在被磁性材料涂布之后被绝缘材料涂布。如此一来,由于金属粉末(310)的表面被绝缘材料涂布,因此可防止因金属粉末(310)的各颗粒之间的接触而导致短路。此处,当金属粉末(310)被氧化物、绝缘聚合物材料等涂布时;或甚至当被磁性材料及绝缘材料双重地涂布时,金属粉末(310)可涂布成为近似1微米至近似10微米的厚度。
聚合物(320)可与金属粉末(310)混合以使各金属粉末颗粒彼此绝缘。也即,金属粉末(310)可具有以下问题:在高频率下的涡流损失以及磁滞损失增多进而由此导致材料损失增多。为了减少材料损失,可包含用于使金属粉末(310)的各颗粒彼此绝缘的聚合物(320)。此种聚合物(320)可包括选自由环氧树脂(epoxy)、聚酰亚胺(polyimide)、液晶聚合物(1iquid crystalline polymer,LCP)组成的群组的一或多者,但并非仅限于此。此外,聚合物(320)可由用于在金属粉末(310)的各颗粒之间提供绝缘的热固性树脂形成。热固性树脂可例如包括选自由以下组成的群组的一或多者:酚醛清漆环氧树脂(novolac epoxyresin)、苯氧基型环氧树脂(phenoxy type epoxy resin)、双酚A型环氧树脂(BPAtypeepoxy resin)、双酚F型环氧树脂(BPF type epoxy resin)、氢化双酚A环氧树脂(hydrogenated BPA epoxy resin)、二聚酸改质环氧树脂(dimer acid modified epoxyresin)、胺基甲酸酯改质环氧树脂(urethane modified epoxy resin)、橡胶改质环氧树脂(rubber modified epoxy resin)及双环戊二烯型环氧树脂(DCPD type epoxy resin)。此处,所包含聚合物(320)的含量可相对于金属粉末的100重量%而言为近似2.0重量%至近似5.0重量%。然而,当聚合物(320)的含量增大时,金属粉末(310)的体积分数会减小,且因此,可能无法恰当地达成提高饱和磁化值的效果,且主体(300)的磁导率可能降低。相反,当聚合物(320)的含量减小时,在电感器的制造制程中使用的强酸溶液或强盐溶液等会渗透至所述电感器中,且因此,所述电感器的电感特性可降低。因此,可在不会降低金属粉末(310)的饱和磁化值及电感的范围内包含聚合物(320)。
同时,主体(300)可包含导热填料(330)以解决主体(300)会被外部热量加热的问题。也即,主体(300)中的金属粉末(310)可被外部热量加热,且金属粉末(310)的热量可因包含有导热填料(330)而释放至外部。导热填料(330)可包含选自由MgO、AlN及碳系材料组成的群组的一或多者,但并不仅限于此。此处,碳系材料可包括碳及各种形状,举例而言,可包括石墨、碳黑(carbon black)、石墨烯、石墨等。另外,所包含导热填料(330)的含量可相对于金属粉末(310)的100重量%而言为近似0.5重量%至近似3重量%。当导热填料(330)的含量小于以上范围时,不可能达成热量释放效果,而当所述含量大于以上范围时,金属粉末(310)的含量会降低,由此使主体(300)的磁导率降低。此外,导热填料(330)可例如具有为近似0.5微米至近似100微米的大小。也即,导热填料(330)的大小可与金属粉末(310)的大小相同或者大于或小于金属粉末(310)的大小。导热填料(330)可具有可根据导热填料(330)的大小及含量来进行调整的热量释放效果。举例而言,导热填料(330)的大小及含量越大,则热量释放效果可越高。同时,主体(300)可通过对由包括金属粉末(310)、聚合物(320)及导热填料(330)的材料构成的多个片材进行层压来制造。此处,当主体(300)是通过对所述多个片材进行层压来制造时,每一片材中导热填料(330)的含量可为不同的。举例而言,越是朝上侧边及下侧边远离衬底(100),则导热填料(330)的含量可越大。此外,根据需要,主体(300)可通过应用各种方法来形成,所述方法例如为将由包括金属粉末(310)、聚合物(320)及导热填料(330)的材料构成的膏印刷成预定厚度的方法;或者将所述膏放入模具中并进行按压的方法。此处,为了形成主体(300),经层压片材的数目或欲印刷成特定厚度的膏的厚度可被确定为就功率电感器的所需的例如电感的电性特性而言适宜的数目及厚度。同时,设置于衬底(100)上方及下方的主体(300a)与主体(300b)可经由衬底(100)彼此连接,衬底(100)安置于主体(300a,300b)之间。也即,衬底(100)的至少一部分被移除,且所述被移除的部分可被主体(300)的一部分填充。如此一来,衬底(100)的至少一部分被移除,且所述被移除的部分被主体(300)填充,以使得衬底(100)的面积减小,且为相同体积的主体(300)的比率增大。因此,功率电感器的磁导率可增大。
衬底(100)可设置于主体(300)中。举例而言,衬底(100)可在主体(300)的纵向轴线的方向上,即在朝向外部电极(400)的方向上,设置于主体(300)中。此外,可提供一或多个衬底(100)。举例而言,可提供在垂直于其上形成外部电极(400)的方向上,例如在垂直方向上,彼此隔开预定距离的两个或更多个衬底(100)。当然,在其上形成外部电极(400)的所述方向上也可排列有两个或更多个衬底(100)。此种衬底(100)可由例如包铜层压体(copper clad lamination;CCL)、金属铁氧体等形成。此处,由于是由金属铁氧体形成,因此衬底(100)可具有提高的磁导率及易于达成的容量。也即,由于包铜层压体不具有磁导率,因此包铜层压体可能降低功率电感器的磁导率。然而,当对衬底(100)使用金属铁氧体时,由于具有磁导率,因此金属铁氧体不会降低功率电感器的磁导率。使用金属铁氧体的此种衬底(100)可通过将铜箔结合至具有预定厚度的板来形成,所述板由选自由铁镍(Fe-Ni)、铁镍硅(Fe-Ni-Si)、铁铝硅(Fe-Al-Si)、及铁铝铬(Fe-Al-Cr)组成的群组的一或多种金属形成。也即,衬底(100)可被制造成使得由包含铁的至少一种材料构成的合金被形成为具有预定厚度的板形状,且使得铜箔结合至金属板的至少一个表面。此外,衬底(100)的预定区中可形成有至少一个导电介层窗(110),且分别形成于衬底(100)上方及下方的线圈图案(210,220)可经由导电介层窗(110)电性连接。此外,衬底(100)的至少一部分可被移除。也即,如图14及图15中所示,在衬底(100)中,除与线圈图案(210,220)重叠的区以外的其余区可被移除。举例而言,位于形成为螺旋形状的线圈图案(210,220)内侧的衬底(100)可被移除以形成通孔(120),且位于线圈图案(210,220)外侧的衬底(100)可被移除。也即,衬底(100)可例如被形成为沿线圈图案(210,220)的外形状呈跑道(racetrack)形状,且面对外部电极(400)的区可被形成为沿线圈图案(210,220)的端部部分的形状呈直线形状。因此,衬底(100)的外侧边可被设置成相对于主体(300)呈弯曲形状。如图15中所示,被移除衬底(100)的部分可被主体(300)填充。也即,上部主体与下部主体(300a,300b)经由衬底(120)中包括通孔(160)的被移除的区彼此连接。同时,当衬底(100)由金属铁氧体形成时,衬底(100)可接触主体(300)的金属粉末(310)。为了解决此种问题,可在衬底(100)的侧表面上形成例如聚对二甲苯的绝缘层(500)。举例而言,绝缘层(500)可形成于通孔(120)的侧表面及衬底(100)的外侧表面上。同时,衬底(100)可设置成在宽度上宽于线圈图案(210,220)。举例而言,衬底(100)可在线圈图案(210,220)正下方保持预定宽度。举例而言,衬底(100)可被形成为自线圈图案(210,220)突出近似0.3微米。同时,衬底(100)可因位于线圈图案(210,220)内侧及外侧的区被移除而具有较主体(300)的水平横截面的面积小的面积。举例而言,当主体(300)的水平横截面的面积被设定成(100)时,衬底(100)可被设置成为近似40至近似80的面积。当衬底(100)的面积比高时,主体(300)的磁导率可降低,而当衬底(100)的面积比低时,线圈图案(210,220)的形成面积可减小。因此,衬底(100)的面积比可虑及主体(300)的磁导率、线圈图案(210,220)的线宽及匝数来进行调整。
线圈图案(210,220;200)可形成于衬底(100)的至少一个表面上且可较佳地形成于衬底(100)的两个表面上。此类线圈图案(210,220)可在自预定区,例如自衬底(100)的中心部分,向外的方向上形成为螺旋形状,且形成于衬底(100)上的所述两个线圈图案(210,220)可进行连接以形成一个线圈。也即,线圈图案(210,220)可形成为自形成于衬底(100)的中心部分上的通孔(160)的外侧边起始的螺旋形状且可经由形成于衬底(100)中的导电介层窗(110)彼此连接。此处,上部线圈图案(210)与下部线圈图案(220)可形成为彼此相同的形状且可形成为彼此相同的高度。此外,线圈图案(210,220)也可被形成为彼此重叠,且线圈图案(220)也可形成于尚未形成有线圈图案(210)的区中。同时,线圈图案(210,220)的端部部分可向外延伸成直线形状,且可沿主体(300)的短侧边的中心部分延伸。此外,如图14及图15中所示,位于线圈图案(210,220)中且接触外部电极(400)的区被形成为具有较其他区的宽度大的宽度。由于线圈图案(210,220)的一部分,即引出部分,被形成为较大宽度,因此线圈图案(210)及线圈图案(220)与外部电极(400)之间的接触面积可增大,且电阻可由此降低。当然,线圈图案(210,220)可在形成有外部电极(400)的一个区中在外部电极(400)的宽度方向上延伸。此处,线圈图案(210,220)的端部部分,即朝外部电极(400)引出的引出部分,可朝主体(300)的侧表面的中心部分而形成为直线形状。此外,线圈图案(210,220)可包括被形成为倾斜的第一镀覆膜(200a)及被形成为覆盖第一镀覆膜(200a)的第二镀覆膜(200b)。
外部电极(410,420;400)可形成于主体(300)的两个表面上,所述两个表面彼此面对。举例而言,外部电极(400)可在主体(300)的纵向轴线方向上形成于彼此面对的两个表面上。此种外部电极(400)可电性连接至主体(300)的线圈图案(210,220)。此外,外部电极(400)可形成于主体(300)的全部两个表面上且可在两个侧表面的中心部分中接触线圈图案(210,220)。也即,线圈图案(210,220)的端部部分暴露至主体(300)的外中心部分,且外部电极(400)形成于主体(300)的侧表面上且可由此连接至线圈图案(210,220)的端部部分。此种外部电极(400)可通过各种方法而形成于主体(300)的两端上,所述方法例如为将主体(300)浸没于导电膏中的方法或者印刷方法、沉积方法或溅镀方法。外部电极(400)可由具有导电性的金属形成,举例而言,可由选自由金、银、铂、铜、镍、钯及其合金组成的群组的一或多者形成。此外,外部电极(400)可具有上面进一步形成有镀镍层(图中未示出)或镀锡层(图中未示出)的表面。
绝缘层(500)可形成于线圈图案(210,220)与主体(300)之间以使线圈图案(210,220)与金属粉末(310)绝缘。也即,绝缘层(500)可被形成为覆盖线圈图案(210,220)的上表面及侧表面。另外,绝缘层(500)也可被形成为不仅覆盖线圈图案(210,220)的上表面及侧表面而且覆盖衬底(100)。也即,绝缘层(500)也可形成于衬底(100)的除线圈图案(210,220)以外的暴露的区上(即,形成于衬底(100)的上表面及侧表面上)。衬底(100)上的绝缘层(500)可形成为与线圈图案(210,220)上的绝缘层(500)的厚度相同的厚度。此种绝缘层(500)可通过以聚对二甲苯涂布线圈图案来形成。举例而言,在沉积室中提供上面形成有线圈图案(210,220)的衬底(100),接着将聚对二甲苯气化以由此供应于真空室中。因此,聚对二甲苯可沉积于线圈图案(210,220)上。举例而言,聚对二甲苯首先在气化器(vaporizer)中被加热而气化且由此转换成二聚体(dimer)状态,接着被第二次加热而热分解成单体(monomer)状态,接着使用连接至沉积室的冷阱(cold trap)及机械真空泵(mechanicalvaccum pump)进行冷却,并且接着自单体状态转换成聚合物状态以由此沉积于线圈图案(210,220)上。当然,绝缘层(500)可由除聚对二甲苯以外的绝缘聚合物形成,例如选自聚酰亚胺及液晶聚合物的一或多种材料。然而,绝缘层(500)可通过施加聚对二甲苯而在线圈图案(210,220)上形成为均匀的厚度,且甚至当所形成厚度为小的时,绝缘特性仍可相较于其他材料的绝缘特性而言有所提高。也即,当施加聚对二甲苯作为绝缘层(500)时,绝缘特性可因介电崩溃电压(dielectric breakdownvoltage)在形成较形成聚酰亚胺的情形中的厚度小的厚度的同时增大而有所提高。此外,绝缘层(500)可通过根据线圈图案(210,220)的各图案之间的间隙填充各所述图案之间的间隙而形成为均匀的厚度;或者可沿所述图案的台阶形成为均匀的厚度。也即,当线圈图案(210,220)的各图案之间的距离为大的时,聚对二甲苯可沿所述图案的台阶施加成均匀的厚度,且当各所述图案之间的距离为小的时,聚对二甲苯可通过填充各所述图案之间的间隙而在线圈图案(210,220)上施加成预定厚度。如图15中所示,聚对二甲苯沿线圈图案(210,220)的台阶形成为小的厚度,但聚酰亚胺被形成为较形成聚对二甲苯的情形中的厚度大的厚度。同时,绝缘层(500)可使用聚对二甲苯而形成为近似3微米至近似100微米的厚度。当聚对二甲苯形成为小于近似3微米的厚度时,绝缘特性可能降低,而当形成为大于近似100微米的厚度时,相同大小的绝缘层(500)占用的厚度增大。因此,主体(300)的体积减小,且由此,主体(300)的磁导率可能降低。当然,绝缘层(500)可被制造成具有预定厚度的片材并接着形成于线圈图案(210,220)上。
如上所述,根据示例性实施例的功率电感器可防止主体(300)的温度升高,乃因主体(300)被制造成不仅包含金属粉末(310)及聚合物(320)而且包含导热填料(330)且由此能够释放因对金属粉末(310)进行加热而造成的主体(300)的热量。因此,电感降低的问题可得到防止。另外,绝缘层(500)通过使用聚对二甲苯而形成于线圈图案(210,220)与主体(300)之间,且因此,绝缘特性可在绝缘层(500)在线圈图案(210,220)的侧表面及上表面上形成为小且均匀的厚度的同时有所提高。另外,功率电感器的磁导率的降低可通过使用金属磁性材料在主体(300)内侧形成衬底(100)来防止,且功率电感器的磁导率可通过移除衬底(100)的至少一部分及以主体(300)填充所述部分而提高。
同时,根据示例性实施例的功率电感器可进一步设置有位于主体(300)中的至少一个铁氧体层(图中未示出)。也即,主体(300)的上表面及下表面中的至少任一者上可设置有铁氧体层,且主体(300)中也可设置有至少一个铁氧体层以与衬底(100)分隔开。此种铁氧体层可被制造成片材形状且可设置于层压有多个片材的主体中。也即,用于制造主体(300)的所述多个片材之间可设置有至少一个铁氧体层。此外,当主体(300)是通过以特定厚度印刷由包括金属粉末(310)、聚合物(320)及导热填料(330)的材料构成的膏而形成时,铁氧体层可在印刷期间形成,且当将所述膏放入模具中并被按压时,铁氧体层可被放入所述膏中并被按压。当然,铁氧体层也可使用膏来形成,且铁氧体层可通过在印刷期间在主体(300)上施加软磁性材料而形成于主体(300)中。如此一来,功率电感器的磁导率可通过在主体(300)上设置至少一个铁氧体层而得到提高。
此外,主体(300)中可设置有彼此分隔开的至少两个或更多个衬底(100),其中所述至少两个或更多个衬底(100)的至少一个表面上形成有线圈图案(200),且形成于彼此不同的衬底(100)上的线圈图案(200)可经由外部连接电极(图中未示出)进行连接。因此,一个主体(300)中可形成有多个线圈图案,且因此,功率电感器的容量可增大。也即,分别形成于彼此不同的衬底(100)上的线圈图案(200)可使用外部连接电极而串联连接,且因此,在相同区域中功率电感器的容量可增大。
当然,水平地排列有至少两个或更多个衬底(100),且分别形成于各衬底(100)上的线圈图案(200)接着经由彼此不同的外部电极(400)进行连接。因此,可并列地设置多个电感器。因此,也可在一个主体(300)中达成两个或更多个功率电感器。也即,可在一个主体(300)中达成多个电感器。
另外,多个衬底(100)可在主体(300)的厚度方向(即,垂直方向)上进行层压或可在垂直于所述厚度方向的方向(即,水平方向)上进行排列,线圈图案(200)在所述多个衬底(100)上分别形成于衬底(100)的至少一个表面处。另外,分别形成于所述多个衬底(100)上的线圈图案(200)可串联地或并联地连接至外部电极(400)。也即,分别形成于所述多个衬底(100)上的线圈图案(200)可并联地连接至彼此不同的外部电极(400),且分别形成于所述多个衬底(100)上的线圈图案(200)可串联地连接至相同的外部电极(400)。当进行串联连接时,分别形成于相应衬底(100)上的线圈图案(200)可经由主体(300)的外部电极进行连接。因此,当进行并联连接时,对所述多个衬底(100)中的每一者而言必需存在两个外部电极(400),且当进行串联连接时,无论衬底的数目如何,均必需存在两个外部电极(400),且也必需存在一或多个连接电极。举例而言,当形成于三个衬底(100)上的线圈图案(200)并联连接至外部电极(400)时,必需存在六个外部电极(400),且当形成于三个衬底(100)上的线圈图案(200)串联连接至外部电极(400)时,必需存在两个外部电极(400)及至少一个连接电极。此外,当进行并联连接时,多个线圈会设置于主体(300)中,且当进行串联连接时,仅一个线圈会设置于主体(300)中。
然而,本发明可实施为不同形式且不应被视为仅限于本文中所述的实施例。也即,提供以上实施例是为了使此揭示内容将透彻及完整,且将向熟悉此项技术者充分传达本发明的范围。应通过所附权利要求来解释本发明的范围。

Claims (21)

1.一种线圈图案,形成于衬底的一或多个表面上且包括:
第一镀覆膜,形成于所述衬底上;以及
第二镀覆膜,被形成为覆盖所述第一镀覆膜。
2.根据权利要求1所述的线圈图案,其中所述线圈图案在所述衬底的两个表面上均形成为螺旋形状,且所述第一镀覆膜的至少某些部分经由形成于所述衬底上的导电介层窗进行连接。
3.根据权利要求2所述的线圈图案,其中所述第一镀覆膜被形成为具有自所述第一镀覆膜的与所述衬底接触的下表面朝所述第一镀覆膜的上表面逐渐减小的宽度。
4.根据权利要求3所述的线圈图案,其中所述第一镀覆膜被形成为使得所述第一镀覆膜的所述上表面的宽度对所述第一镀覆膜的所述下表面的宽度的比率为近似0.2∶1至近似0.9∶1。
5.根据权利要求4所述的线圈图案,其中所述第一镀覆膜被形成为使得所述第一镀覆膜的所述下表面的所述宽度对所述第一镀覆膜的所述下表面的高度的比率为近似1∶0.7至近似1∶4。
6.根据权利要求5所述的线圈图案,其中所述第一镀覆膜的所述下表面的所述宽度对所述第二镀覆膜的下表面的宽度的比率为近似1∶1.2至1∶2,且所述第一镀覆膜的所述下表面的所述宽度对相邻的各第一镀覆膜之间的距离的比率为近似1.5∶1至近似3∶1。
7.根据权利要求6所述的线圈图案,其中所述第二镀覆膜的上表面的宽度对所述第二镀覆膜的所述下表面的所述宽度的比率为近似0.5∶1至近似0.9∶1。
8.根据权利要求7所述的线圈图案,其中相对于所述线圈图案的上表面的宽度对所述线圈图案的下表面的宽度的比率为1∶1的设计的电阻值而言,所述线圈图案具有为近似101%至近似110%的电阻值。
9.根据权利要求1至8中任一项所述的线圈图案,其中所述线圈图案被形成为具有自所述线圈图案的最内部分朝所述线圈图案的最外部分逐渐增大或逐渐减小的宽度。
10.一种形成线圈图案的方法,包括:
在衬底的至少一个表面上形成具有预定形状的遮罩图案;
在所述衬底上在所述遮罩图案之间形成第一镀覆膜;
在移除所述遮罩图案之后,蚀刻所述第一镀覆膜;以及
形成第二镀覆膜以覆盖所述第一镀覆膜。
11.根据权利要求10所述的形成线圈图案的方法,其中所述线圈图案在所述衬底的两个表面中的每一者上均形成为螺旋形状,且所述第一镀覆膜的至少某些部分经由形成于所述衬底上的导电介层窗彼此连接。
12.根据权利要求11所述的形成线圈图案的方法,其中所述第一镀覆膜被蚀刻成具有自所述第一镀覆膜的下表面朝所述第一镀覆膜的上表面逐渐减小的宽度。
13.根据权利要求12所述的形成线圈图案的方法,其中通过执行至少一次各向同性蚀刻及至少一次倾斜蚀刻来对所述第一镀覆膜进行蚀刻。
14.根据权利要求13所述的形成线圈图案的方法,其中所述第一镀覆膜被蚀刻成使得所述第一镀覆膜的所述上表面的宽度对所述第一镀覆膜的所述下表面的宽度的比率为近似0.2∶1至近似0.9∶1。
15.根据权利要求14所述的形成线圈图案的方法,其中蚀刻所述第一镀覆膜是在至少两个间隔中执行,在所述至少两个间隔中,所述各向同性蚀刻对所述倾斜蚀刻的比率被不同地设定。
16.根据权利要求10至15中任一项所述的形成线圈图案的方法,其中所述线圈图案被形成为具有自所述线圈图案的最内部分朝所述线圈图案的最外部分逐渐增大或逐渐减小的宽度。
17.一种芯片装置,包括:
主体;
至少一个衬底,设置于所述主体中;
至少一个线圈图案,形成于所述衬底的至少一个表面上;以及
绝缘层,形成于所述线圈图案与所述主体之间,其中
所述线圈图案被形成为具有自所述线圈图案的最内部分朝所述线圈图案的最外部分逐渐增大或逐渐减小的宽度。
18.根据权利要求17所述的芯片装置,其中所述线圈图案包括:
第一镀覆膜,形成于所述衬底上;以及
第二镀覆膜,被形成为覆盖所述第一镀覆膜。
19.根据权利要求18所述的芯片装置,其中所述第一镀覆膜被形成为使得所述第一镀覆膜的上表面的宽度对所述第一镀覆膜的下表面的宽度的比率为近似0.2∶1至近似0.9∶1。
20.根据权利要求17至19中任一项所述的芯片装置,其中所述衬底的至少某些区被移除且所述被移除的区被所述主体填充。
21.根据权利要求20所述的芯片装置,其中提供至少两个衬底以在所述主体的厚度方向上进行层压,且分别形成于所述两个或更多个衬底上的各线圈图案串联连接或并联连接。
CN201780015301.3A 2016-03-17 2017-03-13 线圈图案及其形成方法以及具有线圈图案的芯片装置 Active CN108701539B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160032204A KR101818170B1 (ko) 2016-03-17 2016-03-17 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
KR10-2016-0032204 2016-03-17
PCT/KR2017/002661 WO2017160032A1 (ko) 2016-03-17 2017-03-13 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자

Publications (2)

Publication Number Publication Date
CN108701539A true CN108701539A (zh) 2018-10-23
CN108701539B CN108701539B (zh) 2020-09-22

Family

ID=59851335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780015301.3A Active CN108701539B (zh) 2016-03-17 2017-03-13 线圈图案及其形成方法以及具有线圈图案的芯片装置

Country Status (6)

Country Link
US (1) US11056271B2 (zh)
JP (1) JP6609068B2 (zh)
KR (1) KR101818170B1 (zh)
CN (1) CN108701539B (zh)
TW (1) TWI626667B (zh)
WO (1) WO2017160032A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111667992A (zh) * 2019-03-06 2020-09-15 三星电机株式会社 线圈电子组件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101994758B1 (ko) 2017-10-16 2019-07-01 삼성전기주식회사 박막형 인덕터
KR101973449B1 (ko) * 2017-12-11 2019-04-29 삼성전기주식회사 인덕터
KR102019921B1 (ko) 2017-12-15 2019-09-11 주식회사 모다이노칩 파워 인덕터 및 그 제조 방법
JP7323268B2 (ja) * 2018-03-16 2023-08-08 日東電工株式会社 磁性配線回路基板およびその製造方法
JP7223525B2 (ja) 2018-08-09 2023-02-16 新光電気工業株式会社 インダクタ及びインダクタの製造方法
KR102584979B1 (ko) 2018-10-23 2023-10-05 삼성전기주식회사 코일 전자 부품
KR102593964B1 (ko) * 2018-11-22 2023-10-26 삼성전기주식회사 코일 전자 부품
KR102130678B1 (ko) * 2019-04-16 2020-07-06 삼성전기주식회사 코일 전자 부품
JP7334558B2 (ja) * 2019-09-25 2023-08-29 株式会社村田製作所 インダクタ部品
KR102381269B1 (ko) * 2020-04-27 2022-03-30 삼성전기주식회사 코일 부품
US20230335509A1 (en) * 2022-04-14 2023-10-19 Texas Instruments Incorporated Power module package with magnetic mold compound

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204361A (ja) * 1998-01-12 1999-07-30 Tdk Corp ハイアスペクト導体デバイスの製造方法
JP2001267166A (ja) * 2000-03-17 2001-09-28 Tdk Corp 平面コイルの製造方法、平面コイルおよびトランス
TW486584B (en) * 1998-07-31 2002-05-11 Fujitsu Ltd Etching method, thin film transistor matrix substrate, and its manufacture
US20050083607A1 (en) * 2003-10-16 2005-04-21 Headway Technologies, Inc. Thin film magnetic head and manufacturing method thereof
JP2009117546A (ja) * 2007-11-05 2009-05-28 Asahi Kasei Electronics Co Ltd 平面コイル及びその製造方法
CN101567314A (zh) * 2008-04-24 2009-10-28 飞兆半导体公司 用于控制半导体结构中沟槽轮廓的技术
CN103377880A (zh) * 2012-04-20 2013-10-30 英飞凌科技股份有限公司 线圈和用于制造线圈的方法
CN104733154A (zh) * 2013-12-18 2015-06-24 三星电机株式会社 片式电子组件及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2541973Y2 (ja) 1992-02-13 1997-07-23 日立金属株式会社 平面コイル
JPH07135114A (ja) 1993-11-11 1995-05-23 Yokogawa Electric Corp 積層形プリントコイル及びその製造方法
JP2002134319A (ja) 2000-10-23 2002-05-10 Alps Electric Co Ltd スパイラルインダクタ
JP3614816B2 (ja) 2001-12-26 2005-01-26 松下電器産業株式会社 磁性素子およびそれを用いた電源
JP2004319571A (ja) 2003-04-11 2004-11-11 Matsushita Electric Ind Co Ltd 平面コイルとその製造方法
KR20070032259A (ko) 2003-08-26 2007-03-21 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 인덕터 및 인덕터 제조 방법
JP2007128928A (ja) 2005-10-31 2007-05-24 Tdk Corp コイル素子
JP2007266105A (ja) * 2006-03-27 2007-10-11 Tdk Corp 薄膜デバイス
JP4813255B2 (ja) 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置
JP4910914B2 (ja) 2007-06-27 2012-04-04 富士電機株式会社 巻線及び磁気部品
US8842410B2 (en) * 2009-08-31 2014-09-23 Qualcomm Incorporated Switchable inductor network
JP5381956B2 (ja) * 2010-10-21 2014-01-08 Tdk株式会社 コイル部品
KR101434351B1 (ko) * 2010-10-21 2014-08-26 티디케이가부시기가이샤 코일 부품 및 그 제조 방법
RU2560918C2 (ru) 2012-12-03 2015-08-20 Корпорация "САМСУНГ ЭЛЕКТРОНИКС Ко., Лтд." Способ увеличения добротности плоской спиральной катушки индуктивности
TWI488198B (zh) 2013-08-02 2015-06-11 Cyntec Co Ltd 多層線圈之製造方法
KR101539879B1 (ko) 2014-01-02 2015-07-27 삼성전기주식회사 칩 전자부품
KR102188450B1 (ko) 2014-09-05 2020-12-08 삼성전기주식회사 파워 인덕터용 코일 유닛, 파워 인덕터용 코일 유닛의 제조 방법, 파워 인덕터 및 파워 인덕터의 제조 방법
KR101598295B1 (ko) * 2014-09-22 2016-02-26 삼성전기주식회사 다층 시드 패턴 인덕터, 그 제조방법 및 그 실장 기판

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204361A (ja) * 1998-01-12 1999-07-30 Tdk Corp ハイアスペクト導体デバイスの製造方法
TW486584B (en) * 1998-07-31 2002-05-11 Fujitsu Ltd Etching method, thin film transistor matrix substrate, and its manufacture
JP2001267166A (ja) * 2000-03-17 2001-09-28 Tdk Corp 平面コイルの製造方法、平面コイルおよびトランス
US20050083607A1 (en) * 2003-10-16 2005-04-21 Headway Technologies, Inc. Thin film magnetic head and manufacturing method thereof
JP2009117546A (ja) * 2007-11-05 2009-05-28 Asahi Kasei Electronics Co Ltd 平面コイル及びその製造方法
CN101567314A (zh) * 2008-04-24 2009-10-28 飞兆半导体公司 用于控制半导体结构中沟槽轮廓的技术
CN103377880A (zh) * 2012-04-20 2013-10-30 英飞凌科技股份有限公司 线圈和用于制造线圈的方法
CN104733154A (zh) * 2013-12-18 2015-06-24 三星电机株式会社 片式电子组件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111667992A (zh) * 2019-03-06 2020-09-15 三星电机株式会社 线圈电子组件
US11626231B2 (en) 2019-03-06 2023-04-11 Samsung Electro-Mechanics Co., Ltd. Coil electronic component
CN111667992B (zh) * 2019-03-06 2023-10-13 三星电机株式会社 线圈电子组件

Also Published As

Publication number Publication date
US11056271B2 (en) 2021-07-06
WO2017160032A1 (ko) 2017-09-21
TWI626667B (zh) 2018-06-11
US20200335254A1 (en) 2020-10-22
JP6609068B2 (ja) 2019-11-20
KR20170108390A (ko) 2017-09-27
JP2019508905A (ja) 2019-03-28
TW201735066A (zh) 2017-10-01
CN108701539B (zh) 2020-09-22
KR101818170B1 (ko) 2018-01-12

Similar Documents

Publication Publication Date Title
CN108701539A (zh) 线圈图案及其形成方法以及具有线圈图案的芯片装置
JP7177190B2 (ja) パワーインダクター
JP7499316B2 (ja) パワーインダクター
CN109690708B (zh) 功率电感器
EP3382722B1 (en) Power inductor
CN108701538B (zh) 线圈图案及其形成方法以及包含其的晶片装置
CN106057399B (zh) 线圈电子组件及其制造方法
CN107077947A (zh) 功率电感器
CN109478456B (zh) 功率电感器
KR101898112B1 (ko) 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant