CN108696989B - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN108696989B
CN108696989B CN201711189956.0A CN201711189956A CN108696989B CN 108696989 B CN108696989 B CN 108696989B CN 201711189956 A CN201711189956 A CN 201711189956A CN 108696989 B CN108696989 B CN 108696989B
Authority
CN
China
Prior art keywords
hole
via hole
printed circuit
circuit board
central
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711189956.0A
Other languages
English (en)
Other versions
CN108696989A (zh
Inventor
金成汉
金亨俊
赵银贞
金汉�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN108696989A publication Critical patent/CN108696989A/zh
Application granted granted Critical
Publication of CN108696989B publication Critical patent/CN108696989B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种印刷电路板。根据本发明的一个方面的印刷电路板包括：多个过孔，分别形成于互不相同的绝缘层；以及多个过孔域缘，将相邻的过孔相互连接，其中，结合于多个过孔域缘中任意一个过孔域缘的一对所述过孔以各自的中心轴之间的距离大于各自的最大半径之和的方式布置，相邻的过孔域缘以各自的长度方向互不平行的方式布置。

Description

印刷电路板
技术领域
本发明涉及一种印刷电路板。
背景技术
在印刷电路板中，异层而形成的相邻的电路层通过过孔而连接。另外，随着电子产品逐渐趋于小型化、轻量化及高容量化，印刷电路板也趋向小型化和高密度化。
然而，随着印刷电路板的小型化和高密度化，过孔也不得不趋于小型化和高密度化，因此过孔与电路层之间的结合可靠性成为问题。
[现有技术文献]
[专利文献]
韩国公开专利公报第10-2011-0066044号(2011.06.16)
发明内容
根据本发明的实施例，可提供一种过孔与电路层之间的连接可靠性提高的印刷电路板。
根据本发明的一个方面，提供一种印刷电路板，包括：多个绝缘层；多个过孔，分别形成于多个所述绝缘层；以及多个过孔域缘，将相邻的所述过孔相互连接，其中，接触于多个所述过孔域缘中任意一个过孔域缘的一对所述过孔以各自的中心轴之间的距离大于各自的最大半径之和的方式布置，相邻的所述过孔域缘以各自的长度方向互不平行的方式布置。
根据本发明的另一个方面，提供一种印刷电路板，包括：第一过孔至第五过孔，依序分别形成于互不相同的绝缘层；以及第一过孔域缘至第四过孔域缘，在所述第一过孔至第五过孔之间的每个相邻区域中形成，以将所述第一过孔至第五过孔相互连接，其中，将所述第一过孔至第四过孔沿所述绝缘层的厚度方向正投影的区域分别形成多边形的顶点，并且将所述第一过孔至第五过孔中相邻的两个过孔沿所述绝缘层的厚度方向正投影的区域互不重叠。
附图说明
图1为表示根据本发明的第一实施例的印刷电路板的图。
图2为表示根据本发明的第一实施例的印刷电路板的过孔与过孔域缘的结合结构的图。
图3是将图1的A区域沿绝缘层的厚度方向正投影的图。
图4为表示根据本发明的第二实施例的印刷电路板的图。
图5为表示根据本发明的第二实施例的印刷电路板的过孔与过孔域缘的结合结构的图。
图6是将图4的A'区域沿绝缘层的厚度方向正投影的图。
图7为表示根据本发明的第三实施例的印刷电路板的图。
图8为表示根据本发明的第三实施例的印刷电路板的过孔与过孔域缘的结合结构的图。
图9是将图6的A"区域沿绝缘层的厚度方向正投影的图。
符号说明
100：绝缘层
200、210、220、230、240、250、260、270、280、290：过孔
300、310、320、330、340、350、360、370、380：过孔域缘
P：连接焊盘
OP1：第一投影区域
OP2：第二投影区域
1000、2000、3000：印刷电路板
具体实施方式
本发明中使用的术语仅仅用于描述特定的实施例，并非试图限定本发明。除非在文章脉络中另有明确的含义，否则单数型表述包括复数型含义。在本发明中，“包括”或“具有”等术语用于指代说明书中记载的特征、数字、步骤、操作、构成要素、部件或者其组合的存在性，其并非预先排除一个或者更多个其他特征或数字、步骤、操作、构成要素、部件或者其组合的可存在性或者可附加性。另外，在整个说明书中，“……上”表示对象部分的上方或者下方，并非必须以重力方向为基准而位于上侧。
并且，所谓的结合，在各个构成要素之间的接触关系中不仅表示各个构成要素之间以物理方式直接地接触的情形，而且还使用为涵盖如下情形的含义：其他构成要素夹设于各个构成要素之间，从而该其他构成要素与各个上述构成要素分别接触。
附图中示出的各个构成要素的大小及厚度被任意图示以便于描述，本发明并非必须限定于图示情形。
在本说明书中，对于多个绝缘层而言，除了需要将相互之间区分的情形以外，将它们统称为绝缘层。在多个绝缘层相互之间需要区分开的情况下，沿着从图1的上部朝向下部的方向，指代为第一绝缘层至第九绝缘层。
针对上述多个绝缘层的说明同样适用于多个过孔(via)和多个过孔域缘。
以下，参阅附图详细说明根据本发明的印刷电路板的实施例，在参阅附图而描述的过程中，对相同或者对应的构成要素赋予相同的附图标记，并省略与之相关的重复性说明。
第一实施例
图1为表示根据本发明的第一实施例的印刷电路板的图。图2为表示根据本发明的第一实施例的印刷电路板的过孔与过孔域缘的结合结构的图。图3是将图1的A区域沿绝缘层的厚度方向正投影的图。
参阅图1至图3，根据本发明的第一实施例的印刷电路板1000包括绝缘层100、过孔200及过孔域缘300。
绝缘层100用于使相邻的导体图案层相互电绝缘。
在本发明的技术领域中，通常所谓的导体图案层使用为包含本发明的过孔域缘(via land)300的含义。在本说明书中也以相同的含义使用，却将过孔域缘与接地图案、电功率图案及基板的外部连接单元即连接焊盘P等加以区分。另外，在图1等中，虽然没有图示专门的电路图案、接地图案及电功率图案，然而形成有上述构成要素的情形也属于本发明的范围。
绝缘层100可由热可塑性树脂、热固化性树脂及光固化性树脂中的任意一种树脂形成。或者，绝缘层100可以是在上述的树脂中的任意一个中浸渍有玻璃纤维之类的补强件的绝缘层。或者，绝缘层100可以是在上述树脂中的任意一个中包含有机填料和/或无机填料的绝缘层。
可通过对绝缘片进行层压(lamination)而形成绝缘层100。在执行层压工序时，绝缘片可以以半固化状态层叠后经过固化工序而形成为绝缘层100。层压时的温度及压力条件可根据所利用的绝缘片的种类及厚度等而实现设计变更。
过孔200以使将绝缘层100作为媒介而相互绝缘的过孔域缘300电连接的方式贯穿绝缘层100。
多个过孔200形成将其各自沿绝缘层100的厚度方向正投影(orthogonalprojection)的第一投影区域OP1。即，第一过孔210、第二过孔220、第三过孔230、第四过孔240、第五过孔250、第六过孔260、第七过孔270、第八过孔280和第九过孔290各自形成第一投影区域OP1。以下，为了便于说明，将第一过孔210的第一投影区域称为第1-1投影区域OP1-1，并将第二过孔220、第三过孔230、第四过孔240、第五过孔250、第六过孔260、第七过孔270、第八过孔280和第九过孔290的第一投影区域称为第1-2投影区域OP1-2、第1-3投影区域OP1-3、第1-4投影区域OP1-4、第1-5投影区域OP1-5、第1-6投影区域OP1-6、第1-7投影区域OP1-7、第1-8投影区域OP1-8和第1-9投影区域OP1-9。
利用相邻的过孔200对(pairs)构成的多个过孔组包括第一投影区域不重叠的非重叠过孔组。作为示例，彼此相邻的第一过孔210与第二过孔220构成一个过孔组，彼此相邻的第二过孔220与第三过孔230构成另一个过孔组。如此构成的多个过孔组包括各个过孔200的第一投影区域不重叠的非重叠过孔组。
如图1和图3所示，对于构成一个过孔组的第一过孔210和第二过孔220而言，作为各自的第一投影区域的第1-1投影区域OP1-1与第1-2投影区域OP1-2互不重叠。在此情况下，第一过孔210与第二过孔220构成非重叠过孔组。
在本实施例中，所有的过孔组构成非重叠过孔组。即，当只比较相邻的两个过孔200的第一投影区域OP1时，在本实施例中不存在具备重叠的第一投影区域的过孔。在上述说明中，各个过孔组被定义为相邻的两个过孔200，即使存在如同图1的第一过孔210、第五过孔250及第九过孔290那样各自的第一投影区域OP1-1、OP1-5、OP1-9重叠而彼此之间不相邻的过孔，也属于本发明的范围。
在多个过孔中布置于最上部的过孔的第一投影区域与布置于最下部的过孔的第一投影区域可相互重叠。作为第一过孔210的第一投影区域的第1-1投影区域OP1-1与作为第九过孔290的第一投影区域的第1-9投影区域OP1-9可重叠。参阅图1，在第一过孔210和第九过孔290上，形成有作为基板的外部连接单元的连接焊盘P，在根据本实施例的印刷电路板1000中，上部连接焊盘P与下部连接焊盘P相互对称。
过孔200利用导电性物质构成。作为示例，过孔200可由铜、银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)或铂(Pt)形成。
过孔200可通过在绝缘层100中加工形成贯通孔(via hole)并在贯通孔中填充导电性物质的方式形成。在用导电性物质填充贯通孔时，可利用无电解镀铜及电解镀铜法，然而并非限定于此。即，也可将导电性浆料填充于贯通孔，从而形成过孔。
贯通孔可通过对绝缘层100执行激光钻孔而形成，然而并非限定于此。即，可通过对绝缘层100执行机械钻孔而形成贯通孔。或者，如果绝缘层100为感光性绝缘层，则还可以通过选择性曝光及显像而形成贯通孔。
此外，在图1等中，将过孔200的截面图示为随着趋向下部而逐渐减小的锥形化的形态，但却可以不同于此，过孔200的截面可具有随着趋向上部而逐渐减小的形态，或者具有上部与下部的长度彼此相同的形态。
过孔域缘300形成于相邻的过孔200之间，以将相邻的过孔200相互连接。作为示例，第一过孔域缘310形成于第一过孔210与第二过孔220之间。第一过孔210的下表面接触于第一过孔域缘310，第二过孔220的上表面接触于第一过孔域缘310，从而可以使第一过孔210与第二过孔220相互电连接。
多个过孔域缘300形成将各自沿绝缘层的厚度方向正投影(orthogonalprojection)的第二投影区域OP2。即，第一过孔域缘310、第二过孔域缘320、第三过孔域缘330、第四过孔域缘340、第五过孔域缘350、第六过孔域缘360、第七过孔域缘370和第八过孔域缘380分别形成第二投影区域。以下，为了便于说明，将第一过孔域缘的第二投影区域称为第2-1投影区域OP2-1，并将第二过孔域缘320、第三过孔域缘330、第四过孔域缘340、第五过孔域缘350、第六过孔域缘360、第七过孔域缘370和第八过孔域缘380的第二投影区域称为第2-2投影区域OP2-2、第2-3投影区域OP2-3、第2-4投影区域OP2-4、第2-5投影区域OP2-5、第2-6投影区域OP2-6、第2-7投影区域OP2-7和第2-8投影区域OP2-8。
参阅图3，第一过孔域缘310的第二投影区域即第2-1投影区域OP2-1与第二过孔域缘320的第二投影区域即第2-2投影区域OP2-2在第二过孔220的第一投影区域即第1-2投影区域OP1-2包含在内的区域中重叠。并且，第2-1投影区域OP2-1与第2-2投影区域OP2-2相互平行地形成。
过孔域缘300利用导电性物质构成。例如，过孔域缘300可利用铜、银(Ag)、钯(Pd)、铝(Al)、镍(Ni)、钛(Ti)、金(Au)或铂(Pt)构成。
过孔域缘300可通过将导电性物质图案化(patterning)于绝缘层100的一个表面或两个表面而形成。此时，可选择性应用削减(Subtractive)、SAP(Semi-AdditiveProcess)或MSAP(Modified Semi-Additive Process)中的任意一种而形成过孔域缘300。当存在由SAP工艺方法或MSAP工艺方法形成的过孔域缘300时，虽然在附图中未予图示，但是在该过孔域缘300的下表面和/或贯通孔的内壁上可形成有通过无电解镀覆方式形成的籽晶层(seed layer)。对于如上所述的籽晶层而言，形成于贯通孔的内壁的部分与形成于过孔域缘300的下表面的部分可形成为一体，而且还可以通过互相独立的工艺形成而具有分离的形态。
通过如此构成，对于根据本实施例的印刷电路板1000而言，当与所有过孔200的中心轴一致的所谓的堆栈过孔(stack via)相比较时，其可以防止应力的集中，从而能够使过孔域缘300与过孔200之间的结合可靠性增加。因此，根据本实施例的印刷电路板1000可降低不良引发率。
第二实施例
图4为表示根据本发明的第二实施例的印刷电路板的图。
图5为表示根据本发明的第二实施例的印刷电路板的过孔与过孔域缘的结合结构的图。
图6是将图4的A'区域沿绝缘层的厚度方向正投影的图。
如果将根据本实施例的印刷电路板2000与根据本发明的第一实施例的印刷电路板1000进行比较，则两者的过孔200和过孔域缘300的结合方式不同。因此，以下将该不同点作为中心进行说明。
参阅图5和图6，在相邻的过孔域缘300中，各个第二投影区域OP2以互不平行的方式局部重叠。在图5和图6中，在相邻的过孔域缘300中，各个第二投影区域OP2以形成直角的方式重叠，然而这只是示例性的图示。
对于本实施例中应用的多个过孔域缘300而言，与应用于本发明的第一实施例的多个过孔域缘300相比，在基板上的形成位置不相同。以XYZ坐标系为基准，本实施例中应用的多个过孔域缘300沿Z轴排列，在这一方面与应用于本发明的第一实施例的多个过孔域缘300相同，然而本实施例中应用的多个过孔域缘300之中相邻的过孔域缘300各自的长度方向互不平行，在这一方面却与本发明的第一实施例不相同。
在此，所谓的过孔域缘300的长度方向是指如下的方向：将与任意一个过孔域缘接触的一对过孔各自的中心轴予以连接的最短直线方向。作为示例，第一过孔域缘310的长度方向表示将接触于第一过孔域缘310的第一过孔210的中心轴与接触于第一过孔域缘310的第二过孔220的中心轴予以连接的最短直线的方向。
对于本实施例中应用的多个过孔域缘300各自的第二投影区域OP2而言，可形成为将过孔200的第一投影区域OP1作为顶点的多边形的形态。
作为示例，如图6所示，第一过孔域缘310、第二过孔域缘320、第三过孔域缘330和第四过孔域缘340的第二投影区域即第2-1投影区域OP2-1、第2-2投影区域OP2-2、第2-3投影区域OP2-3和第2-4投影区域OP2-4可具有将第一过孔210、第二过孔220、第三过孔230和第四过孔240的第一投影区域即第1-1投影区域OP1-1、第1-2投影区域OP1-2、第1-3投影区域OP1-3和第1-4投影区域OP1-4作为顶点的四边形的形态。
如果从图5的上部依次观察根据本实施例的多个过孔和多个过孔域缘，则第一过孔210-第一过孔域缘310-第二过孔220-第二过孔域缘320-第三过孔230-第三过孔域缘330-第四过孔240-第四过孔域缘340-第五过孔250形成作为三维螺旋结构的第一螺旋结构。而且，第五过孔250-第五过孔域缘350-第六过孔260-第六过孔域缘360-第七过孔270-第七过孔域缘370-第八过孔280-第八过孔域缘380-第九过孔290形成作为三维螺旋结构的第二螺旋结构。
另外，在图5中图示为将上述第一螺旋结构正投影的区域与将第二螺旋结构正投影的区域相互全部重叠，然而这只是示例性图示。即，将第一螺旋结构正投影的区域与将第二螺旋结构正投影的区域可以不同于图5地只重叠彼此的局部区域。
并且，虽然在图5中仅图示出两个螺旋结构，然而这只是示例性图示。因此，不同于图5，也可以形成有三个以上的三维螺旋结构。
此外，第二投影区域OP2所形成的多边形也可以变更为三角形或五边形等不同于图6的多样的多边形。
通过如此构成，对于根据本实施例的印刷电路板2000而言，当与所有过孔200的中心轴一致的所谓的堆栈过孔相比较时，其可以防止应力的集中，从而能够使过孔域缘300与过孔200之间的结合可靠性增加。因此，根据本实施例的印刷电路板2000可降低不良引发率。
第三实施例
图7为表示根据本发明的第三实施例的印刷电路板的图。
图8为表示根据本发明的第三实施例的印刷电路板的过孔与过孔域缘的结合结构的图。
图9是将图6的A"区域沿绝缘层的厚度方向正投影的图。
如果将根据本实施例的印刷电路板3000与根据本发明的第一实施例的印刷电路板1000进行比较，则两者的过孔组不相同，以下将该不同点作为中心进行说明。
本实施例中应用的多个过孔组还可以包括过孔200的第一投影区域OP1相互重叠的重叠过孔组。即，应用于本实施例的多个过孔组还可以包括以所谓的堆栈过孔的形态形成的重叠过孔组。
参阅图7至图9，由于第一过孔210与第二过孔220彼此相邻，所以形成一个过孔组，且第1-1投影区域OP1-1与第1-2投影区域OP1-2相互重叠。因此，第一过孔210与第二过孔220构成重叠过孔组。此外，由于第二过孔220与第三过孔230彼此相邻，所以形成另一个过孔组，然而由于第1-2投影区域OP1-2与第1-3投影区域OP1-3互不重叠，所以形成本发明的第一实施例中说明的非重叠过孔组。
非重叠过孔组与重叠过孔组可交替布置。参阅图7，在利用第一过孔210与第二过孔220构成的第一重叠过孔组的下部，形成有利用第二过孔220与第三过孔230构成的第一非重叠过孔组。在第一非重叠过孔组的下部，形成有利用第三过孔230与第四过孔240构成的第二重叠过孔组。
对于本实施例而言，用于使构成重叠过孔组的过孔200连接的过孔域缘300的形状可不同于前述的实施例中应用的过孔域缘300的形状。
即，参阅图8，本实施例中应用的过孔域缘300可包括：重叠过孔域缘310、330、360、380，用于使构成重叠过孔组的过孔200相互连接；非重叠过孔域缘320、340、350、370，用于使构成非重叠过孔组的过孔200相互连接。
对于非重叠过孔域缘而言，形状可相同于上述诸实施例中说明的过孔域缘300的形状。对于重叠过孔域缘而言，可形成为将用于构成重叠过孔组的各个过孔200的第一投影区域OP1全部覆盖的形态。在图8和图9中，作为重叠过孔域缘的第一过孔域缘310等的形状为圆形，虽图示为如此，然而这只是示例性图示而已。以上，已对本发明的一个实施例进行了说明，然而但凡是在该技术领域中具备基本知识的人员，即可在不脱离权利要求书中记载的本发明的思想的范围内通过构成要素的附加、变更或删除等而对本发明实现多样地修改及变更，而这些也应认为包含于本发明的权利范围内。

Claims (5)

1.一种印刷电路板，包括：
多个绝缘层；
多个过孔，分别形成于多个所述绝缘层；以及
多个过孔域缘，将相邻的所述过孔相互连接，
其中，接触于多个所述过孔域缘中任意一个过孔域缘的一对所述过孔以各自的中心轴之间的距离大于各自的最大半径之和的方式布置，相邻的所述过孔域缘以各自的长度方向互不平行的方式布置，
所述过孔被划分为：
中心过孔，布置于所述印刷电路板的厚度方向的中心；第一过孔组，利用形成于所述中心过孔的上部的所述过孔构成；以及第二过孔组，利用形成于所述中心过孔的下部的所述过孔构成，
其中，属于所述第一过孔组的所述过孔各自的中心轴经过第一多边形的顶点，
属于所述第二过孔组的所述过孔各自的中心轴经过第二多边形的顶点，
所述中心过孔的直径形成为，从所述中心过孔的中心部沿朝上、下远离的方向逐渐变大，
所述第一多边形与所述第二多边形彼此相同且相互重叠。
2.如权利要求1所述的印刷电路板，其中，对于多个所述过孔中形成于最上部的所述过孔和形成于最下部的所述过孔而言，任意一个过孔的中心轴经过另一个过孔。
3.如权利要求1或2所述的印刷电路板，其中，对于多个所述过孔中形成于最上部的所述过孔和形成于最下部的所述过孔而言，各个所述过孔的中心轴经过所述中心过孔。
4.一种印刷电路板，包括：
第一过孔至第九过孔，依序分别形成于互不相同的绝缘层；以及
第一过孔域缘至第八过孔域缘，在所述第一过孔至第九过孔之间的各个相邻的过孔之间形成，以将所述第一过孔至第九过孔相互连接，
其中，以所述第五过孔为中心，形成于所述第五过孔的上部的所述第一过孔至所述第四过孔构成第一过孔组，形成于所述第五过孔的下部的所述第六过孔至第九过孔构成第二过孔组，
其中，属于所述第一过孔组的所述第一过孔至所述第四过孔各自的中心轴经过第一多边形的顶点，
属于所述第二过孔组的所述第六过孔至第九过孔各自的中心轴经过第二多边形的顶点，
所述第五过孔的直径形成为，从所述第五过孔的中心部沿朝上、下远离的方向逐渐变大，
所述第一多边形与所述第二多边形彼此相同且相互重叠，
将所述第一过孔至第五过孔中相邻的两个过孔沿所述绝缘层的厚度方向正投影的区域互不重叠。
5.如权利要求4所述的印刷电路板，其中，
对于所述第一过孔和所述第五过孔而言，将各个过孔沿所述绝缘层的厚度方向正投影的区域相互重叠。
CN201711189956.0A 2017-03-30 2017-11-24 印刷电路板 Active CN108696989B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170040943A KR102381266B1 (ko) 2017-03-30 2017-03-30 인쇄회로기판
KR10-2017-0040943 2017-03-30

Publications (2)

Publication Number Publication Date
CN108696989A CN108696989A (zh) 2018-10-23
CN108696989B true CN108696989B (zh) 2022-12-16

Family

ID=63843774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711189956.0A Active CN108696989B (zh) 2017-03-30 2017-11-24 印刷电路板

Country Status (3)

Country Link
JP (1) JP7013629B2 (zh)
KR (1) KR102381266B1 (zh)
CN (1) CN108696989B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101772261A (zh) * 2005-07-07 2010-07-07 揖斐电株式会社 多层印刷电路板
WO2017038399A1 (ja) * 2015-09-01 2017-03-09 株式会社デンソー 多層基板およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023252A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
CN101309559B (zh) * 2008-06-16 2010-07-21 华为终端有限公司 多层印刷电路板及其设计方法和终端产品主板
KR101103301B1 (ko) 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
KR101218985B1 (ko) * 2011-05-31 2013-01-04 삼성전기주식회사 칩형 코일 부품

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101772261A (zh) * 2005-07-07 2010-07-07 揖斐电株式会社 多层印刷电路板
WO2017038399A1 (ja) * 2015-09-01 2017-03-09 株式会社デンソー 多層基板およびその製造方法

Also Published As

Publication number Publication date
KR102381266B1 (ko) 2022-03-30
JP7013629B2 (ja) 2022-02-01
KR20180110933A (ko) 2018-10-11
JP2018170495A (ja) 2018-11-01
CN108696989A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP6507027B2 (ja) インダクタ及びその製造方法
US8736064B2 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP5610064B2 (ja) 部品内蔵樹脂基板およびその製造方法
US20160278207A1 (en) Selective segment via plating process and structure
JP2006332147A (ja) コイル導電体およびその製造方法並びにそれを用いたコイル部品の製造方法
US10902994B2 (en) Coil electronic component
JP6880525B2 (ja) コイル電子部品およびコイル電子部品の製造方法
US20080169568A1 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JP2018133572A (ja) 多層配線基板およびこれを備えるプローブカード
US10636562B2 (en) Coil electronic component and method of manufacturing the same
JP6274135B2 (ja) コイルモジュール
US10515755B2 (en) Coil electronic component and method of manufacturing the same
CN108696989B (zh) 印刷电路板
KR102618476B1 (ko) 코일 장치
JP5618001B2 (ja) フレキシブル多層基板
KR20210022501A (ko) 코일 장치
CN101546740B (zh) 嵌入式印刷电路板及其制造方法
US9769917B2 (en) Resin multilayer substrate
JP2015012286A (ja) 印刷回路基板及びその製造方法
JP6232976B2 (ja) 多層基板の製造方法、多層基板および電磁石
JP5621311B2 (ja) 回路基板の製造方法
WO2006079097A1 (en) Structure and method of making interconnect element having metal traces embedded in suface of dielectric
JP5633256B2 (ja) 部品内蔵基板の製造方法
CN113539636B (zh) 无线充电线圈结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant