JP7013629B2 - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP7013629B2
JP7013629B2 JP2017226359A JP2017226359A JP7013629B2 JP 7013629 B2 JP7013629 B2 JP 7013629B2 JP 2017226359 A JP2017226359 A JP 2017226359A JP 2017226359 A JP2017226359 A JP 2017226359A JP 7013629 B2 JP7013629 B2 JP 7013629B2
Authority
JP
Japan
Prior art keywords
vias
printed circuit
circuit board
polygon
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017226359A
Other languages
English (en)
Other versions
JP2018170495A (ja
Inventor
スン-ハン キム
ヒュン-ジュン キム
エウン-ジュン ジョ
ハン キム
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2018170495A publication Critical patent/JP2018170495A/ja
Application granted granted Critical
Publication of JP7013629B2 publication Critical patent/JP7013629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、プリント回路基板に関する。
プリント回路基板においては、異なる層に形成された隣接する回路層がビアを介して接続される。一方、電子製品がますます小型化、軽量化、また高容量化されることにより、プリント回路基板も小型化及び高密度化されている。
しかし、プリント回路基板の小型化及び高密度化により、ビアも小型化、高密度化される必要があるので、ビアと回路層との間の結合信頼性が問題となっている。
韓国公開特許第10-2011-0066044号公報
本発明の実施例によれば、ビアと回路層との間の接続信頼性が向上されたプリント回路基板を提供することができる。
本発明の第1実施例に係るプリント回路基板を示す図である。 本発明の第1実施例に係るプリント回路基板においてのビアとビアパッドとの結合構造を示す図である。 図1のA領域を絶縁層の厚さ方向に正投影した図である。 本発明の第2実施例に係るプリント回路基板を示す図である。 本発明の第2実施例に係るプリント回路基板におけるビアとビアパッドとの結合構造を示す図である。 図4のA'領域を絶縁層の厚さ方向に正投影した図である。 本発明の第3実施例に係るプリント回路基板を示す図である。 本発明の第3実施例に係るプリント回路基板におけるビアとビアパッドとの結合構造を示す図である。 図6のA"領域を絶縁層の厚さ方向に正投影した図である。
本出願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明白に表現しない限り、複数の表現を含む。
本出願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在を指定するものであって、1つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたもの等の存在または付加可能性を予め排除するものではないことを理解しなくてはならない。
また、明細書の全般において、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。
また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示したものであり、本発明が必ずしもそれらに限定されることはない。
本明細書において、複数の絶縁層は、相互間に区別が必要である場合を除き、絶縁層と通称する。複数の絶縁層の相互間の区別が必要である場合には、図1において上部から下部に向く方向に沿って第1から第9絶縁層と指称する。
上述した複数の絶縁層に対する説明は、複数のビア及び複数のビアパッドにおいても同様に適用される。
以下、本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
(第1実施例)
図1は、本発明の第1実施例に係るプリント回路基板を示す図である。図2は、本発明の第1実施例に係るプリント回路基板におけるビアとビアパッドとの結合構造を示す図である。図3は、図1のA領域を絶縁層の厚さ方向に正投影した図である。
図1から図3を参照すると、本発明の第1実施例に係るプリント回路基板1000は、絶縁層100、ビア200及びビアランド300を含む。
絶縁層100は、隣接する導体パターン層を互いに電気的に絶縁させる。
本発明の技術分野において一般的に導体パターン層とは、本発明のビアランド300を含む意味として使用される。本明細書においても同一の意味で使用するが、ビアランドをグラウンドパターン、パワーパターン及び基板の外部接続手段である接続パッドP等とは区別して使用する。一方、図1等には別途の回路パターン、グラウンドパターン及びパワーパターンは示されていないが、上記の構成が形成された場合も本願発明の範囲に属するものといえよう。
絶縁層100は、熱可塑性樹脂、熱硬化性樹脂及び光硬化性樹脂のうちのいずれか1種から形成することができる。または、絶縁層100は、上述した樹脂のうちのいずれか1種にガラス繊維等の補強材が含浸されたものであることができる。または、絶縁層100は、上述した樹脂のうちのいずれか1種に有機及び/または無機フィラーが含有されたものであることができる。
絶縁層100は、絶縁シートをラミネーションして形成することができる。ラミネーション工程時に、絶縁シートは半硬化状態で積層された後に硬化工程を経て絶縁層100となることができる。ラミネーション時の温度及び圧力の条件は、使用される絶縁シートの種類及び厚さ等に応じて設計変更することができる。
ビア200は、絶縁層100を媒介に互いに絶縁されたビアパッド300を電気的に接続させるために絶縁層100を貫通する。
複数のビア200は、それぞれを絶縁層100の厚さ方向に正投影(orthogonal projection)した第1投影領域OP1を形成する。すなわち、第1ビアから第9ビア210、220、230、240、250、260、270、280、290のそれぞれは第1投影領域OP1を形成する。以下では説明の便宜上、第1ビア210の第1投影領域を第1-1投影領域OP1-1と称し、第2ビアから第9ビア220、230、240、250、260、270、280、290の第1投影領域を第1-2投影領域から第1-9投影領域OP1-2、OP1-3、OP1-4、OP1-5、OP1-6、OP1-7、OP1-8、OP1-9と称する。
隣接したビア200と対で構成される複数のビアグループは、第1投影領域が重畳しない非重畳ビアグループを含む。例として、互いに隣接した第1ビア210と第2ビア220とが1つのビアグループを構成し、互いに隣接した第2ビア220と第3ビア230とが他の1つのビアグループを形成する。このように構成された複数のビアグループは、各ビア200の第1投影領域が重畳しない非重畳ビアグループを含む。
図1及び図3に示すように、1つのビアグループを構成する第1ビア210と第2ビア220とは、それぞれの第1投影領域である第1-1投影領域OP1-1と、第1-2投影領域OP1-2とが互いに重畳しない。この場合、第1ビア210と第2ビア220とが非重畳ビアグループを構成する。
本実施例では、すべてのビアグループが非重畳ビアグループを構成する。すなわち、隣接した2つのビア200の第1投影領域OP1のみを比較すると、本実施例では重畳する第1投影領域を有するビアはない。
上述の説明において各ビアグループは、隣接した2つのビア200で定義され、図1の第1、5及び9ビア210、250、290のように、それぞれの第1投影領域OP1-1、OP1-5、OP1-9が重畳し、隣接しないビアが存在しても本願発明の範囲に属する。
複数のビア中、最上部に配置されるビアの第1投影領域と、最下部に配置されるビアの第1投影領域は、互いに重畳することができる。図1を参照すると、第1ビア210の第1投影領域である第1-1投影領域OP1-1と、第9ビア290の第1投影領域である第1-9投影領域OP1-9が重畳することができる。第1ビア210及び第9ビア290上には、基板の外部接続手段である接続パッドPが形成されるため、本実施例に係るプリント回路基板1000において上部接続パッドPと下部接続パッドPは互いに対称に形成される。
ビア200は、電気伝導性物質で形成される。例として、ビア200は、銅、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)または白金(Pt)で形成されることができる。
ビア200は、絶縁層100にビアホールを加工し、ビアホールに導電性物質を充填することにより形成することができる。ビアホールを導電性物質で充填するに当たって、無電解銅メッキ及び電解銅メッキ法を用いることができるが、これに限定されることはない。すなわち、導電性ペーストをビアホールに充填することによりビアを形成することもできる。
ビアホールは、絶縁層100にレーザードリリングを行って形成することができるが、これに限定されることはない。すなわち、絶縁層100にメカニカルドリリングを行ってビアホールを形成することもできる。または、絶縁層100が感光性絶縁層である場合、選択的露光及び現像によりビアホールを形成することもできる。
一方、図1等には、ビア200の断面を下部に行くほど小くなるテーパ状に示したが、これと異なって、ビア200の断面は、上部に行くほど小くなる形状または上部と下部との長さが互いに同一である形状に形成されることもできる。
ビアパッド300は、隣接したビア200を互いに接続させるために、隣接したビア200の間に形成される。例として、第1ビアパッド310は、第1ビア210と第2ビア220との間に形成される。第1ビア210の下面は、第1ビアパッド310に接触され、第2ビア220の上面は第1ビアパッド310に接触されることにより、第1ビア210と第2ビア220とは互いに電気的に接続されることができる。
複数のビアパッド300は、それぞれを絶縁層の厚さ方向に正投影した第2投影領域OP2を形成する。すなわち、第1ビアパッドから第8ビアパッド310、320、330、340、350、360、370、380のそれぞれは、第2投影領域を形成する。以下では説明の便宜上、第1ビアパッドの第2投影領域を第2-1投影領域OP2-1と称し、第2ビアパッドから第8ビアパッド320、330、340、350、360、370、380の第2投影領域を第2-1から第2-8投影領域OP2-2、OP2-3、OP2-4、OP2-5、OP2-6、OP2-7、OP2-8と称する。
図3を参照すると、第1ビアパッド310の第2投影領域である第2-1投影領域OP2-1と、第2ビアパッド320の第2投影領域である第2-2投影領域OP2-2は、第2ビア220の第1投影領域である第1-2投影領域OP1-2を含む領域で重畳する。また、第2-1投影領域OP2-1と、第2-2投影領域OP2-2は、互いに平行に形成される。
ビアパッド300は、電気伝導性物質で形成される。例として、ビアパッド300は、銅、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)または白金(Pt)で形成することができる。
ビアパッド300は、絶縁層100の一面または両面に電気伝導性物質をパターニングして形成することができる。このとき、サブトラックティブ、SAP(Semi-Additive Process)またはMSAP(Modified Semi-Additive Process)のうちのいずれか1つの方法を選択的に適用してビアパッド300を形成することができる。SAPまたはMSAP工法により形成されたビアパッド300がある場合は、図面に示していないが、当該ビアパッド300の下面及び/またはビアホールの内壁には無電解メッキにより形成されたシード層を形成することができる。このシード層は、ビアホールの内壁に形成された部分と、ビアパッド300の下面に形成された部分とが一体に形成されてもよく、互いに個別の工程により形成され、分離された形態であってもよい。
このようにすることで、本実施例に係るプリント回路基板1000は、すべてのビア200の中心軸が一致する、いわゆるスタックビアと比較すると、応力集中を防止してビアパッド300とビア200との間の結合信頼性を高めることができる。これにより、本実施例に係るプリント回路基板1000は、不良発生率を低減することができる。
(第2実施例)
図4は、本発明の第2実施例に係るプリント回路基板を示す図である。
図5は、本発明の第2実施例に係るプリント回路基板におけるビアとビアパッドとの結合構造を示す図である。
図6は、図4のA'領域を絶縁層の厚さ方向に正投影した図である。
本実施例に係るプリント回路基板2000と本発明の第1実施例に係るプリント回路基板1000とを比較すると、ビア200及びビアパッド300の結合方式が異なる。以下では、これを中心に説明する。
図5及び図6を参照すると、隣接するビアランド300においてそれぞれの第2投影領域OP2は互いに平行ではなく、一部が重畳する。図5及び図6では、隣接するビアランド300においてそれぞれの第2投影領域OP2が直角に重畳することを示しているが、これは例示に過ぎない。
本実施例に適用される複数のビアランド300は、本発明の第1実施例に適用される複数のビアランド300と基板においての形成位置が異なる。XYZ座標系を基準にして本実施例に適用される複数のビアランド300は、Z軸に沿って配列されている点から、本発明の第1実施例に適用される複数のビアランド300と同一であるが、本実施例に適用される複数のビアランド300のうち隣接するビアランド300のそれぞれの長さ方向は互いに平行ではない点から、本発明の第1実施例と異なる。
ここで、ビアランド300の長さ方向とは、ある1つのビアランドに接触している一対のビアのそれぞれの中心軸を結ぶ最短直線方向を意味する。例として、第1ビアランド310の長さ方向とは、第1ビアランド310に接触している第1ビア210の中心軸から第1ビアランド310に接触している第2ビア220の中心軸とを結ぶ最短直線の方向を意味する。
本実施例に適用される複数のビアランド300のそれぞれの第2投影領域OP2は、ビア200の第1投影領域OP1を頂点とする多角形の形状に形成されることができる。
例として、図6に示すように、第1ビアランドから第4ビアランド310、320、330、340の第2投影領域である第2-1から第2-4投影領域OP2-1、OP2-2、OP2-3、OP2-4は、第1ビアから第4ビア210、220、230、240の第1投影領域である第1-1から第1-4投影領域OP1-1、OP1-2、OP1-3、OP1-4を頂点とする四角形の形状に形成されることができる。
本実施例に係る複数のビア及び複数のビアランドを図5の上部から順次説明すると、第1ビア210-第1ビアランド310-第2ビア220-第2ビアランド320-第3ビア230-第3ビアランド330-第4ビア240-第4ビアランド340-第5ビア250が、3次元的スパイラル構造である第1スパイラル構造を形成する。また、第5ビア250-第5ビアランド350-第6ビア260-第6ビアランド360-第7ビア270-第7ビアランド370-第8ビア280-第8ビアランド380-第9ビア290が、3次元的スパイラル構造である第2スパイラル構造を形成する。
一方、図5には、上述した第1スパイラル構造を正投影した領域と、第2スパイラル構造を正投影した領域とが互いに全部重畳することに示されているが、これは例示に過ぎない。すなわち、図5とは異なって、第1スパイラル構造を正投影した領域と、第2スパイラル構造を正投影した領域とは、互いに一部にのみ重畳することができる。
また、図5には、2つのスパイラル構造のみが示されているが、これは例示に過ぎない。すなわち、図5とは異なって、3つ以上の3次元的スパイラル構造を形成することもできる。
一方、第2投影領域OP2が形成する多角形は、図6とは異なって、三角形または五角形等様々に変更することができる。
このようにすると、本実施例に係るプリント回路基板2000は、すべてのビア200の中心軸が一致する、いわゆるスタックビアと比較すると、応力集中を防止してビアパッド300とビア200との間の結合信頼性を高めることができる。これにより、本実施例に係るプリント回路基板2000は、不良発生率を低減することができる
(第3実施例)
図7は、本発明の第3実施例に係るプリント回路基板を示す図である。
図8は、本発明の第3実施例に係るプリント回路基板におけるビアとビアパッドとの結合構造を示す図である。
図9は、図6の"A"領域を絶縁層の厚さ方向に正投影した図である。
本実施例に係るプリント回路基板3000と本発明の第1実施例に係るプリント回路基板1000とを比較すると、ビアグループが異なっており、以下ではこれを中心に説明する。
本実施例に適用される複数のビアグループは、ビア200の第1投影領域OP1が互いに重畳する重畳ビアグループをさらに含むことができる。すなわち、本実施例に適用される複数のビアグループは、いわゆるスタックビアの形態に形成される重畳ビアグループをさらに含む。
図7から9を参照すると、第1ビア210と第2ビア220は、互いに隣接しており、1つのビアグループを形成するが、第1-1投影領域OP1-1と第1-2投影領域OP1-2とが互いに重畳する。よって、第1ビア210と第2ビア220は重畳ビアグループを構成する。一方、第2ビア220と第3ビア230は互いに隣接しており、他の1つのビアグループを形成するが、第1-2投影領域OP1-2と第1-3投影領域OP1-3が互いに重畳しないため、本発明の第1実施例で説明した非重畳ビアグループを形成する。
非重畳ビアグループと重畳ビアグループは、互いに交互に配置されることができる。図7を参照すると、第1ビア210と第2ビア220とで構成される第1重畳ビアグループの下部には、第2ビア220と第3ビア230とで構成される第1非重畳ビアグループが形成される。第1非重畳ビアグループの下部には、第3ビア230と第4ビア240とで構成される第2重畳ビアグループが形成される。
本実施例の場合、重畳ビアグループを構成するビア200を接続するためのビアランド300の形状は、上述の実施例に適用されるビアランド300の形状と異なってもよい。
すなわち、図8を参照すると、本実施例に適用されるビアランド300は、重畳ビアグループを構成するビア200を互いに接続する重畳ビアランド310、330、360、380及び非重畳ビアグループを構成するビア200を互いに接続する非重畳ビアランド320、340、350、370を含むことができる。
非重畳ビアランドの場合は、上述の実施例で説明したビアランド300の形状と同一であることができる。重畳ビアランドの場合は、重畳ビアグループを構成する各ビア200の第1投影領域OP1をすべてカバーする形態に形成されることができる。図8及び図9には、重畳ビアランドである第1ビアランド310等の形状を円形に示したが、これは例示に過ぎない。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更または削除等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
100 絶縁層
200、210、220、230、240、250、260、270、280、290 ビア
300、310、320、330、340、350、360、370、380 ビアランド
P 接続パッド
OP1 第1投影領域
OP2 第2投影領域
1000、2000、3000 プリント回路基板

Claims (8)

  1. 熱可塑性樹脂、熱硬化性樹脂及び光硬化性樹脂のいずれか1つを含む複数の絶縁層と、
    複数の前記絶縁層にそれぞれ形成され、めっき層を含む複数のビアと、
    隣接する前記ビアを互いに接続させる複数のビアランドと、
    を含み、
    複数の前記ビアランドのうちのいずれか1つに接触している一対の前記ビアは、厚さ方向に投影するとき、互いに重複しないように配置され、
    隣接する前記ビアランドは、それぞれの長さ方向が互いに平行しないように配置され、
    複数の前記ビア中、最上部に配置された前記ビア及び最下部に形成された前記ビアは、厚さ方向に投影するとき、少なくとも一部が互いに重畳し、
    最上部に形成された前記ビアに接触連結される上部接続パッドと最下部に形成された前記ビアに接触連結される下部接続パッドは、厚さ方向の中心を基準にして互いに対称する位置に配置される、プリント回路基板。
  2. 複数の前記ビアのうちの最上部に形成された前記ビア及び最下部に形成された前記ビアは、いずれか1つの中心軸が他の1つを通過する請求項1に記載のプリント回路基板。
  3. 順次配置された少なくとも3つ以上の前記ビアは、
    それぞれの中心軸が多角形の頂点を通過する請求項1または2に記載のプリント回路基板。
  4. 前記ビアは、
    前記プリント回路基板の厚さ方向の中心に配置された中心ビア、前記中心ビアの上部に形成された前記ビアで構成された第1ビア群及び前記中心ビアの下部に形成された前記ビアで構成された第2ビア群に区別され、
    前記第1ビア群に属する前記ビアのそれぞれの中心軸は、第1多角形の頂点を通過し、
    前記第2ビア群に属する前記ビアのそれぞれの中心軸は、第2多角形の頂点を通過する請求項1から3のいずれか一項に記載のプリント回路基板。
  5. 前記第1多角形と前記第2多角形が、互いに同一である請求項4に記載のプリント回路基板。
  6. 前記第1多角形と前記第2多角形が、互いに重畳する請求項5に記載のプリント回路基板。
  7. 複数の前記ビアのうち最上部に形成された前記ビア及び最下部に形成された前記ビアは、
    それぞれの中心軸が前記中心ビアを通過する請求項5または請求項6に記載のプリント回路基板。
  8. それぞれ熱可塑性樹脂、熱硬化性樹脂及び光硬化性樹脂のいずれか1つを含む互いに異なる絶縁層に順次的にそれぞれ形成され、それぞれめっき層を含む第1ビアから第5ビアと、
    前記第1ビアから第5ビアを互いに接続させるために、隣接する前記第1ビアから第5ビアの間ごとに形成される第1ビアランドから第4ビアランドと、
    を含み、
    前記第1ビアから第4ビアを前記絶縁層の厚さ方向に沿って正投影(orthogonal projection)した領域は、それぞれ多角形の頂点を形成し、
    前記第1ビアから第5ビアのうちの隣接する2つを前記絶縁層の厚さ方向に沿って正投影した領域は、互いに重畳せず、
    前記第1ビアと前記第5ビアは、それぞれを前記絶縁層の厚さ方向に沿って正投影した領域が互いに重畳し、
    前記第1ビアに接触連結される上部接続パッドと前記第5ビアに接触連結される下部接続パッドは互いに対称する位置に配置される、プリント回路基板。
JP2017226359A 2017-03-30 2017-11-24 プリント回路基板 Active JP7013629B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0040943 2017-03-30
KR1020170040943A KR102381266B1 (ko) 2017-03-30 2017-03-30 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2018170495A JP2018170495A (ja) 2018-11-01
JP7013629B2 true JP7013629B2 (ja) 2022-02-01

Family

ID=63843774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017226359A Active JP7013629B2 (ja) 2017-03-30 2017-11-24 プリント回路基板

Country Status (3)

Country Link
JP (1) JP7013629B2 (ja)
KR (1) KR102381266B1 (ja)
CN (1) CN108696989B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007007857A1 (ja) 2005-07-07 2007-01-18 Ibiden Co., Ltd. 多層プリント配線板
JP2012253332A (ja) 2011-05-31 2012-12-20 Samsung Electro-Mechanics Co Ltd チップ型コイル部品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023252A (ja) * 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
CN101309559B (zh) * 2008-06-16 2010-07-21 华为终端有限公司 多层印刷电路板及其设计方法和终端产品主板
KR101103301B1 (ko) 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
JP2017050391A (ja) * 2015-09-01 2017-03-09 株式会社デンソー 多層基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007007857A1 (ja) 2005-07-07 2007-01-18 Ibiden Co., Ltd. 多層プリント配線板
JP2012253332A (ja) 2011-05-31 2012-12-20 Samsung Electro-Mechanics Co Ltd チップ型コイル部品

Also Published As

Publication number Publication date
KR102381266B1 (ko) 2022-03-30
KR20180110933A (ko) 2018-10-11
JP2018170495A (ja) 2018-11-01
CN108696989B (zh) 2022-12-16
CN108696989A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
US9723729B2 (en) Printed wiring board
CN107818864A (zh) 电感部件以及电感部件内置基板
JP6393566B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
CN104576596B (zh) 半导体基板及其制造方法
JP6880525B2 (ja) コイル電子部品およびコイル電子部品の製造方法
CN102137543A (zh) 刚挠性电路板及其制造方法
JP2017157792A (ja) 電子部品内蔵基板及びその製造方法
US20160343645A1 (en) Package structure and method for manufacturing the same
JP2012253332A (ja) チップ型コイル部品
JP5087932B2 (ja) 非接触データキャリア、非接触データキャリア用配線板
US10636562B2 (en) Coil electronic component and method of manufacturing the same
US11017936B2 (en) Coil electronic component
US10395814B2 (en) Coil electronic component and method of manufacturing the same
JP7013629B2 (ja) プリント回路基板
JP6594947B2 (ja) コイル内蔵基板およびその製造方法
US20220157697A1 (en) Wiring substrate and semiconductor device
CN107454761B (zh) 高密度增层多层板的制造方法
JP6105517B2 (ja) 配線基板
JP2015012286A (ja) 印刷回路基板及びその製造方法
KR102163041B1 (ko) 회로기판, 회로기판 제조방법 및 2단 비아 구조
JP6307844B2 (ja) プリント配線板
US20170339788A1 (en) Split via second drill process and structure
KR102574413B1 (ko) 코일 전자 부품
TWM536417U (zh) 高密度互連多層電路板
JP4503578B2 (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211118

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211129

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211223