CN108695387A - Mosfet、mosfet制备方法以及电子设备 - Google Patents
Mosfet、mosfet制备方法以及电子设备 Download PDFInfo
- Publication number
- CN108695387A CN108695387A CN201710237348.6A CN201710237348A CN108695387A CN 108695387 A CN108695387 A CN 108695387A CN 201710237348 A CN201710237348 A CN 201710237348A CN 108695387 A CN108695387 A CN 108695387A
- Authority
- CN
- China
- Prior art keywords
- region
- mask
- well region
- well
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 150000002500 ions Chemical class 0.000 claims description 86
- 239000010410 layer Substances 0.000 claims description 83
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 238000012545 processing Methods 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 25
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 238000004380 ashing Methods 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 19
- 230000008901 benefit Effects 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 230000005684 electric field Effects 0.000 description 19
- 238000002347 injection Methods 0.000 description 19
- 239000007924 injection Substances 0.000 description 19
- 239000000377 silicon dioxide Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000011835 investigation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000007514 turning Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- -1 Nitrogen ion Chemical class 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000003763 carbonization Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical class [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了MOSFET、MOSFET制备方法以及电子设备。该MOSFET包括：衬底；漂移区，所述漂移区形成在所述衬底上；多个阱区，所述多个阱区分别独立地形成在所述漂移区中；多个源区，所述源区形成在所述阱区中，且所述多个阱区中的每一个中，均设置有一个源区；离子掺杂区，所述离子掺杂区设置在所述漂移区中，所述离子掺杂区连接两个相邻且互相独立设置的所述阱区；以及栅介质层和栅极，所述栅介质层和所述栅极形成在所述漂移区上。该MOSFET具有以下优点的至少之一：可利用较为简单的工艺实现制备，生产周期短，生产成本低，产品良率高等。
Description
技术领域
本发明涉及电子领域，具体地，涉及MOSFET、MOSFET制备方法以及电子设备。
背景技术
金属氧化物半导体场效应晶体管(MOSFET，Metal-Oxide-Semiconductor Field-Effect Transistor)是一种可以广泛使用在模拟电路与数字电路的场效晶体管(field-effect transistor)。MOSFET依照其“通道”(工作载流子)的极性不同，可分为“N型”与“P型”的两种类型。在制备MOSFET的半导体材料中，碳化硅材料由于具有优良的物理和电学特性，如大禁带宽度、高临界击穿电场、高热导率和高饱和漂移速度等优点，成为制作高压、高功率、耐高温、高频、抗辐照器件的理想材料。基于碳化硅的MOSFET具有开关速度快、导通电阻小的优势，依靠较薄的漂移层就可以实现较高的击穿电压水平，减小功率开关模块的体积，降低能耗。
然而，目前的MOSFET结构以及制备方法仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
本发明是基于发明人的以下发现而完成的：
目前基于碳化硅的MOSFET，普遍存在制备工艺复杂，生产流程较长的问题。发明人经过深入研究以及大量实验发现，这主要是由于目前的碳化硅MOSFET器件，为了提高器件的电流控制能力和正片晶圆的均匀性，需要使得器件的沟道长度尽量短，并减少对偏。一般而言，当MOSFET器件的沟道长度小于0.8μm时，需要采用沟道自对准工艺进行制备。其具体制备流程为：先制备阱区注入掩膜，进行阱区离子注入，以便形成阱区。随后，利用阱区注入掩膜形成侧墙，并设置源区离子注入的掩膜，作为阱区中间区域的离子注入阻挡层，以阻挡源区离子注入，进而实现源区离子注入以及阱区离子注入形成自对准。由此可见，该工艺增加了一次光罩和光刻工艺成本(用于形成源区离子注入掩膜)。因此，造成了目前基于碳化硅的MOSFET制备工艺复杂、生产流程较长的问题。并且，与Si材料相比，掺杂离子在碳化硅材料中，经高温激活后并无明显的扩散。也即是说，掺杂离子通过多次离子注入，在碳化硅材料中形成连续的梯度分布。而利用普通的刻蚀方法制备的掩膜的侧壁，垂直于碳化硅材料表面。由于掺杂离子在碳化硅材料中的上述性能，因此常规的掩膜形成的PN结的边界也呈直角分布。由此，造成电场在PN结的边界相对集中，从而影响器件的性能。
有鉴于此，在本发明的一个方面，本发明提出了一种MOSFET。该MOSFET包括：衬底；漂移区，所述漂移区形成在所述衬底上；多个阱区，所述多个阱区分别独立地形成在所述漂移区中；多个源区，所述源区形成在所述阱区中，且所述多个阱区中的每一个中，均设置有一个源区；离子掺杂区，所述离子掺杂区设置在所述漂移区中，所述离子掺杂区连接两个相邻且互相独立设置的所述阱区；以及栅介质层和栅极，所述栅介质层和所述栅极形成在所述漂移区上。该MOSFET可以利用较为简单的工艺流程实现制备，而无需多次引入光刻工艺制备源区掩膜。由此，该MOSFET具有以下优点的至少之一：可利用较为简单的工艺实现制备，生产周期短，生产成本低，产品良率高等。
在本发明的另一方面，本发明提出了一种制备前面所述的MOSFET的方法。该方法包括：在衬底上通过外延生长形成漂移区，所述衬底是由第一类型半导体材料形成的；在所述漂移区内形成多个互相独立设置的源区；基于所述多个源区，形成多个互相独立设置的阱区；在所述漂移区形成离子掺杂区，所述离子掺杂区连接两个相邻且互相独立设置的所述阱区；以及在所述漂移区上，设置栅介质层和栅极。该方法具有生产工艺简单、生产流程较短等优点。
在本发明的又一方面，本发明提出了一种电子设备。该电子设备包括前面所述的MOSFET。由此，该电子设备具有前面描述的MOSFET所具有的全部特征以及优点，在此不再赘述。总的来说，该电子设备具有以下优点的至少之一：可利用较为简单的工艺实现制备，生产周期短，生产成本低，产品良率高等。
附图说明
图1显示了根据本发明一个实施例的MOSFET的结构示意图；
图2显示了根据本发明另一个实施例的MOSFET的结构示意图；
图3显示了根据本发明一个实施例的制备MOSFET的方法流程示意图；
图4显示了现有的制备MOSFET的方法的部分流程示意图；
图5显示了根据本发明一个实施例的制备MOSFET的方法的部分流程示意图；
图6显示了根据本发明另一个实施例的制备MOSFET的方法的部分流程示意图；
图7显示了根据本发明又一个实施例的制备MOSFET的方法的部分流程示意图；
图8显示了根据本发明又一个实施例的制备MOSFET的方法的部分流程示意图；以及
图9以及图10显示了根据本发明实施例1的MOSFET的电场强度仿真拟合数据。
附图标记说明：
衬底100；漂移区200；阱区300；源区400；离子掺杂区500；栅介质层600；栅氧化层720；多晶硅栅710；源漏合金730；金属层900；栅极700；二氧化硅层800；阱区掩膜10；源区掩膜20；离子掺杂区掩膜30；光刻胶层11；多晶硅层12。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，术语“内”、“外”、“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“相连”、“连接”、“结合”、“贴合”等术语应做广义理解，例如，可以是直接相连，也可以通过中间部件间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义，只要满足根据本发明实施例的各个部件之间的连接关系即可。
第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本发明的一个方面，本发明提出了一种MOSFET。参考图1，该MOSFET包括：衬底100、漂移区200、多个阱区300、多个源区400、离子掺杂区500、栅介质层600和栅极700。漂移区200形成在衬底100上，多个阱区300分别独立地形成在漂移区200中。也即是说，多个阱区300并不直接相连。在多个阱区300中的每一个中，均设置有一个源区400。离子掺杂区500设置在漂移区200中，并连接两个相邻且互相独立设置的阱区300。栅介质层600和栅极700形成在漂移区200上，以便实现该MOSFET的使用功能。该MOSFET可以利用较为简单的工艺流程实现制备，而无需多次引入光刻工艺制备源区掩膜。
下面，根据本发明的具体实施例，对该MOSFET的各个结构进行详细说明：
根据本发明的实施例，MOSFET的种类不受特别限制，本领域技术人员可以根据实际使用的需求进行设计。形成MOSFET的衬底100以及漂移区200的具体材料也不受特别限制，本领域技术人员可以根据实际情况进行选择。例如，根据本发明的具体实施例，衬底100以及漂移区200可以是由碳化硅材料形成的。由此，可以利用碳化硅材料大禁带宽度、高临界击穿电场、高热导率和高饱和漂移速度等优点，提高根据本发明实施例的MOSFET的使用性能。例如，根据本发明的具体实施例，可以采用N+型碳化硅材料做为根据本发明实施例的MOSFET的衬底100。漂移区200可以是在N+型碳化硅衬底上，通过外延生长而形成的。例如，根据本发明的具体实施例，可以在N+型碳化硅衬底上制备N-型漂移区200。
发明人经过深入研究以及大量实验发现，通过设置多个互相独立的阱区300，并在每一个阱区300中均设置一个源区400，可以实现源区400以及阱区300的单独自对准结构。然后，利用离子掺杂区500，连接设置在两个阱区300中的源区400。由此，每个阱区300中，仅具有一个源区400，从而可以省去源区离子注入掩膜的设置。也即是说，采用上述结构的MOSFET，可以节省一次光罩以及刻蚀工艺。由此，不仅有利于节省生产流程，还可以避免多次引入光刻工艺，造成生产良率的下降。根据本发明的实施例，源区400与阱区300具有不同的掺杂类型，离子掺杂区500与阱区300可以具有相同的掺杂类型。由此，可以在漂移区200中，形成PN结。根据本发明的实施例，上述源区400、阱区300、离子掺杂区500的具体掺杂类型不受特别限制。例如，当采用N型碳化硅衬底时，可以通过外延，形成N型碳化硅漂移区200。此时，可以对阱区300进行P型掺杂，并对源区进行N型掺杂。最后，利用P型掺杂的离子掺杂区，将两个独立设置的P型阱区连接起来。或者，当漂移区200为P型掺杂时，也可以使阱区300以及离子掺杂区500为N型掺杂，源区400为P型掺杂。
需要说明的是，在本申请中，上述阱区300、源区400以及离子掺杂区500可以是通过对上述区域内，进行多次离子注入处理而形成的。形成上述结构的掺杂的离子种类、掺杂条件、掺杂浓度均不受特别限制，本领域技术人员可以根据实际情况进行选择。由此，可以实现对该MOSFET功能的调节，以便使其适用于不同的应用场景。
为了进一步提高该MOSFET的性能，根据本发明的实施例，参考图2，阱区300可以具有弧形边界。也即是说，在阱区中，掺杂离子可以呈弧形分布。发明人发现，阱区的掺杂离子呈弧形分布时，可以提供更加均匀的电场，从而可以提高该MOSFET的性能。传统的基于碳化硅的MOSFET的阱区中，掺杂离子多呈直角分布，阱区的边界拐角处也为直角。也即是说，目前的MOSFET中，阱区与其他结构形成的PN结也呈直角分布。由此，在PN结的边界的拐角处，会造成电场的集中，从而出现电场分布不均匀的问题。发明人经过深入研究以及大量实验发现，这主要是由于对基于碳化硅材料的MOSFET而言，掺杂离子在注入漂移区并经高温激活之后，不会出现类似在Si基半导体结构中的扩散效果。因此，多次离子注入之后，形成的阱区中，掺杂离子的分布，仅与注入深度以及进行离子注入处理的位置有关。由于离子注入的掩膜通常为干法刻蚀形成的，因此，刻蚀边界与碳化硅漂移区的表面呈直角，导致多次离子注入之后，形成的阱区与其他结构(如离子掺杂区)之间形成的PN结也呈直角分布。由此，在PN结的边界拐角处，会造成电场的相对集中，进而影响该MOSFET的器件性能。发明人经过深入研究以及大量实验发现，通过改变离子注入掩膜的形状，可以控制最终形成的阱区中，掺杂离子的分布情况。例如，根据本发明的具体实施例，采用侧壁具有一定坡度的掩膜，可以使获得的阱区300中，掺杂离子也呈弧形分布，进而获得边界为弧形的阱区300。也即是说，可以获得边界不呈直角的PN结结构。由此，可以缓解由于PN结边界存在直角的拐角，而造成的该处电场不均匀的问题。
本领域技术人员能够理解的是，该MOSFET还可以具有诸如源极、漏极等结构，以便实现该MOSFET的使用功能。根据本发明的具体实施例，该MOSFET可以为顶栅型场效应晶体管，栅介质层600可以形成在漂移区200的上表面上，覆盖两个独立设置且相邻的源区400，以及两个源区400之间的漂移区200。在栅介质层600远离漂移区200的方向上，可以设置金属层，用于形成栅极700。源极可以设置在漂移区200上方(即漂移区200远离衬底100的方向)与离子掺杂区500相对应的区域，并在衬底100远离漂移区200的一侧设置漏极。由此，可以实现该MOSFET的使用功能。
综上所述，根据本发明实施例的MOSFET具有以下优点的至少之一：
(1)该MOSFET采用阱区与源区之间一一对应的自对准结构，从而无需在形成源区时额外设置离子注入掩膜，进而可以缩短生产制程，提高生产效率，降低生产成本。
(2)该MOSFET可以改善阱区边界处电场集中的问题，使得阱区形成的PN结拐角处的电场更加均匀，进而具有较好的电学性能。
在本发明的另一方面，本发明提出了一种制备前面所述的MOSFET的方法。参考图3，该方法包括：
S100：在衬底上形成漂移区
根据本发明的实施例，在该步骤中，在衬底上通过外延生长，形成漂移区。关于衬底以及漂移区的具体材料、掺杂类型等，前面已经进行了详细的描述，在此不再赘述。例如，根据本发明的具体实施例，衬底可以为碳化硅衬底。衬底可以是由第一类型半导体材料形成的，例如，可以为N+型碳化硅衬底。
S200：在漂移区内形成多个源区
根据本发明的实施例，在该步骤中，在漂移区内形成多个互相独立设置的源区。根据本发明的实施例，可以通过在漂移区远离衬底的一侧设置掩膜，然后进行离子注入处理，形成源区。具体的，掩膜可以不覆盖漂移区的全部上表面(即漂移区远离衬底一侧的表面)，而是设置在漂移区的预定位置。需要说明的是，“预定位置”是指漂移区中，不需要形成源区的位置。也即是说，掩膜设置在漂移区中，不需要形成源区处的表面上，用于在离子注入处理中，阻挡掺杂离子进入该区域的漂移区。发明人经过深入研究以及大量实验发现，在形成漂移区之后，首先制备多个互相独立的源区，有利于简化该方法的生产流程，减少该方法中设置掩膜的次数。根据本发明的实施例，如首先在漂移区内形成多个源区，则在后续步骤中，稍对形成源区的掩膜进行刻蚀，既可以获得制备阱区的掩膜，从而形成每一个源区，均单独自对准一个阱区的结构。而如首先在漂移区内形成阱区，由于源区需设置在阱区中，并与阱区自对准，因此，需要首先去除用以制备阱区的掩膜，再形成用于制备源区的掩膜。
具体地，参考图4，如果首先在漂移区内形成阱区，则需要首先在漂移区200上设置阱区掩膜10(如图4中的(a)所示)，通过离子注入(如P+注入)形成阱区300。如前所述，为了增强最终获得的MOSFET器件的性能，需要使得后续制备的源区400(如图4中的(b)所示)与阱区300自对准。由于源区400需要形成在阱区300内部，因此，在制备源区400时(如通过N+注入形成)，虽然可以利用阱区掩膜10形成源区掩膜的侧墙，如要在阱区300内形成源区400，仍需要额外设置源区注入掩膜20，作为阱区300中间区域的离子注入阻挡层，防止形成源区400的掺杂离子注入。随后，参考图4中的(c)，为了连通两个源区400，还需要去除源区掩膜20，设置离子掺杂区注入掩膜30，并通过注入P+注入处理，形成离子掺杂区500。综上可知，如首先在漂移区200中设置阱区300，则需要通过诸如光刻处理的方式，形成3次不同的掩膜。并且，上述3类掩膜均无法通过对前一步中使用的掩膜进行刻蚀而获得，均需要重新沉积掩膜层，然后再通过光刻处理，制备出覆盖不同位置的新的掩膜。
根据本发明的实施例，如首先在漂移区内形成源区，则可以大幅简化上述制备工艺。具体地，根据本发明的具体实施例，参考图5中的(a)，可以首先在漂移区200上设置源区掩膜20。本领域技术人员能够理解的是，为了进一步提高制备的MOSFET器件的性能，防止后续的离子注入处理以及高温退火处理对器件性能造成影响，在设置源区掩膜20之前，还可以首先在漂移区200的上表面(即远离衬底100一侧的表面)形成一层二氧化硅。例如，可以利用热氧化，形成一层约50nm的二氧化硅。随后，在二氧化硅层800上，设置源区掩膜20。根据本发明的实施例，当衬底100为碳化硅材料形成的时，源区掩膜20可以包括多晶硅层12以及光刻胶层11。例如，根据本发明的具体实施例，可以首先在二氧化硅层800远离漂移区200的一侧，沉积形成一层约2微米的多晶硅，然后在多晶硅层远离二氧化硅层800的一侧，涂覆光刻胶。随后，对光刻胶进行曝光显影，以便刻蚀掉需要进行离子注入的区域的光刻胶以及多晶硅层，即可获得源区掩膜20。随后，基于源区掩膜20，进行注入氮离子的离子注入处理，即可以形成N+型源区400。随后，再通过后续处理，形成阱区。由于源区的横截面要小于阱区横截面，因此，在该步骤中形成的源区掩膜20，还可以在后续步骤中用于形成阱区掩膜。
S300：基于多个源区，设置多个阱区
根据本发明的实施例，在该步骤中，基于前面形成的多个源区，形成多个互相独立设置的阱区。关于阱区的材料、掺杂类型以及其与源区的位置关系，前面已经进行了详细的描述，在此不再赘述。由此，可以利用前面制备的源区掩膜，通过简单的刻蚀处理，形成阱区掩膜，从而可以简化生产流程，节约生产成本。
具体地，根据本发明的实施例，参考图5中的(b)以及(c)，由于在根据本发明实施例的MOSFET中，源区400以及阱区300是一一对应设置的，因此，可以通过对源区掩膜20进行简单的刻蚀处理，缩小源区掩膜20覆盖的漂移区200的面积，即可形成阱区掩膜。具体的，可以首先采用光刻胶灰化气体，对光刻胶层11进行灰化。灰化后，光刻胶层11的厚度和宽度都减小，得到光刻胶层11’。此时，多晶硅层12的部分表面暴露在外(图中未示出)，利用包括但不限于干法刻蚀，即可以获得宽度(横截面积)减小的多晶硅层12’。多晶硅层12’以及光刻胶层11’即构成了根据本发明实施例的阱区掩膜。对比可知，在该步骤中，省去了一步重新沉积掩膜层材料，并刻蚀形成掩膜的步骤。
根据本发明的实施例，为了进一步提高利用该方法制备的MOSFET的器件性能，避免垂直边界的阱区造成PN结处电场分布不均匀，在该步骤中，还可以通过以下步骤形成侧壁具有一定坡度的阱区掩膜：
根据本发明的实施例，参考图6，可以对源区掩膜20进行灰化处理，减小其横向尺寸，以便获得多晶硅层12’以及光刻胶层11’。对多晶硅层12’以及光刻胶层11’进行多次干法刻蚀处理，获得侧壁具有多个台阶的阱区掩膜10。基于具有多个台阶的阱区掩膜10，通过多次离子注入处理(如P+注入)，即可形成具有弧形边界的阱区300。具体的，参考图6中的(a)以及(b)，可以首先对光刻胶层11’进行灰化处理，并控制灰化的速率和灰化时间，使得光刻胶层11’横向宽度减小，例如，可以使其横向宽度减小200nm，以便暴露部分多晶硅层12’。然后通过刻蚀处理，随后，对暴露在外的多晶硅层进行干法刻蚀，并控制刻蚀的速率以及时间，使得暴露在外的多晶硅层12’的厚度减小，例如，厚度减小200nm，从而形成台阶。多次重复上述灰化以及干法刻蚀处理，最终可以获得具有多个台阶的阱区掩膜10。如前所述，注入的掺杂离子在碳化硅材料中并无扩散，因此，基于上述具有多个台阶的阱区掩膜10而形成的阱区300，其边界也不垂直于衬底100。由此，可以获得边界具有一定弧度的阱区300。也即是说，在阱区300中的掺杂离子，可以通过不同能量的注入处理，在对应的注入深度形成高斯分布，多次注入形成的多个具有高斯分布的离子浓度组合，可以保证阱区300形成的PN结可以具有较为均匀的电场，而不会在PN结交界的直角拐角处集中。
根据本发明的另一些实施例，参考图7，阱区还可以是通过以下步骤形成的：
对源区掩膜(图中未示出)进行湿法刻蚀处理，使源区掩膜的侧壁具有坡度，以便获得阱区掩膜。基于阱区掩膜10，通过多次离子注入处理，形成具有弧形边界的阱区300。具体的，参考图7中的(a)，源区掩膜(图中未示出)可以不经过灰化处理，而是直接采用湿法刻蚀，使刻蚀液与多晶硅层12(图中未示出)反应，从而可以获得尺寸减小的多晶硅层12’。本领域技术人员能够理解的是，由于湿法刻蚀液不与光刻胶层11反应，因此，多晶硅层12上方的光刻胶层11可以充当湿法刻蚀的掩膜。且由于湿法刻蚀的特性，刻蚀液与多晶硅层12反应后，形成的刻蚀面(即多晶硅层12的侧壁)为具有一定坡度的侧壁。也即是说，刻蚀后的多晶硅层12’的侧壁与二氧化硅层800之间的夹角不呈直角。由此，基于上述阱区掩膜10而形成的阱区300，其与漂移区200之间的边界的拐角也不为直角，即阱区300的边界为弧形。
需要说明的是，在本发明中，术语“坡度”、“弧度”应做广义理解。坡度的具体倾斜的角度或是弧度的曲率半径均不受特别限制，坡度的倾斜方向也不受特别限制，只要阱区掩膜的侧壁，或是基于阱区掩膜形成的阱区在上下方向上的边缘，与衬底所在平面具有不为直角的夹角即可。例如，阱区掩膜的侧壁可以与衬底之间呈锐角，也可以呈钝角。当阱区掩膜具的侧壁有一定弧度时，阱区掩膜的侧壁的弧度，可以具有均一的曲率半径；或者，在垂直于衬底的方向上，阱区掩膜可以具有向内凹陷或是向外突出的程度不均一的侧壁，即阱区掩膜的侧壁可以由多段具有不同曲率半径的弧形构成。当阱区掩膜的侧壁具有多个台阶时，多个台阶拐角的连线，可以呈直线，也可以呈折线；或者，当台阶的个数足够多，且台阶的高度足够低时，多个台阶的拐角的连线也可以近似地视为弧形。类似地，利用上述阱区掩膜形成的阱区，其垂直于衬底方向上的侧壁的形状，也不具有直角的拐角，阱区侧壁的具体曲率半径，也不受特别限制。
S400：在漂移区内形成离子掺杂区
根据本发明的实施例，在该步骤中，去除前面形成的阱区掩膜10，在漂移区上表面形成离子掺杂区掩膜，并通过多次离子注入，形成离子掺杂区。关于离子掺杂区的具体掺杂类型以及位置，前面已经进行了详细的描述，在此不再赘述。由此，可以利用该步骤中形成的离子掺杂区500，连接前面制备的多个独立的源区400。
本领域技术人员能够理解的是，在进行多次离子注入处理之后，还可以对掺杂离子进行高温激活处理。高温激活处理的具体温度不受特别限制，本领域技术人员可以根据实际情况进行选择。例如，当采用铝离子注入形成P+离子掺杂区时，可以在1600-1700摄氏度下，进行激活处理。为了防止高温激活处理对其他结构造成负面影响，在进行高温激活处理之前，可以首先去除离子掺杂区掩膜，制备一层碳膜保护层。由此，可以进一步提高最终获得的MOSFET的器件性能。
S500：在漂移区上设置栅介质层和栅极
根据本发明的实施例，在该步骤中，在漂移区200上，设置栅介质层和栅极。由此，可以获得前面描述的MOSFET。关于栅介质层以及栅极的具体特征，前面已经进行了详细的描述，在此不再赘述。
为了进一步提高利用该该方法制备的MOSFET的性能，根据本发明的实施例，在形成栅极之前，还可以进一步包括以下步骤：
参考图8，为了提高最终获得的MOSFET的界面性能，根据本发明的实施例，在设置栅介质层之前，可以首先去除前面形成的保护层(图中未示出)，制备一层较薄的牺牲二氧化硅层(如)，然后再去除牺牲层，从而可以改善界面质量。然后，在漂移区200上设置栅氧化层720，例如，可以沉积50nm的二氧化硅做为栅氧化层720。随后，沉积形成多晶硅栅710。在漂移区200上沉积覆盖栅氧化层720以及多晶硅栅710的栅介质层600，并刻蚀形成过孔(参考图8中的(c))。随后，对需要设置源、漏极的位置进行合金化处理，形成源漏合金730。随后，参考图8中的(d)，进行正面以及背面金属加厚处理，形成金属层900。根据本发明的实施例，正面金属可以采用100nm钛、10nm氮化钛或者4000nm铝铜合金；背面金属可以采用200nm钛、300nm镍或者2000nm银。随后，对金属层900进行刻蚀，形成源极、漏极以及栅极，即可获得根据本发明实施例的MOSFET。
在本发明的又一方面，本发明提出了一种电子设备。该电子设备包括前面所述的MOSFET。由此，该电子设备具有前面描述的MOSFET所具有的全部特征以及优点，在此不再赘述。总的来说，该电子设备具有以下优点的至少之一：可利用较为简单的工艺实现制备，生产周期短，生产成本低，产品良率高等。
下面通过具体实施例对本发明进行说明，需要说明的是，下面的具体实施例仅仅是用于说明的目的，而不以任何方式限制本发明的范围，另外，如无特殊说明，未具体记载条件或者步骤的方法均为常规方法，所采用的试剂和材料均可从商业途径获得。
实施例1
基于碳化硅材料制备MOSFET。首先，选择N型碳化硅为衬底，并外延形成N型漂移区。清洗碳化硅外延片。在碳化硅外延片上热氧化形成50nm的二氧化硅，然后淀积2μm多晶硅，涂覆光刻胶和曝光显影，并刻蚀形成离子注入阻挡层(源区掩膜)。基于源区掩膜进行多次氮离子注入，形成N+源区。采用光刻胶灰化气体对光刻胶进行灰化，灰化后光刻胶厚度和宽度都减小，并暴露部分多晶硅层。光刻胶灰化后露出多晶硅，对其进行干法蚀刻，控制蚀刻的速率和时间。多次重复灰化以及刻蚀多晶硅的操作，在多晶硅层的侧壁形成多个台阶。去除剩余的光刻胶，得到阱区掩膜。进行多次铝离子注入，形成P型阱区。去除阱区掩膜，淀积2μm多晶硅，并涂覆光刻胶，通过曝光显影，并刻蚀多晶硅形成离子掺杂区掩膜。进行多次铝离子注入。去除离子掺杂区掩膜，并形成碳膜保护层，进行高温激活，形成P+离子掺杂区。去除碳膜保护层，生在牺牲二氧化硅并去除牺牲二氧化硅，以改善界面状态。随后，形成50nm栅氧化层，淀积多晶硅，并图形化，得到多晶硅栅。经过层间介质淀积与刻蚀开孔、沉积合金形成漏源合金、正背面金属加厚，得到阱区边界为弧形的碳化硅MOSFET。
发明人经过深入研究发现，对SiC衬底进行多次注入工艺形成PN结，可以看成平行平面结(掩膜窗口中心注入)和球面结(掩膜窗口边界注入)构成。在相同的外加偏压下，球面结的电场远大于平面结的电场，故PN结最先达到击穿的场强发生在球面结。而球面结的电场跟曲率半径的平方成反比，曲率越小，电场越集中，也就更早发生击穿。故弧形的注入形成曲率更大的PN结，有利于缓解电场，提高击穿电压。对实施例1的电场强度(ElectricField)进行仿真拟合，参考图9，弧形PN结的边缘场强较小。改变拟合参数，将阱区边界设置为垂直型。参考图10，为垂直注入形成的PN结的电场强度拟合结果。通过图10和图9对比可知，弧形注入形成的曲率大的PN结，较垂直注入形成的PN结的边缘场强小。由此，可以说明具有弧形边缘的MOSFET可以缓解由于PN结边界存在直角的拐角，而造成的该处电场不均匀的问题。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (15)
1.一种MOSFET，其特征在于，包括：
衬底；
漂移区，所述漂移区形成在所述衬底上；
多个阱区，所述多个阱区分别独立地形成在所述漂移区中；
多个源区，所述源区形成在所述阱区中，且所述多个阱区中的每一个中，均设置有一个源区；
离子掺杂区，所述离子掺杂区设置在所述漂移区中，所述离子掺杂区连接两个相邻且互相独立设置的所述阱区；以及
栅介质层和栅极，所述栅介质层和所述栅极形成在所述漂移区上。
2.根据权利要求1所述的MOSFET，其特征在于，所述源区与所述阱区具有不同的掺杂类型，所述离子掺杂区与所述阱区具有相同的掺杂类型。
3.根据权利要求1所述的MOSFET，其特征在于，所述离子掺杂区连接两个所述阱区中的所述源区。
4.根据权利要求1所述的MOSFET，其特征在于，所述衬底以及所述漂移区是由碳化硅材料形成的。
5.根据权利要求4所述的MOSFET，其特征在于，所述阱区具有弧形边界。
6.一种制备MOSFET的方法，其特征在于，包括：
在衬底上通过外延生长形成漂移区，所述衬底是由第一类型半导体材料形成的；
在所述漂移区内形成多个互相独立设置的源区；
基于所述多个源区，形成多个互相独立设置的阱区；
在所述漂移区形成离子掺杂区，所述离子掺杂区连接两个相邻且互相独立设置的所述阱区；以及
在所述漂移区上，设置栅介质层和栅极。
7.根据权利要求6所述的方法，其特征在于，包括：
所述源区、所述阱区以及所述离子掺杂区，是分别独立地通过多次离子注入而形成的，
其中，所述源区与所述离子掺杂区具有第一掺杂类型，所述阱区具有第二掺杂类型。
8.根据权利要求7所述的方法，其特征在于，所述源区是通过以下步骤形成的：
在所述漂移区的预定位置设置源区掩膜；
基于所述源区掩膜，通过多次离子注入处理，在所述预定区域以外的位置形成所述源区。
9.根据权利要求8所述的方法，其特征在于，所述阱区是通过以下步骤形成的：
对所述源区掩膜进行干法刻蚀处理，以便获得阱区掩膜；
基于所述阱区掩膜，通过多次离子注入处理，形成所述阱区。
10.根据权利要求8所述的方法，其特征在于，所述阱区是通过以下步骤形成的：
对所述源区掩膜进行多次干法刻蚀处理，在所述源区掩膜的侧壁形成多个台阶，以便获得阱区掩膜；
基于所述阱区掩膜，通过多次离子注入处理，形成具有弧形边界的所述阱区。
11.根据权利要求8所述的方法，其特征在于，所述阱区是通过以下步骤形成的：
对所述源区掩膜进行湿法刻蚀处理，使所述源区掩膜的侧壁具有坡度，以便获得阱区掩膜；
基于所述阱区掩膜，通过多次离子注入处理，形成具有弧形边界的所述阱区。
12.根据权利要求6所述的方法，其特征在于，包括：
提供漂移区衬底材料；
在所述漂移区衬底材料的上表面依次形成多晶硅层以及光刻胶层，对所述多晶硅层以及所述光刻胶层进行第一光刻处理，以便形成源区掩膜；
对形成有所述源区掩膜的所述漂移区进行多次离子注入处理，以便形成所述源区；
对所述源区掩膜进行第二光刻处理，以便形成阱区掩膜；
对形成有所述阱区掩膜的所述漂移区进行多次离子注入处理，以便获得所述阱区；
去除所述阱区掩膜，在所述漂移区上表面形成离子掺杂区掩膜；
对形成有所述离子掺杂区掩膜的所述漂移区进行多次离子注入处理；
去除所述离子掺杂区掩膜，在所述漂移区表面形成保护层，并对形成有所述保护层的所述漂移区进行高温激活处理；
去除所述保护层，在所述漂移区上设置栅介质层和栅极。
13.根据权利要求12所述的方法，其特征在于，所述阱区掩膜是通过以下步骤形成的：
(1)对所述源区掩膜中的所述光刻胶层进行灰化处理，去除部分所述光刻胶层，以便暴露所述多晶硅层的部分上表面；
(2)对暴露出的所述多晶硅层进行光刻处理，以便在所述多晶硅层的侧壁形成台阶；
(3)多次重复步骤(1)以及步骤(2)，在所述多晶硅层的侧壁上形成多个所述台阶，以便获得所述阱区掩膜。
14.根据权利要求12所述的方法，其特征在于，所述阱区掩膜是通过以下步骤形成的：
采用湿法刻蚀，利用刻蚀液对所述多晶硅层进行刻蚀处理，以便使所述多晶硅层的侧壁具有坡度；
去除所述光刻胶层，以便获得所述阱区掩膜。
15.一种电子设备，其特征在于，所述电子设备包括权利要求1～5任一项所述的MOSFET。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710237348.6A CN108695387B (zh) | 2017-04-12 | 2017-04-12 | Mosfet、mosfet制备方法以及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710237348.6A CN108695387B (zh) | 2017-04-12 | 2017-04-12 | Mosfet、mosfet制备方法以及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108695387A true CN108695387A (zh) | 2018-10-23 |
| CN108695387B CN108695387B (zh) | 2021-07-16 |
Family
ID=63843937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710237348.6A Active CN108695387B (zh) | 2017-04-12 | 2017-04-12 | Mosfet、mosfet制备方法以及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108695387B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112067A (zh) * | 2019-05-21 | 2019-08-09 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
| CN112151619A (zh) * | 2019-06-27 | 2020-12-29 | 比亚迪股份有限公司 | 碳化硅mosfet及其制造方法以及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237511A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20100308343A1 (en) * | 2008-01-31 | 2010-12-09 | Kabushiki Kaisha Toshiba | Silicon carbide semiconductor device |
| CN103811545A (zh) * | 2012-11-06 | 2014-05-21 | 比亚迪股份有限公司 | 一种改善扩散区域形貌的功率器件及其制造方法 |
| CN104871320A (zh) * | 2012-12-28 | 2015-08-26 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
-
2017
- 2017-04-12 CN CN201710237348.6A patent/CN108695387B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237511A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20100308343A1 (en) * | 2008-01-31 | 2010-12-09 | Kabushiki Kaisha Toshiba | Silicon carbide semiconductor device |
| CN103811545A (zh) * | 2012-11-06 | 2014-05-21 | 比亚迪股份有限公司 | 一种改善扩散区域形貌的功率器件及其制造方法 |
| CN104871320A (zh) * | 2012-12-28 | 2015-08-26 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110112067A (zh) * | 2019-05-21 | 2019-08-09 | 长江存储科技有限责任公司 | 一种半导体器件及其制备方法 |
| CN112151619A (zh) * | 2019-06-27 | 2020-12-29 | 比亚迪股份有限公司 | 碳化硅mosfet及其制造方法以及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108695387B (zh) | 2021-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7029969B2 (en) | Method of manufacture of a silicon carbide MOSFET including a masking with a tapered shape and implanting ions at an angle | |
| US5747831A (en) | SIC field-effect transistor array with ring type trenches and method of producing them | |
| CN109065542A (zh) | 一种屏蔽栅功率mosfet器件及其制造方法 | |
| JPH1093087A (ja) | 横ゲート縦ドリフト領域トランジスタ | |
| TWI492383B (zh) | 圓形溝槽電晶體及其製造方法以及使用圓形溝槽電晶體之功率轉換系統 | |
| CN102610641B (zh) | 高压ldmos器件及其制造方法 | |
| KR100246975B1 (ko) | 반도체 장치의 제조방법 | |
| US20230178636A1 (en) | Field effect transistor having same gate and source doping, cell structure, and preparation method | |
| WO2017186033A1 (zh) | 一种基于自对准工艺的SiC MOSFET制造方法 | |
| CN108695387A (zh) | Mosfet、mosfet制备方法以及电子设备 | |
| US8900943B2 (en) | Vertical power MOSFET and IGBT fabrication process with two fewer photomasks | |
| CN109545855A (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
| CN115513172B (zh) | 半导体结构及其制备方法 | |
| CN106409675A (zh) | 耗尽型功率晶体管的制造方法 | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| TW201717324A (zh) | 具有漂移區的高壓無接面場效元件及其製造方法 | |
| CN108376710A (zh) | 具有浮岛结构的宽禁带半导体vdmosfet器件及其制造方法 | |
| CN112820777A (zh) | 一种集成sbd的碳化硅umosfet器件及制备方法 | |
| CN108258040A (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN112838126A (zh) | 带屏蔽区的非对称碳化硅umosfet器件及制备方法 | |
| CN107799592A (zh) | 短沟道半导体功率器件及其制备方法 | |
| CN112993034A (zh) | 横向双扩散金属氧化物半导体场效应管及其制造方法 | |
| CN114975127B (zh) | 一种碳化硅平面式功率mosfet器件的制造方法 | |
| CN214378459U (zh) | 一种集成sbd的碳化硅umosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210210 Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009 Applicant before: BYD Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |