CN112151619A - 碳化硅mosfet及其制造方法以及电子设备 - Google Patents
碳化硅mosfet及其制造方法以及电子设备 Download PDFInfo
- Publication number
- CN112151619A CN112151619A CN201910569285.3A CN201910569285A CN112151619A CN 112151619 A CN112151619 A CN 112151619A CN 201910569285 A CN201910569285 A CN 201910569285A CN 112151619 A CN112151619 A CN 112151619A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- region
- silicon
- doping type
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 140
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 140
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 72
- 239000002245 particle Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
- H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本公开涉及一种碳化硅MOSFET及其制造方法以及电子设备，能够得到更低的导通电阻，并通过自对准的方式形成有源区，降低了工艺成本和复杂度。该碳化硅MOSFET包括：碳化硅衬底；第一掺杂类型的漂移区，其位于所述碳化硅衬底上；沟槽，所述沟槽延伸到所述漂移区中，而且在所述沟槽内形成有栅极结构；第二掺杂类型的碳化硅阱区，其位于所述沟槽两侧的所述漂移区上，其中所述第二掺杂类型与所述第一掺杂类型相反；第二掺杂类型的硅阱区，其位于所述碳化硅阱区上；源区和源接触区，其位于所述硅阱区上。
Description
技术领域
本公开涉及半导体领域，具体地，涉及一种碳化硅MOSFET及其制造方法以及电子设备。
背景技术
现有碳化硅MOSFET相比于硅MOSFET具有更薄的漂移区，使得其沟道迁移率过大的问题导致器件的沟道电阻很大，为了得到更低的导通电阻，需要将碳化硅MOSFET器件的阈值电压做的比较低，容易造成误开启。而且，由于碳化硅材料的杂质扩散系数相当低，所以有源区需要在沟槽刻蚀之前通过多次光刻掩膜工艺注入并高温退火来实现，使得器件的尺寸以及性能受到光刻对准精度的限制。
发明内容
本公开的目的是提供一种碳化硅MOSFET及其制造方法以及电子设备，能够在不需要将碳化硅MOSFET器件的阈值电压做的比较低的情况下得到更低的导通电阻，而且能够通过自对准的方式形成有源区，降低了工艺成本和复杂度。
根据本公开的第一实施例，提供一种碳化硅MOSFET，包括：碳化硅衬底；第一掺杂类型的漂移区，其位于所述碳化硅衬底上；沟槽，所述沟槽延伸到所述漂移区中，而且在所述沟槽内形成有栅极结构；第二掺杂类型的碳化硅阱区，其位于所述沟槽两侧的所述漂移区上，其中所述第二掺杂类型与所述第一掺杂类型相反；第二掺杂类型的硅阱区，其位于所述碳化硅阱区上；源区和源接触区，其位于所述硅阱区上。
可选地，所述碳化硅MOSFET还包括形成在所述沟槽底部的屏蔽层，并且所述屏蔽层位于所述栅极结构的下方，所述屏蔽层具有与所述漂移区相反的掺杂类型。
可选地，所述栅极结构包括形成在所述沟槽的侧壁上的栅介质层以及填充在所述沟槽中的栅极。
可选地，所述源区邻近所述沟槽，所述源接触区位于所述源区的外侧，并且部分所述源接触区与所述源区的底部相连接。
可选地，所述源区具有与所述漂移区相同的掺杂类型，所述源接触区与所述源区具有相反的掺杂类型。
可选地，所述碳化硅MOSFET还包括：源电极，位于所述碳化硅MOSFET的正面上；绝缘介质隔离层，用于隔离所述栅极结构与所述源电极；以及漏电，位于所述碳化硅MOSFET的背面上。
可选地，所述碳化硅衬底是重掺杂的，所述漂移区是轻掺杂的。
根据本公开的第二实施例，提供一种碳化硅MOSFET的制造方法，包括：在碳化硅衬底上形成第一掺杂类型的漂移区；在所述漂移区上形成第二掺杂类型的碳化硅阱区；在所述碳化硅阱区上形成第一掺杂类型的硅层；形成贯穿所述硅层和所述碳化硅阱区并延伸到所述漂移区中的沟槽；在所述沟槽中形成栅极结构；在所述硅层中，形成位于所述碳化硅阱区上的第二掺杂类型的硅阱区；以及在所述硅阱区上形成源区和源接触区。
可选地，所述在所述硅层中，形成位于所述碳化硅阱区上的第二掺杂类型的硅阱区，包括：通过栅极结构自对准将第二掺杂类型的粒子注入所述硅层；以及通过扩散方法在注入所述第二掺杂类型的粒子的所述硅层中形成第二掺杂类型的所述硅阱区。
可选地，所述在所述硅阱区上形成源区，包括：通过栅极结构自对准在所述硅阱区的表面注入第一掺杂类型的粒子；以及退火以激活在所述硅阱区的表面注入的第一掺杂类型的粒子，形成第一掺杂类型的所述源区。
可选地，在所述硅阱区上形成源接触区，包括：在所述源区、所述栅极结构上形成绝缘介质隔离层；在所述绝缘介质隔离层上开接触孔沟槽，所述接触孔沟槽露出部分所述硅阱区；通过接触孔沟槽自对准注入第二掺杂类型的粒子至所述硅阱区中，形成第二掺杂类型的所述源接触区。
可选地，所述方法还包括：在在所述沟槽中形成栅极结构之前，在所述沟槽底部形成第二掺杂类型的屏蔽层。
可选地，所述方法还包括：在形成所述源接触区之后，在所述碳化硅MOSFET的正面上形成源电极并在所述碳化硅MOSFET的背面上形成漏电极。
根据本公开的第三实施例，提供一种电子设备，包括根据本公开第一实施例所述的碳化硅MOSFET。
通过采用上述技术方案，由于碳化硅MOSFET的阱区由碳化硅阱区和硅阱区组成，碳化硅阱区主要用于满足碳化硅MOSFET器件的耐压要求，硅阱区主要用于控制碳化硅MOSFET器件的阈值电压，所以能够在不需要将碳化硅MOSFET器件的阈值电压做的比较低的情况下得到更低的导通电阻，使器件具有一个比较合理的阈值电压，在开关应用中不容易被误开启。而且由于其兼容了硅MOSFET的优势，所以能够通过自对准的方式形成有源区，降低了工艺成本和复杂度。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1示出了根据本公开一种实施例的碳化硅MOSFET的截面图。
图2示出了根据本公开一种实施例的碳化硅MOSFET的又一截面图。
图3示出了根据本公开一种实施例的碳化硅MOSFET的制造方法的流程图。
图4a-4g以截面图的形式示出了根据本公开实施例的碳化硅MOSFET的更详细制造流程。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
图1示出根据本公开一种实施例的碳化硅MOSFET的截面图。如图1所示，该碳化硅MOSFET包括：碳化硅衬底401；第一掺杂类型的漂移区402，其位于所述碳化硅衬底401上；沟槽，所述沟槽延伸到所述漂移区402中，而且在所述沟槽内形成有栅极结构；第二掺杂类型的碳化硅阱区403，其位于所述沟槽两侧的所述漂移区402上，其中所述第二掺杂类型与所述第一掺杂类型相反；第二掺杂类型的硅阱区408，其位于所述碳化硅阱区403上；源区409和源接触区411，其位于所述硅阱区408上。
当第一掺杂类型是N型时，第二掺杂类型是P型；当第一掺杂类型是P型时，第二掺杂类型是N型。
所述碳化硅衬底401是重掺杂的，以便于能够得到承载整个碳化硅MOSFET器件的低阻衬底；所述漂移区402是轻掺杂的，以便于能够得到主要承受耐压的低掺杂漂移区。
所述栅极结构可以包括形成在所述沟槽的侧壁上的栅介质层406以及填充在所述沟槽中的栅极407。其中，所述栅介质层406可以是栅氧化层。所述栅极407可以是多晶硅栅极。
碳化硅阱区403可以通过注入的方式实现，以便不影响终端的掺杂。
在一种实施方式中，所述源区409邻近所述沟槽，所述源接触区411位于所述源区409的外侧，并且部分所述源接触区411与所述源区409的底部相连接。所述源区409具有与所述漂移区402相同的掺杂类型，所述源接触区411与所述源区409具有相反的掺杂类型。
根据本公开实施例的碳化硅MOSFET的主要特征是其阱区由碳化硅阱区403和硅阱区408组成。其中，碳化硅阱区403主要用于满足碳化硅MOSFET器件的耐压要求，保证碳化硅MOSFET器件有足够的耐压能力，通常，碳化硅MOSFET的耐压能力取决于碳化硅阱区403的掺杂浓度。硅阱区408主要用于控制碳化硅MOSFET器件的阈值电压，使碳化硅MOSFET器件具有一个比较合理的阈值电压，以便于在开关应用中不容易被误开启，通常，碳化硅MOSFET的阈值电压取决于硅阱区408的掺杂浓度。
根据本公开实施例的碳化硅MOSFET具有以下优势：
(1)由于碳化硅MOSFET的阱区由碳化硅阱区403和硅阱区408组成，所以其兼容了硅MOSFET的优势，可以在沟槽栅形成之后再通过自对准的方法形成有源区，减小了工艺步骤的复杂性，而且相比于现有技术，在制造工艺中节省了源区注入的版和P+源接触区注入的版，从而降低了工艺成本。
(2)由于碳化硅MOSFET的有源区部分可以利用自对准工艺来形成，因此其不需要较多的考虑光刻对偏问题对元胞尺寸的影响，使得可以将元胞尺寸做到足够小以提高碳化硅MOSFET器件的性能并节约成本。
(3)由于碳化硅MOSFET器件的沟道区域的一部分是硅-氧化层的界面，而硅-氧化层的界面态远小于碳化硅-氧化层的界面态，这使得根据本公开实施例的碳化硅MOSFET器件具有更高的沟道迁移率，因此能够得到更小的沟道电阻，在正向导通时具有更小的导通损耗，而且可以实现更长的沟道长度和更小的沟道电阻，从而提高了碳化硅MOSFET器件的短路能力。
(4)由于碳化硅MOSFET器件采用硅阱区408和碳化硅阱区403共同构成阱区，其中碳化硅阱区403的目的主要是保障碳化硅MOSFET器件的耐压能力，因此可以将碳化硅阱区403的掺杂浓度降低到足够低，并通过硅阱区408的掺杂浓度来控制碳化硅MOSFET器件的阈值电压，可以将碳化硅MOSFET器件的阈值电压做到例如5-7V而不至于影响碳化硅MOSFET器件的导通电阻，降低了碳化硅MOSFET器件在开关应用中误开启的风险。
(5)碳化硅MOSFET器件的碳化硅阱区403可以在保证耐压能力和漏电的情况下做到掺杂浓度足够低，并且碳化硅沟道短，从而进一步降低了沟道电阻，降低了正向导通电阻。
图2示出了根据本公开一种实施例的碳化硅MOSFET器件的又一截面图。如图2所示，所述碳化硅MOSFET还包括形成在所述沟槽底部的屏蔽层405，并且所述屏蔽层405位于所述栅极结构的下方，所述屏蔽层405具有与所述漂移区402相反的掺杂类型。例如，如果漂移区402是N型的，则屏蔽层405可以是重掺杂的P型屏蔽层。
进一步参考图2，所述碳化硅MOSFET还包括：源电极412，位于所述碳化硅MOSFET的正面上；绝缘介质隔离层410，用于隔离所述栅极结构与所述源电极412；以及漏电极413，位于所述碳化硅MOSFET的背面上。通过源电极412和漏电极413，就能够实现碳化硅MOSFET与其他电子器件的互连。
图3示出了根据本公开一种实施例的碳化硅MOSFET的制造方法的流程图。如图3所示，该方法包括以下步骤：
在步骤S51中，在碳化硅衬底上形成第一掺杂类型的漂移区；
在步骤S52中，在所述漂移区上形成第二掺杂类型的碳化硅阱区；
在步骤S53中，在所述碳化硅阱区上形成第一掺杂类型的硅层；
在步骤S54中，形成贯穿所述硅层和所述碳化硅阱区并延伸到所述漂移区中的沟槽；
在步骤S55中，在所述沟槽中形成栅极结构；
在步骤S56中，在所述硅层中，形成位于所述碳化硅阱区上的第二掺杂类型的硅阱区；以及
在步骤S57中，在所述硅阱区上形成源区和源接触区。
通过采用上述技术方案，由于碳化硅MOSFET的阱区由碳化硅阱区和硅阱区组成，碳化硅阱区主要用于满足碳化硅MOSFET器件的耐压要求，硅阱区主要用于控制碳化硅MOSFET器件的阈值电压，所以能够在不需要将碳化硅MOSFET器件的阈值电压做的比较低的情况下得到更低的导通电阻。而且由于其兼容了硅MOSFET的优势，所以能够通过自对准的方式形成有源区，降低了工艺成本和复杂度。
图4a-4g以截面图的形式示出了根据本公开实施例的碳化硅MOSFET的制造方法的更详细的流程。而且该流程是以第一掺杂类型是N型、第二掺杂类型是P型为例来描述的。
首先，如图4a所示，在碳化硅衬底401上形成第一掺杂类型的漂移区402，在所述漂移区402上形成第二掺杂类型的碳化硅阱区403。其中，碳化硅衬底401也可以是第一掺杂类型的。
具体实施时，可以在重掺杂的SiC衬底401上外延一层轻掺杂的N型漂移区402，通过离子注入的方法在N型漂移区402表面注入一层掺杂类型相反的也即P型碳化硅阱区403，并通过高温退火激活。
然后，在图4b中，在所述碳化硅阱区403上形成第一掺杂类型的硅层404。具体实施时，可以在图4a得到的碳化硅片表面通过外延等一些方法生长一层与漂移区402相同掺杂类型的硅层404，也即N型硅层404。
然后，在图4c中，形成贯穿所述硅层404和所述碳化硅阱区403并延伸到所述漂移区402中的沟槽，在所述沟槽的底部形成第二掺杂类型的屏蔽层405。
具体实施时，可以在硅层404的表面上形成硬掩膜层420，并通过掩膜定义出硬掩膜层420的形状，通过硬掩膜层420做掩膜形成沟槽，在沟槽底部形成p+屏蔽层405。
然后，在图4d中，在所述沟槽中形成栅极结构，其中所形成的栅极结构包括栅介质层406和栅极407。具体实施时，可以先在沟槽的侧壁上生长一层栅介质层，例如栅氧化层406，然后在沟槽中淀积掺杂多晶硅填满沟槽形成栅极407，回刻多晶硅，刻除表面的多晶硅和栅氧化层，从而形成了栅极结构。
然后，在图4e中，在所述硅层404中，形成位于所述碳化硅阱区403上的第二掺杂类型的硅阱区408和位于所述硅阱区408上的第一掺杂类型的源区409。具体实施时，可以通过栅极结构自对准将第二掺杂类型的粒子(在本实施例中为三族粒子)注入至硅层404，并通过高温扩散形成P型硅阱区408，然后通过栅极结构自对准在P型硅阱区408的表面注入第一掺杂类型的粒子(也即五族粒子)，并退火以激活在所述硅阱区408的表面注入的第一掺杂类型的粒子，形成第一掺杂类型的所述形成源区409。
然后，在图4f中，在所述源区409、所述栅极结构上形成绝缘介质隔离层410。具体实施时，可以淀积一层绝缘介质隔离层410，并通过光刻板打开接触孔开口区域，所述接触孔沟槽露出部分所述硅阱区408，挖接触孔沟槽。
然后，在图4g中，形成源接触区411、位于所述碳化硅MOSFET的正面上的源电极412和位于所述碳化硅MOSFET的背面上的漏电极413。具体实施时，可以通过接触孔沟槽自对准注入第二掺杂类型的粒子至硅阱区408中，形成第二掺杂类型的所述源接触区411并退火激活，然后在碳化硅MOSFET器件的正面和背面形成源电极412和背面漏电极413。
根据本公开的又一实施例，提供一种电子设备，包括根据本公开实施例描述的碳化硅MOSFET。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。
Claims (14)
1.一种碳化硅MOSFET，其特征在于，包括：
碳化硅衬底(401)；
第一掺杂类型的漂移区(402)，其位于所述碳化硅衬底(401)上；
沟槽，所述沟槽延伸到所述漂移区(402)中，而且在所述沟槽内形成有栅极结构；
第二掺杂类型的碳化硅阱区(403)，其位于所述沟槽两侧的所述漂移区(402)上，其中所述第二掺杂类型与所述第一掺杂类型相反；
第二掺杂类型的硅阱区(408)，其位于所述碳化硅阱区(403)上；
源区(409)和源接触区(411)，其位于所述硅阱区(408)上。
2.根据权利要求1所述的碳化硅MOSFET，其特征在于，所述碳化硅MOSFET还包括形成在所述沟槽底部的屏蔽层(405)，并且所述屏蔽层(405)位于所述栅极结构的下方，所述屏蔽层(405)具有与所述漂移区(402)相反的掺杂类型。
3.根据权利要求1所述的碳化硅MOSFET，其特征在于，所述栅极结构包括形成在所述沟槽的侧壁上的栅介质层(406)以及填充在所述沟槽中的栅极(407)。
4.根据权利要求1所述的碳化硅MOSFET，其特征在于，所述源区(409)邻近所述沟槽，所述源接触区(411)位于所述源区(409)的外侧，并且部分所述源接触区(411)与所述源区(409)的底部相连接。
5.根据权利要求4所述的MOSFET器件，其特征在于，所述源区(409)具有与所述漂移区(402)相同的掺杂类型，所述源接触区(411)与所述源区(409)具有相反的掺杂类型。
6.根据权利要求1所述的碳化硅MOSFET，其特征在于，所述碳化硅MOSFET还包括：
源电极(412)，位于所述碳化硅MOSFET的正面上；
绝缘介质隔离层(410)，用于隔离所述栅极结构与所述源电极(412)；以及
漏电极(413)，位于所述碳化硅MOSFET的背面上。
7.根据权利要求1所述的碳化硅MOSFET，其特征在于，所述碳化硅衬底(401)是重掺杂的，所述漂移区(402)是轻掺杂的。
8.一种碳化硅MOSFET的制造方法，其特征在于，包括：
在碳化硅衬底(401)上形成第一掺杂类型的漂移区(402)；
在所述漂移区(402)上形成第二掺杂类型的碳化硅阱区(403)；
在所述碳化硅阱区(403)上形成第一掺杂类型的硅层(404)；
形成贯穿所述硅层(404)和所述碳化硅阱区(403)并延伸到所述漂移区(402)中的沟槽；
在所述沟槽中形成栅极结构；
在所述硅层(404)中，形成位于所述碳化硅阱区(403)上的第二掺杂类型的硅阱区(408)；以及
在所述硅阱区(408)上形成源区(409)和源接触区(411)。
9.根据权利要求8所述的方法，其特征在于，所述在所述硅层(404)中，形成位于所述碳化硅阱区(403)上的第二掺杂类型的硅阱区(408)，包括：
通过栅极结构自对准将第二掺杂类型的粒子注入所述硅层(404)；以及
通过扩散方法在注入所述第二掺杂类型的粒子的所述硅层(404)中形成第二掺杂类型的所述硅阱区(408)。
10.根据权利要求8所述的方法，其特征在于，所述在所述硅阱区(408)上形成源区(409)，包括：
通过栅极结构自对准在所述硅阱区(408)的表面注入第一掺杂类型的粒子；以及
退火以激活在所述硅阱区(408)的表面注入的第一掺杂类型的粒子，形成第一掺杂类型的所述源区(409)。
11.根据权利要求10所述的方法，其特征在于，在所述硅阱区(408)上形成源接触区(411)，包括：
在所述源区(409)、所述栅极结构上形成绝缘介质隔离层(410)；
在所述绝缘介质隔离层(410)上开接触孔沟槽，所述接触孔沟槽露出部分所述硅阱区(408)；
通过接触孔沟槽自对准注入第二掺杂类型的粒子至所述硅阱区(408)中，形成第二掺杂类型的所述源接触区(411)。
12.根据权利要求8所述的方法，其特征在于，所述方法还包括：
在在所述沟槽中形成栅极结构之前，在所述沟槽底部形成第二掺杂类型的屏蔽层(405)。
13.根据权利要求8所述的方法，其特征在于，所述方法还包括：
在形成所述源接触区(411)之后，在所述碳化硅MOSFET的正面上形成源电极(412)并在所述碳化硅MOSFET的背面上形成漏电极(413)。
14.一种电子设备，其特征在于，该电子设备包括根据权利要求1至7中任一权利要求所述的碳化硅MOSFET。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910569285.3A CN112151619A (zh) | 2019-06-27 | 2019-06-27 | 碳化硅mosfet及其制造方法以及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910569285.3A CN112151619A (zh) | 2019-06-27 | 2019-06-27 | 碳化硅mosfet及其制造方法以及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112151619A true CN112151619A (zh) | 2020-12-29 |
Family
ID=73868828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910569285.3A Pending CN112151619A (zh) | 2019-06-27 | 2019-06-27 | 碳化硅mosfet及其制造方法以及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112151619A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114496796A (zh) * | 2021-12-30 | 2022-05-13 | 广东芯粤能半导体有限公司 | 沟槽型晶体管及其形成方法 |
| WO2022111160A1 (zh) * | 2020-11-27 | 2022-06-02 | 株洲中车时代半导体有限公司 | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 |
| CN114628248A (zh) * | 2022-05-16 | 2022-06-14 | 绍兴中芯集成电路制造股份有限公司 | 碳化硅器件及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003249652A (ja) * | 2002-02-22 | 2003-09-05 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| US20040217358A1 (en) * | 2002-04-26 | 2004-11-04 | Nissan Motor Co., Ltd | Silicon carbide semiconductor device |
| CN106373995A (zh) * | 2015-07-20 | 2017-02-01 | 英飞凌科技股份有限公司 | 具有减小的带隙区的半导体器件 |
| CN108400164A (zh) * | 2018-04-23 | 2018-08-14 | 广东美的制冷设备有限公司 | 异质结碳化硅的绝缘栅极晶体管及其制作方法 |
| CN108695387A (zh) * | 2017-04-12 | 2018-10-23 | 比亚迪股份有限公司 | Mosfet、mosfet制备方法以及电子设备 |
| CN109192772A (zh) * | 2018-08-29 | 2019-01-11 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
-
2019
- 2019-06-27 CN CN201910569285.3A patent/CN112151619A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003249652A (ja) * | 2002-02-22 | 2003-09-05 | Nissan Motor Co Ltd | 炭化珪素半導体装置及びその製造方法 |
| US20040217358A1 (en) * | 2002-04-26 | 2004-11-04 | Nissan Motor Co., Ltd | Silicon carbide semiconductor device |
| CN106373995A (zh) * | 2015-07-20 | 2017-02-01 | 英飞凌科技股份有限公司 | 具有减小的带隙区的半导体器件 |
| CN108695387A (zh) * | 2017-04-12 | 2018-10-23 | 比亚迪股份有限公司 | Mosfet、mosfet制备方法以及电子设备 |
| CN108400164A (zh) * | 2018-04-23 | 2018-08-14 | 广东美的制冷设备有限公司 | 异质结碳化硅的绝缘栅极晶体管及其制作方法 |
| CN109192772A (zh) * | 2018-08-29 | 2019-01-11 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022111160A1 (zh) * | 2020-11-27 | 2022-06-02 | 株洲中车时代半导体有限公司 | 碳化硅器件的元胞结构、其制备方法及碳化硅器件 |
| CN114496796A (zh) * | 2021-12-30 | 2022-05-13 | 广东芯粤能半导体有限公司 | 沟槽型晶体管及其形成方法 |
| CN114628248A (zh) * | 2022-05-16 | 2022-06-14 | 绍兴中芯集成电路制造股份有限公司 | 碳化硅器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5379045B2 (ja) | トレンチ金属酸化膜半導体素子 | |
| US5897343A (en) | Method of making a power switching trench MOSFET having aligned source regions | |
| US7989886B2 (en) | Alignment of trench for MOS | |
| TWI475614B (zh) | 溝渠裝置結構及製造 | |
| KR100488196B1 (ko) | 돌출된 드레인을 가지는 트랜지스터 및 이의 제조 방법 | |
| CN111048420B (zh) | 横向双扩散晶体管的制造方法 | |
| CN112151619A (zh) | 碳化硅mosfet及其制造方法以及电子设备 | |
| US6160288A (en) | Vertical type misfet having improved pressure resistance | |
| CN112825327A (zh) | 半导体结构及其形成方法 | |
| US7671441B2 (en) | Trench MOSFET with sidewall spacer gates | |
| CN114864666B (zh) | Nldmos器件、nldmos器件的制备方法及芯片 | |
| US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
| KR102158345B1 (ko) | 측면 절연 게이트 양극성 트랜지스터 및 이의 제조방법 | |
| JP3854136B2 (ja) | 半導体素子のトランジスタ及びその製造方法 | |
| US20190363187A1 (en) | Method for Manufacturing Laterally Diffused Metal Oxide Semiconductor Device and Semiconductor Device | |
| CN110957370A (zh) | 横向双扩散晶体管的制造方法 | |
| CN114497201A (zh) | 集成体继流二极管的场效应晶体管、其制备方法及功率器件 | |
| CN108885999B (zh) | 半导体装置及其制造方法 | |
| CN111509034A (zh) | 一种具有相同栅源掺杂的场效应晶体管、元胞结构及制备方法 | |
| KR100525615B1 (ko) | 고내압 전계효과 트랜지스터 및 이를 형성하는 방법 | |
| CN115312601A (zh) | Mosfet器件及其制备方法 | |
| KR100374628B1 (ko) | 고내압 아이솔레이션 영역을 갖는 고전압 반도체소자 | |
| CN109888010A (zh) | 具有P型屏蔽层的AlGaN/GaN异质结垂直型场效应晶体管及其制作方法 | |
| US20240204111A1 (en) | Self-aligned jfet device | |
| CN113066867B (zh) | 高可靠的碳化硅mosfet器件及其工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009 Applicant after: BYD Co.,Ltd. Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009 Applicant before: BYD Co.,Ltd. Applicant before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. Address after: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009 Applicant after: BYD Co.,Ltd. Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009 Applicant before: BYD Co.,Ltd. Applicant before: BYD Semiconductor Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210218 Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009 Applicant before: BYD Co.,Ltd. Applicant before: BYD Semiconductor Co.,Ltd. |