CN108667458A - 能够消除来自σ-δ调制器的量化噪声的分数n数字pll - Google Patents

能够消除来自σ-δ调制器的量化噪声的分数n数字pll Download PDF

Info

Publication number
CN108667458A
CN108667458A CN201710883980.8A CN201710883980A CN108667458A CN 108667458 A CN108667458 A CN 108667458A CN 201710883980 A CN201710883980 A CN 201710883980A CN 108667458 A CN108667458 A CN 108667458A
Authority
CN
China
Prior art keywords
signal
noise
frequency signal
feedback frequency
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710883980.8A
Other languages
English (en)
Other versions
CN108667458B (zh
Inventor
G·米德哈
K·查特杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV filed Critical STMicroelectronics International NV
Publication of CN108667458A publication Critical patent/CN108667458A/zh
Application granted granted Critical
Publication of CN108667458B publication Critical patent/CN108667458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本文中公开的锁相环路(PLL)电路包括相位检测器，该相位检测器接收参考频率信号和反馈频率信号并且被配置为输出指示参考频率信号与反馈频率信号之间的相位差的数字信号。数字环路滤波器对数字信号进行滤波。数模转换器将经滤波的数字信号转换成控制信号。振荡器基于控制信号来生成PLL时钟信号。Σ‑Δ调制器根据频率控制字来调制分频器信号。分频器根据分频器信号来对PLL时钟信号进行分频，并且经分频的PLL时钟信号来生成噪声反馈频率信号。噪声滤波块从噪声反馈频率信号中移除量化噪声，从而生成反馈频率信号。

Description

能够消除来自Σ-Δ调制器的量化噪声的分数N数字PLL
技术领域
本公开涉及锁定环路电路，诸如例如分数N/整数N锁相环路(PLL)或锁频环路(FLL)电路，并且特别涉及用于消除由分频器的Σ-Δ调制在锁定环路中产生的量化噪声的技术。
背景技术
诸如锁相环路电路等的锁定环路电路是无线电、无线和电信技术的基本组成部分。锁相环路或相位锁定环路(PLL)是一种控制系统，该控制系统生成具有与输入信号的相位有关的相位的输出信号。简单的PLL包括可变频率振荡器和相位检测器。该振荡器生成周期信号，并且该相位检测器将该信号的相位与参考周期信号的相位相比较，调整该振荡器以保持相位匹配。保持输入和输出相位锁定步骤也意味着保持输入和输出频率相同。因此，除了同步信号之外，PLL可以追踪输入频率，或者可以生成作为输入频率的倍数(或分数)的频率。
PLL电路可以仅以模拟技术或利用数字部件来实现。通过使用数字部件，可以减少PLL消耗的面积，可以降低锁定时间，并且可以容易地实现在不同频率下使用的PLL的可编程性。
参考图1，现在描述典型的PLL 20。PLL 20接收被馈送到相位差检测器22的第一输入的参考频率信号Fref，相位差检测器22示意性地是时间到数字转换器(TDC)相位检测器。TDC 22的第二输入接收反馈频率信号Fdiv。TDC 22确定参考频率信号Fref与反馈频率信号Fdiv之间的相位差，并且输出指示该测量的差异的数字信号Ddif。减法器24接收数字信号Ddif并且从其中减去量化噪声Qnoise。来自减法器24的输出通过数字滤波器26被滤波，该数字滤波器26生成控制信号Dcont。
数模转换器(DAC)电路28将数字控制信号Dcont转换为模拟控制信号Acont。示意性为电流控制振荡器(CCO)的振荡器电路18的控制输入接收模拟控制信号Acont并且生成输出时钟信号Fcco，该输出时钟信号Fcco具有取决于模拟控制信号Acont的幅度的频率。分频器电路(/N)32将输出时钟信号Fcco除以N，以生成反馈频率信号Fdiv，该反馈频率信号Fdiv与参考频率信号Fref相比较以控制环路操作。当Fref匹配Fdiv时，PLL 20被称为“锁定”。
Σ-Δ调制器(SDM)34量化频率控制字FCW，以生成用于分频器电路32的控制信号S。控制信号S在操作期间对分频器电路32进行调制，从而使输出时钟信号的频率为参考频率信号Fref的分数倍。
由减法器36从SDM 34的输出S中减去频率控制字FCW，以产生原始误差信号E，该原始误差信号E表示由频率控制字FCW的量化引入的量化噪声。原始误差信号E通过累加器38被积累以产生量化噪声信号Qnoise，如上所述，该量化噪声信号Qnoise从指示参考信号Fref与反馈信号Fdiv之间的所测量的相位差的数字信号Ddif中被减去。
虽然该实现提供了数字实现的分数N PLL，但是由于TDC 22，该设计的功耗可能不期望地高，并且可能生成分数杂散，导致在生成某些频率的信号时不期望的性能。
因此，需要进一步开发数字PLL电路。
发明内容
本发明内容被提供以介绍下面在详细描述中进一步描述的概念的选择。本发明内容无意标识所要求保护的主题的关键或基本特征，也无意用于帮助限制所要求保护的主题的范围。
本文中公开的锁相环路(PLL)电路包括相位检测器，该相位检测器接收参考频率信号和反馈频率信号并且被配置为输出指示参考频率信号与反馈频率信号之间的相位差的数字信号。数字环路滤波器对数字信号进行滤波。数模转换器将经滤波的数字信号转换成控制信号。振荡器基于控制信号来生成PLL时钟信号。Σ-Δ调制器根据频率控制字来调制分频器信号。分频器基于分频器信号来对PLL时钟信号进行分频，并且基于经分频的PLL时钟信号来生成噪声反馈频率信号。噪声滤波块从噪声反馈频率信号中移除量化噪声，从而生成反馈频率信号。
噪声滤波块可以包括延迟链和多路复用器，该延迟链被配置为生成噪声反馈频率信号的多个不同延迟版本，该多路复用器被配置为接收噪声反馈频率信号的多个不同延迟版本作为输入并且根据量化噪声来向相位检测器传递噪声反馈频率信号的多个不同延迟版本之一作为反馈频率信号。
延迟链可以包括多个串联连接缓冲器，每个缓冲器具有恒定延迟。延迟链和多路复用器可以协作以调整噪声反馈频率信号的相位以从噪声反馈频率信号中移除量化噪声。
控制电路可以被配置为从Σ-Δ调制器接收未成形量化误差，并且基于未成形量化误差来生成用于多路复用器的控制信号。控制电路可以通过以下来生成控制信号：从较高比特计数向较低比特计数量化未成形量化误差，以产生第一中间信号，向第一中间信号应用噪声传递函数，以产生第二中间信号，以及对第二中间信号进行积分以产生控制信号。控制电路可以在量化之前将未成形量化误差乘以缩放因子。
缩放因子电路可以被配置为计算将噪声反馈频率信号延迟PLL时钟信号的周期所需要的延迟链的延迟元件的数目，并且基于该数目来生成缩放因子。
延迟链可以包括多个串联连接的缓冲器，其中噪声反馈频率信号的多个不同延迟版本之一在多个串联连接的缓冲器中的每一个缓冲器的输出处被产生。缩放因子电路可以包括多个触发器，每个触发器具有耦合到多个串联连接的缓冲器中的不同缓冲器的输出的输入，并且通过噪声反馈频率信号的延迟版本而被钟控。二进制编码器可以从多个触发器中的每个触发器接收输出，并且被配置为基于来自多个触发器中的每个触发器的输出来计算将噪声反馈频率信号延迟PLL时钟信号的周期所需要的延迟链的延迟元件的数目并且基于该数目除以频率控制字中的位数来生成缩放因子。
延迟触发器可以接收噪声反馈频率信号作为输入，通过PLL时钟信号被钟控，并且生成噪声反馈频率信号的延迟版本作为输出。
在参考频率信号和反馈频率信号的相位匹配之后，可以激活缩放因子电路以计算缩放因子一次。在参考频率信号和反馈频率信号的相位匹配之后，缩放因子电路可以操作以连续地重新计算缩放因子。
在某些情况下，相位检测器可以是bang-bang相位检测器。振荡器可以是电流控制振荡器。
附图说明
图1是现有技术的数字分数N锁相环路电路的示意性框图；
图2是根据本公开的数字分数N锁相环路电路的示意性框图；以及
图3是用于与图2的数字分数N锁相环路电路一起使用的缩放因子电路的示意性框图。
具体实施方式
下面将描述本公开的一个或多个实施例。这些描述的实施例仅是本公开技术的示例。此外，为了提供简明的描述，实际实现的一些特征可能在说明书中没有被描述。当介绍本公开的各种实施例的元素时，冠词“一”、“一个”和“该”旨在表示存在这些元件中的一个或多个。术语“包括”、“包含”和“具有”旨在是包括性的，并且意味着除了所列出的元素之外可以存在附加元素。
参考图2，现在描述数字分数N/整数N锁相环路50。锁相环路50包括相位差检测器52，如图所示，该相位差检测器52可以是bang-bang相位检测器(BBPD)。BBPD 52接收参考频率信号Fref和反馈频率信号Sfb作为输入。BBPD 52确定参考频率信号Fref与反馈频率信号Sfb之间的相位差，并且输出指示该测量的差异的数字信号Ddif。数字信号Ddif通过诸如低通数字滤波器等数字滤波器54被滤波，该数字滤波器54生成控制信号Dcont。
数模转换器(DAC)56将数字控制信号Dcont转换为模拟控制信号Acont。示意性为电流控制振荡器(CCO)的振荡器电路58的控制输入接收模拟控制信号Acont并且生成输出时钟信号Fcco，该输出时钟信号Fcco具有取决于模拟控制信号Acont的幅度的频率Fco。分频器电路(/N)60将输出时钟信号Fcco除以N以生成信号Sn。
分频器电路60通过由Σ-Δ调制器(SDM)62生成的控制信号S而被调制和控制。Σ-Δ调制器62将K位(例如，16位)分数频率控制字FCW量化为用于分频器电路60的多级整数控制信号S，使得量化误差具有高通的形状。整数分频器60通过控制信号S被调制以产生分数分频。其他比特频率控制字可以被使用并且可以被量化为用于该控制信号的其他位数。
控制信号S可以表示为S＝FCW+E*NTF，其中E表示由Σ-Δ调制器62引入的未成形量化误差或噪声，并且其中NTF表示Σ-Δ调制器62的噪声传递函数。
由分频器电路60产生的输出Sn可以被表示为该输出Sn是反馈频率信号，该反馈频率信号包含来自Σ-Δ调制器62的量化噪声。由于S通过分频器电路60进行频率相位转换，所以Sn表示在分频器电路60之后输入到PLL的相位。
现在将讨论从信号Sn中消除量化噪声。控制电路63包括乘法器64，该乘法器64从Σ-Δ调制器62接收未成形量化误差E并且将该未成形量化误差E乘以缩放因子SF(将在下文描述)。未成形量化误差E的长度仍然是16位，因为选择了FCW的16位分数分辨率。为了消除该量化误差，通过量化块66将信号E量化为K个比特(例如，量化为相比于E的4比特或24db噪声改善的目标)，以产生信号EQ。Q表示在量化过程中添加的量化误差，并且可以被表示为Q＝E/16。EQ可以被表示为EQ＝E+Q。
所得到的信号EQ被传递通过噪声传递函数块68和积分器70。这产生控制信号Ef，如因此，目的是从Sn中减去Ef以产生反馈信号Sf。在数学上，这可以表示为：
由于所期望的信号Sfb为FCW*因此在环路中引入的相位误差为Q*NTF*在没有执行量化误差消除的情况下，所引入的相位误差将取而代之为E*NTF*这意味着量化误差消除将相位误差减小了1/16。
为了实现从Sn中减去量化误差Ef这一目标，使用延迟链71。延迟链71由与分频器电路60的输出信号Sn串联耦合的多个缓冲器72、74、76、78组成，并且延迟链71将Sn的多个不同延迟版本输出到多路复用器80，其中Sn的每个延迟版本具有彼此不同的延迟。多路复用器80由控制电路63生成的控制信号Ef控制。这用于消除量化误差E，并且剩余的是通过NTF 68和积分器函数70被成形的Q。恒定延迟(CD)在加法器59处被引入并且被保持，以便相位可以被延迟(如果Ef为正)以及被提前(如果Ef为负)。CD可以是总延迟元件的一半，并且Ef被添加到CD中以形成到多路复用器80的控制信号。例如，使用64个延迟元件，则在假设Ef在+32到-32的范围内的情况下，控制信号将为(32+Ef)。这尤其适用于第二级MASH 1-1调制器，因为NTF为(1-z-1)2。在积分函数1/(1-z-1)之后，由于E导致的相位偏移将为1*Tvco，即+16至-16延迟元件用于每个缓冲延迟Tcco/16。因此，要使用的总延迟元件为32个。当延迟随温度变化时，可以选择64个延迟元件以提供舒适的余量。
缓冲器72、74、76、78中的每一个可以引入相同量的延迟。
在每个缓冲器的延迟等于Tcco/16的情况下，其中Tcco表示Fcco的周期，将不需要除了延迟链71和多路复用器80之外的附加电路。然而，为了保持PLL 50的可编程性，在某些情况下，可以使用缩放电路79(图3所示)来计算使延迟等于Tcco将需要多少个缓冲器72、74、76、78。在一些情况下，缓冲器72、74、76、78的延迟可以随着温度而变化，并且因此缩放电路79可以改变活跃的缓冲器72、74、76、78的数目以进行补偿。
缩放电路79包括时钟触发器80，该时钟触发器80在其D输入处接收Sn，通过Fcco被钟控，并且提供对触发器82、84、86、88进行钟控的输出。因此，时钟触发器80将Sn延迟Fcco的一个周期。触发器82的D输入耦合到缓冲器72的输出，触发器84的D输入耦合到缓冲器74的输出，触发器86的D输入耦合到缓冲器76的输出，并且触发器88的D输入耦合到缓冲器78的输出。触发器82、84、86和88的Q输出被馈送到二进制编码器90，该二进制编码器90从这些Q输出生成缩放因子SF。缩放因子SF被计算为等于Fcco的周期的延迟元件的数目(被表示为NB)除以频率控制字FCW的位数。因此，在此，SF可以计算为SF＝NB/16。
在一些情况下，二进制编码器90激活，执行温度二进制转换，以在PLL 50已经锁定之后计算缩放因子SF一次。在其他情况下，二进制编码器90可以连续操作。在另外一些方面，二进制编码器90可以不频繁地被激活，以便调整因为温度变化而由缓冲器72、74、76、78提供的延迟的变化。二进制编码器90的这种激活例如可以是每10ms一次。
应当注意，在使用缩放电路79的实现中，噪声降低取决于NB。如果NB等于14，则E/Q变为14。
应当理解，Σ-Δ调制器34不需要操作以对分频器电路60进行调制，并且因此PLL50可以以整数分频模式而不是分数分频模式操作。值得注意的是，由于PLL 50的新颖设计，在分数分频模式下的功耗不高于在整数分频模式下的功耗。因此，PLL 50不仅具有低噪声，而且还具有低功耗。
虽然已经关于有限数目的实施例描述了本公开，但是受益于本公开的本领域技术人员将会理解，可以设想出不脱离本文中公开的范围的其他实施例。因此，本公开的范围仅由所附权利要求限制。

Claims (25)

1.一种锁相环路(PLL)电路，包括：
相位检测器，接收参考频率信号和反馈频率信号，并且被配置为输出指示所述参考频率信号与所述反馈频率信号之间的相位差的数字信号；
数字环路滤波器，被配置为对所述数字信号进行滤波；
数模转换器，被配置为将经滤波的数字信号转换成控制信号；
振荡器，被配置为基于所述控制信号来生成PLL时钟信号；
Σ-Δ调制器，被配置为根据频率控制字来调制分频器信号；
分频器，被配置为基于所述分频器信号来对所述PLL时钟信号进行分频，并且基于经分频的PLL时钟信号来生成噪声反馈频率信号；以及
噪声滤波块，被配置为从所述噪声反馈频率信号中移除量化噪声，从而生成所述反馈频率信号。
2.根据权利要求1所述的PLL电路，其中所述噪声滤波块包括：
延迟链，被配置为生成所述噪声反馈频率信号的多个不同延迟版本；以及
多路复用器，被配置为接收所述噪声反馈频率信号的所述多个不同延迟版本作为输入，并且根据所述量化噪声来向所述相位检测器传递所述噪声反馈频率信号的所述多个不同延迟版本之一作为所述反馈频率信号。
3.根据权利要求2所述的PLL电路，其中所述延迟链包括多个串联连接的缓冲器，每个缓冲器具有恒定延迟。
4.根据权利要求2所述的PLL电路，其中所述延迟链和所述多路复用器协作以调整所述噪声反馈频率信号的相位，以从所述噪声反馈频率信号中移除所述量化噪声。
5.根据权利要求2所述的PLL电路，还包括控制电路，所述控制电路被配置为从所述Σ-Δ调制器接收未成形量化误差，并且基于所述未成形量化误差来生成用于所述多路复用器的控制信号。
6.根据权利要求5所述的PLL电路，其中所述控制电路通过以下来生成所述控制信号：
从较高比特计数向较低比特计数量化所述未成形量化误差，以产生第一中间信号；
向所述第一中间信号应用噪声传递函数，以产生第二中间信号；以及
对所述第二中间信号进行积分以产生所述控制信号。
7.根据权利要求6所述的PLL电路，其中所述控制电路在所述量化之前将所述未成形量化误差乘以缩放因子。
8.根据权利要求7所述的PLL电路，还包括缩放因子电路，所述缩放因子电路被配置为计算将所述噪声反馈频率信号延迟所述PLL时钟信号的周期所需要的所述延迟链的延迟元件的数目，并且基于所述数目来生成所述缩放因子。
9.根据权利要求8所述的PLL电路，其中所述延迟链包括多个串联连接的缓冲器，其中所述噪声反馈频率信号的所述多个不同延迟版本之一在所述多个串联连接的缓冲器中的每一个缓冲器的输出处被产生；并且其中所述缩放因子电路包括：
多个触发器，每个触发器具有耦合到所述多个串联连接的缓冲器中的不同缓冲器的输出的输入并且通过所述噪声反馈频率信号的延迟版本而被钟控；
二进制编码器，从所述多个触发器中的每个触发器接收输出，并且被配置为基于来自所述多个触发器中的每个触发器的所述输出来计算将所述噪声反馈频率信号延迟所述PLL时钟信号的周期所需要的所述延迟链的延迟元件的数目，并且被配置为基于所述数目除以所述频率控制字中的位数来生成所述缩放因子。
10.根据权利要求9所述的PLL电路，还包括延迟触发器，所述延迟触发器接收所述噪声反馈频率信号作为输入，通过所述PLL时钟信号被钟控，并且生成所述噪声反馈频率信号的所述延迟版本作为输出。
11.根据权利要求8所述的PLL电路，其中在所述参考频率信号的相位和所述反馈频率信号的相位匹配之后，所述缩放因子电路被激活以计算所述缩放因子一次。
12.根据权利要求8所述的PLL电路，其中在所述参考频率信号的相位和所述反馈频率信号的相位匹配之后，所述缩放因子电路操作以连续地重新计算所述缩放因子。
13.根据权利要求1所述的PLL电路，其中所述相位检测器包括bang-bang相位检测器。
14.根据权利要求1所述的PLL电路，其中所述振荡器包括电流控制振荡器。
15.一种方法，包括：
生成指示参考频率信号与反馈频率信号之间的相位差的数字信号；
对所述数字信号进行滤波；
将经滤波的数字信号转换为控制信号；
基于所述控制信号来生成PLL时钟信号；
根据频率控制字来调制分频器信号；
基于所述分频器信号来对所述PLL时钟信号进行分频，以基于经分频的PLL时钟信号来生成噪声反馈频率信号；以及
从所述噪声反馈频率信号中移除量化噪声，从而生成所述反馈频率信号。
16.根据权利要求15所述的方法，其中所述量化噪声通过以下被移除：
生成所述噪声反馈频率信号的多个不同延迟版本；以及
传递所述噪声反馈频率信号的多个不同延迟版本之一作为所述反馈频率信号。
17.根据权利要求16所述的方法，其中所述噪声反馈频率信号的所述多个不同延迟版本之一的所述传递响应于控制信号而被执行；并且其中所述控制信号通过以下来生成：
从较高比特计数向较低比特计数量化与所述量化噪声相关的未成形量化误差，以产生第一中间信号；
向所述第一中间信号应用噪声传递函数，以产生第二中间信号；以及
对所述第二中间信号进行积分以产生所述控制信号。
18.根据权利要求17所述的方法，还包括在所述量化之前将所述未成形量化误差乘以缩放因子。
19.根据权利要求18所述的方法，其中所述缩放因子通过以下来确定：
计算将所述噪声反馈频率信号延迟所述PLL时钟信号的周期所需要的延迟链的延迟元件的数目；以及
基于所述数目来生成所述缩放因子。
20.一种电路，包括：
锁相环路(PLL)电路，包括反馈环路，所述反馈环路包括：
分频器，基于分频器控制信号进行操作；
多个串联连接的缓冲器；
多路复用器，被配置为选择来自所述多个串联连接的缓冲器的一个输出，以基于多路复用器控制信号来生成用于补偿的反馈信号；
控制电路，被配置为接收未成形量化误差，并且：
对所述分频器控制信号中的未成形量化误差进行量化，以产生第一中间信号，
向所述第一中间信号应用噪声传递函数，以产生第二中间信号，以及
对所述第二中间信号进行积分以产生所述多路复用器控制信号。
21.根据权利要求20所述的电路，其中在所述量化之前，所述控制电路将所述未成形量化误差乘以缩放因子。
22.根据权利要求21所述的电路，其中所述分频器产生用于所述PLL的噪声反馈频率信号；并且所述电路还包括缩放因子电路，所述缩放因子电路被配置为计算将所述噪声反馈频率信号延迟PLL时钟信号的周期所需要的所述多个串联连接的缓冲器的数目并且基于所述数目来生成所述缩放因子。
23.根据权利要求22所述的电路，其中所述噪声反馈频率信号的多个不同延迟版本之一在所述多个串联连接的缓冲器中的每个缓冲器的输出处被产生。
24.根据权利要求23所述的电路，其中所述缩放因子电路包括：
多个触发器，每个触发器具有耦合到所述多个串联连接的缓冲器中的不同缓冲器的输出的输入并且通过所述噪声反馈频率信号的延迟版本而被钟控；
二进制编码器，从所述多个触发器中的每个触发器接收输出，并且被配置为基于来自所述多个触发器中的每个触发器的所述输出来计算将所述噪声反馈频率信号延迟所述PLL时钟信号的周期所需要的所述多个串联连接的缓冲器的数目，并且被配置为基于所述数目除以在所述分频器控制信号的生成中使用的频率控制字中的位数来生成所述缩放因子。
25.根据权利要求24所述的电路，还包括延迟触发器，所述延迟触发器接收所述噪声反馈频率信号作为输入，通过所述PLL时钟信号被钟控，并且生成所述噪声反馈频率信号的所述延迟版本作为输出。
CN201710883980.8A 2017-03-28 2017-09-26 能够消除来自σ-δ调制器的量化噪声的分数n数字pll Active CN108667458B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/471,483 US10090845B1 (en) 2017-03-28 2017-03-28 Fraction-N digital PLL capable of canceling quantization noise from sigma-delta modulator
US15/471,483 2017-03-28

Publications (2)

Publication Number Publication Date
CN108667458A true CN108667458A (zh) 2018-10-16
CN108667458B CN108667458B (zh) 2022-06-07

Family

ID=62404051

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201721243905.7U Withdrawn - After Issue CN207399178U (zh) 2017-03-28 2017-09-26 锁相环路电路和用于消除量化噪声的电路
CN201710883980.8A Active CN108667458B (zh) 2017-03-28 2017-09-26 能够消除来自σ-δ调制器的量化噪声的分数n数字pll

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201721243905.7U Withdrawn - After Issue CN207399178U (zh) 2017-03-28 2017-09-26 锁相环路电路和用于消除量化噪声的电路

Country Status (2)

Country Link
US (1) US10090845B1 (zh)
CN (2) CN207399178U (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110069008A (zh) * 2019-04-29 2019-07-30 复旦大学 一种时间数字转换器系统及包含该系统的倍数延迟锁相环
CN113016139A (zh) * 2019-10-21 2021-06-22 京东方科技集团股份有限公司 用于产生高比率倍频时钟信号的数字时钟电路
CN113039504A (zh) * 2019-10-09 2021-06-25 京东方科技集团股份有限公司 数字时钟信号发生器、芯片和扩频同步时钟信号产生方法
CN113228522A (zh) * 2019-10-09 2021-08-06 京东方科技集团股份有限公司 用于数据传输的由同步扩频时钟信号驱动的数字收发器
CN114337662A (zh) * 2021-12-30 2022-04-12 成都海光微电子技术有限公司 一种数字锁相环和噪声消除方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090845B1 (en) * 2017-03-28 2018-10-02 Stmicroelectronics International N.V. Fraction-N digital PLL capable of canceling quantization noise from sigma-delta modulator
US10291389B1 (en) * 2018-03-16 2019-05-14 Stmicroelectronics International N.V. Two-point modulator with matching gain calibration
EP3871051A4 (en) * 2018-10-22 2022-08-03 Innophase, Inc. TIME TO DIGITAL CONVERTER WITH INCREASED RANGE AND SENSITIVITY
US10998911B1 (en) 2019-12-30 2021-05-04 Nxp Usa, Inc. Fractional N PLL with sigma-delta noise cancellation
CN111900978B (zh) * 2020-08-07 2021-11-23 上海橙群微电子有限公司 锁相环电路、发射机和无线收发系统
US11115037B1 (en) 2020-09-11 2021-09-07 Apple Inc. Spur cancelation in phase-locked loops using a reconfigurable digital-to-time converter
CN112311391B (zh) * 2020-10-23 2024-01-23 海光信息技术股份有限公司 一种时间数字转换器、锁相环及电子设备
CN114124120B (zh) * 2021-10-12 2023-08-04 海德斯通信有限公司 一种接收机以及通信装置
KR20230079723A (ko) * 2021-11-29 2023-06-07 삼성전자주식회사 위상 쉬프터를 포함하는 분수 분주기 및 이를 포함하는 분수 분주형 위상 고정 루프
TWI815402B (zh) * 2022-04-18 2023-09-11 瑞鼎科技股份有限公司 具同步模組的多晶片系統及其適用之鎖相迴路電路
CN114696821B (zh) * 2022-06-02 2022-08-30 绍兴圆方半导体有限公司 基于周期-周期增益校正的开环小数分频器和时钟系统
CN115833842B (zh) * 2022-11-21 2024-01-26 泛升云微电子(北京)有限公司 单环δ-σ调制器、锁相环及芯片

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064272A (en) * 1998-07-01 2000-05-16 Conexant Systems, Inc. Phase interpolated fractional-N frequency synthesizer with on-chip tuning
US6359950B2 (en) * 1998-09-03 2002-03-19 Infineon Technologies. Digital PLL (phase-locked loop) frequency synthesizer
US20050057311A1 (en) * 2003-09-12 2005-03-17 Rohm Co., Ltd. Clock generation system
US6943600B2 (en) * 2002-12-23 2005-09-13 Stmicroelectronics Belgium Nv Delay-compensated fractional-N frequency synthesizer
CN1926766A (zh) * 2004-02-12 2007-03-07 英飞凌科技股份公司 用于低μ技术的数字锁相环
CN102006065A (zh) * 2009-09-02 2011-04-06 中国科学院微电子研究所 一种用于减少σδ调制器量化噪声的分数锁相环结构
US20130257485A1 (en) * 2012-03-30 2013-10-03 Broadcom Corporation Systems, circuits, and methods for a digital frequency synthesizer
CN103814524A (zh) * 2011-08-05 2014-05-21 高通股份有限公司 在反馈环路中具有相位校正的锁相环
CN104333378A (zh) * 2014-09-25 2015-02-04 中国电子科技集团公司第四十一研究所 一种快速锁相低噪声信号发生器及信号发生方法
WO2016095679A1 (zh) * 2014-12-18 2016-06-23 华为技术有限公司 数字小数分频锁相环控制方法及锁相环
US9438254B1 (en) * 2015-05-21 2016-09-06 Stmicroelectronics International N.V. Charge pump circuit for a phase locked loop
CN207399178U (zh) * 2017-03-28 2018-05-22 意法半导体国际有限公司 锁相环路电路和用于消除量化噪声的电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005060470A1 (de) * 2005-12-17 2007-06-21 Atmel Germany Gmbh PLL-Frequenzgenerator
US8653869B2 (en) * 2011-10-20 2014-02-18 Media Tek Singapore Pte. Ltd. Segmented fractional-N PLL
US9584139B2 (en) * 2014-09-24 2017-02-28 Intel IP Corporation Phase tracker for a phase locked loop

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064272A (en) * 1998-07-01 2000-05-16 Conexant Systems, Inc. Phase interpolated fractional-N frequency synthesizer with on-chip tuning
US6359950B2 (en) * 1998-09-03 2002-03-19 Infineon Technologies. Digital PLL (phase-locked loop) frequency synthesizer
US6943600B2 (en) * 2002-12-23 2005-09-13 Stmicroelectronics Belgium Nv Delay-compensated fractional-N frequency synthesizer
US20050057311A1 (en) * 2003-09-12 2005-03-17 Rohm Co., Ltd. Clock generation system
CN1926766A (zh) * 2004-02-12 2007-03-07 英飞凌科技股份公司 用于低μ技术的数字锁相环
CN102006065A (zh) * 2009-09-02 2011-04-06 中国科学院微电子研究所 一种用于减少σδ调制器量化噪声的分数锁相环结构
CN103814524A (zh) * 2011-08-05 2014-05-21 高通股份有限公司 在反馈环路中具有相位校正的锁相环
US20130257485A1 (en) * 2012-03-30 2013-10-03 Broadcom Corporation Systems, circuits, and methods for a digital frequency synthesizer
CN104333378A (zh) * 2014-09-25 2015-02-04 中国电子科技集团公司第四十一研究所 一种快速锁相低噪声信号发生器及信号发生方法
WO2016095679A1 (zh) * 2014-12-18 2016-06-23 华为技术有限公司 数字小数分频锁相环控制方法及锁相环
US9438254B1 (en) * 2015-05-21 2016-09-06 Stmicroelectronics International N.V. Charge pump circuit for a phase locked loop
CN207399178U (zh) * 2017-03-28 2018-05-22 意法半导体国际有限公司 锁相环路电路和用于消除量化噪声的电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ZHUO ZHANG 等: "A Cint-less type-II PLL with ΔΣ DAC based frequency acquisition and reduced quantization noise", 《2012 IEEE ASIAN SOLID STATE CIRCUITS CONFERENCE (A-SSCC)》 *
杜云鹏: "小数锁相环应用中降低量化噪声的研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110069008A (zh) * 2019-04-29 2019-07-30 复旦大学 一种时间数字转换器系统及包含该系统的倍数延迟锁相环
CN113039504A (zh) * 2019-10-09 2021-06-25 京东方科技集团股份有限公司 数字时钟信号发生器、芯片和扩频同步时钟信号产生方法
CN113228522A (zh) * 2019-10-09 2021-08-06 京东方科技集团股份有限公司 用于数据传输的由同步扩频时钟信号驱动的数字收发器
CN113228522B (zh) * 2019-10-09 2023-03-07 京东方科技集团股份有限公司 用于数据传输的由同步扩频时钟信号驱动的数字收发器
CN113016139A (zh) * 2019-10-21 2021-06-22 京东方科技集团股份有限公司 用于产生高比率倍频时钟信号的数字时钟电路
CN113016139B (zh) * 2019-10-21 2024-03-29 京东方科技集团股份有限公司 用于产生高比率倍频时钟信号的数字时钟电路
CN114337662A (zh) * 2021-12-30 2022-04-12 成都海光微电子技术有限公司 一种数字锁相环和噪声消除方法
CN114337662B (zh) * 2021-12-30 2023-09-08 成都海光微电子技术有限公司 一种数字锁相环和噪声消除方法

Also Published As

Publication number Publication date
CN108667458B (zh) 2022-06-07
US20180287620A1 (en) 2018-10-04
CN207399178U (zh) 2018-05-22
US10090845B1 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
CN207399178U (zh) 锁相环路电路和用于消除量化噪声的电路
KR101228395B1 (ko) 자기-정정 위상-디지털 전달 함수를 갖는 위상-동기 루프
EP1000462B1 (en) Frequency synthesizer systems and methods for three-point modulation with a dc response
EP0772913B1 (en) Fractional-n frequency synthesizer with a delta-sigma frequency discriminator
US7271666B1 (en) Method and apparatus for canceling jitter in a fractional-N phase-lock loop (PLL)
JP4018246B2 (ja) 周波数シンセサイザ及びその方法
US20160087642A1 (en) Dither-less error feedback fractional-n frequency synthesizer systems and methods
US8994420B2 (en) Higher-order phase noise modulator to reduce spurs and quantization noise
CN103004096A (zh) 数字锁相环时钟系统
US20120038426A1 (en) Pll frequency synthesizer, wireless communication apparatus and pll frequency synthesizer controlling method
KR20060045139A (ko) 델타 시그마 변조형 분수 분주 ｐｌｌ 주파수 신시사이저,및 무선 통신 장치
CN109995360B (zh) 抑制扰动的锁相环
JP4275502B2 (ja) フラクショナルｎ周波数シンセサイザ及びフラクショナルｎ周波数シンセサイズ方法
US20060139194A1 (en) Sigma-delta modulator for PLL circuits
US11804847B2 (en) Fractional frequency synthesis by sigma-delta modulating frequency of a reference clock
CN105721365A (zh) 噪声整形电路、数字时间转换器、以及噪声整形方法
US6822593B2 (en) Digital to digital Sigma-Delta modulator and digital frequency synthesizer incorporating the same
JP3364206B2 (ja) 周波数シンセサイザ装置、通信装置、周波数変調装置及び周波数変調方法
KR100801034B1 (ko) 지연된 클럭 신호들을 이용하여 시그마-델타 변조시노이즈을 줄이는 방법과 이를 이용한 프랙셔널 분주 방식의위상고정루프
JPH0795055A (ja) ディジタル位相同期装置
US7724094B2 (en) Digital phase locked loop and method for correcting interference components in a phase locked loop
US8723607B2 (en) Phase locked loop
EP2818946A1 (en) Low quantization noise time-to-digital conversion
KR101898585B1 (ko) 디지털 제어 발진기 기반 확산 스펙트럼 클럭 발생 장치
Temporiti et al. Insights into wideband fractional all-digital PLLs for RF applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant