CN108630610B - 鳍式场效应管及其形成方法 - Google Patents

鳍式场效应管及其形成方法 Download PDF

Info

Publication number
CN108630610B
CN108630610B CN201710169212.6A CN201710169212A CN108630610B CN 108630610 B CN108630610 B CN 108630610B CN 201710169212 A CN201710169212 A CN 201710169212A CN 108630610 B CN108630610 B CN 108630610B
Authority
CN
China
Prior art keywords
hard mask
layer
forming
fin
dummy gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710169212.6A
Other languages
English (en)
Other versions
CN108630610A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710169212.6A priority Critical patent/CN108630610B/zh
Publication of CN108630610A publication Critical patent/CN108630610A/zh
Application granted granted Critical
Publication of CN108630610B publication Critical patent/CN108630610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种鳍式场效应管及其形成方法，所述鳍式场效应管的形成方法包括：提供半导体衬底，所述半导体衬底上具有多个分立的鳍部；形成横跨所述鳍部的伪栅极，所述伪栅极覆盖鳍部的部分顶部和侧壁，且所述伪栅极顶部表面具有硬掩膜；在所述伪栅极露出的鳍部上形成牺牲层，且所述牺牲层露出所述硬掩膜顶部；对所述牺牲层露出的所述硬掩膜进行离子掺杂处理，降低所述硬掩膜的硬度；去除所述牺牲层；在所述伪栅极露出的鳍部上形成层间介质层；以所述伪栅极为停止层，通过平坦化处理去除所述硬掩膜并使所述层间介质层露出所述伪栅极顶部；去除所述伪栅极，在所述层间介质层中形成开口。本发明形成的鳍式场效应管的电学性能得到提高。

Description

鳍式场效应管及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种鳍式场效应管及其形成方法。
背景技术
随着半导体技术的飞速发展，半导体器件的特征尺寸不断缩小。半导体器件特征尺寸的减小对半导体器件的性能提出了更高的要求。
目前，金属-氧化物半导体场效应晶体管(MOSFET)的尺寸正在不断变小。为了适应工艺节点的减小，MOSFET场效应管的沟道长度也在逐渐缩短。沟道长度的缩短具有增加芯片的管芯密度、增加MOSFET场效应管的开关速度等好处。
然而，沟道长度的缩短容易造成栅极对沟道控制能力变差的问题，从而使栅极电压夹断(pinch off)沟道的难度也越来越大，进而引起亚阀值漏电现象，即出现短沟道效应(short-channel effects，SCE)。
因此，为了更好地适应器件尺寸按比例缩小的要求，半导体工艺逐渐从平面MOSFET晶体管向具有更高功效的三维立体式晶体管(如鳍式场效应管)过渡。鳍式场效应晶体管具有很好的沟道控制能力，可以减小短沟道效应。
然而，现有技术鳍式场效应晶体管存在电学性能不能满足半导体领域技术发展需求的问题。因此，如何提高鳍式场效应管的电学性能，成为亟需解决的问题。
发明内容
本发明解决的问题是提供一种鳍式场效应管及其形成方法，提高鳍式场效应管的电学性能。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有多个分立的鳍部；形成横跨所述鳍部的伪栅极，所述伪栅极覆盖鳍部的部分顶部和侧壁，且所述伪栅极顶部表面具有硬掩膜；在所述伪栅极露出的鳍部上形成牺牲层，且所述牺牲层露出所述硬掩膜顶部；对所述牺牲层露出的所述硬掩膜进行离子掺杂处理，降低所述硬掩膜的硬度；去除所述牺牲层；在所述伪栅极露出的鳍部上形成层间介质层；以所述伪栅极为停止层，通过平坦化处理去除所述硬掩膜并使所述层间介质层露出所述伪栅极顶部；去除所述伪栅极，在所述层间介质层中形成开口；形成填充所述开口的金属栅极。
可选的，所述离子掺杂处理采用的掺杂离子为氩离子或者硅离子。
可选的，所述氩离子的掺杂剂量为1.0E14atom/cm2至1.0E20atom/cm2。
可选的，所述硅离子的掺杂剂量为1.0E14atom/cm2至5.0E20atom/cm2。
可选的，形成横跨所述鳍部的伪栅极的步骤包括：在所述鳍部以及所述鳍部露出的半导体衬底上形成伪栅极层；在所述伪栅极层上形成硬掩膜；以所述硬掩膜为掩膜刻蚀所述伪栅极层，形成横跨所述鳍部的伪栅极，所述伪栅极覆盖鳍部的部分顶部和侧壁。
可选的，所述硬掩膜的材料为氮化硅；所述层间介质层的材料为氧化硅。
可选的，以所述伪栅极为停止层，通过平坦化处理去除所述硬掩膜，且使所述层间介质层露出所述伪栅极顶部的步骤包括：以所述硬掩膜为停止层，通过第一平坦化处理去除部分所述层间介质层，露出所述硬掩膜顶部；通过第二平坦化处理去除所述硬掩膜以及高于所述伪栅极顶部的层间介质层。
可选的，所述牺牲层的材料为有机物。
可选的，所述有机物包括BARC、DARC、ODL中的一种或者多种。
可选的，形成所述牺牲层的步骤包括：通过旋涂工艺在所述伪栅极露出的鳍部上形成牺牲膜，且所述牺牲膜顶部高于所述硬掩膜顶部；平坦化所述牺牲膜，直至露出硬掩膜顶部，形成所述牺牲层。
可选的，形成所述伪栅极之后，形成所述牺牲层之前，所述形成方法还包括：在位于所述伪栅极两侧的鳍部中形成源漏掺杂区；在所述源漏掺杂区、伪栅极侧壁、硬掩膜的侧壁以及顶部上形成刻蚀停止层；在形成所述牺牲层的工艺步骤中，所述牺牲层露出位于所述硬掩膜上的刻蚀停止层顶部。
可选的，去除所述牺牲层的工艺步骤包括：去除部分厚度的牺牲层；在去除部分厚度的牺牲层之后，去除剩余牺牲层露出的刻蚀停止层；去除所述剩余牺牲层。
可选的，去除剩余牺牲层露出的刻蚀停止层的步骤中，在沿垂直于半导体衬底表面的方向上，去除的刻蚀停止层厚度为2nm至5nm。
可选的，形成所述金属栅极之后，所述形成方法还包括：刻蚀所述层间介质层以及位于所述源漏掺杂区上的刻蚀停止层，形成露出所述源漏掺杂区的接触孔；形成填充满所述接触孔的接触插塞。
相应的，本发明还提供一种鳍式场效应管，其特征在于，包括：半导体衬底，所述半导体衬底上具有多个分立的鳍部；横跨所述鳍部的伪栅极，所述伪栅极覆盖鳍部的部分顶部和侧壁；位于所述伪栅极顶部表面的硬掩膜，位于所述伪栅极顶部表面经历过离子掺杂处理的硬掩膜，且所述离子掺杂处理降低所述硬掩膜的硬度；位于所述伪栅极两侧鳍部中的源漏掺杂区；位于所述伪栅极之间的牺牲层，所述牺牲层露出所述硬掩膜顶部。
可选的，所述离子掺杂处理的掺杂离子包括：氩离子或者硅离子。
可选的，所述氩离子的浓度为1.0E19atom/cm3至5.0E20atom/cm3。
可选的，所述硅离子的浓度为1.0E19atom/cm3至2.0E21atom/cm3。
可选的，所述硬掩膜的材料为氮化硅。
可选的，所述牺牲层的材料为有机物。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应管形成方法的技术方案中，由于在形成牺牲层的步骤之后，对所述牺牲层露出的硬掩膜进行离子掺杂处理，降低了所述硬掩膜的硬度，使得所述硬掩膜与所述层间介质层之间的硬度差距得到缩小；因此，在通过平坦化处理去除所述硬掩膜并使层间介质层露出伪栅极顶部的工艺过程中，改善了由于所述硬度差距过大而产生的层间介质层表面具有凹陷的问题；进而，由于所述层间介质层表面的凹陷问题得到缓解，可以改善在对层间介质层进行平坦化处理过程中所述伪栅极受损的问题，改善伪栅极高度减小以及层间介质层高度减小的问题；相应的，由于所述伪栅极高度以及层间介质层高度决定了后续形成的金属栅极的高度，因此本发明相应解决了金属栅极高度减小的问题，从而提高了形成的鳍式场效应管的电学性能。
可选方案中，所述牺牲层的材料为有机物。具体地，所述有机物包括BARC、DARC、ODL中的一种或者多种。所述有机物具有台阶覆盖性好，且易于被去除的好处，选用所述有机物作为所述牺牲层的材料，使得所述硬掩膜进行离子掺杂处理，降低所述硬掩膜的硬度之后，所述牺牲层可以采用简单的工艺进行去除，且对所述源漏掺杂区造成不良影响小，从而提高了鳍式场效应管的电学性能。
附图说明
图1至图4是一种鳍式场效应管形成方法各步骤的结构示意图；
图5至图18是本发明鳍式场效应管一实施例形成过程各个步骤的结构示意图；
图19是本发明鳍式场效应管一实施例的结构示意图。
具体实施方式
根据背景技术形成的鳍式场效应管的电学性能有待提高。现结合一种鳍式场效应管形成方法，分析其电学性能有待提高的原因。
参考图1至图4，示出了一种鳍式场效应管形成方法各步骤的结构示意图。
参考图1，提供衬底100，所述衬底100上具有多个分立的鳍部110；在所述鳍部110露出的衬底100上形成隔离结构120，所述隔离结构120覆盖所述鳍部110的部分侧壁，且所述隔离结构120顶部低于所述鳍部110顶部；形成横跨所述鳍部110的伪栅极150，所述伪栅极150覆盖所述鳍部110的部分顶部和侧壁；在所述伪栅极150的侧壁上形成侧墙170；在所述伪栅极150两侧的鳍部110中形成源漏掺杂区140，所述源漏掺杂区140掺杂有P型离子或者N型离子；形成覆盖所述源漏掺杂区140和伪栅极150的刻蚀停止层130。
形成横跨所述鳍部110的伪栅极150的步骤包括：形成横跨所述鳍部110的栅极层，所述栅极层覆盖所述鳍部110；在部分栅极层上形成硬掩膜层160；以所述硬掩膜层为掩膜刻蚀所述栅极层，形成横跨鳍部110的伪栅极150，所述伪栅极150覆盖鳍部110的部分顶部和侧壁；保留位于所述伪栅极150顶部的硬掩膜层160。
参考图2，形成覆盖所述鳍部110的层间介质层180，所述层间介质层180顶部高于所述伪栅极150顶部。
参考图3，以所述刻蚀停止层130为停止层，第一平坦化所述层间介质层180，直至露出刻蚀停止层130顶部。
参考图4，以所述伪栅极150为停止层，第二平坦化所述层间介质层180，直至露出伪栅极150顶部，在第二平坦化所述层间介质层180的过程中去除所述刻蚀停止层130和硬掩膜层160(参考图3)。
上述形成方法形成的鳍式场效应管的电学性能有待提高。
经分析发现，导致鳍式场效应管的电学性能有待提高的原因包括：所述刻蚀停止层130和硬掩膜层160的材料为氮化硅；所述层间介质层180的材料为氧化硅。在第二平坦化所述层间介质层180，去除所述刻蚀停止层130和硬掩膜层160的步骤中，由于氮化硅材料的硬度与氧化硅材料的硬度差较大，使得第二平坦化处理所述氮化硅和氧化硅时的去除速率相差较大，从而在层间介质层180表面产生了凹陷P(参考图4)，降低了鳍式场效应管的器件均匀性。
为了获得具有平坦表面的层间介质层180，所述第二平坦化去除层间介质层180的量增大，进而造成所述第二平坦化将去除部分厚度的伪栅极150，继而导致在第二平坦化后所述伪栅极150高度减小。相应的，由于所述伪栅极150高度和层间介质层180高度决定了后续形成的金属栅极的高度，所述金属栅极高度减小导致了鳍式场效应管的电学性能得到降低。
为了解决上述技术问题，本发明提供一种鳍式场效应管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有多个分立的鳍部；形成横跨所述鳍部的伪栅极，所述伪栅极覆盖鳍部的部分顶部和侧壁，且所述伪栅极顶部表面具有硬掩膜；在所述伪栅极露出的鳍部上形成牺牲层，且所述牺牲层露出所述硬掩膜顶部；对所述牺牲层露出的所述硬掩膜进行离子掺杂处理，降低所述硬掩膜的硬度；去除所述牺牲层；在所述伪栅极露出的鳍部上形成层间介质层；以所述伪栅极为停止层，通过平坦化处理去除所述硬掩膜并使所述层间介质层露出所述伪栅极顶部；去除所述伪栅极，在所述层间介质层中形成开口；形成填充所述开口的金属栅极。
由于在形成所述牺牲层的步骤之后，对所述牺牲层露出的所述硬掩膜进行离子掺杂处理，降低了硬掩膜的硬度，使得硬掩膜与层间介质层之间的硬度差缩小；因此，在通过平坦化处理去除所述硬掩膜并使层间介质层露出伪栅极顶部的工艺过程中，减缓或避免了由于所述硬度差过大而产生的层间介质层表面具有凹陷的问题；进而，由于所述层间介质层表面的凹陷问题得到缓解，可以减缓或避免在对层间介质层进行平坦化处理过程中所述伪栅极被研磨的问题，减缓或避免伪栅极高度减小以及层间介质层高度减小；相应的，由于所述伪栅极高度以及层间介质层高度决定了后续形成的金属栅极的高度，因此本发明相应解决了金属栅极高度减小的问题，从而提高了形成的鳍式场效应管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图18是本发明鳍式场效应管一实施例形成过程的结构示意图。
参考图5，提供半导体衬底200，所述半导体衬底200上具有多个分立的鳍部210。
本实施例中，所述半导体衬底200包括PMOS区域I和NMOS区域II，相应形成的鳍式场效应管为CMOS器件。在其他实施例中，所述半导体衬底可以仅包括PMOS区域或者NMOS区域中的一种，相应形成的鳍式场效应管为PMOS器件或者NMOS器件。
本实施例中，所述半导体衬底200的材料为硅。在本发明其他实施例中，所述半导体衬底200的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。在其他实施例中，所述半导体衬底200还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，所述鳍部210的材料为硅。在本发明其他实施例中，所述鳍部210的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述半导体衬底200上还形成有隔离结构220，所述隔离结构220覆盖所述鳍式210的部分侧壁表面，且所述隔离结构220顶部低于所述鳍部210顶部。
所述隔离结构220可以起到电学隔离相邻鳍部210的作用。
本实施例中，所述隔离结构220的材料为氧化硅。在本发明其他实施例中，所述隔离结构220的材料还可以为氮化硅或氮氧化硅。
参考图6，形成横跨所述鳍部210的伪栅极250，所述伪栅极250覆盖鳍部210的部分顶部和侧壁，且所述伪栅极250顶部表面具有硬掩膜260。
本实施例中，所述伪栅极250为后续形成金属栅极占据空间位置，定义后续形成的金属栅极的位置和尺寸。
形成所述伪栅极250的步骤包括：在所述鳍部210以及所述鳍部210露出的半导体衬底200上形成伪栅极层；在所述伪栅极层上形成硬掩膜260；以所述硬掩膜260为掩膜刻蚀所述伪栅极层，形成横跨所述鳍部210的伪栅极250，所述伪栅极250覆盖鳍部210的部分顶部和侧壁。
本实施例中，所述伪栅极250的材料为多晶硅。所述硬掩膜260的材料为氮化硅。
在本发明其他实施例中，在形成所述伪栅极的步骤之前，所述鳍部上还可以形成有栅介质层(图未示)；所述栅介质层的材料为氧化物。
本实施例中，在形成所述伪栅极250的步骤之后，所述形成方法还包括：在所述伪栅极250的侧壁形成侧墙280；所述侧墙280的作用是用来定义后续工艺中源漏掺杂区的位置。
参考图7，形成所述伪栅极250之后，在位于所述伪栅极250两侧的鳍部210中形成源漏掺杂区240。
形成所述源漏掺杂区240的步骤包括：以所述侧墙280为掩膜，刻蚀所述伪栅极250两侧部分厚度的鳍部210，在所述伪栅极250两侧的鳍部210内形成凹槽(图未示)；采用选择性外延工艺，在所述凹槽内形成外延层(图中未标示)，且在形成所述外延层的工艺过程中，原位掺杂N型离子或P型离子以形成所述源漏掺杂区240。
位于PMOS区域I的所述源漏掺杂区240的材料包括Si或者SiGe，且所述源漏掺杂区240内掺杂有P型离子，所述P型离子为B、Ga或In；位于NMOS区域II的所述源漏掺杂区240的材料包括Si或者SiC，且所述源漏掺杂区240内掺杂有N型离子，所述N型离子为P、As或Sb。
参考图8，在所述隔离结构220顶部、源漏掺杂区240顶部、侧墙280的侧壁、硬掩膜260的侧壁以及顶部上形成刻蚀停止层230。
所述刻蚀停止层230的作用包括：在后续形成暴露出源漏掺杂区240的接触孔的刻蚀工艺过程中，所述刻蚀工艺对所述刻蚀停止层230的刻蚀速率小，从而避免对源漏掺杂区240造成损伤，对所述源漏掺杂区240起到保护作用。本实施例中，所述刻蚀停止层230的材料为氮化硅。
形成所述刻蚀停止层230的工艺包括化学气相沉积、物理气相沉积以及原子层沉积。本实施例中，采用的原子层沉积工艺的参数包括：通入前驱气体SiH2Cl2和NH3，气体流量为1000SCCM至4000SCCM，温度为200摄氏度至600摄氏度，压强为1mtorr至100mtorr，沉积次数为30次至1000次。
参考图9和图10，形成覆盖所述鳍部210且位于所述伪栅极250之间的牺牲层291(见图10)，所述牺牲层291露出所述位于硬掩膜260上的刻蚀停止层230。
本实施例中，所述牺牲层291露出所述位于硬掩膜260上的刻蚀停止层230。在本发明其他实施例中，所述硬掩膜上还可以不具有所述刻蚀停止层，相应的，所述牺牲层露出所述硬掩膜顶部。
参考图9，通过旋涂工艺形成覆盖所述伪栅极250和所述鳍部210的牺牲膜290，所述牺牲膜290顶部高于所述伪栅极250顶部。
所述牺牲膜290为后续形成牺牲层提供工艺基础。所述牺牲膜290的材料为有机物。具有地，所述有机物包括底部抗反射层(BARC，Bottom Anti-reflect Coating)、介电抗反射层(DARC，Dielectric Anti-reflect Coating)、有机介电层(ODL，OrganicDielectric Layer)中的一种或者多种。所述有机物具有台阶覆盖性好，且易于被去除的好处。本实施例中，所述旋涂工艺的参数包括：转速1000r/min至300000r/min。
参考图10，平坦化所述牺牲膜290(见图9)，直至露出所述刻蚀停止层230，形成牺牲层291。
本实施例中，所述牺牲层291的作用包括：在后续对所述硬掩膜260进行离子掺杂处理时，可以对所述源漏掺杂区240提供保护作用，从而防止离子掺杂处理时的掺杂离子注入至源漏掺杂区240内。所述牺牲层291的材料为有机物。具有地，所述有机物包括BARC、DARC、ODL中的一种或者多种。所述有机物具有台阶覆盖性好，且易于被去除的好处，使得所述硬掩膜260进行离子掺杂处理，降低所述硬掩膜260的硬度之后，所述牺牲层291可以采用简单的工艺进行去除，且对所述伪栅极250、源漏掺杂区240造成不良影响小。
本实施例中，以所述刻蚀停止层230为停止层，平坦化所述牺牲膜290(见图9)形成牺牲层291。在本发明其他实施例中，所述硬掩膜上还可以不具有所述刻蚀停止层，相应的，以所述硬掩膜为停止层，平坦化所述牺牲膜形成牺牲层。
本实施例中，采用化学机械研磨工艺平坦化所述牺牲膜290(见图9)，所述工艺参数包括：化学溶液的稀释比在1：2至1：5的范围内，压强为0.8Pa至2Pa。
参考图11，对牺牲层291露出的所述硬掩膜260进行离子掺杂处理，降低所述硬掩膜260的硬度。
由于所述硬掩膜260的硬度得到降低，使得所述硬掩膜260与后续形成的层间介质层之间的硬度差距得到缩小。因此，后续在通过平坦化处理去除所述硬掩膜并使层间介质层露出所述伪栅极顶部的过程中，去除所述硬掩膜260以及层间介质层的去除速率之差减小，从而抑制了层间介质层顶部表面凹陷的问题。
本实施例中，进行离子掺杂处理的工艺为离子注入，选取进行离子掺杂处理的掺杂离子为能够降低所述硬掩膜260纯度，从而降低所述硬掩膜260硬度的离子。所述掺杂离子为氩离子或者硅离子。
所述掺杂离子的剂量既不能过多也不能过少，若所述掺杂离子的剂量过多，则会使得所述硬掩膜260作为停止层的作用变差；若所述掺杂离子的剂量过少，则会造成所述硬掩膜260的硬度与后续工艺中形成的层间介质层之间的硬度差较大，从而使得后续工艺在平坦化去除所述硬掩膜260和部分层间介质层过程中的刻蚀速率差变大，进而造成层间介质层顶部表面凹陷问题。所述氩离子的掺杂剂量为1.0E14atom/cm2至1.0E20atom/cm2，所述硅离子的掺杂剂量为1.0E14atom/cm2至5.0E20atom/cm2。
参考图12至图14，去除所述牺牲层291(见图11)。
以下将结合附图对去除所述牺牲层291(见图11)的工艺步骤进行详细说明。
参考图12，去除部分厚度的牺牲层291。
本实施例中，采用干法刻蚀工艺去除部分厚度的牺牲层291，至少露出所述硬掩膜260侧壁上的部分刻蚀停止层230。所述干法刻蚀工艺的参数包括：刻蚀气体为CH4、H2和N2的混合气体，CH4的气体流量为10SCCM至200SCCM，H2的气体流量为100SCCM至5000SCCM，N2的气体流量为30SCCM至200SCCM，压强为1mtorr至150mtorr，功率为800W至4200W，电压为80V至500V，时间为20秒至500秒。
参考图13，在去除部分厚度的牺牲层291之后，去除剩余牺牲层291露出的刻蚀停止层230。
本实施例中，去除剩余牺牲层291露出的刻蚀停止层230，使得后续形成层间介质层的工艺窗口增加，从而使得形成层间介质层的填洞能力得到提高，进而提高了层间介质层的填充效果。
本实施例中，在沿垂直于半导体衬底200表面的方向上，去除剩余牺牲层291露出的刻蚀停止层230的厚度不能过小。若去除的所述刻蚀停止层230的厚度过小，则使得后续工艺中形成层间介质层的填洞能力差。因此，本实施例中，去除剩余牺牲层291露出的刻蚀停止层230的步骤中，在沿垂直于半导体衬底200的方向上，去除的所述刻蚀停止层230厚度为2nm至5nm。
本实施例中，采用干法刻蚀去除剩余牺牲层291露出的刻蚀停止层230。所述干法刻蚀的工艺参数包括：刻蚀气体为H2和N2的混合气体，H2的气体流量为500SCCM至1000SCCM，N2的气体流量为100SCCM至4000SCCM，压强为30mtorr至900mtorr，功率为1000W至2700W，温度为100摄氏度至450摄氏度。
参考图14，去除剩余牺牲层291(参考图13)。
本实施例中，采用干法刻蚀去除剩余牺牲层291，所述干法刻蚀的工艺参数包括：刻蚀气体为H2和N2的混合气体，H2的气体流量为500SCCM至1000SCCM，N2的气体流量为100SCCM至4000SCCM，压强为30mtorr至900mtorr，功率为1000W至2700W，温度为100摄氏度至450摄氏度。
参考图15，形成覆盖所述鳍部210且位于所述伪栅极250之间的层间介质层292；所述层间介质层292顶部高于所述伪栅极250顶部。
本实施例中，所述层间介质层292的材料为氧化硅。在其他实施例中，所述层间介质层的材料还可以为氮氧化硅或碳氧化硅。
形成所述层间介质层292的工艺包括物理气相沉积、化学气相沉积和原子层沉积。具体的，本实施例中，采用化学气相沉积的工艺形成所述层间介质层292，所述工艺的参数包括：在30摄氏度至90摄氏度温度下，通入气体N(SIH3)3、NH3和O2，气体流量为20SCCM至10000SCCM，压强为0.01torr至50torr。
参考图16和图17，以所述伪栅极250为停止层，通过平坦化处理去除所述硬掩膜260并使所述层间介质层292露出所述伪栅极250顶部。
由于所述硬掩膜260和所述层间介质层292之间的硬度差得到减小，使得平坦化处理去除所述硬掩膜260和所述层间介质层292的去除速率差得到减小，从而缓解了层间介质层292表面的凹陷问题；同时，由于所述凹陷问题得到缓解，可以减缓改善或避免在对层间介质层292进行平坦化处理过程中所述伪栅极250被研磨的问题，改善减缓或避免伪栅极250高度减小以及层间介质层292高度减小的问题；相应的，由于所述伪栅极250高度以及层间介质层292高度决定了后续形成的金属栅极的高度，因此本发明相应解决了金属栅极高度减小的问题，从而提高了形成的鳍式场效应管的电学性能。
以下将结合附图对以所述伪栅极250为停止层，通过平坦化处理去除所述硬掩膜260并使所述层间介质层292露出所述伪栅极250的工艺步骤做详细说明。
参考图16，以所述硬掩膜260为停止层，通过第一平坦化处理去除部分所述层间介质层292，露出所述硬掩膜260。
本实施例中，采用第一平坦化工艺处理所述层间介质层292，所述第一平坦化工艺为化学机械研磨工艺，工艺参数包括：化学溶液的稀释比在1:3至1:8的范围内，压强为0.5Pa至4Pa。采用化学机械研磨工艺能使所述层间介质层292获得全局平坦化。
参考图17，通过第二平坦化处理去除所述硬掩膜260以及高于所述伪栅极250顶部的层间介质层292。
本实施例中，通过第二平坦化处理去除所述硬掩膜260以及高于所述伪栅极250顶部的层间介质层292的步骤中，由于所述硬掩膜260和所述层间介质层292之间的硬度差得到减小，使得第二平坦化处理去除所述硬掩膜260和所述层间介质层292的去除速率差得到减小，因此缓解了层间介质层292表面的凹陷问题。
所述第二平坦化处理的工艺为化学机械研磨工艺，所述化学机械研磨工艺可以使得所述硬掩膜260以及高于所述伪栅极250顶部的层间介质层292获得全局平坦化。本实施例中，所述化学机械研磨工艺的参数包括：化学溶液的稀释比在1:1至1:4的范围内，压强为0.3Pa至5Pa。
参考图18，去除所述伪栅极250，在所述层间介质层292中形成开口251；在所述开口251中形成金属栅极(图未示)；以所述刻蚀停止层230为停止层，在所述层间介质层292中形成露出所述源漏掺杂区240的接触孔(图未示)；形成填充满所述接触孔的接触插塞(图未示)。
所述金属栅极用于控制所形成的鳍式场效应管沟道的导通与截断。本实施例中，所述金属栅极的材料包括：钨、铝、铜、银、金、铂金、镍或者钛。
形成所述金属栅极的工艺步骤包括：去除所述伪栅极250，在所述层间介质层292中形成开口；形成填充所述开口的金属栅极膜(图未示)，所述金属栅极膜顶部高于所述开口顶部；平坦化处理所述金属栅极膜，形成金属栅极。
由于所述伪栅极250以及所述层间介质层292的高度决定了所述金属栅极的高度，本发明提供的技术方案缓解或避免了伪栅极250以及层间介质层292高度减小的问题，相应的，也缓解或者避免了金属栅极高度减小的问题，从而提高了鳍式场效应管的电学性能。
相应的，本发明还提供一种鳍式场效应管，参考图19，示出了本发明鳍式场效应管一实施例的结构示意图。所述鳍式场效应管包括：半导体衬底300，所述半导体衬底300上具有多个分立的鳍部310；横跨于所述鳍部310上的伪栅极350，所述伪栅极350覆盖鳍部310的部分顶部和侧壁；位于所述伪栅极350顶部表面的硬掩膜360，位于所述伪栅极350顶部表面经历过离子掺杂处理的硬掩膜360，且所述离子掺杂处理降低所述硬掩膜360的硬度；位于所述伪栅极350两侧鳍部310中的源漏掺杂区340；位于所述伪栅极350之间的牺牲层390，所述牺牲层390露出所述硬掩膜360顶部。
以下结合图19对本发明鳍式场效应管进行详细说明。
本实施例中，所述半导体衬底300的材料为硅。在本发明其他实施例中，所述半导体衬底300的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。在其他实施例中，所述半导体衬底300还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，所述鳍部310的材料为硅。在本发明其他实施例中，所述鳍部310的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，所述半导体衬底300上还形成有隔离结构320，所述隔离结构320覆盖所述鳍式310的部分侧壁表面，且所述隔离结构320顶部低于所述鳍部310顶部。
所述隔离结构320可以起到电学隔离相邻鳍部310的作用。
本实施例中，所述隔离结构320的材料为氧化硅。在本发明其他实施例中，所述隔离结构320的材料还可以为氮化硅或氮氧化硅。
本实施例中，所述伪栅极350的材料为多晶硅。所述硬掩膜360的材料为氮化硅。所述硬掩膜360掺杂离子为氩或者硅。所述氩离子的浓度为：1.0E19atom/cm3至5.0E20atom/cm3。所述硅离子的浓度为1.0E19atom/cm3至2.0E21atom/cm3。
所述牺牲层390的材料为有机物。具体地，所述有机物包括BARC、DARC、ODL中的一种或者多种。所述有机物具有台阶覆盖性好，且易于被去除的好处。
本实施中，所述鳍式场效应管还包括：位于所述伪栅极350两侧的侧墙380；覆盖所述鳍部310、伪栅极350侧壁、硬掩膜360顶部以及侧壁上的刻蚀停止层330，所述牺牲层390露出所述刻蚀停止层330。
本实施例中，后续会在提供的鳍式场效应管基础上，去除所述牺牲层，在所述伪栅极250露出的隔离结构320和鳍部310上形成层间介质层，所述层间介质层位于所述伪栅极350之间。
所述硬掩膜360经离子掺杂处理从而使所述硬掩膜360硬度小于未经离子掺杂处理的硬掩膜硬度。
由于所述硬掩膜360与层间介质层之间的硬度差小，使得平坦化处理去除所述硬掩膜360并使层间介质层露出所述伪栅极350顶部的过程中，去除所述硬掩膜360以及层间介质层的去除速率之差减小，从而抑制了层间介质层顶部表面凹陷的问题。
所述鳍式场效应管还包括：位于所述伪栅极350侧壁上的侧墙380；位于所述源漏掺杂区340和所述伪栅极350上的刻蚀停止层330。
本实施例中，所述侧墙380的材料为氮化硅；所述刻蚀停止层330的材料为氮化硅。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种鳍式场效应管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有多个分立的鳍部；
形成横跨所述鳍部的伪栅极，所述伪栅极覆盖鳍部的部分顶部和侧壁，且所述伪栅极顶部表面具有硬掩膜；
在所述伪栅极露出的鳍部上形成牺牲层，且所述牺牲层露出所述硬掩膜顶部；
对所述牺牲层露出的所述硬掩膜进行离子掺杂处理，降低所述硬掩膜的硬度；
去除所述牺牲层；
在所述伪栅极露出的鳍部上形成层间介质层；所述层间介质层的硬度小于所述离子掺杂处理前所述硬掩膜的硬度，通过所述离子掺杂处理降低所述硬掩膜的硬度，使得所述硬掩膜与层间介质层之间的硬度差缩小；
以所述伪栅极为停止层，通过平坦化处理去除所述硬掩膜并使所述层间介质层露出所述伪栅极顶部；
去除所述伪栅极，在所述层间介质层中形成开口；
形成填充所述开口的金属栅极。
2.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述离子掺杂处理采用的掺杂离子为氩离子或者硅离子。
3.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，所述氩离子的掺杂剂量为1.0E14atom/cm2至1.0E20atom/cm2。
4.如权利要求2所述的鳍式场效应管的形成方法，其特征在于，所述硅离子的掺杂剂量为1.0E14atom/cm2至5.0E20atom/cm2。
5.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，形成横跨所述鳍部的伪栅极的步骤包括：
在所述鳍部以及所述鳍部露出的半导体衬底上形成伪栅极层；
在所述伪栅极层上形成硬掩膜；
以所述硬掩膜为掩膜刻蚀所述伪栅极层，形成横跨所述鳍部的伪栅极，所述伪栅极覆盖鳍部的部分顶部和侧壁。
6.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述硬掩膜的材料为氮化硅；所述层间介质层的材料为氧化硅。
7.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，以所述伪栅极为停止层，通过平坦化处理去除所述硬掩膜，且使所述层间介质层露出所述伪栅极顶部的步骤包括：
以所述硬掩膜为停止层，通过第一平坦化处理去除部分所述层间介质层，露出所述硬掩膜顶部；
通过第二平坦化处理去除所述硬掩膜以及高于所述伪栅极顶部的层间介质层。
8.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述牺牲层的材料为有机物。
9.如权利要求8所述的鳍式场效应管的形成方法，其特征在于，所述有机物包括BARC、DARC、ODL中的一种或者多种。
10.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，形成所述牺牲层的步骤包括：
通过旋涂工艺在所述伪栅极露出的鳍部上形成牺牲膜，且所述牺牲膜顶部高于所述硬掩膜顶部；
平坦化所述牺牲膜，直至露出硬掩膜顶部，形成所述牺牲层。
11.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，形成所述伪栅极之后，形成所述牺牲层之前，所述形成方法还包括：
在位于所述伪栅极两侧的鳍部中形成源漏掺杂区；
在所述源漏掺杂区、伪栅极侧壁、硬掩膜侧壁以及顶部上形成刻蚀停止层；
在形成所述牺牲层的工艺步骤中，所述牺牲层露出位于所述硬掩膜上的刻蚀停止层顶部。
12.如权利要求11所述的鳍式场效应管的形成方法，其特征在于，去除所述牺牲层的工艺步骤包括：
去除部分厚度的牺牲层；
在去除部分厚度的牺牲层之后，去除剩余牺牲层露出的刻蚀停止层；
去除所述剩余牺牲层。
13.如权利要求12所述的鳍式场效应管的形成方法，其特征在于，去除剩余牺牲层露出的刻蚀停止层的步骤中，在沿垂直于半导体衬底表面的方向上，去除的刻蚀停止层厚度为2nm至5nm。
14.如权利要求11所述的鳍式场效应管的形成方法，其特征在于，形成所述金属栅极之后，所述形成方法还包括：
刻蚀所述层间介质层以及位于所述源漏掺杂区上的刻蚀停止层，形成露出所述源漏掺杂区的接触孔；
形成填充满所述接触孔的接触插塞。
15.一种鳍式场效应管，其特征在于，包括：
半导体衬底，所述半导体衬底上具有多个分立的鳍部；
横跨所述鳍部的伪栅极，所述伪栅极覆盖鳍部的部分顶部和侧壁；
位于所述伪栅极顶部表面经历过离子掺杂处理的硬掩膜，且所述离子掺杂处理降低所述硬掩膜的硬度；
位于所述伪栅极两侧鳍部中的源漏掺杂区；
覆盖所述鳍部的部分侧壁表面，且顶部低于所述鳍部顶部的隔离结构；
位于所述伪栅极露出的所述隔离结构和鳍部上的层间介质层；所述层间介质层位于所述伪栅极之间；
其中，所述层间介质层的硬度小于所述离子掺杂处理前所述硬掩膜的硬度，通过所述离子掺杂处理降低所述硬掩膜的硬度，使得所述硬掩膜与层间介质层之间的硬度差缩小。
16.如权利要求15所述的鳍式场效应管，其特征在于，所述离子掺杂处理的掺杂离子包括：氩离子或者硅离子。
17.如权利要求16所述的鳍式场效应管，其特征在于，所述氩离子的浓度为1.0E19atom/cm3至5.0E20atom/cm3。
18.如权利要求16所述的鳍式场效应管，其特征在于，所述硅离子的浓度为1.0E19atom/cm3至2.0E21atom/cm3。
19.如权利要求15所述的鳍式场效应管，其特征在于，所述硬掩膜的材料为氮化硅。
CN201710169212.6A 2017-03-21 2017-03-21 鳍式场效应管及其形成方法 Active CN108630610B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710169212.6A CN108630610B (zh) 2017-03-21 2017-03-21 鳍式场效应管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710169212.6A CN108630610B (zh) 2017-03-21 2017-03-21 鳍式场效应管及其形成方法

Publications (2)

Publication Number Publication Date
CN108630610A CN108630610A (zh) 2018-10-09
CN108630610B true CN108630610B (zh) 2020-07-10

Family

ID=63686457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710169212.6A Active CN108630610B (zh) 2017-03-21 2017-03-21 鳍式场效应管及其形成方法

Country Status (1)

Country Link
CN (1) CN108630610B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130312B (zh) * 2020-01-16 2023-04-28 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法
CN113764279B (zh) * 2020-06-03 2024-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779148A (zh) * 2014-01-14 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN105225937A (zh) * 2014-06-30 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105845573A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种FinFET器件及其制造方法、电子装置
CN106373924A (zh) * 2015-07-23 2017-02-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779148A (zh) * 2014-01-14 2015-07-15 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN105225937A (zh) * 2014-06-30 2016-01-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105845573A (zh) * 2015-01-14 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种FinFET器件及其制造方法、电子装置
CN106373924A (zh) * 2015-07-23 2017-02-01 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN108630610A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
US10177146B2 (en) Semiconductor structure with improved punch-through and fabrication method thereof
US11908862B2 (en) FinFET and fabrication method thereof
US10297511B2 (en) Fin-FET device and fabrication method thereof
CN105470132B (zh) 鳍式场效应管的形成方法
TWI415263B (zh) 半導體裝置及其製造方法
US20170062280A1 (en) Fin field-effect transistor and fabrication method thereof
US20190259671A1 (en) Fin field-effect transistor
CN107346783B (zh) 半导体结构及其制造方法
CN108538724B (zh) 半导体结构及其形成方法
CN110364483B (zh) 半导体结构及其形成方法
CN108630548B (zh) 鳍式场效应管及其形成方法
CN107591398A (zh) 半导体结构及其形成方法
CN107591436B (zh) 鳍式场效应管及其形成方法
CN108630610B (zh) 鳍式场效应管及其形成方法
CN108573910B (zh) 半导体结构及其形成方法
CN108807177B (zh) 半导体器件及其形成方法
CN108389905B (zh) 半导体结构及其形成方法
US10460996B2 (en) Fin field effect transistor and fabrication method thereof
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN107591327B (zh) 鳍式场效应管的形成方法
CN107591367B (zh) 半导体结构的制造方法
CN108630683B (zh) 半导体结构及其形成方法
CN108630543B (zh) 半导体结构及其形成方法
CN108074868B (zh) 半导体结构及其形成方法
CN112652578A (zh) 半导体结构的形成方法、晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant