CN108628257A - 芯片贴装装置及半导体器件的制造方法 - Google Patents

芯片贴装装置及半导体器件的制造方法 Download PDF

Info

Publication number
CN108628257A
CN108628257A CN201711128703.2A CN201711128703A CN108628257A CN 108628257 A CN108628257 A CN 108628257A CN 201711128703 A CN201711128703 A CN 201711128703A CN 108628257 A CN108628257 A CN 108628257A
Authority
CN
China
Prior art keywords
waveform
acceleration
instructional
speed
differential value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711128703.2A
Other languages
English (en)
Other versions
CN108628257B (zh
Inventor
楯充明
小高峰裕司
泷村康孝
青木佑介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jie Jin Science And Technology Ltd
Fasford Technology Co Ltd
Original Assignee
Jie Jin Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jie Jin Science And Technology Ltd filed Critical Jie Jin Science And Technology Ltd
Publication of CN108628257A publication Critical patent/CN108628257A/zh
Application granted granted Critical
Publication of CN108628257B publication Critical patent/CN108628257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/416—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by control of velocity, acceleration or deceleration
    • G05B19/4163—Adaptive control of feed or cutting velocity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/36—Nc in input of data, input key till input tape
    • G05B2219/36521—Select by combination of detected force, acceleration, speed, work rate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Position Or Direction (AREA)
  • Control Of Electric Motors In General (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供一种马达控制装置及马达控制方法，能够抑制相对于动作中的行进方向的振动和偏差，由此能够缩短校正时间。芯片贴装装置具备：驱动被驱动体并将实际位置输出为编码信号的马达、和控制所述马达并将所述被驱动体控制到目标位置后将裸芯片安装到基板上的马达控制装置。所述马达控制装置具备：生成加加速度微分值、加加速度、加速度、速度以及位置的理想指令波形的理想波形生成部；指令波形生成部，其读出所述理想指令波形并再生成目标指令位置、加加速度微分值、加加速度、加速度、速度以及位置的指令波形，且输出再生成的速度的指令波形；以及将所述再生成的速度的指令波形转换为模拟数据的DAC。

Description

芯片贴装装置及半导体器件的制造方法
技术领域
本发明涉及芯片贴装装置，例如能够适用于具有马达控制装置的芯片贴装装置。
背景技术
在半导体器件的制造工序的一部分中具有将半导体芯片(以下，简称为裸芯片。)搭载在布线基板和引线框等(以下，简称为基板。)上来组装封装的工序，在组装封装的工序的一部分中具有从半导体晶片(以下，简称为晶片。)分割裸芯片的工序、和将分割得到的裸芯片搭载到基板上的贴装工序。贴装工序中使用的制造装置是芯片贴装机等芯片贴装装置。
芯片贴装机是将焊料、镀金、树脂作为接合材料而将裸芯片贴装(搭载并粘接)到基板或者已贴装的裸芯片之上的装置。在将裸芯片贴装到例如基板的表面的芯片贴装机中，反复进行如下动作(作业)：使用被称为筒夹的吸附嘴而从晶片吸附并拾取裸芯片，并将其搬送到基板上，在对裸芯片赋予按压力的同时对接合材料进行加热而由此进行贴装。筒夹安装在贴装头的前端。贴装头被ZY驱动轴等的驱动部(伺服马达)驱动，伺服马达被马达控制装置控制。
在伺服马达控制中，需要以不对工件和支承工件的单元施加机械冲击的方式顺畅地加减速来移动工件。
现有技术文献
专利文献
专利文献1：日本特开2012-175768号公报
发明内容
专利文献1中，生成了加加速度、加速度、速度以及位置的理想指令波形，并以限制了加加速度的指令波形实现了低振动的马达控制，但是在芯片贴装装置等半导体制造装置要求更高精度的马达控制。
本发明的课题为提供进一步抑制振动的芯片贴装装置。
其他课题和新的特征将从本说明书的记述及附图得以明确。
简单说明本发明的具有代表性的实施方式的概要如下。
即，芯片贴装装置具备：马达，其驱动被驱动体并将实际位置输出为编码信号；和马达控制装置，其控制所述马达并将所述被驱动体控制在目标位置后将裸芯片安装到基板上。所述马达控制装置具备：理想波形生成部，其生成加加速度微分值、加加速度、加速度、速度以及位置的理想指令波形；指令波形生成部，其读出所述理想指令波形并再生成目标指令位置、加加速度微分值、加加速度、加速度、速度以及位置的指令波形，且输出再生成的速度的指令波形；以及DAC，其将所述再生成的速度的指令波形转换为模拟数据。
发明效果
根据上述芯片贴装装置，能够降低振动。
附图说明
图1是表示实施例的芯片贴装机的结构的概要俯视图。
图2是说明图1的芯片贴装机的概要结构和其动作的图。
图3是表示图1的芯片贴装机的控制系统的概要构成的框图。
图4是用于说明图3的马达控制装置的基本原理的结构框图。
图5是用于说明在图4的理想波形生成部的第一波形生成部生成的指令波形的图。
图6是用于说明移动平均处理的图。
图7是用于说明移动平均处理的图。
图8是用于说明移动平均处理的图。
图9是用于说明移动平均处理的图。
图10是表示使移动平均时间变化的情况下的各指令波形的形状的图。
图11是用于说明在图4的理想波形生成部的第二波形生成部生成的理想指令波形的图。
图12是表示图4的指令控制部的构成及向指令波形生成部的输入输出信号的框图。
图13是表示图12的指令波形输入输出部和指令波形再生成处理部的构成的框图。
图14是用于说明在图13的加加速度微分值相加波形生成部生成的加加速度微分值相加波形的图。
图15是表示偏差量为1脉冲、2脉冲、4脉冲、8脉冲以及16脉冲各个情况下的、用于补偿而相加的加加速度微分值波形、加加速度波形、加速度波形以及速度波形的图。
图16是用于说明实施例的马达控制装置中的加加速度微分值上限下限确认处理动作的图。
图17是表示实施例的马达控制装置中用于补偿的加加速度微分值波形算出后再生成的指令波形的图。
图18是用于说明实施例的马达控制方法的动作顺序的流程图。
图19是用于说明实施例的马达控制方法的动作顺序的流程图。
图20是用于说明使用了实施例的芯片贴装装置的半导体器件的制造方法的流程图。
图21是表示变形例1的指令波形输入输出部和指令波形再生成处理部的构成的框图。
附图标记说明
130：伺服马达、83e：马达控制装置、210：运动控制器、211：理想波形生成部、212：指令波形生成部、213：DAC、220：伺服放大器、221：速度环控制部、410：指令波形输入输出部、420：指令波形再生成处理部、421：减法器、422：加加速度微分值相加波形生成部、423～427：加法器、428：加加速度微分值限制部、429：加加速度限制部、42A：加速度限制部、42B：速度限制部、42C：指令波形复原部、430：编码器信号计数器。
具体实施方式
本申请发明人为了抑制振动，研究了如下控制，即：在加加速度、加速度、速度以及位置的理想指令波形的基础上，还以加加速度的微分值为指令值来抑制每单位时间的变化量的控制。但是，为了生成上述那样的指令波形，需要预先生成位置、速度、加速度、加加速度以及加加速度的微分波形合计5种理想指令波形，成为复杂的计算式，因此需要大量的计算时间。
实施方式的芯片贴装装置生成加加速度的指令波形，并根据加加速度的指令波形而依次生成加速度、速度、位置的各指令波形。能够通过所生成的位置的指令波形的移动平均法(规定一定的时间，边移动范围边取平均)来生成移动平均后的位置的指令波形。根据移动平均后的位置的指令波形来依次生成速度、加速度、加加速度、加加速度微分值的移动平均后的各指令波形。
通过使用根据上述内容得到的移动平均后的指令波形来控制马达，能够实现更低振动的马达驱动。
此外，因指令波形的移动平均处理而整体的指令波形长变长、动作时间变长，因此优选根据循环时间、贴装精度等装置的要求规格来调整移动平均时间。例如，在高精度贴装中，将移动平均时间设定得较大，来顺畅地进行动作以低振动驱动。在高速贴装中，将移动平均时间设定得较小来缩短动作时间，由此进行高速驱动。
根据实施方式，能够抑制马达高速动作时相对于行进方向的振动和偏差，能够实现校正时间缩短。另外，能够使马达以理想的轨迹动作，而且，能够始终监视当前的位置，因此容易使多个轴同步地动作。
以下，使用附图对实施例及变形例进行说明。但是，在以下的说明中，对相同结构要素标注相同的附图标记并省略重复的说明。此外，为了使说明更加明确，存在与实际形态相比使附图中各部分的宽度、厚度、形状等进行示意表示的情况，这只不过是一例，并不限定本发明的解释。
【实施例】
图1是表示实施例的芯片贴装机的概要的俯视图。图2是在图1中从箭头A方向观察时说明拾取头及贴装头的动作的图。
芯片贴装机10大体上具有裸芯片供给部1、拾取部2、中间载台部3、贴装部4、搬送部5、基板供给部6、基板搬出部7、监视并控制各部分的动作的控制部8。Y轴方向是芯片贴装机10的前后方向，X轴方向是左右方向。裸芯片供给部1配置在芯片贴装机10的近前侧，贴装部4配置在里侧。
首先，裸芯片供给部1供给对基板P安装的裸芯片D。裸芯片供给部1具有：保持晶片11的晶片保持台12、从晶片11顶起裸芯片D的虚线示出的顶起单元13。裸芯片供给部1通过未图示的驱动机构而沿XY方向移动，并使拾取的裸芯片D移动到顶起单元13的位置。
拾取部2具有：拾取裸芯片D的拾取头21；使拾取头21沿Y方向移动的拾取头的Y驱动部23；使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。拾取头21具有在前端吸附保持被顶起的裸芯片D的筒夹22(还参照图2)，从裸芯片供给部1拾取裸芯片D并载置到中间载台31上。拾取头21具有使筒夹22升降、旋转及沿X方向移动的未图示的各驱动部。
中间载台部3具有：临时载置裸芯片D的中间载台31、和用于识别中间载台31上的裸芯片D的载台识别相机32。
贴装部4从中间载台31拾取裸芯片D，并将裸芯片D贴装到搬送来的基板P上或者以层叠在既已贴装在基板P上的裸芯片之上的形式贴装。贴装部4具有：具备与拾取头21同样地在前端吸附保持裸芯片D的筒夹42(还参照图2)的贴装头41；使贴装头41沿Y方向移动的Y驱动部43；使贴装头41升降(沿Z方向移动)的Z驱动部(未图示)；对基板P的位置识别标记(未图示)进行拍摄来识别贴装位置的基板识别相机44。
通过这样的结构，贴装头41基于载台识别相机32的拍摄数据来修正拾取位置、姿势，从中间载台31拾取裸芯片D，并基于基板识别相机44的拍摄数据来将裸芯片D贴装到基板P上。
搬送部5具有并行地设置的相同结构的第1、第2搬送部，第1、第2搬送部具备：载置了一枚或多枚基板P(图1中为4枚)的基板搬送托盘51、和具备供基板搬送托盘51移动的托盘导轨52。基板搬送托盘51通过沿托盘导轨52设置的未图示的滚珠丝杠来驱动设在基板搬送托盘51的未图示的螺母而移动。
根据这样的结构，基板搬送托盘51在基板供给部6载置基板P，并沿着托盘导轨52移动到贴装位置，并贴装，然后移动到基板搬出部7，并将基板P交付给基板搬出部7。第1、第2搬送部彼此独立地被驱动，在将裸芯片D贴装到载置于一方的基板搬送托盘51的基板P上的贴装中，另一方的基板搬送托盘51搬出基板P并返回到基板供给部6，进行载置新基板P等的准备。
使用图3来说明控制系统。图3是表示图1的芯片贴装机的控制系统的概要构成的框图。控制系统80具备控制部8、驱动部86、信号部87和光学系统88。控制部8大体上具有：主要由CPU(Central Processor Unit：中央处理器)构成的控制及运算装置81、存储装置82、输入输出装置83、总线线路84和电源部85。存储装置82具有：存储有处理程序等的由RAM构成的主存储装置82a；存储有控制所需的控制数据和图像数据等的由HDD构成的辅助存储装置82b。输入输出装置83具有：显示装置状态和信息等的显示器83a；输入操作员的指示的触摸面板83b；对显示器进行操作的鼠标83c；取入来自光学系统88的图像数据的图像取入装置83d。另外，输入输出装置83具有：对裸芯片供给部1的XY载台(未图示)、贴装头载台的Y驱动部43、Z轴驱动部等的驱动部86进行控制的马达控制装置83e；和取入各种传感器信号、从照明装置等的开关等信号部87取入信号或控制这些信号的I/O信号控制装置83f。在光学系统88中含有晶片识别相机24、载台识别相机32、基板识别相机44。控制及运算装置81经由总线线路84取入所需的数据并进行运算，并进行拾取头21等的控制、向显示器83a等发送信息。
图4是用于说明图3的马达控制装置的基本原理的结构框图。马达控制装置83e具备运动控制器210和伺服放大器220，控制伺服马达130。运动控制器210具备：进行理想指令波形的生成处理的理想波形生成部211、指令波形生成部212和DAC(Digital to AnalogConverter：模数转换器)213。伺服放大器220具备速度环控制部221。理想波形生成部211具备第一波形生成部214、进行移动平均处理的移动平均处理部215和第二波形生成部216。
如图4所示，马达控制装置83e的运动控制器210和伺服放大器220成为闭环控制。因此，使用当前的指令位置、从伺服马达130得到的实际位置以及实际速度而由伺服放大器220的速度环控制部221进行速度控制。但是，速度环控制部221通过边由运动控制器210得到来自伺服马达130的实际速度及实际位置并限制加加速度微分值及加加速度边再生成指令波形来进行其速度控制。此外，理想波形生成部211及指令波形生成部212由例如CPU(Central Processing Unit：中央处理器)和保存CPU所执行的程序的存储器构成。
例如，在图4中，目标位置、目标速度、目标加速度、目标加加速度以及移动平均时间被赋予给运动控制器210。并且，实际位置及实际速度作为编码器信号而依次经由伺服放大器220或从伺服马达130直接输入到指令波形生成部212。
运动控制器210的理想波形生成部211的第一波形生成部214根据从控制及运算装置81输入的加加速度、加速度、速度以及位置的目标值分别生成(a)指令加加速度波形(加加速度的第一指令波形)、(b)指令加速度波形(加速度的第一指令波形)、(c)指令速度波形(速度的第一指令波形)、(d)指令位置波形(位置的第一指令波形)，并将(d)指令位置波形输出到移动平均处理部215。
移动平均处理部215对从第一波形生成部214输出的指令位置波形进行移动平均处理，并将(d’)移动平均后的指令位置波形(位置的理想指令波形)输出到第二波形生成部216。
第二波形生成部216根据(d’)位置的理想指令波形依次生成(c’)移动平均后的指令速度波形(理想指令速度波形)、(b’)移动平均后的指令加速度波形(加速度的理想指令波形)、(a’)移动平均后的指令加加速度波形(加加速度的理想指令波形)、(e’)移动平均后的指令加加速度微分值波形(加加速度微分值的理想指令波形)并输出到指令波形生成部212。所谓“理想”是以边限制加加速度微分值边抑制被控制对象的振动并以预定的处理时间顺畅地控制被控制对象的意思使用的。
指令波形生成部212基于从第二波形生成部216输出的输出信号波形(基于位置的理想指令波形得到的当前指令位置)和从伺服马达130输入的编码器信号(实际位置)来边限制加加速度微分值边依次再生成今后的指令速度波形，并依次输出到DAC213。例如，指令波形生成部212进行(1)指令波形输入输出处理、(2)编码器信号计数处理以及(3)指令波形再生处理。
DAC213将所输入的数字的指令值转换为模拟信号的速度指令值并输出到伺服放大器220的速度环控制部221。此外，编码器信号通过编码器信号计数器(后述的图13等)将位置偏差量作为脉冲而蓄存。
伺服放大器220的速度环控制部221根据从运动控制器210输入的速度指令值和从伺服马达130输入的编码器信号来控制伺服马达130的旋转速度。
伺服马达130以与从伺服放大器220的速度环控制部221输入的旋转速度的控制相应的旋转速度旋转，并将实际位置及实际速度作为编码器信号而输入到伺服放大器220的速度环控制部221和运动控制器210的指令波形生成部212。
此外，在图4的实施例中，根据伺服马达130的计数值(旋转次数及旋转角度)计算出贴装头等被驱动体的实际位置，并基于所计算出的实际位置来算出实际速度。但是，也可以具备直接检测被驱动体的位置的位置检测装置，并将该位置检测装置检测到的位置设为实际位置。
以下，详细说明理想波形生成部、指令波形生成部。如上述那样，理想波形生成部211基于加加速度、加速度、速度以及作为位置的振幅值的目标加加速度(Jobj)、目标加速度(Aobj)、目标速度(Vobj)、以及目标位置(Pobj)生成理想指令波形。指令波形生成部212进行指令输出处理及指令波形再生成处理。此时，对指令波形(例如，加加速度微分值的指令波形)加上考虑了偏差量的加加速度微分值相加波形来进行指令波形再生成处理。
首先，使用图5对理想波形生成部进行说明。图5是用于说明由图4的理想波形生成部的第一波形生成部生成的指令波形的图。图5的(a)是指令加加速度波形，图5的(b)是基于指令加加速度波形生成的指令加速度波形，图5的(c)是基于指令加速度波形生成的指令速度波形，图5的(d)是基于指令加速度波形生成的指令位置。指令位置是指被驱动体的移动目的地的位置。其中，横轴是时间。
第一波形生成部214基于目标加加速度(Jobj)生成指令加加速度波形(JDR)。基于目标加速度(Aobj)和指令加加速度波形(JDR)的积分生成指令加速度波形(ADR)。基于目标速度(Vobj)和指令加速度波形(ADR)的积分生成指令速度波形(VDR)。基于目标位置(Pobj)和指令速度波形(VDR)的积分生成指令位置波形(PDR)。
在图5的(a)中，n是输出1脉冲指令波形的指令输出周期的次数，是8的倍数。如图5所示，驱动被移动体的马达进行加加速度控制以使得在从移动开始的最初期间(T1)逐渐加速，在中央部的期间(T2)为定速，在靠近最终移动位置的期间(T3)逐渐减速并停止。
在本实施例中为8的倍数，但在目标位置为正方向的情况下，成为加加速度指令值为正值、负值、负值、正值变化的波形、或者在目标位置为正方向的情况下也能够成为加加速度指令值为正值、负值、正值变化的波形。这是因为，在目标移动距离短的情况下，不存在加加速度指令值为0的区间。像这样，只要加加速度波形中不设置加加速度为0的部分，则n也可以为4的倍数。
接下来，在说明移动平均处理部之前，以求出移动平均后的指令速度波形的顺序为例使用图6～9来说明移动平均法。图6～9是用于说明求出指令速度波形的移动平均的顺序的图。
将指令波形的指定时间内的m个指令的平均设为指令值，将错开n个后的下一组m个指令的平均设为指令值，将错开n个再下一组m个指令的平均设为指令值。这对指令波形整体进行，将平均化了的指令值拼接而生成最终指令波形。在图6～9中，是m＝8、n＝1的例子。如图6所示，对移动平均前的指令速度波形的8个指令速度VR1进行平均，并算出移动平均后的速度指令值VA1。接下来，如图7所示，错开1个而对移动平均前的指令速度波形的8个指令速度VR2进行平均，算出移动平均后的速度指令值VA2。接下来，如图8所示，错开1个而对移动平均前的指令速度波形的8个指令速度VR3进行平均，算出移动平均后的速度指令值VA3。这对指令速度波形VR整体进行，将平均化了的速度指令值拼接而生成最终指令速度波形VA。
关于移动平均时间与指令波形形状之间的关系使用图10进行说明。图10是表示使移动平均时间变化的情况下的各指令波形的形状的图。
通过指令波形的移动平均处理而整体指令波形长伸长、动作时间变长，因此指定时间(移动平均时间)越长(m越大)，动作时间越长。
若移动平均时间变长，则各指令波形变得平缓。另一方面，在移动平均时间为0秒的情况下，加加速度微分值无限大，因此无法进行图示，无法求出加加速度微分波形。移动平均时间能够例如根据芯片贴装机所要求的贴装精度或循环时间而设定。
移动平均处理部215如上述那样通过移动平均法(规定一定的时间并边错开范围边求出平均)对由第一波形生成部214生成的指令位置波形(位置的指令波形)进行移动平均处理，来生成移动平均后的指令位置波形(位置的理想指令波形)。
接下来，关于第二波形生成部使用图11进行说明。图11是用于说明由第二波形生成部生成的指令波形的图。第二波形生成部216通过对由移动平均处理部215生成的移动平均后的指令位置波形(位置的理想指令波形(PD))进行微分，来生成移动平均后的指令速度波形(速度的理想指令波形(VD))。通过对指令速度波形(VD)进行微分，来生成移动平均后的指令加速度波形(加速度的理想指令波形(AD))。通过对指令加速度波形(AD)进行微分，来生成移动平均后的指令加加速度波形(加加速度的理想指令波形(JD))。通过对指令加加速度波形(JD)进行微分，来生成移动平均后的加加速度微分值波形(加加速度微分值的理想指令波形(ΔJD))。
在图11的(e’)中，n是输出1脉冲指令波形的指令输出周期的次数，是16的倍数。如图11所示，驱动被移动体的马达被进行加加速度微分值控制，以使得在移动开始的最初期间(T1)逐渐加速，在中央部的期间(T2)为定速，在靠近最终移动位置的期间(T3)逐渐减速并停止。
在本实施例中为16的倍数，但也能够是，在目标位置为正方向的情况下，设为加加速度微分值的指令值以正值、负值、负值、正值、负值、正值、正值、负值变化的波形，或者在目标位置为正方向的情况下，设为加加速度微分值的指令值以正值、负值、正值、负值、正值、负值变化的波形。这是因为，在目标移动距离短的情况下，不存在加加速度微分值的指令值为0的区间。像这样，只要加加速度微分值波形中不设置加加速度微分值为0的部分，也可以将n设为8的倍数。
接下来，关于指令波形生成部使用图12～17进行说明。图12是表示图4的指令波形生成部的构成及向指令波形生成部的输入输出信号的框图。图13是图12的指令波形输入输出部及指令波形再生成处理部的控制框图。图14是用于说明加加速度微分值相加波形的图。图15是表示在偏差量为1脉冲、2脉冲、4脉冲、8脉冲以及16脉冲的各个情况下的、用于补偿而相加的加加速度微分值波形、加加速度波形、加速度波形以及速度波形的图。图16是用于说明加加速度上限下限确认处理动作的图。图17是表示补偿用的加加速度微分值波形算出后的、再生成的指令波形的一例的图。横轴表示时间、纵轴表示脉冲高度。
如图12所示，指令波形生成部212具备指令波形输入输出部410、指令波形再生成处理部420和编码器信号计数器430。
接下来，在图13中，运动控制器210的第二波形生成部216将指令加加速度微分值波形(ΔJD)、指令加加速度波形(JD)、指令加速度波形(AD)、指令速度波形(VD)以及指令位置波形(PD)的脉冲输出到指令波形生成部212的指令波形输入输出部410。
此外，指令波形输入输出部410保存有在前一次的指令输出定时再生成的指令加加速度微分值波形(ΔJD’1～ΔJD’n)、指令加加速度波形(JD’1～JD’n)、在前一次的指令输出定时再生成的指令波形中来自前一次指令输出周期的指令加速度波形(AD’0～AD’n)、指令速度波形(VD’0～VD’n)、以及指令位置波形(PD’0～PD’n)。指令波形输入输出部410向指令波形生成部212的指令波形再生成处理部420的减法器421以及加法器423～427输出目标指令位置(PD’0)以及分别在前一次的定时再生成的指令加加速度微分值波形(ΔJD’1～ΔJD’n)、指令加加速度波形(JD’1～JD’n)、来自前一次指令输出周期的指令加速度波形(AD’0～AD’n－1)、来自前一次指令输出周期的指令速度波形(VD’0～VD’n－1)、以及来自前一次指令输出周期的指令位置波形(PD’0～PD’n－1)。
此时，如图12所示，指令波形生成部212的编码器信号计数器430从伺服马达130的编码器计数值获取当前的实际位置(PA0)，并将其输出到减法器421。
减法器421从当前的目标指令位置(PD’0)减去当前的实际位置(PA0)而计算出偏差量(Perr)，并将其输出到加加速度微分值相加波形生成部422。
如图14所示，加加速度微分值相加波形生成部422在采样间隔(TS)内、即具有指令输出周期(TC)的n次指令生成偏差量(Perr)将来会变为“0”那样的加加速度微分值波形(ΔC1～ΔCn)。在图14中，K是脉冲宽度，ΔJC是脉冲高度，n(自然数)是采样间隔(TS)中的指令次数，x(自然数)是n个指令次数的指令位置(脉冲序号(1≤x≤n))。
例如，加加速度微分值波形(ΔC1～ΔCn)以下面那样的顺序(1)～(3)生成。其中，以下，将位置偏差目标补偿量设为P(将Perr设为P并直接使用)、指令输出周期设为TC、偏差量补偿目标时间设为TN、偏差量补偿目标指令输出周期设为n次、加加速度微分值波形的宽度设为K、加加速度微分值相加波形的大小设为ΔJC来进行说明。
{顺序(1)}
首先，如以下那样计算出加加速度微分值波形的宽度(K)。
基于TN＞(TC×n)，加加速度微分值相加波形的形状固定，因此n是16的倍数。
即、设为TN＞(TC×16×K)，加加速度微分值波形的宽度(K)为K＜(TN/(TC×16))。
{顺序(2)}
接下来，通过以下的式子计算出加加速度微分值相加波形的大小(ΔJC)。
ΔJC＝(1/16)×(P/K3×TC3)
{顺序(3)}
接下来，生成加加速度微分值相加波形(ΔC1～ΔCn)。
用于补偿偏差量的加加速度微分值相加波形(ΔC1～ΔCn)成为如下那样。其中，在此，x表示1～n中的第x个波形。
x/K≤1时，ΔCx＝ΔJC
x/K≤2时，ΔCx＝0
x/K≤3时，ΔCx＝－ΔJC
x/K≤4时，ΔCx＝0
x/K≤5时，ΔCx＝－ΔJC
x/K≤6时，ΔCx＝0
x/K≤7时，ΔCx＝ΔJC
x/K≤8时，ΔCx＝0
x/K≤9时，ΔCx＝－ΔJC
x/K≤10时，ΔCx＝0
x/K≤11时，ΔCx＝ΔJC
x/K≤12时，ΔCx＝0
x/K≤13时，ΔCx＝－ΔJC
x/K≤14时，ΔCx＝0
x/K≤15时，ΔCx＝－ΔJC
x/K≤16时，ΔCx＝0
例如，在K＝1的情况下，加加速度微分值相加波形(ΔC1～ΔCn)成为以下那样。
ΔC1～ΔCn＝{ΔJC，0，－ΔJC，0，－ΔJC，0，ΔJC，0，－ΔJC，0，ΔJC，0，ΔJC，0，－ΔJC，0}
即，ΔC1＝ΔJC、ΔC2＝0、ΔC3＝－ΔJC、ΔC4＝0、ΔC5＝－ΔJC、ΔC6＝0、ΔC7＝ΔJC、ΔC8＝0、ΔC9＝－ΔJC、ΔC10＝0、ΔC11＝ΔJC、ΔC12＝0、ΔC13＝ΔJC、ΔC14＝0、ΔC15＝－ΔJC、ΔC16＝0。
如图15所示，偏差量(P)越大，用于补偿偏差量(P)的加加速度微分值波形的高度(ΔJC)越大。
接下来，在图13中，加加速度微分值相加波形生成部422将加加速度微分值相加波形(ΔC1～ΔCn)输出到加法器423。加法器423将加加速度微分值相加波形(ΔC1～ΔCn)和在前一次的指令输出定时生成的指令加加速度微分值波形(ΔJD’1～ΔJD’n)相加而再生成n次指令输出周期全部的指令加加速度微分值波形(JD”1～JD”n)，并将其输出到加加速度微分值限制部428和加法器424。
例如，加法器423的输出成为ΔJD”1＝ΔJD’1+ΔC1、ΔJD”2＝ΔJD’2+ΔC2、ΔJD”3＝ΔJD’3+ΔC3、～、ΔJD”n＝ΔJD’n+ΔCn。
加法器424将再生成的指令加加速度微分值波形(ΔJD”1～ΔJD”n)和在前一次的指令输出定时生成的指令加加速度波形(JD’1～JD’n)相加而再生成n次指令输出周期全部的指令加加速度波形(JD”1～JD”n)，并将其输出到加加速度微分值限制部428和加法器425。
例如，加法器424的输出成为JD”1＝JD’1+ΔJD’1、JD”2＝JD’2+ΔJD’2、JD”3＝JD’3+ΔJD’3、～、JD”n＝JD’n+ΔJD’n。
加法器425将再生成的指令加加速度波形(JD”1～JD”n)和来自在前一次的指令输出定时生成的前一次指令输出周期的指令加速度波形(AD’0～AD’n－1)相加并生成n次指令输出周期全部的指令加速度波形(AD”1～AD”n)，并将其输出到加法器426及加加速度微分值限制部428。
例如，加法器425的输出成为AD”1＝AD’0+JD”1、AD”2＝AD’1+JD”2、AD”3＝AD’2+JD”3、～、AD”n＝AD’(n－1)+JD”n。
加法器426将再生成的指令加速度波形(AD”1～AD”n)和来自在前一次的指令输出定时生成的前一次指令输出周期的指令速度波形(VD’0～VD’n－1)相加，并再生成n次指令输出周期全部的指令加速度波形(VD”1～VD”n)，并将其输出到加法器427及加加速度微分值限制部428。
例如，加法器426的输出成为VD”1＝VD’0+AD”1、VD”2＝VD’1+AD”2、VD”3＝VD’2+AD”3、～、VD”n＝VD’(n－1)+AD”n。
加法器427将再生成的指令速度波形(VD”1～VD”n)和来自在前一次的指令输出定时生成的前一次指令输出周期的指令位置波形(PD’0～PD’n－1)相加，并再生成n次指令输出周期全部的指令位置波形(PD”1～PD”n)并将其输出到加加速度微分值限制部428。
例如，加法器427的输出成为PD”1＝PD’0+VD”1、PD”2＝PD’1+VD”2、PD”3＝PD’2+VD”3、～、PD”n＝PD’(n－1)+VD”n。
进而，指令波形再生成处理部420确认通过加法器423～427得到的各指令波形是否处于范围内。
加加速度微分值限制部428使用图16确认再生成的指令加加速度微分值波形(ΔJD”1～ΔJD”n)是否未超出上限(或下限)。图16中，预先规定加加速度微分值上限(ΔJmax)及加加速度微分值下限(－ΔJmax)。
图16中，通过加法器423对在前一次的指令输出定时生成的指令加加速度微分值波形(ΔJD’1～ΔJD’n)加上虚线圆701内的加加速度微分值相加波形。即，相加波形脉冲(ΔC1、ΔC2、ΔC3、ΔC4、ΔC5、ΔC6、ΔC7及ΔC8)与粗线所示的加加速度微分值波形相加(指令加加速度微分值波形(ΔJD”1～ΔJD”n))。前一次修正的定时存在修正，若再进一步实施修正，则脉冲波形有可能低于加加速度微分值下限值(－ΔJmax)。
该情况下，加加速度微分值限制部428检测当前时刻的脉冲波形(ΔC1、ΔC2、ΔC3、ΔC4、ΔC5、ΔC6、ΔC7及ΔC8)是(OK)否(NG)位于上限(ΔJmax)与下限(－ΔJmax)之间，判断是OK还是NG，来使输出分支。例如，在当前时刻检测波形(ΔC2)是否小于上限(ΔJmax)(ΔJD”1～ΔJD”n＜ΔJmax)。然后，若为否(NG)，则向指令波形复原部42C输出NG信息。另外，若为OK，则检测当前时刻的波形(ΔC2)是否超过下限(ΔJmax)(－ΔJmax＜ΔJD”1～ΔJD”n)。然后，若为否(NG)，则向指令波形复原部42C输出NG信息。另外，若为OK，则向加加速度限制部429输出指令加加速度微分值波形(ΔJD”1～ΔJD”n)、指令加加速度波形(JD”1～JD”n)、指令加速度波形(AD”1～AD”n)、指令速度波形(VD”1～VD”n)以及指令位置波形(PD”1～PD”n)。
接下来，在图13中，加加速度限制部429与加加速度微分值限制部428同样地检测当前时刻的加加速度波形是否小于上限(Jmax)(JD”1～JD”n＜Jmax)。然后，若为否(NG)，则向指令波形复原部42C输出NG信息。另外，若为OK，则检测当前时刻的波形是否超过下限Jmax(－Jmax＜JD”1～JD”n)。然后，若为否(NG)，则向指令波形复原部42C输出NG信息。另外，若为OK，则向加速度限制部42A输出指令加加速度微分值波形(ΔJD”1～ΔJD”n)、指令加加速度波形(JD”1～JD”n)、指令加速度波形(AD”1～AD”n)、指令速度波形(VD”1～VD”n)以及指令位置波形(PD”1～PD”n)。
接下来，在图13中，加速度限制部42A与加加速度微分值限制部428同样地检测当前时刻的加速度波形是否小于上限(Amax)(AD”1～AD”n＜Amax)。然后，若为否(NG)，则向指令波形复原部42C输出NG信息。另外，若为OK，则检测当前时刻的波形是否超过下限(Amax)(－Amax＜AD”1～AD”n)。然后，若为否(NG)，则向指令波形复原部42C输出NG信息。另外，若为OK，则向速度限制部42B输出指令加加速度微分值波形(ΔJD”1～ΔJD”n)、指令加加速度波形(JD”1～JD”n)、指令加速度波形(AD”1～AD”n)、指令速度波形(VD”1～VD”n)以及指令位置波形(PD”1～PD”n)。
而且，在图13中，速度限制部42B与加加速度微分值限制部428同样地检测当前时刻的速度波形是否小于上限(Vmax)(VD”1～VD”n＜Vmax)。然后，若为否(NG)，则向指令波形复原部42C输出NG信息。另外，若为OK，则检测当前时刻的波形是否超过下限(Vmax)(－Vmax＜VD”1～VD”n)。然后，若为否(NG)，则向指令波形复原部42C输出NG信息。另外，若为OK，则向指令波形输入输出部410输出指令加加速度微分值波形(ΔJD”1～ΔJD”n)、指令加加速度波形(JD”1～JD”n)、指令加速度波形(AD”1～AD”n)、指令速度波形(VD”1～VD”n)以及指令位置波形(PD”1～PD”n)。
指令波形复原部42C在从加加速度微分值限制部428、加加速度限制部429、加速度限制部42A以及速度限制部42B中的任一者输入了NG信息的情况下，将前一次指令输出时的指令波形复原，并将全部偏差量的修正(上限和下限的确认处理)一直遗留到下一次指令输出时。即，将复原了的前一次指令输出时的指令波形输出到指令波形输入输出部410。
之后，在图13中，将再生成的指令波形的ΔJD”1～ΔJD”n、JD”1～JD”n、AD”1～AD”n、VD”1～VD”n以及PD”1～PD”n保存为新的指令波形。
如图12所示，指令波形的速度指令值(VD”1～VD”n)被从指令波形输入输出部410依次输出到DAC213，DAC213依次将模拟转换后的速度指令值输出到伺服放大器220。
图12中，DAC213将输入的速度指令值(VD”1)转换为模拟值并输出到伺服放大器220。伺服放大器220根据所输入的模拟数据来将伺服马达130驱动为旋转，并且将伺服马达130的旋转位置(及旋转速度)作为编码器信号输出到指令波形生成部212。
从伺服马达130输出的编码器信号被输入到指令波形生成部212的编码器信号计数器430。
编码器信号计数器430将以预定的循环计数的计数值(PA0)输出到指令波形再生成处理部420。
指令波形再生成处理部420中，减法器421向其减法输入端子输入编码器信号计数器430输出的计数值(PA0)。
伺服放大器220按照所输入的速度指令值(VD”1)控制伺服马达130。
再生成全部指令波形的情况在图17中示出。细实线分别为补偿前的波形，在从当前时刻起到对指令加加速度微分值加上补偿用的加加速度微分值波形的期间中，以粗实线所示的波形控制伺服马达130。
其结果为，伺服马达130旋转，在通过该旋转而马达高速地进行旋转动作时，能够抑制被驱动体相对于行进方向的振动和偏差，能够实现校正时间缩短。另外，能够以理想的轨迹使马达动作，而且能够始终监视当前的位置，因此容易使多个轴同步地动作。
此外，在图17中，可以看出实际位置波形在当前时刻以前就存在偏移。这相对于指令的波形示出了到当前时刻为止的偏移(位置偏差)。实际上，以非常短的指令输出周期的间隔持续进行修正，因此不会像图17那样显著地产生偏移。图17中为了强调地表现位置被修正的情况，当前时刻的实际位置为从指令波形稍微偏移了的位置。
接下来，使用图18、19对马达控制方法进行说明。图18、19是用于说明马达控制方法的动作的一例的顺序的流程图。根据图18、19说明在指令输出周期定时生成指令加加速度微分值波形(JD”)、指令加加速度波形(JD”)、指令加速度波形(AD”)、指令速度波形(VD”)以及指令位置波形(PD”)的顺序。
在步骤S601中，从编码器计数值获取当前的实际位置(PA0)。
在步骤S602中，从实际位置(PA0)和当前的指令位置(PD’0)计算出偏差量(Perr)。
在步骤S603中，通过指令输出周期n次生成偏差量(Perr)将来变为“0”的加加速度微分值相加波形(ΔC1～ΔCn)。
在步骤S604中，将加加速度微分值相加波形(ΔC1～ΔCn)与指令加加速度微分值波形(ΔJD’1～ΔJD’n)相加，再生成n次指令输出周期全部的指令加加速度微分值波形(ΔJD”1～ΔJD”n)。
在步骤S605中，将再生成的指令加加速度微分值波形(ΔJD”1～ΔJD”n)与指令加加速度波形(JD’1～JD’n)相加，再生成n次指令输出周期全部的指令加加速度波形(JD”1～JD”n)。
在步骤S606中，根据来自前一次指令输出周期的指令加速度波形(AD’0～AD’n－1)和再生成的指令加加速度波形(JD”1～JD”n)再生成n次指令输出周期全部的指令加速度波形(AD”1～AD”n)。
在步骤S607中，以与指令加速度波形(AD”1～AD”n)的再生成(步骤S606)相同的方法再生成指令速度波形(VD”1～VD”n)。
在步骤S608中，以与指令加速度波形(AD”1～AD”n)的再生成(步骤S606)或者指令速度波形(VD”1～VD”n)的再生成(步骤S607)相同的方法再生成指令位置波形(PD”1～PD”n)。
在步骤S609中，确认再生成的加加速度微分值波形(ΔJD”1～ΔJD”n)是否小于上限(ΔJmax)。在超过上限(ΔJmax)的情况下将处理转移到步骤S614，在小于上限的情况下将处理转移到步骤S610。
在步骤S610中，确认再生成的加加速度波形(JD”1～JD”n)小于上限(Jmax)。在超过上限(Jmax)的情况下将处理转移到步骤S614，在小于上限的情况下将处理转移到步骤S611。
在步骤S611中，确认再生成的加速度波形(AD”1～AD”n)是否小于上限(Amax)。在超过上限(Amax)的情况下将处理转移到步骤S614，在小于上限的情况下将处理转移到步骤S612。
在步骤S612中，确认再生成的速度波形(VD”1～VD”n)是否小于上限(Vmax)。在超过上限(Vmax)的情况下将处理转移到步骤S614，在小于上限的情况下将处理转移到步骤S613。
在步骤S613中，将再生成的指令加加速度微分值波形(ΔJD”1～ΔJD”n)、指令加加速度波形(JD”1～JD”n)、指令加速度波形(AD”1～AD”n)、指令速度波形(VD”1～VD”n)、以及指令位置波形(PD”1～PD”n)保存为新的指令波形。
在步骤S615中，从DAC312输出下一次的速度指令值(VD”1～VD”n)，结束图17，18的处理，而转移到下一指令输出周期定时的动作。
在步骤S614中，以前一次的指令波形复原再生成指令波形，并将处理转移到步骤S615。即，作为指令加加速度微分值波形(ΔJD”1～ΔJD”n)，使用前一次的指令加加速度微分值波形(ΔJD’1～ΔJD’n)。作为指令加加速度波形(JD”1～JD”n)，使用前一次的指令加加速度波形(JD’1～JD’n)。另外，作为指令加速度波形(AD”1～AD”n)，使用前一次的指令加速度波形(AD’1～AD’n)。另外，作为指令速度波形(VD”1～VD”n)，也使用前一次的指令速度波形(VD’1～VD’n)。而且，作为指令位置波形(PD”1～PD”n)，使用前一次的指令位置波形(PD’1～PD’n)。
接下来，关于使用了实施例的芯片贴装机的半导体器件的制造方法使用图20进行说明。图20是表示半导体器件的制造方法的流程图。
步骤S11：将保持了切割带16(贴附有从晶片11分割的裸芯片D)的晶片环14收纳到晶片盒(未图示)，并搬入到芯片贴装机10。控制部8从填充有晶片环14的晶片盒将晶片环14供给到裸芯片供给部1。另外，准备基板P并将其搬入到芯片贴装机10。控制部8通过基板供给部6将基板P载置到基板搬送托盘51。
步骤S12：控制部8从晶片拾取分割的裸芯片。
步骤S13：控制部8将拾取的裸芯片载置到基板P上或层叠到既已贴装的裸芯片之上。控制部8将从晶片11拾取的裸芯片D载置到中间载台31上，通过贴装头41从中间载台31再次拾取裸芯片D，并贴装到搬送来的基板P上。
步骤S14：控制部8通过基板搬出部7从基板搬送托盘51取出贴装有裸芯片D的基板P。从芯片贴装机10搬出基板P。
＜变形例＞
以下，例示出几个代表性的变形例。在以下变形例的说明中，对具有与在上述实施例中的说明具有相同结构及功能的部分，能够使用与上述实施例相同的附图标记。但是，对于相应部分的说明，在技术上不矛盾的范围内能够适当引用上述实施例中的说明。另外，上述实施例的一部分以及几个变形例的全部或者一部分在技术上不矛盾的范围内能够适当组合地适用。
(变形例1)
图21是表示变形例1的指令波形输入输出部和指令波形再生成处理部的构成的框图。
在上述实施例中，指令波形复原部42C复原了前一次的指令波形，但如图21所示，在变形例1中，也可以是，指令波形再生成处理部420输出NG信息，指令波形输入输出部410根据NG信息将保存的前一次的指令波形复原为当前的指令波形。
(变形例2)
在实施例中对旋转的马达(伺服马达)进行了说明，但也能够适用于旋转的马达以外的线性马达。具体而言，在图4中，将伺服马达130置换为线性马达(以下，称为变形例2的马达控制装置。)。伺服放大器220的速度环控制部221根据从运动控制器210输入的速度指令值和从线性马达输入的编码器信号来控制线性马达的移动速度。
线性马达以与从伺服放大器220的速度环控制部221输入的移动速度的控制相应的移动速度移动，将实际位置及实际速度作为编码器信号输出到伺服放大器220的速度环控制部221和运动控制器210的指令波形生成部212。
此外，在变形例2的马达控制装置中，根据线性马达的计数值计算出被驱动体的实际位置，基于算出的实际位置计算出实际速度。但是，也可以具有直接检测被驱动体的位置的位置检测装置，并将该位置检测装置检测到的位置设为实际位置。
例如，在变形例2的马达控制装置中，DAC213将所输入的速度指令值(VD”1)转换为模拟值并将其输出到伺服放大器220。伺服放大器220根据所输入的模拟数据驱动线性马达，并且将线性马达的移动位置(以及移动速度)作为编码器信号输出到指令波形生成部212。
从线性马达输出的编码器信号被输入到指令波形生成部212的编码器信号计数器430。
编码器信号计数器430将以预定的循环计数的计数值PA0输出到指令波形再生成处理部420。
在指令波形再生成处理部420中，减法器421向其减法运算输入端子输入编码器信号计数器430输出的计数值(PA0)。再生成所有指令波形的状况与图17相同。
其结果为，线性马达移动，在根据其移动而线性马达高速地进行移动动作时，能够抑制被驱动体相对于行进方向的振动和偏差，能够实现校正时间缩短。另外，能够以理想轨迹使线性马达动作，而且能够始终监视当前的位置，因此能够容易地使多个轴同步地动作。
而且，还能够适用于具有编码器计数器功能的马达等全部马达。
以上，基于实施方式、实施例以及变形例具体地说明了由本发明人完成的发明，但本发明不限定于上述实施方式、实施例以及变形例，当然能够进行各种变更。
例如，在实施例中，指令波形输入输出部输出速度指令值来控制马达。但是，也可以代替速度指令值而输出加速度指令值来控制马达。其结果为，不仅能够进行位置的控制，而且还能够进行载荷控制。
另外，在实施例中拾取头及贴装头各具有一个，但也可以分别为两个以上。另外，在实施例中具有中间载台，但也可以没有中间载台。该情况下，拾取头和贴装头可以兼用。
另外，在实施例中将裸芯片的表面朝上地贴装，但也可以在拾取裸芯片后使裸芯片的表背翻转而使裸芯片的背面朝上地贴装。该情况下，也可以不设置中间载台。该装置称为倒装芯片贴装机。

Claims (11)

1.一种芯片贴装装置，具备：
马达，其驱动被驱动体并将实际位置输出为编码器信号；
马达控制装置，其控制所述马达并将所述被驱动体控制到目标位置后将裸芯片安装到基板上，
所述马达控制装置具备：
理想波形生成部，其生成加加速度微分值、加加速度、加速度、速度以及位置的理想指令波形；
指令波形生成部，其读出所述理想指令波形，再生成目标指令位置、加加速度微分值、加加速度、加速度、速度以及位置的指令波形，并输出再生成的速度的指令波形；以及
DAC，其将所述再生成的速度的指令波形转换为模拟数据，
所述理想波形生成部具备：
第一波形生成部，其根据加加速度、加速度、速度以及位置的目标值依次积分而生成加加速度、加速度、速度以及位置的第一指令波形；
移动平均处理部，其规定一定的时间，通过边错开范围边取平均的移动平均法而根据由所述第一波形生成部生成的位置的第一指令波形生成位置的理想指令波形；和
第二指令波形生成部，其根据所述位置的理想指令波形依次微分而生成速度、加速度、加加速度以及加加速度微分值的理想指令波形，
所述指令波形生成部具备：
指令波形再生成处理部，其基于由所述编码器信号得到的实际位置和所述目标指令位置生成加加速度微分值的相加波形，并将所述生成的加加速度微分值的相加波形与在前一次的指令输出定时再生成的加加速度微分值的指令波形相加，而再生成加加速度微分值的指令波形，而且再生成加加速度、加速度、速度以及位置的指令波形；和
指令波形输入输出部，其保存所述生成的位置、速度、加速度、加加速度以及加加速度微分值的理想指令波形、所述再生成的加加速度微分值、加加速度、加速度、速度以及位置的指令波形。
2.如权利要求1所述的芯片贴装装置，其特征在于，
所述指令波形生成部将所述再生成的加加速度微分值的指令波形与在前一次的指令输出定时再生成的加加速度的指令波形相加，而再生成加加速度的指令波形，
将所述再生成的加加速度的指令波形与在前一次的指令输出定时再生成的加速度的指令波形相加，而再生成加速度的指令波形，
将所述再生成的加速度的指令波形与在前一次的指令输出定时再生成的加速度的指令波形相加，而再生成加速度的指令波形，
将所述再生成的速度的指令波形与在前一次的指令输出定时再生成的速度的指令波形相加，而再生成速度的指令波形，
将所述再生成的速度的指令波形与在前一次的指令输出定时再生成的位置的指令波形相加，而再生成位置的指令波形。
3.如权利要求2所述的芯片贴装装置，其特征在于，
所述指令波形再生成处理部具有加加速度微分值相加波形生成部，所述加加速度微分值相加波形生成部基于由所述编码器信号得到的实际位置与所述目标指令位置之差即偏差量生成加加速度微分值的相加波形。
4.如权利要求3所述的芯片贴装装置，其特征在于，
所述指令波形再生成处理部还具有加加速度微分值限制部，
所述加加速度微分值限制部在所述再生成的加加速度微分值的指令波形超过预定的加加速度微分值上限值或小于加加速度微分值下限值的情况下将NG信息输出到所述指令波形输入输出部，
所述指令波形输入输出部在被输入了所述NG信息的情况下，
复原在所述前一次的指令输出定时再生成的加加速度微分值、加加速度、加速度、速度以及位置的指令波形，
将复原的加加速度微分值、加加速度、加速度、速度以及位置的指令波形作为再生成的加加速度微分值、加加速度、加速度、速度以及位置的指令波形，将再生成的速度的指令波形输出到所述DAC。
5.如权利要求3所述的芯片贴装装置，其特征在于，
所述指令波形再生成处理部还具备：
加加速度微分值限制部，其在所述再生成的加加速度微分值的指令波形超过预定的加加速度微分值上限值或者小于加加速度微分值下限值的情况下输出NG信息；和
指令波形复原部，其在被输入了所述NG信息的情况下，将在所述前一次的指令输出定时再生成的加加速度微分值、加加速度、加速度、速度以及位置的指令波形复原并输出到所述指令波形输入输出部，
所述指令波形输入输出部将复原的加加速度微分值、加加速度、加速度、速度以及位置的指令波形作为再生成的加加速度微分值、加加速度、加速度、速度以及位置的指令波形，并将再生成的速度的指令波形输出到所述DAC。
6.如权利要求1至5中任一项所述的芯片贴装装置，其特征在于，
所述指令波形生成部将再生成的加加速度微分值、加加速度、加速度、速度以及位置的指令波形保存为在前一次的指令输出定时再生成的指令波形。
7.如权利要求1所述的芯片贴装装置，其特征在于，
所述马达是伺服马达。
8.如权利要求1所述的芯片贴装装置，其特征在于，
所述被驱动体是贴装头及拾取头中的至少一个。
9.一种半导体器件的制造方法，其特征在于，具备：
(a)工序，准备权利要求1至5中任一项的芯片贴装装置；
(b)工序，将保持切割带的晶片环保持器搬入，其中所述切割带贴附有裸芯片；
(c)工序，准备并搬入基板；
(d)工序，拾取裸芯片；
(e)工序，将所述拾取的裸芯片贴装到所述基板上或者既已贴装的裸芯片之上。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，
在所述(d)工序中，通过作为所述被驱动体的贴装头拾取所述切割带上的裸芯片，
在所述(e)工序中，通过所述贴装头将所述拾取的裸芯片贴装到所述基板或者既已贴装的裸芯片之上。
11.如权利要求9所述的半导体器件的制造方法，其特征在于，
所述(d)工序具有：
(d1)工序，通过作为所述被驱动体的拾取头拾取所述切割带上的裸芯片；和
(d2)工序，将通过所述拾取头拾取的裸芯片载置到中间载台上，
所述(e)工序具有：
(e1)工序，通过作为所述被驱动体的贴装头拾取载置在所述中间载台上的裸芯片；和
(e2)工序，将通过所述贴装头拾取的裸芯片载置到所述基板上。
CN201711128703.2A 2017-03-17 2017-11-15 芯片贴装装置及半导体器件的制造方法 Active CN108628257B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017052054A JP6694404B2 (ja) 2017-03-17 2017-03-17 ダイボンディング装置および半導体装置の製造方法
JP2017-052054 2017-03-17

Publications (2)

Publication Number Publication Date
CN108628257A true CN108628257A (zh) 2018-10-09
CN108628257B CN108628257B (zh) 2021-01-22

Family

ID=63705794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711128703.2A Active CN108628257B (zh) 2017-03-17 2017-11-15 芯片贴装装置及半导体器件的制造方法

Country Status (4)

Country Link
JP (1) JP6694404B2 (zh)
KR (1) KR102029020B1 (zh)
CN (1) CN108628257B (zh)
TW (1) TWI663828B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038565A (zh) * 2023-10-08 2023-11-10 恩纳基智能科技无锡有限公司 芯片拾取控制方法以及芯片拾取装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7408434B2 (ja) * 2020-02-25 2024-01-05 ファスフォードテクノロジ株式会社 モータ制御装置、ダイボンディング装置および半導体装置の製造方法
CN113241319B (zh) * 2021-05-31 2021-11-30 广东工业大学 一种快速定位方法及系统
JP2023146304A (ja) * 2022-03-29 2023-10-12 Ntn株式会社 産業機器の制御装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1680893A (zh) * 2004-04-08 2005-10-12 发那科株式会社 减振控制装置
JP2008186405A (ja) * 2007-01-31 2008-08-14 Brother Ind Ltd 制御方法及び制御装置
JP2011113475A (ja) * 2009-11-30 2011-06-09 Brother Industries Ltd 数値制御装置及び当該装置を備えた工作機械
CN102214589A (zh) * 2011-05-31 2011-10-12 华亚平 垂直芯片电子封装方法
CN102647152A (zh) * 2011-02-18 2012-08-22 株式会社日立高新技术仪器 电动机控制装置和电动机控制方法
JP2015173551A (ja) * 2014-03-12 2015-10-01 ファスフォードテクノロジ株式会社 半導体製造方法及びダイボンダ
CN205648219U (zh) * 2016-05-26 2016-10-12 东莞市正向智能科技有限公司 一种具有可调节送料轨道的四模组led群贴机
CN106486398A (zh) * 2015-08-31 2017-03-08 捷进科技有限公司 芯片贴装机、贴装方法及半导体器件的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH086628A (ja) * 1994-06-21 1996-01-12 Fanuc Ltd 加々々速度に制限を持つ移動指令の計画・作成方法
JP3699606B2 (ja) * 1999-02-26 2005-09-28 パイオニア株式会社 回転サーボ制御装置及び回転サーボ制御方法
US6744233B1 (en) * 2000-11-01 2004-06-01 Mitsubishi Denki Kabushiki Kaisha Servo controller and method
JP2007086904A (ja) * 2005-09-20 2007-04-05 Brother Ind Ltd 加速度軌跡生成装置
DE102010015316A1 (de) * 2010-04-17 2011-10-20 Audi Ag Verfahren zur Regelung der Position und/oder der Geschwindigkeit
JP5997560B2 (ja) * 2012-09-25 2016-09-28 株式会社ダイヘン 開始時点特定装置、制御装置、及び開始時点特定方法
JP5701465B2 (ja) * 2012-12-21 2015-04-15 株式会社新川 フリップチップボンダ及びボンディングステージの平坦度並びに変形量補正方法
JP5912143B2 (ja) * 2014-03-04 2016-04-27 株式会社新川 ボンディング装置
JP6391378B2 (ja) * 2014-09-10 2018-09-19 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1680893A (zh) * 2004-04-08 2005-10-12 发那科株式会社 减振控制装置
JP2008186405A (ja) * 2007-01-31 2008-08-14 Brother Ind Ltd 制御方法及び制御装置
JP2011113475A (ja) * 2009-11-30 2011-06-09 Brother Industries Ltd 数値制御装置及び当該装置を備えた工作機械
CN102647152A (zh) * 2011-02-18 2012-08-22 株式会社日立高新技术仪器 电动机控制装置和电动机控制方法
CN102214589A (zh) * 2011-05-31 2011-10-12 华亚平 垂直芯片电子封装方法
JP2015173551A (ja) * 2014-03-12 2015-10-01 ファスフォードテクノロジ株式会社 半導体製造方法及びダイボンダ
CN106486398A (zh) * 2015-08-31 2017-03-08 捷进科技有限公司 芯片贴装机、贴装方法及半导体器件的制造方法
CN205648219U (zh) * 2016-05-26 2016-10-12 东莞市正向智能科技有限公司 一种具有可调节送料轨道的四模组led群贴机

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117038565A (zh) * 2023-10-08 2023-11-10 恩纳基智能科技无锡有限公司 芯片拾取控制方法以及芯片拾取装置
CN117038565B (zh) * 2023-10-08 2024-01-26 恩纳基智能科技无锡有限公司 芯片拾取控制方法以及芯片拾取装置

Also Published As

Publication number Publication date
TWI663828B (zh) 2019-06-21
JP2018157046A (ja) 2018-10-04
CN108628257B (zh) 2021-01-22
JP6694404B2 (ja) 2020-05-13
KR20180106834A (ko) 2018-10-01
TW201836258A (zh) 2018-10-01
KR102029020B1 (ko) 2019-10-08

Similar Documents

Publication Publication Date Title
CN108628257A (zh) 芯片贴装装置及半导体器件的制造方法
CN109494173A (zh) 芯片贴装装置和半导体器件的制造方法
US8456126B2 (en) Motor control system and motor control method
JP6247965B2 (ja) 半導体製造方法及びダイボンダ
KR100418455B1 (ko) 로봇에의한제작품의처리방법
CN107803708A (zh) 加工系统以及机器人系统
CN109590899A (zh) 用于玻璃扫光机的原料搬运拾放系统及玻璃扫光系统
CN107204302A (zh) 芯片贴装机以及芯片贴装方法
CN107303626A (zh) 激光加工装置及激光加工方法
CN102821590B (zh) 基板搬运装置及方法、电子零件安装机及安装方法
CN110931366B (zh) 芯片贴装装置及半导体器件的制造方法
CN107073717A (zh) 搬送系统及其控制方法
JP2537392B2 (ja) ワ―ク移載ロボットの制御方法
CN102602700B (zh) 阵列式取放装置及取放方法
US20100014188A1 (en) Method and apparatus for approaching a predetermined position of a carrier belt which moves in one movement direction
JP6091167B2 (ja) フィーダ段取支援装置、フィーダ段取支援方法、フィーダ段取支援プログラム、記録媒体
US20220410244A1 (en) Handling system
KR102488379B1 (ko) 모터 제어 장치, 다이 본딩 장치 및 반도체 장치의 제조 방법
JPH06339883A (ja) ピッキング装置の停止位置決め制御方法及び装置、並びにピッキング装置の位置制御方法及び装置、ピッキング装置
JP3839173B2 (ja) 搬送装置
CN113146286A (zh) 一种环岛式多节拍加工机床
JP2020062727A (ja) ワークの搬送装置、ワークの搬送方法、転がり軸受の搬送方法、及び転がり軸受、機械、車両の製造方法
CN1290215A (zh) 带有自由项圈定位装置的项圈雕刻机器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant