CN108573734B - 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置 - Google Patents

一种移位寄存器及其驱动方法、扫描驱动电路和显示装置 Download PDF

Info

Publication number
CN108573734B
CN108573734B CN201810398285.7A CN201810398285A CN108573734B CN 108573734 B CN108573734 B CN 108573734B CN 201810398285 A CN201810398285 A CN 201810398285A CN 108573734 B CN108573734 B CN 108573734B
Authority
CN
China
Prior art keywords
node
clock signal
electrically connected
level
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810398285.7A
Other languages
English (en)
Other versions
CN108573734A (zh
Inventor
朱仁远
李玥
向东旭
高娅娜
周星耀
黄高军
徐艺琳
蔡中兰
朱娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN201810398285.7A priority Critical patent/CN108573734B/zh
Publication of CN108573734A publication Critical patent/CN108573734A/zh
Priority to US16/197,521 priority patent/US10762976B2/en
Application granted granted Critical
Publication of CN108573734B publication Critical patent/CN108573734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

本发明实施例提供一种移位寄存器及其驱动方法、扫描驱动电路和显示装置，涉及显示技术领域。本发明实施例提供的移位寄存器包括第一节点控制模块、第二节点控制模块和输出控制模块；第一节点控制模块用于控制第一节点的电平，其中，第一节点控制模块包括输入单元和保护单元，输入单元用于将输入信号写入第三节点，保护单元用于根据第三节点的电平控制第四节点的电平，并根据第二时钟信号控制第四节点的电平写入第一节点；第二节点控制模块用于控制第二节点的电平；输出控制模块用于根据第一节点的电平和第二节点的电平，使扫描信号输出端输出高电平或者低电平。本发明的技术方案能够防止用于将输入信号提供给第三节点的晶体管击穿。

Description

一种移位寄存器及其驱动方法、扫描驱动电路和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器及其驱动方法、扫描驱动电路和显示装置。
背景技术
随着平面显示器技术的蓬勃发展，有机发光显示装置(Organic Light EmittingDisplay，简称OLED)由于其具有自发光、高亮度、广视角、快速反应等优良特性，应用越来越广泛。为驱动有机发光显示装置中的有机发光器件发光，有机发光显示面板包括扫描驱动电路，扫描驱动电路包括多级相互级联的移位寄存器。
现有技术中，移位寄存器的电路结构和对应的工作时序如图1和图2所示，图1为现有技术提供的移位寄存器的电路结构图，图2为现有技术提供的移位寄存器的工作时序图，发明人发现，该移位寄存器中的晶体管M1存在因第一端和第二端之间的跨压过大而击穿的风险。
发明内容
本发明实施例提供一种移位寄存器及其驱动方法、扫描驱动电路和显示装置，可以防止用于将输入信号提供给第三节点的晶体管击穿。
第一方面，本发明实施例提供一种移位寄存器，所述移位寄存器包括第一节点控制模块、第二节点控制模块和输出控制模块；
所述第一节点控制模块电连接输入信号端、第一时钟信号端、第二时钟信号端、高电平信号端、第一节点、第二节点和第三节点，所述第一节点控制模块用于根据输入信号、第一时钟信号、第二时钟信号、高电平信号和第二节点的电平，控制所述第一节点的电平，其中，所述第一节点控制模块包括输入单元和保护单元，所述输入单元用于将输入信号写入第三节点，所述保护单元用于根据所述第三节点的电平控制第四节点的电平，并根据所述第二时钟信号控制所述第四节点的电平写入所述第一节点；
所述第二节点控制模块电连接所述第一时钟信号端、低电平信号端和所述第二节点，所述第二节点控制模块用于根据第一时钟信号和低电平信号，控制所述第二节点的电平；
所述输出控制模块电连接所述第一节点、所述第二节点、所述高电平信号端、所述第二时钟信号端和扫描信号输出端，所述输出控制模块用于根据所述第一节点的电平和所述第二节点的电平，使所述扫描信号输出端输出高电平或者低电平。
可选地，所述输入单元的控制端电连接所述第一时钟信号端，输入端电连接所述输入信号端，输出端电连接所述第三节点；
所述保护单元的一个控制端电连接所述第三节点，另一个控制端电连接所述第二时钟信号端，输出端电连接所述第一节点，一个输入端电连接所述第四节点，另一个输入端电连接所述第二时钟信号端，所述第三节点的电平用于控制所述第二时钟信号写入所述第四节点，所述第二时钟信号用于控制所述第四节点的电平写入所述第一节点。
可选地，所述输入单元包括第一晶体管，所述保护单元包括第二晶体管和第三晶体管，其中，
所述第一晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述输入信号端，第二端电连接所述第三节点；
所述第二晶体管的控制端电连接所述第三节点，第一端电连接所述第二时钟信号端，第二端电连接所述第四节点；
所述第三晶体管的控制端电连接所述第二时钟信号端，第一端电连接所述第一节点，第二端电连接所述第四节点。
可选地，所述第一节点控制模块还包括第四晶体管，所述第四晶体管的控制端电连接所述第二节点，第一端电连接所述高电平信号端，第二端电连接所述第四节点。
可选地，所述第一节点控制模块还包括第一电容，所述第一电容的第一端电连接所述高电平信号端，第二端电连接所述第三节点。
可选地，所述第一节点控制模块还包括第二电容，所述第二电容的第一端电连接所述扫描信号输出端，第二端电连接所述第一节点。
可选地，所述第一晶体管的沟道的宽长比为4:8。
可选地，所述第二节点控制模块包括第五晶体管、第六晶体管和第三电容，其中，
所述第五晶体管的控制端电连接所述第三节点，第一端电连接所述第一时钟信号端，第二端电连接所述第二节点；
所述第六晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述低电平信号端，第二端电连接所述第二节点；
所述第三电容的第一端电连接所述高电平信号端，第二端电连接所述第二节点。
可选地，所述输出控制模块包括第七晶体管和第八晶体管，其中，
所述第七晶体管的控制端电连接所述第二节点，第一端电连接所述高电平信号端，第二端电连接所述扫描信号输出端；
所述第八晶体管的控制端电连接所述第一节点，第一端电连接所述第二时钟信号端，第二端电连接所述扫描信号输出端。
第二方面，本发明实施例提供一种扫描驱动电路，所述扫描驱动电路包括：第一信号线、第二信号线和级联的多级移位寄存器，每级所述移位寄存器为以上任一项所述的移位寄存器；其中，
各奇数级移位寄存器的第一时钟信号端、以及各偶数级移位寄存器的第二时钟信号端均电连接至所述第一信号线；
各奇数级移位寄存器的第二时钟信号端、以及各偶数级移位寄存器的第一时钟信号端均电连接所述第二信号线。
可选地，第n级所述移位寄存器的输入信号端电连接第n-1级所述移位寄存器的扫描信号输出端，n的取值范围为2、3、4、…、N，其中N为所述扫描驱动电路中所述移位寄存器的数量。
第三方面，本发明实施例提供一种显示装置，所述显示装置包括以上任一项所述的扫描驱动电路。
第四方面，本发明实施例提供一种移位寄存器的驱动方法，适用于以上任一项所述的移位寄存器，所述移位寄存器的驱动方法包括：
第一阶段，所述输入信号端提供的输入信号为低电平，所述第一时钟信号端提供的第一时钟信号为低电平，所述第二时钟信号端提供的第二时钟信号为高电平，所述第一节点控制模块维持所述第一节点在上一阶段的高电平，所述第二节点控制模块为所述第二节点提供低电平，所述输出控制模块使所述扫描信号输出端输出高电平；
第二阶段，所述输入信号端提供的输入信号为高电平，所述第一时钟信号端提供的第一时钟信号为高电平，所述第二时钟信号端提供的第二时钟信号为低电平，所述第一节点控制模块为所述第一节点提供低电平，所述第二节点控制模块为所述第二节点提供高电平，所述输出控制模块使所述扫描信号输出端输出低电平；
第三阶段，所述输入信号端提供的输入信号为高电平，所述第一时钟信号端提供的第一时钟信号为低电平，所述第二时钟信号端提供的第二时钟信号为高电平，所述第一节点控制模块维持所述第一节点在所述第二阶段的低电平，所述第二节点控制模块为所述第二节点提供低电平，所述输出控制模块使所述扫描信号输出端输出高电平；
第四阶段，所述输入信号端提供的输入信号为高电平，所述第一时钟信号端提供的第一时钟信号为高电平，所述第二时钟信号端提供的第二时钟信号为低电平，所述第一节点控制模块为所述第一节点提供高电平，所述第二节点控制模块维持所述第二节点在所述第三阶段的低电平，所述输出控制模块使所述扫描信号输出端输出高电平。
可选地，所述第一时钟信号的低电平和所述第二时钟信号的低电平，均与所述低电平信号的低电平相同；且，所述第一时钟信号的高电平和所述第二时钟信号的高电平，均与所述高电平信号的高电平相同。
本发明实施例提供的一种移位寄存器及其驱动方法、扫描驱动电路和显示装置，该移位寄存器包括第一节点控制模块、第二节点控制模块和输出控制模块，第一节点控制模块用于根据输入信号、第一时钟信号、第二时钟信号、高电平信号和第二节点的电平，控制第一节点的电平，第二节点控制模块用于根据第一时钟信号和低电平信号，控制第二节点的电平，输出控制模块用于根据第一节点的电平和第二节点的电平，使扫描信号输出端输出高电平或者低电平。由于第一节点控制模块具体包括输入单元和保护单元，输入单元用于将输入信号写入第三节点，保护单元用于根据第三节点的电平控制第四节点的电平，并根据第二时钟信号控制第四节点的电平写入第一节点，即第三节点与第一节点之间无直接的信号传输，第三节点与第一节点之间的相互影响为：第三节点的电平控制与第一节点电连接的第四节点的电平，因此，第一节点的电平非常低时，也不会使得第三节点的电平很低，进而可以防止第一节点控制模块中用于将输入信号提供给第三节点的晶体管的第一端和第二端之间的跨压过大，可以有效保护该晶体管，防止该晶体管击穿，极大地提升移位寄存器运行的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的移位寄存器的电路结构图；
图2为现有技术提供的移位寄存器的工作时序图；
图3为本发明实施例提供的移位寄存器的电路结构图；
图4为本发明实施例提供的图3中的移位寄存器的工作时序图；
图5为本发明实施例提供的扫描驱动电路的示意图；
图6为本发明实施例提供的扫描驱动电路的工作时序图；
图7为本发明实施例提供的显示装置的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有技术提供了一种移位寄存器，如图1所示，该移位寄存器包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、电容C1和电容C2，各晶体管和电容具有如图1所示的电连接关系，且各晶体管均为PMOS晶体管，在控制端为低电平时导通，控制端为高电平时截止。其中，晶体管M3的控制端电连接低电平信号输入端VGL，晶体管M3为常开晶体管(即晶体管M3一直处于导通状态)。
如图2所示，该移位寄存器的工作过程包括以下几个阶段：
在阶段P1，输入信号端IN提供的输入信号为低电平，第一时钟信号端CK提供的第一时钟信号为低电平，第二时钟信号端XCK提供的第二时钟信号为高电平，由第一时钟信号控制的晶体管M1和晶体管M2导通，输入信号经晶体管M1到达节点N3，节点N3为低电平，节点N3的低电平经晶体管M3到达节点N1，节点N1为低电平，且节点N3的低电平使晶体管M4导通，第一时钟信号经晶体管M4到达节点N2，且低电平信号经晶体管M2到达节点N2，节点N2为低电平，晶体管M6导通，由第二时钟信号控制的晶体管M5截止，节点N1的低电平使晶体管M7导通，节点N2的低电平使晶体管M8导通，扫描信号输出端OUT输出第二时钟信号和高电平信号的高电平。
在阶段P2，输入信号端IN提供的输入信号为高电平，第一时钟信号端CK提供的第一时钟信号为高电平，第二时钟信号端XCK提供的第二时钟信号为低电平，由第一时钟信号控制的晶体管M1和晶体管M2截止，电容C1使节点N1维持阶段P1的低电平，节点N1的低电平经晶体管M3到达节点N3，节点N3为低电平，晶体管M4导通，第一时钟信号经晶体管M4到达节点N2，节点N2为高电平，晶体管M6截止，由第二时钟信号控制的晶体管M5导通，节点N1的低电平使晶体管M7导通，节点N2的高电平使晶体管M8截止，扫描信号输出端OUT输出第二时钟信号的低电平，在电容C1的耦合作用下，扫描信号输出端OUT输出的低电平进一步拉低节点N1的低电平。
在阶段P3，输入信号端IN提供的输入信号为高电平，第一时钟信号端CK提供的第一时钟信号为低电平，第二时钟信号端XCK提供的第二时钟信号为高电平，由第一时钟信号控制的晶体管M1和晶体管M2导通，输入信号经晶体管M1到达节点N3，节点N3为高电平，晶体管M4截止，节点N3的高电平经晶体管M3到达节点N1，节点N1为高电平，低电平信号经晶体管M2到达节点N2，节点N2为低电平，晶体管M6导通，由第二时钟信号控制的晶体管M5截止，节点N1的高电平使晶体管M7截止，节点N2的低电平使晶体管M8导通，扫描信号输出端OUT输出高电平信号的高电平。
在阶段P4，输入信号端IN提供的输入信号为高电平，第一时钟信号端CK提供的第一时钟信号为高电平，第二时钟信号端XCK提供的第二时钟信号为低电平，由第一时钟信号控制的晶体管M1和晶体管M2截止，由第二时钟信号控制的晶体管M5导通，电容C2维持节点N2在阶段P3的低电平，晶体管M6导通，高电平信号经晶体管M6和晶体管M5到达节点N3，节点N3为高电平，晶体管M4截止，节点N3的高电平经晶体管M3到达节点N1，节点N1为高电平，节点N1的高电平使晶体管M7截止，节点N2的低电平使晶体管M8导通，扫描信号输出端OUT输出高电平信号的高电平。
由以上所述可知，在阶段P2，扫描信号输出端OUT输出第二时钟信号的低电平，由于电容C1的一端电连接扫描信号输出端OUT，另一端电连接节点N1，从而使得在电容C1的耦合作用下，节点N1的低电平会被进一步拉低，例如从阶段P1中的-5V左右拉低至阶段P2中的-20V左右。由于在节点N3和节点N1之间电连接晶体管M3，晶体管M3为常开晶体管，且晶体管M3为PMOS晶体管，可以减小传输至节点N3的低电平的绝对值，以晶体管M3的阈值电压为-2V输入信号的高电平为8.00000V为例，在阶段P2节点N1的低电平为-20V时，该低电平经晶体管M3传输至节点N3，节点N3的低电平为-18V，此时，晶体管M1的第一端和第二端之间的跨压为26V，也就是说，虽然设置了晶体管M3，但是在阶段P2，晶体管M1的第一端和第二端之间的跨压仍然较大，晶体管M1击穿的风险仍然较高。
为了解决现有技术中的上述问题，本发明实施例提供一种移位寄存器，如图3和图4所示，图3为本发明实施例提供的移位寄存器的电路结构图，图4为本发明实施例提供的图3中的移位寄存器的工作时序图，移位寄存器包括第一节点控制模块1、第二节点控制模块2和输出控制模块3；其中，
第一节点控制模块1电连接输入信号端IN、第一时钟信号端CK、第二时钟信号端XCK、高电平信号端VGH、第一节点N1、第二节点N2和第三节点N3，第一节点控制模块1用于根据输入信号、第一时钟信号、第二时钟信号、高电平信号和第二节点N2的电平，控制第一节点N1的电平，其中，第一节点控制模块1包括输入单元11和保护单元12，输入单元11用于将输入信号写入第三节点N3，保护单元12用于根据第三节点N3的电平控制第四节点N4的电平，并根据第二时钟信号控制第四节点N4的电平写入第一节点N1；
第二节点控制模块2电连接第一时钟信号端CK、低电平信号端VGL和第二节点N2，第二节点控制模块2用于根据第一时钟信号和低电平信号，控制第二节点N2的电平；
输出控制模块3电连接第一节点N1、第二节点N2、高电平信号端VGH、第二时钟信号端XCK和扫描信号输出端OUT，输出控制模块3用于根据第一节点N1的电平和第二节点N2的电平，使扫描信号输出端OUT输出高电平或者低电平。
由于第一节点控制模块1具体包括输入单元11和保护单元12，输入单元11用于将输入信号写入第三节点N3，保护单元12用于根据第三节点N3的电平控制第四节点N4的电平，并根据第二时钟信号控制第四节点N4的电平写入第一节点N1，即第三节点N3与第一节点N1之间无直接的信号传输，第三节点N3与第一节点N1之间的相互影响为：第三节点N3的电平控制与第一节点N1电连接的第四节点N3的电平，因此，第一节点N1的电平非常低时，也不会使得第三节点N3的电平很低，进而可以防止第一节点控制模块1中用于将输入信号提供给第三节点N3的晶体管的第一端和第二端之间的跨压过大，可以有效保护该晶体管，防止该晶体管击穿，极大地提升移位寄存器运行的稳定性。
可选地，第一节点控制模块1具体用于：在第一阶段P1，根据输入信号的低电平、第一时钟信号的低电平和第二时钟信号的高电平，维持第一节点N1在上一阶段的高电平；在第二阶段P2，根据输入信号的高电平、第一时钟信号的高电平和第二时钟信号的低电平，为第一节点N1提供低电平；在第三阶段P3，根据输入信号的高电平、第一时钟信号的低电平和第二时钟信号的高电平，维持第一节点N1在第二阶段P2的低电平；在第四阶段P4，根据输入信号的高电平、第一时钟信号的高电平和第二时钟信号的低电平，为第一节点N1提供高电平。
可选地，第二节点控制模块2具体用于：在第一阶段P1，根据输入信号的低电平、第一时钟信号的低电平和第二时钟信号的高电平，为第二节点N2提供低电平；在第二阶段P2，根据输入信号的高电平、第一时钟信号的高电平和第二时钟信号的低电平，为第二节点N2提供高电平；在第三阶段P3，根据输入信号的高电平、第一时钟信号的低电平和第二时钟信号的高电平，为第二节点N2提供低电平；在第四阶段P4，根据输入信号的高电平、第一时钟信号的高电平和第二时钟信号的低电平，维持第二节点N2在第三阶段P3的低电平。
可选地，输出控制模块3具体用于：在第一阶段P1，根据第一节点N1的高电平、第二节点N2的低电平和第二时钟信号的高电平，使扫描信号输出端OUT输出高电平；在第二阶段P2，根据第一节点N1的低电平、第二节点N2的高电平和第二时钟信号的低电平，使扫描信号输出端OUT输出低电平；在第三阶段P3，根据第一节点N1的低电平、第二节点N2的低电平和第二时钟信号的高电平，使扫描信号输出端OUT输出高电平；在第四阶段P4，根据第一节点N1的高电平、第二节点N2的低电平和第二时钟信号的低电平，使扫描信号输出端OUT输出高电平。
需要说明的是，本发明实施例中虽未特别说明，但必然高电平信号端VGH在第一阶段P1至第四阶段P4均提供高电平信号，低电平信号端VGL在第一阶段P1至第四阶段P4均提供低电平信号。另外，上述第一时钟信号和第二时钟信号具有相同的频率，且二者的使能电平之间无交叠，非使能电平可以有交叠也可以无交叠，在图3和图4所示的例子中，第一时钟信号和第二时钟信号的使能电平均为低电平，非使能电平均为高电平，第一时钟信号和第二时钟信号的低电平无交叠，高电平也无交叠。
为了便于本领域技术人员更好地理解和实现上述移位寄存器的有益效果，本发明实施例提供一种针对如图3所示的移位寄存器的驱动方法，请参照图4，该驱动方法包括：
第一阶段P1，输入信号端IN提供的输入信号为低电平、第一时钟信号端CK提供的第一时钟信号为低电平、第二时钟信号端XCK提供的第二时钟信号为高电平，第一节点控制模块1维持第一节点N1在上一阶段的高电平，第二节点控制模块2为第二节点N2提供低电平，输出控制模块3使扫描信号输出端OUT输出高电平；
第二阶段P2，输入信号端IN提供的输入信号为高电平、第一时钟信号端CK提供的第一时钟信号为高电平、第二时钟信号端XCK提供的第二时钟信号为低电平，第一节点控制模块1为第一节点N1提供低电平，第二节点控制模块2为第二节点N2提供高电平，输出控制模块3使扫描信号输出端OUT输出低电平；
第三阶段P3，输入信号端IN提供的输入信号为高电平、第一时钟信号端CK提供的第一时钟信号为低电平、第二时钟信号端XCK提供的第二时钟信号为高电平，第一节点控制模块1维持第一节点N1在第二阶段P2的低电平，第二节点控制模块2为第二节点N2提供低电平，输出控制模块3使扫描信号输出端OUT输出高电平；
第四阶段P4，输入信号端IN提供的输入信号为高电平、第一时钟信号端CK提供的第一时钟信号为高电平、第二时钟信号端XCK提供的第二时钟信号为低电平，第一节点控制模块1为第一节点N1提供高电平，第二节点控制模块2维持第二节点N2在第三阶段P3的低电平，输出控制模块3使扫描信号输出端OUT输出高电平。
可选地，第一时钟信号的低电平和第二时钟信号的低电平，均与低电平信号的低电平相同，且，第一时钟信号的高电平和第二时钟信号的高电平，均与高电平信号的高电平相同，从而使得通过同一条信号线即可同时为第一时钟信号和第二时钟信号提供低电平，且提供低电平信号，通过同一条信号线即可同时为第一时钟信号和第二时钟信号提供高电平，且提供高电平信号，有助于简化包括上述移位寄存器的扫描驱动电路的驱动方法，并简化显示装置的结构。
下面本发明实施例结合图3和图4对移位寄存器的第一节点控制模块1、第二节点控制模块2和输出控制模块3的具体电路结构进行举例说明。需要说明的是，以下描述内容同时适用于本发明实施例中的移位寄存器及其驱动方法。
可选地，如图3所示，输入单元11的控制端电连接第一时钟信号端CK，输入端电连接输入信号端IN，输出端电连接第三节点N3；保护单元12的一个控制端电连接第三节点N3，另一个控制端电连接第二时钟信号端XCK，输出端电连接第一节点N1，一个输入端电连接第四节点N4，另一个输入端电连接第二时钟信号端XCK，第三节点N3的电平用于控制第二时钟信号写入第四节点N4，第二时钟信号用于控制第四节点N4的电平写入第一节点N1。
输入单元11具体用于，在第一阶段P1，根据第一时钟信号的低电平，将输入信号提供至第三节点N3，使第三节点N3为低电平；在第三阶段P3，根据第一时钟信号的低电平，将输入信号提供至第三节点N3，使第三节点N3为高电平。在第二阶段P2第三节点N3维持在第一阶段P1的低电平，在第四阶段P4第三节点N3维持在第三阶段P3的高电平。
保护单元12具体用于，在第一阶段P1，根据第三节点N3的低电平，将第二时钟信号写入第四节点N4，使第四节点N4为高电平；在第二阶段P2，根据第三节点N3的低电平，将第二时钟信号写入第四节点N4，使第四节点N4为低电平，并根据第二时钟信号的低电平，将第四节点N4的低电平写入第一节点N1，使第一节点N1为低电平；在第四阶段P4，根据第二时钟信号的低电平，将第四节点N4的高电平写入第一节点N1。其中，在第三阶段P3保护单元12不工作。
进一步地，如图3所示，输入单元11包括第一晶体管M1，保护单元12包括第二晶体管M2和第三晶体管M3；其中，第一晶体管M1的控制端电连接第一时钟信号端CK，第一端电连接输入信号端IN，第二端电连接第三节点N3；第二晶体管M2的控制端电连接第三节点N3，第一端电连接第二时钟信号端XCK，第二端电连接第四节点N4；第三晶体管M3的控制端电连接第二时钟信号端XCK，第一端电连接第一节点N1，第二端电连接第四节点N4。
第一晶体管M1用于在响应于第一时钟信号导通时，将输入信号写入第三节点N3，第一晶体管M1即为第一节点控制模块1中用于将输入信号提供给第三节点N3的晶体管，也就是本发明实施例中的技术方案进行保护以防止击穿的晶体管；第二晶体管M2用于在响应于第三节点N3的电平导通时，将第二时钟信号写入第四节点N4；第三晶体管M3用于在响应于第二时钟信号导通时，将第四节点N4的电平写入第一节点N1或者将第一节点N1的电平写入第四节点N4。
本发明实施例中上述第一晶体管M1、第二晶体管M2和第三晶体管M3均为PMOS晶体管，PMOS晶体管的控制端为低电平时导通，控制端为高电平时截止。如无特殊说明，本发明实施例中后续提及的晶体管均以PMOS晶体管为例进行说明，但本申请不以此为限。
可选地，如图3所示，第一节点控制模块1还包括第四晶体管M4，第四晶体管M4的控制端电连接第二节点N2，第一端电连接高电平信号端VGH，第二端电连接第四节点N4。第四晶体管M4用于在响应于第二节点N2的电平导通时，将高电平信号写入第四节点N4。
可选地，如图3所示，第一节点控制模块1还包括第一电容C1，第一电容C1的第一端电连接高电平信号端VGH，第二端电连接第三节点N3。第一电容C1用以维持第三节点N3的电平，使移位寄存器的工作更稳定。可选地，第一电容C1的电容量为60F～150F，例如100F，以使得第一电容C1不仅可以维持第三节点N3的电平，还可以避免第一电容C1占据的面积过大。
可选地，如图3所示，第一节点控制模块1还包括第二电容C2，第二电容C2的第一端电连接扫描信号输出端OUT，第二端电连接第一节点N1。第二电容C2用以维持第一节点N1的电平，或者，用以通过耦合作用在扫描信号输出端OUT输出由高电平变为低电平时下拉第一节点N1的低电平。可选地，第二电容C2的电容量为60F～150F，例如100F，以使得第二电容C2不仅可以维持第一节点N1的电平，还不会使得第二电容C2的耦合作用过大使第一节点N1的电平过低，还可以避免第二电容C2占据的面积过大。
发明人发现，晶体管的沟道的宽长比越小(即沟道的长度越大，宽度越小)，晶体管的抗压能力越好，能承受的跨压越大，越不易被击穿，晶体管的沟道的宽长比越大，驱动性能越好，在本发明实施例中，第一晶体管M1需要优先考虑的是抗压能力，因此，本发明实施例中选择第一晶体管M1的沟道的宽长比小于1，以有效提高第一晶体管M1的抗压能力，防止第一晶体管M1被击穿。可选地，第一晶体管M1的沟道的宽长比为4:8。
另外，对于第二晶体管M2、第三晶体管M3和第四晶体管M4，在本发明实施例中，主要考虑其驱动性能，因此，本发明实施例中选择第二晶体管M2、第三晶体管M3和第四晶体管M4的沟道的宽长比均大于1。但若晶体管的沟道的宽长比过大，则在沟道的长度固定时，晶体管的沟道的宽度过大，移位寄存器的尺寸较大，不利于显示装置的窄边框，在沟道的宽度固定时，晶体管的沟道的长度过小，容易断开，因此，本发明实施例中选择第二晶体管M2、第三晶体管M3和第四晶体管M4的沟道的宽长比的大小均为1～5，例如8:4。
可选地，如图3所示，第二节点控制模块2包括第五晶体管M5、第六晶体管M6和第三电容C3；其中，第五晶体管M5的控制端电连接第三节点N3，第一端电连接第一时钟信号端CK，第二端电连接第二节点N2；第六晶体管M6的控制端电连接第一时钟信号端CK，第一端电连接低电平信号端VGL，第二端电连接第二节点N2；第三电容C3的第一端电连接高电平信号端VGH，第二端电连接第二节点N2。
第五晶体管M5用于在响应于第三节点N3的电平导通时，将第一时钟信号写入第二节点N2；第六晶体管M6用于在响应于第一时钟信号导通时，将低电平信号写入第二节点N2；第三电容C3用于维持第二节点N2的电平。
类似地，本发明实施例中选择第五晶体管M5和第六晶体管M6的沟道的宽长比均大于1，进一步选择第五晶体管M5和第六晶体管M6的沟道的宽长比的大小均为1～5，例如8:4；第三电容C3的电容量为60F～150F，例如100F。
可选地，如图3所示，输出控制模块3包括第七晶体管M7和第八晶体管M8，其中，第七晶体管M7的控制端电连接第二节点N2，第一端电连接高电平信号端VGH，第二端电连接扫描信号输出端OUT；第八晶体管M8的控制端电连接第一节点N1，第一端电连接第二时钟信号端XCK，第二端电连接扫描信号输出端OUT。
第七晶体管M7用于在响应于第二节点N2的电平导通时，将高电平信号提供给扫描信号输出端OUT，使扫描信号输出端OUT输出高电平；第八晶体管M8用于在响应于第一节点N1的电平导通时，将第二时钟信号提供给扫描信号输出端OUT，使扫描信号输出端OUT输出第二时钟信号。
类似地，本发明实施例中选择第五晶体管M5和第六晶体管M6的沟道的宽长比均大于1，进一步选择第五晶体管M5和第六晶体管M6的沟道的宽长比的大小均为1～5，例如8:4。
下面本发明实施例以移位寄存器具有图3所示的电路结构为例，结合图4所示的移位寄存器的工作时序，对移位寄存器在各个阶段中，各个晶体管和电容的具体工作状态进行详细说明。
第一阶段P1，输入信号端IN提供的输入信号为低电平，第一时钟信号端CK提供的第一时钟信号为低电平，第二时钟信号端XCK提供的第二时钟信号为高电平，由第一时钟信号控制的第一晶体管M1和第六晶体管M6导通，输入信号经第一晶体管M1到达第三节点N3，第三节点N3为低电平，第二晶体管M2和第五晶体管M5导通，第二时钟信号经第二晶体管M2到达第四节点N4，第四节点N4为高电平，第一时钟信号经第五晶体管M5到达第二节点N2，第二节点N2为低电平，第四晶体管M4导通，高电平信号经第四晶体管M4到达第四节点N4，进一步保证第四节点N4为高电平，由第二时钟信号控制的第三晶体管M3截止，第二电容C2维持第一节点N1在上一阶段的高电平，第一节点N1的高电平使第八晶体管M8截止，第二节点N2的低电平使第七晶体管M7导通，高电平信号经第七晶体管M7到达扫描信号输出端OUT，扫描信号输出端OUT输出高电平。
第二阶段P2，输入信号端IN提供的输入信号为高电平，第一时钟信号端CK提供的第一时钟信号为高电平，第二时钟信号端XCK提供的第二时钟信号为低电平，由第一时钟信号控制的第一晶体管M1和第六晶体管M6截止，第一电容C1使第三节点N3维持第一阶段P1的低电平，第二晶体管M2和第五晶体管M5导通，第二时钟信号经第二晶体管M2到达第四节点N4，第四节点N4为低电平，第一时钟信号经第五晶体管M5到达第二节点N2，第二节点N2为高电平，第四晶体管M4截止，由第二时钟信号控制的第三晶体管M3导通，第四节点N4的低电平经第三晶体管M3到达第一节点N1，第一节点N1为低电平，第一节点N1的低电平使第八晶体管M8导通，第二节点N2的高电平使第七晶体管M7截止，第二时钟信号经第八晶体管M8到达扫描信号输出端OUT，扫描信号输出端OUT输出低电平，在第二电容C2的耦合作用下，第一节点N1的电平更低。
第三阶段P3，输入信号端IN提供的输入信号为高电平，第一时钟信号端CK提供的第一时钟信号为低电平，第二时钟信号端XCK提供的第二时钟信号为高电平，由第一时钟信号控制的第一晶体管M1和第六晶体管M6导通，输入信号经第一晶体管M1到达第三节点N3，第三节点N3为高电平，第二晶体管M2和第五晶体管M5截止，低电平信号经第六晶体管M6到达第二节点N2，第二节点N2为低电平，第四晶体管M4导通，高电平信号经第四晶体管M4到达第四节点N4，第四节点N4为高电平，由第二时钟信号控制的第三晶体管M3截止，第二电容C2维持第一节点N1在第二阶段P2的低电平，第一节点N1的低电平使第八晶体管M8导通，第二节点N2的低电平使第七晶体管M7导通，第二时钟信号经第八晶体管M8到达扫描信号输出端OUT，且高电平信号经第七晶体管M7到达扫描信号输出端OUT，扫描信号输出端OUT输出高电平。
第四阶段P4，输入信号端IN提供的输入信号为高电平，第一时钟信号端CK提供的第一时钟信号为高电平，第二时钟信号端XCK提供的第二时钟信号为低电平，由第一时钟信号控制的第一晶体管M1和第六晶体管M6截止，第一电容C1维持第三节点N3在第三阶段P3的高电平，第二晶体管M2和第五晶体管M5截止，第三电容C3维持第二节点N2在第二阶段P2的低电平，第四晶体管M4导通，高电平信号经第四晶体管M4到达第四节点N4，第四节点N4为高电平，由第二时钟信号控制的第三晶体管M3导通，第四节点N4的高电平经第三晶体管M3到达第一节点N1，第一节点N1为高电平，第一节点N1的高电平使第八晶体管M8截止，第二节点N2的低电平使第七晶体管M7导通，高电平信号经第七晶体管M7到达扫描信号输出端OUT，扫描信号输出端OUT输出高电平。
此外，本发明实施例提供一种扫描驱动电路，如图5和图6所示，图5为本发明实施例提供的扫描驱动电路的示意图，图6为本发明实施例提供的扫描驱动电路的工作时序图，扫描驱动电路包括：第一信号线L1、第二信号线L2和级联的多级移位寄存器，每级所述移位寄存器为以上任一项所述的移位寄存器；其中，
各奇数级移位寄存器的第一时钟信号端CK、以及各偶数级移位寄存器的第二时钟信号端XCK均电连接至第一信号线L1；
各奇数级移位寄存器的第二时钟信号端XCK、以及各偶数级移位寄存器的第一时钟信号端CK均电连接第二信号线L2。
可选地，如图5所示，第n级移位寄存器的输入信号端IN电连接第n-1级移位寄存器的扫描信号输出端OUTn-1，n的取值范围为2、3、4、…、N，其中N为扫描驱动电路中移位寄存器的数量。
其中，第1级移位寄存器的输入信号端IN的连接方式可以有多种：第一种，如图5所示，扫描驱动电路还包括输入信号线STV，第1级移位寄存器的输入信号端IN电连接输入信号线STV；第二种，扫描驱动电路还包括前置扫描单元，前置扫描单元的结构与移位寄存器的结构相同，前置扫描单元的扫描信号输出端电连接第1级移位寄存器的输入信号端IN；第三种，第1级移位寄存器的输入信号端IN连接第N级移位寄存器的扫描信号输出端OUT。其中，如图5所示，第1级移位寄存器的输入信号端IN电连接输入信号线STV时，扫描驱动电路的电路结构比较简单，驱动方法比较简单。
此外，本发明实施例还提供一种显示装置，如图7所示，图7为本发明实施例提供的显示装置的示意图，显示装置包括以上任一项所述的扫描驱动电路。本发明实施例提供的显示装置可以是例如智能手机、可穿戴式智能手表、智能眼镜、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、车载显示器、电子书等任何具有显示功能的产品或部件。本申请实施例提供的显示面板和显示装置可以为柔性，也可以为非柔性，本申请对此不做限定。
可选地，显示装置为有机发光显示装置，有机发光显示装置包括有机发光显示面板，有机发光显示面板包括多个像素电路，还包括设置于显示面板上的多个有机发光二极管(Organic Light-Emitting Diode，OLED)，每个有机发光二极管的阳极与对应的像素电路电连接，多个发光二极管包括用于发红光的发光二极管、用于发绿光的发光二极管和用于发蓝光的发光二极管。此外，有机发光显示面板还包括覆盖于多个有机发光二极管上的封装层。
本发明实施例提供的一种移位寄存器及其驱动方法、扫描驱动电路和显示装置，该移位寄存器包括第一节点控制模块1、第二节点控制模块2和输出控制模块3，第一节点控制模块1用于根据输入信号、第一时钟信号、第二时钟信号、高电平信号和第二节点N2的电平，控制第一节点N1的电平，第二节点控制模块2用于根据第一时钟信号和低电平信号，控制第二节点N2的电平，输出控制模块3用于根据第一节点N1的电平和第二节点N2的电平，使扫描信号输出端输出高电平或者低电平。由于第一节点控制模块1具体包括输入单元11和保护单元12，输入单元11用于将输入信号写入第三节点N3，保护单元12用于根据第三节点N3的电平控制第四节点N4的电平，并根据第二时钟信号控制第四节点N4的电平写入第一节点N1，即第三节点N3与第一节点N1之间无直接的信号传输，第三节点N3与第一节点N1之间的相互影响为：第三节点N3的电平控制与第一节点N1电连接的第四节点N4的电平，因此，第一节点N1的电平非常低时，也不会使得第三节点N3的电平很低，进而可以防止第一节点控制模块1中用于将输入信号提供给第三节点N3的晶体管的第一端和第二端之间的跨压过大，可以有效保护该晶体管，防止该晶体管击穿。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种移位寄存器，其特征在于，包括第一节点控制模块、第二节点控制模块和输出控制模块；
所述第一节点控制模块电连接输入信号端、第一时钟信号端、第二时钟信号端、高电平信号端、第一节点、第二节点和第三节点，所述第一节点控制模块用于根据输入信号、第一时钟信号、第二时钟信号、高电平信号和第二节点的电平，控制所述第一节点的电平，其中，所述第一节点控制模块包括输入单元和保护单元，所述输入单元用于将输入信号写入第三节点，所述保护单元用于根据所述第三节点的电平控制第四节点的电平，并根据所述第二时钟信号控制所述第四节点的电平写入所述第一节点；
所述第二节点控制模块电连接所述第一时钟信号端、低电平信号端和所述第二节点，所述第二节点控制模块用于根据第一时钟信号和低电平信号，控制所述第二节点的电平；
所述输出控制模块电连接所述第一节点、所述第二节点、所述高电平信号端、所述第二时钟信号端和扫描信号输出端，所述输出控制模块用于根据所述第一节点的电平和所述第二节点的电平，使所述扫描信号输出端输出高电平或者低电平；
所述输入单元的控制端电连接所述第一时钟信号端，输入端电连接所述输入信号端，输出端电连接所述第三节点；
所述保护单元的一个控制端电连接所述第三节点，另一个控制端电连接所述第二时钟信号端，输出端电连接所述第一节点，一个输入端电连接所述第四节点，另一个输入端电连接所述第二时钟信号端，所述第三节点的电平用于控制所述第二时钟信号写入所述第四节点，所述第二时钟信号用于控制所述第四节点的电平写入所述第一节点；
所述输入单元包括第一晶体管，所述保护单元包括第二晶体管和第三晶体管，其中，
所述第一晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述输入信号端，第二端电连接所述第三节点；
所述第二晶体管的控制端电连接所述第三节点，第一端电连接所述第二时钟信号端，第二端电连接所述第四节点；
所述第三晶体管的控制端电连接所述第二时钟信号端，第一端电连接所述第一节点，第二端电连接所述第四节点。
2.根据权利要求1所述的移位寄存器，其特征在于，所述第一节点控制模块还包括第四晶体管，所述第四晶体管的控制端电连接所述第二节点，第一端电连接所述高电平信号端，第二端电连接所述第四节点。
3.根据权利要求1所述的移位寄存器，其特征在于，所述第一节点控制模块还包括第一电容，所述第一电容的第一端电连接所述高电平信号端，第二端电连接所述第三节点。
4.根据权利要求1所述的移位寄存器，其特征在于，所述第一节点控制模块还包括第二电容，所述第二电容的第一端电连接所述扫描信号输出端，第二端电连接所述第一节点。
5.根据权利要求1所述的移位寄存器，其特征在于，所述第一晶体管的沟道的宽长比为4:8。
6.根据权利要求1所述的移位寄存器，其特征在于，所述第二节点控制模块包括第五晶体管、第六晶体管和第三电容，其中，
所述第五晶体管的控制端电连接所述第三节点，第一端电连接所述第一时钟信号端，第二端电连接所述第二节点；
所述第六晶体管的控制端电连接所述第一时钟信号端，第一端电连接所述低电平信号端，第二端电连接所述第二节点；
所述第三电容的第一端电连接所述高电平信号端，第二端电连接所述第二节点。
7.根据权利要求1所述的移位寄存器，其特征在于，所述输出控制模块包括第七晶体管和第八晶体管，其中，
所述第七晶体管的控制端电连接所述第二节点，第一端电连接所述高电平信号端，第二端电连接所述扫描信号输出端；
所述第八晶体管的控制端电连接所述第一节点，第一端电连接所述第二时钟信号端，第二端电连接所述扫描信号输出端。
8.一种扫描驱动电路，其特征在于，包括：第一信号线、第二信号线和级联的多级移位寄存器，每级所述移位寄存器为如权利要求1至7中任一项所述的移位寄存器；其中，
各奇数级移位寄存器的第一时钟信号端、以及各偶数级移位寄存器的第二时钟信号端均电连接至所述第一信号线；
各奇数级移位寄存器的第二时钟信号端、以及各偶数级移位寄存器的第一时钟信号端均电连接所述第二信号线。
9.根据权利要求8所述的扫描驱动电路，其特征在于，
第n级所述移位寄存器的输入信号端电连接第n-1级所述移位寄存器的扫描信号输出端，n的取值范围为2、3、4、…、N，其中N为所述扫描驱动电路中所述移位寄存器的数量。
10.一种显示装置，其特征在于，包括如权利要求8或9所述的扫描驱动电路。
11.一种移位寄存器的驱动方法，适用于如权利要求1～7任一项所述的移位寄存器，其特征在于，所述移位寄存器的驱动方法包括：
第一阶段，所述输入信号端提供的输入信号为低电平，所述第一时钟信号端提供的第一时钟信号为低电平，所述第二时钟信号端提供的第二时钟信号为高电平，所述第一节点控制模块维持所述第一节点在上一阶段的高电平，所述第二节点控制模块为所述第二节点提供低电平，所述输出控制模块使所述扫描信号输出端输出高电平；
第二阶段，所述输入信号端提供的输入信号为高电平，所述第一时钟信号端提供的第一时钟信号为高电平，所述第二时钟信号端提供的第二时钟信号为低电平，所述第一节点控制模块为所述第一节点提供低电平，所述第二节点控制模块为所述第二节点提供高电平，所述输出控制模块使所述扫描信号输出端输出低电平；
第三阶段，所述输入信号端提供的输入信号为高电平，所述第一时钟信号端提供的第一时钟信号为低电平，所述第二时钟信号端提供的第二时钟信号为高电平，所述第一节点控制模块维持所述第一节点在所述第二阶段的低电平，所述第二节点控制模块为所述第二节点提供低电平，所述输出控制模块使所述扫描信号输出端输出高电平；
第四阶段，所述输入信号端提供的输入信号为高电平，所述第一时钟信号端提供的第一时钟信号为高电平，所述第二时钟信号端提供的第二时钟信号为低电平，所述第一节点控制模块为所述第一节点提供高电平，所述第二节点控制模块维持所述第二节点在所述第三阶段的低电平，所述输出控制模块使所述扫描信号输出端输出高电平。
12.根据权利要求11所述的移位寄存器的驱动方法，其特征在于，所述第一时钟信号的低电平和所述第二时钟信号的低电平，均与所述低电平信号的低电平相同；且，所述第一时钟信号的高电平和所述第二时钟信号的高电平，均与所述高电平信号的高电平相同。
CN201810398285.7A 2018-04-28 2018-04-28 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置 Active CN108573734B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810398285.7A CN108573734B (zh) 2018-04-28 2018-04-28 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置
US16/197,521 US10762976B2 (en) 2018-04-28 2018-11-21 Scan driving circuit, driving method, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810398285.7A CN108573734B (zh) 2018-04-28 2018-04-28 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN108573734A CN108573734A (zh) 2018-09-25
CN108573734B true CN108573734B (zh) 2019-10-25

Family

ID=63575456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810398285.7A Active CN108573734B (zh) 2018-04-28 2018-04-28 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置

Country Status (2)

Country Link
US (1) US10762976B2 (zh)
CN (1) CN108573734B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154234B (zh) * 2017-07-20 2020-01-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
US10777149B2 (en) * 2018-05-10 2020-09-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving circuit
CN112150971A (zh) * 2019-06-26 2020-12-29 陕西坤同半导体科技有限公司 有源矩阵有机发光显示器的移位寄存电路及其显示器
CN111583866B (zh) 2020-06-30 2021-12-17 武汉天马微电子有限公司 输出控制单元、输出控制电路、显示面板和显示装置
CN115359759A (zh) * 2022-08-31 2022-11-18 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN116312708A (zh) * 2023-03-27 2023-06-23 武汉天马微电子有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示面板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101962432B1 (ko) * 2012-09-20 2019-03-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN104318904B (zh) * 2014-11-20 2017-08-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器、显示装置
CN104409045B (zh) * 2014-12-10 2016-05-11 京东方科技集团股份有限公司 移位寄存器及其驱动方法、移位扫描电路和显示装置
CN104900189B (zh) * 2015-06-19 2017-08-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN105632561B (zh) * 2016-01-05 2018-09-07 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
KR102536161B1 (ko) * 2016-03-31 2023-05-25 삼성디스플레이 주식회사 디스플레이 장치의 스캔 드라이버 및 이를 포함하는 디스플레이 장치
KR102469735B1 (ko) * 2016-04-12 2022-11-23 삼성디스플레이 주식회사 표시 장치
CN107316616A (zh) * 2016-04-26 2017-11-03 中华映管股份有限公司 显示面板
CN106057143A (zh) * 2016-05-30 2016-10-26 京东方科技集团股份有限公司 移位寄存器及其操作方法、栅极驱动电路和显示装置
CN107818758B (zh) * 2016-09-13 2019-11-08 上海和辉光电有限公司 移位寄存器单元、发光驱动电路及显示面板
CN106448540B (zh) * 2016-11-18 2020-11-17 上海天马有机发光显示技术有限公司 显示面板、移位寄存器电路以及驱动方法
CN106486065B (zh) 2016-12-29 2019-03-12 上海天马有机发光显示技术有限公司 移位寄存单元、寄存器、有机发光显示面板和驱动方法
CN106601177B (zh) * 2017-02-08 2019-10-25 上海天马有机发光显示技术有限公司 移位寄存器及其驱动方法、驱动电路和显示装置
CN108417183B (zh) * 2017-02-10 2020-07-03 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN106910453A (zh) * 2017-05-09 2017-06-30 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置
CN107039014B (zh) * 2017-05-26 2019-03-05 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板
CN107464519B (zh) * 2017-09-01 2020-06-05 上海天马微电子有限公司 移位寄存单元、移位寄存器、驱动方法、显示面板和装置
CN108492763B (zh) * 2018-04-10 2020-03-13 上海天马有机发光显示技术有限公司 一种移位寄存器、驱动电路及驱动方法、显示装置
CN108597454B (zh) * 2018-05-09 2020-09-15 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置

Also Published As

Publication number Publication date
US20190333596A1 (en) 2019-10-31
US10762976B2 (en) 2020-09-01
CN108573734A (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
CN108573734B (zh) 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置
CN209265989U (zh) 移位寄存器、发光控制电路、显示面板
CN108597454A (zh) 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置
CN104183219B (zh) 扫描驱动电路和有机发光显示器
CN103258500B (zh) 一种移位寄存单元及显示装置
CN104835450B (zh) 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN107358917A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN105913802B (zh) 一种有机电致发光二极管显示面板及其驱动方法
CN104505044A (zh) 一种栅极驱动电路、阵列基板、显示面板和显示装置
CN104505046A (zh) 一种栅极驱动电路、阵列基板、显示面板和显示装置
CN104715733A (zh) 移位寄存器单元、驱动电路和方法、阵列基板和显示装置
CN109509433A (zh) 像素电路、显示装置和像素驱动方法
CN108399887B (zh) 移位寄存器及其驱动方法、发射驱动电路和显示装置
CN108538244A (zh) 一种移位寄存器及其驱动方法、发射驱动电路和显示装置
CN108597452A (zh) 移位寄存器及其驱动方法、扫描驱动电路和显示装置
CN102682689A (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN105632561A (zh) 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
CN105405399B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN102708795A (zh) 阵列基板行驱动单元、阵列基板行驱动电路以及显示装置
CN105139801A (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN108428434A (zh) 像素电路、有机发光显示面板及显示装置
CN108831385A (zh) 扫描驱动电路、显示装置和驱动方法
CN105047155B (zh) 液晶显示装置及其goa扫描电路
CN104700783A (zh) 像素驱动电路及其驱动方法、阵列基板、显示装置
CN108172169B (zh) 移位寄存器及其驱动方法、发射驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211104

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: WUHAN TIANMA MICRO-ELECTRONICS Co.,Ltd.

Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 201201

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

TR01 Transfer of patent right