CN108538848A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108538848A CN108538848A CN201810642249.0A CN201810642249A CN108538848A CN 108538848 A CN108538848 A CN 108538848A CN 201810642249 A CN201810642249 A CN 201810642249A CN 108538848 A CN108538848 A CN 108538848A
- Authority
- CN
- China
- Prior art keywords
- layer
- raceway groove
- groove hole
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 151
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000010410 layer Substances 0.000 claims abstract description 314
- 239000002346 layers by function Substances 0.000 claims abstract description 48
- 230000003647 oxidation Effects 0.000 claims abstract description 38
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 38
- 239000011148 porous material Substances 0.000 claims abstract description 34
- 230000008569 process Effects 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 42
- 239000001301 oxygen Substances 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 230000008439 repair process Effects 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- QRSFFHRCBYCWBS-UHFFFAOYSA-N [O].[O] Chemical compound [O].[O] QRSFFHRCBYCWBS-UHFFFAOYSA-N 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 33
- 239000000377 silicon dioxide Substances 0.000 description 16
- 230000007547 defect Effects 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 8
- 230000015654 memory Effects 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
本发明涉及一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供基底，所述基底包括第一堆叠结构、贯穿所述第一堆叠结构的第一沟道孔结构，所述第一沟道孔结构顶部还形成有半导体层；在所述基底表面形成第二堆叠结构；形成贯穿所述第二堆叠结构以及部分深度的半导体层的第二沟道孔；对所述第二沟道孔底部的半导体层表面进行氧化处理，形成氧化层；形成覆盖所述第二沟道孔内壁的功能层；去除位于所述第二沟道孔底部的功能层和氧化层，形成第二功能层，并暴露出氧化层下的半导体层；在所述第二功能层表面以及暴露的半导体层表面形成第二沟道层。上述方法能够提高半导体层的质量，从而半导体结构的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。
为了进一步提高3D NAND闪存结构的位密度，双层或多层的沟道孔结构得到应用，多层的沟道孔结构之间通过位于上下层沟道孔结构之间的半导体层，例如多晶硅层，进行电流传输，而所述半导体层在刻蚀上层沟道孔时表面容易产生缺陷，导致半导体层表面的电流传输效果受到影响，从而影响产品的良率，导致产品的可靠性下降。
如何提高具有多层沟道孔结构的3D NAND闪存结构的性能，是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种半导体结构及其形成方法，以提高3DNAND闪存结构的性能。
本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括第一堆叠结构、贯穿所述第一堆叠结构的第一沟道孔结构，所述第一沟道孔结构顶部还形成有半导体层；在所述基底表面形成第二堆叠结构；形成贯穿所述第二堆叠结构以及部分深度的半导体层的第二沟道孔；对所述第二沟道孔底部的半导体层表面进行氧化处理，形成氧化层；形成覆盖所述第二沟道孔内壁的功能层；去除位于所述第二沟道孔底部的功能层和氧化层，形成第二功能层，并暴露出氧化层下的半导体层；在所述第二功能层表面以及暴露的半导体层表面形成第二沟道层。
可选的，采用干氧氧化或湿氧氧化工艺对所述第二沟道孔底部的半导体层表面进行氧化处理。
可选的，所述氧化层的厚度为2nm～10nm。
可选的，所述氧化层的材料为氧化硅。
可选的，所述第二沟道孔贯穿所述半导体层的深度为20nm～40nm。
可选的，去除位于所述第二沟道孔底部的功能层和氧化层，形成第二功能层，并暴露出氧化层下的半导体层之后，以及形成所述第二沟道层之前，还包括：对暴露的半导体层表面进行氧化处理，形成修复层；去除覆盖半导体层的第二功能层、氧化层以及修复层。
可选的，采用干法刻蚀工艺去除覆盖所述半导体层的第二功能层、氧化层以及修复层。
可选的，所述第一沟道孔结构包括第一沟道孔、位于所述第一沟道孔侧壁表面的第一功能层，位于所述第一功能层表面、第一沟道孔底部表面的第一沟道层以及位于所述第一沟道层表面填充满所述第一沟道孔的第一沟道介质层；所述第二沟道孔宽度小于所述第一沟道孔宽度。
可选的，还包括：在所述第二沟道层表面形成填充满所述第二沟道孔的第二沟道介质层。
为解决上述问题，本发明的技术方案还提供一种半导体结构，包括：基底，所述基底包括第一堆叠结构、贯穿所述第一堆叠结构的第一沟道孔结构，所述第一沟道孔结构顶部还形成有半导体层；位于所述基底表面的第二堆叠结构；贯穿所述第二堆叠结构以及部分深度的半导体层的第二沟道孔，位于所述半导体层内的第二沟道孔宽度大于位于所述第二堆叠结构内的第二沟道孔宽度；位于所述第二堆叠结构内的第二沟道孔侧壁表面的第二功能层；位于所述第二功能层表面和所述半导体层内的第二沟道孔内壁的沟道层。
可选的，所述第二功能层还覆盖位于半导体层内的第二沟道孔侧壁，且所述半导体层内的第二功能层与第二沟道孔侧壁之间还具有氧化层，沟道层位于所述第二功能层表面和所述第二沟道孔底部。
可选的，所述氧化层为干氧氧化层或湿氧氧化层。
可选的，所述氧化层的厚度为2nm～10nm。
可选的，所述氧化层的材料为氧化硅。
可选的，所述第二沟道孔贯穿所述半导体层的深度为20nm～40nm。
可选的，所述第一沟道孔结构包括第一沟道孔、位于所述第一沟道孔侧壁表面的第一功能层，位于所述第一功能层表面以及第一沟道孔底部表面的第一沟道层；所述第二沟道孔宽度小于所述第一沟道孔宽度。
可选的，还包括：位于所述第二沟道层表面且填充满所述第二沟道孔的第二沟道介质层。
本发明的半导体结构的形成方法中，在形成第二沟道孔之后，对所述第二沟道孔底部的半导体层表面进行氧化处理，形成氧化层，以消除半导体层表面的缺陷，提高半导体层的质量，并提高半导体层与第二沟道层界面的质量，从而提高半导体层的电流传输性能，进而提高产品的可靠性和良率。
附图说明
图1至图8为本发明一具体实施方式的半导体结构的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
请参考图1至图8，为本发明一具体实施方式的半导体结构的形成过程的结构示意图。
请参考图1，提供基底100，所述基底100包括第一堆叠结构110、贯穿所述第一堆叠结构110的第一沟道孔结构120，所述第一沟道孔结构120顶部还形成有半导体层130。
所述基底100包括衬底(图中未示出)，形成与所述衬底表面的沿垂直衬底表面方向堆叠的第一堆叠结构110，所述第一堆叠结构110包括相互堆叠的第一绝缘层111和第一牺牲层112。在一个具体实施方式中，所述第一绝缘层111的材料为氧化硅，所述第一牺牲层112的材料为氮化硅；在其他具体实施方式中，所述第一绝缘层111和第一牺牲层112的还可以采用其他合适的材料。图1中，仅示出了第一堆叠结构110的顶部局部示意图。
贯穿所述第一堆叠结构110的第一沟道孔结构120包括：贯穿所述第一堆叠结构110的第一沟道孔、位于所述第一沟道孔侧壁表面的第一功能层，位于所述第一功能层表面以及第一沟道孔底部表面的第一沟道层124以及填充满所述第一沟道孔的第一沟道介质层125。所述第一功能层包括由外至内依次设置的第一阻挡层121、第一电荷捕获层122以及第一隧穿层123。该具体实施方式中，所述第一阻挡层121的材料为氧化硅、第一电荷捕获层122的材料为氮化硅、第一隧穿层123的材料为氧化硅，所述第一沟道层124的材料为多晶硅，第一沟道介质层125的材料为氧化硅。
所述第一沟道孔结构120顶部具有半导体层130，所述半导体层130表面与所述第一堆叠结构110表面齐平。该具体实施方式中，所述半导体层130为多晶硅层；在其他具体实施方式中，所述半导体层130还可以采用其他半导体材料，例如单晶硅、多晶锗等。
所述基底100还包括位于衬底表面的层间介质层(图中未示出)，所述层间介质层至少覆盖所述第一堆叠结构110的侧壁。
请参考图2，在所述基底100表面形成第二堆叠结构210。
所述第二堆叠结构210包括相互堆叠的第二绝缘层211和第二牺牲层212。图2中，仅以两层堆叠结构作为第二堆叠结构210的示例，并不代表实际的第二堆叠结构。在一个具体实施方式中，所述第二绝缘层211的材料为氧化硅，所述第二牺牲层212的材料为氮化硅；在其他具体实施方式中，所述第二绝缘层211和第二牺牲层212的还可以采用其他合适的材料。
请参考图3，形成贯穿所述第一沟道孔结构120上方的第二堆叠结构210以及部分深度的半导体层130的第二沟道孔301。
可以采用各向异性刻蚀工艺刻蚀所述第二堆叠结构210以及半导体层130形成所述第二沟道孔301，使得所述第二沟道孔301的底部位于所述半导体层130内。
该具体实施方式中，所述第二沟道孔301的宽度小于所述第一沟道孔结构120的宽度，后续形成的第二沟道孔结构中的第二沟道层与所述第一沟道层124之间的电荷能够通过半导体层130的表面进行传输。
所述第二沟道孔301贯穿所述半导体层130的深度为20nm～40nm，可以根据电流传输性能要求调整所述第二沟道孔301位于所述半导体层130内的深度。
请参考图4，对所述第二沟道孔301底部的半导体层130表面进行氧化处理，形成氧化层401。
可以采用干氧氧化或湿氧氧化工艺对所述第二沟道孔301底部的半导体层130表面进行氧化处理，形成所述氧化层401。
该具体实施方式中，采用湿氧氧化工艺对所述半导体层130表面进行氧化，所述半导体层130为多晶硅层，对所述半导体层130表面进行氧化处理形成氧化硅层。该具体实施方式中，采用H2O蒸汽作为氧化气体，氧化温度为650℃-950℃，时间为40min～100min。
所述半导体层130在形成所述第二沟道孔301的过程中，受到刻蚀，使得半导体层130表面会产生很多晶格缺陷，由于后续半导体结构中，电荷在半导体层130的表面进行传输，所述半导体层130表面缺陷会影响电流的传输。通过氧化处理，将所述半导体层130表面具有缺陷的多晶硅进行氧化，形成氧化层401，可以消除所述半导体层130表面的缺陷，从而提高所述半导体层130表面的电流传输性能。
为了能够最大程度的消除半导体层130表面的缺陷，可以通过调整氧化处理的时间、温度等工艺参数来调整对半导体层130表面的氧化深度，以最大程度的消除半导体层130表面的缺陷。在本发明的具体实施方式中，所述氧化层401的厚度范围可以为2nm～10nm。
请参考图5，形成覆盖所述第二沟道孔301内部的功能层，并去除位于第二沟道孔301底部的功能层和氧化层401，形成第二功能层510，并暴露出氧化层401下的半导体层130。
所述第二功能层510包括第二阻挡层511、第二电荷捕获层512以及第二隧穿层513。该具体实施方式中，所述第二阻挡层511的材料为氧化硅、第二电荷捕获层512的材料为氮化硅、第二隧穿层513的材料为氧化硅。
在所述第二沟道孔301内壁表面依次形成第二阻挡材料层、第二电荷捕获材料层以及第二隧穿材料层之后，采用各向异性的干法刻蚀工艺，刻蚀去除位于第二沟道孔301底部的第二阻挡材料层、第二电荷捕获材料层以及第二隧穿材料层以及部分氧化层401，形成所述第二功能层510并暴露出半导体层130的表面。
后续可以直接在所述第二沟道孔301内的第二功能层510表面以及暴露的第二半导体层130表面形成第二沟道层、填充满所述第二沟道孔301的第二沟道介质层，从而形成第二沟道孔301内的第二沟道孔结构。由于第二沟道孔结构与第一沟道孔结构之间的电流在半导体层130表面进行传输，但是由于在图5所示结构中，所述半导体层130在第二沟道孔301两侧具有向上凸起部分，会导致电流传输路径增加，在第二沟道层与半导体层130之间具有第二功能层510阻隔，导致电流变小。
为了解决上述问题，本发明的具体实施方式还包括进一步的处理。
请参考图6，对所述暴露的半导体层130表面进行氧化处理。
由于在形成第二功能层510以及去除氧化层401的过程中，采用干法刻蚀工艺，会对半导体层130暴露的表面造成损伤，因此，可以进一步采用氧化处理，修复所述半导体层130表面的缺陷，在所述半导体层130的暴露表面形成修复层601。所述氧化处理可以采用干氧氧化或湿氧氧化工艺。
请参考图7，去除覆盖所述半导体层130的部分第二功能层510、氧化层401和修复层601，完全暴露出半导体层130的表面。
在一个具体实施方式中，可以采用干法刻蚀工艺去除所述半导体层130表面的第二功能层510以及氧化层401和修复层601，暴露出半导体层130的表面。
请参考图8，在所述第二功能层510表面以及暴露的半导体层130表面形成第二沟道层801。
所述第二沟道层801的材料可以为多晶硅或其他半导体材料。如图8所示结构中，所述第二沟道层801与半导体层130之间没有其他材料层阻隔，第二沟道层801中的电流在接触到半导体层130之后，能够直接沿半导体层130的表面传输至第一沟道孔结构120中的第一沟道层124，从而使得传输电流较大。并且，由于所述半导体层130的表面质量较高，能够提高所述第二沟道层801的沉积质量，提高所述第二沟道层801与半导体层130之间的接触界面的质量，提高电流传输效率。
上述具体实施方式中，在刻蚀第二堆叠结构至半导体层形成第二沟道孔之后，对半导体层表面进行氧化处理，消除所述半导体层表面的晶格缺陷，提高所述半导体层表面的电流传输效率，进而提高产品的可靠性和良率。
本发明的具体实施方式还提供一种半导结构。
请参考图8为所述半导体结构的结构示意图。
所述半导体结构包括：基底，所述基底包括第一堆叠结构110、贯穿所述第一堆叠结构110的第一沟道孔结构120，所述第一沟道孔结构120顶部还形成有半导体层130，所述半导体层130具有经过氧化处理并去除氧化层的表面；位于所述基底表面的第二堆叠结构210；贯穿所述第二堆叠结构210以及部分深度半导体层130的第二沟道孔301，位于所述半导体层130内的第二沟道孔301宽度大于位于第二堆叠结构210内的第二沟道孔301宽度；位于所述第二堆叠结构210内的第二沟道孔301侧壁表面的第二功能层510；位于所述第二功能层510表面和所述半导体层130内的第二沟道孔301内壁的第二沟道层801。
所述基底100包括衬底(图中未示出)，形成于所述衬底表面的沿垂直衬底表面方向堆叠的第一堆叠结构110，所述第一堆叠结构110包括相互堆叠的第一绝缘层111和第一牺牲层112。在一个具体实施方式中，所述第一绝缘层111的材料为氧化硅，所述第一牺牲层112的材料为氮化硅；在其他具体实施方式中，所述第一绝缘层111和第一牺牲层112的还可以采用其他合适的材料。图8中，仅示出了第一堆叠结构110的顶部局部示意图。在另一具体实施方式中，所述第一堆叠结构110还可以包括相互堆叠的第一绝缘层111和第一控制栅极112。
贯穿所述第一堆叠结构110的第一沟道孔结构120包括：贯穿所述第一堆叠结构110的第一沟道孔、位于所述第一沟道孔侧壁表面的第一功能层，位于所述第一功能层表面以及第一沟道孔底部表面的第一沟道层124以及填充满所述第一沟道孔的第一沟道介质层125。所述第一功能层包括由外至内依次设置的第一阻挡层121、第一电荷捕获层122以及第一隧穿层123。该具体实施方式中，所述第一阻挡层121的材料为氧化硅、第一电荷捕获层122的材料为氮化硅、第一隧穿层123的材料为氧化硅，所述第一沟道层124的材料为多晶硅，第一沟道介质层125的材料为氧化硅。
所述第一沟道孔结构120顶部具有半导体层130，该具体实施方式中，所述半导体层130为多晶硅层；在其他具体实施方式中，所述半导体层130还可以采用其他半导体材料。所述半导体层130具有经过氧化处理并去除氧化层后的表面，所述氧化处理能够消除半导体层130表面的缺陷，提高所述半导体层130的质量。
所述第二堆叠结构210包括相互堆叠的第二绝缘层211和第二牺牲层212。图8中，仅以两层堆叠结构作为第二堆叠结构210的示例，并不代表实际的第二堆叠结构。在一个具体实施方式中，所述第二绝缘层211的材料为氧化硅，所述第二牺牲层212的材料为氮化硅；在其他具体实施方式中，所述第二绝缘层211和第二牺牲层212的还可以采用其他合适的材料。在另一具体实施方式中，所述第二堆叠结构210包括相互堆叠的第二绝缘层211和第二控制栅极212。
所述第二沟道孔301贯穿所述半导体层130的深度为20nm～40nm，可以根据电流传输性能要求调整所述第二沟道孔301位于所述半导体层130内的深度。
位于所述半导体层130内的第二沟道孔301宽度大于位于第二堆叠结构210内的第二沟道孔301宽度，这是因为对半导体层130表面进行氧化处理形成氧化层之后，又去除所述氧化层，使得半导体层130内的第二沟道孔301宽度大于第二堆叠结构210内的第二沟道孔301宽度。所述氧化处理能够消除半导体层130表面的缺陷，使得剩余的半导体层130表面缺陷较低，有利于电流传输。
所述第二功能层510包括第二阻挡层511、第二电荷捕获层512以及第二隧穿层513。该具体实施方式中，所述第二阻挡层511的材料为氧化硅、第二电荷捕获层512的材料为氮化硅、第二隧穿层513的材料为氧化硅。
在其他具体实施方式中，所述第二功能层510还覆盖位于半导体层130内的第二沟道孔301侧壁，且所述半导体层130内的第二功能层510与第二沟道孔301侧壁之间还具有氧化层，第二沟道层801位于所述第二功能层510表面和所述第二沟道孔301底部。所述氧化层为干氧氧化层或湿氧氧化层，能够消除所述半导体层130表面的缺陷。所述氧化层的厚度为2nm～10nm。
所述第二沟道孔301的宽度小于所述第一沟道孔结构120的宽度，以确保所述第二沟道层801与所述第一沟道层124之间的电荷能够通过半导体层130的表面进行传输。
上述半导体结构的半导体层表面缺陷较少，具有较高的质量，能够提高所述半导体层表面的电流传输效率，进而提高产品的可靠性和良率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (17)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括第一堆叠结构、贯穿所述第一堆叠结构的第一沟道孔结构，所述第一沟道孔结构顶部还形成有半导体层；
在所述基底表面形成第二堆叠结构；
形成贯穿所述第二堆叠结构以及部分深度的半导体层的第二沟道孔；
对所述第二沟道孔底部的半导体层表面进行氧化处理，形成氧化层；
形成覆盖所述第二沟道孔内壁的功能层；
去除位于所述第二沟道孔底部的功能层和氧化层，形成第二功能层，并暴露出氧化层下的半导体层；
在第二功能层表面以及暴露的半导体层表面形成第二沟道层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用干氧氧化或湿氧氧化工艺对所述第二沟道孔底部的半导体层表面进行氧化处理。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化层的厚度为2nm～10nm。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化层的材料为氧化硅。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二沟道孔贯穿所述半导体层的深度为20nm～40nm。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，去除位于所述第二沟道孔底部的功能层和氧化层，形成第二功能层，并暴露出氧化层下的半导体层之后，以及形成所述第二沟道层之前，还包括：对暴露的半导体层表面进行氧化处理，形成修复层；去除覆盖半导体层的第二功能层、氧化层以及修复层。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除覆盖半导体层的第二功能层、氧化层以及修复层。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一沟道孔结构包括第一沟道孔、位于所述第一沟道孔侧壁表面的第一功能层，位于所述第一功能层表面、第一沟道孔底部表面的第一沟道层以及位于所述第一沟道层表面填充满所述第一沟道孔的第一沟道介质层；所述第二沟道孔宽度小于所述第一沟道孔宽度。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述第二沟道层表面形成填充满所述第二沟道孔的第二沟道介质层。
10.一种半导体结构，其特征在于，包括：
基底，所述基底包括第一堆叠结构、贯穿所述第一堆叠结构的第一沟道孔结构，所述第一沟道孔结构顶部还形成有半导体层；
位于所述基底表面的第二堆叠结构；
贯穿所述第二堆叠结构以及部分深度的半导体层的第二沟道孔，位于所述半导体层内的第二沟道孔宽度大于位于所述第二堆叠结构内的第二沟道孔宽度；
位于所述第二堆叠结构内的第二沟道孔侧壁表面的第二功能层；
位于所述第二功能层表面和所述半导体层内的第二沟道孔内壁的第二沟道层。
11.根据权利要求10所述的半导体结构，其特征在于，所述第二功能层还覆盖位于半导体层内的第二沟道孔侧壁，且所述半导体层内的第二功能层与第二沟道孔侧壁之间还具有氧化层，第二沟道层位于所述第二功能层表面和所述第二沟道孔底部。
12.根据权利要求10或11所述的半导体结构，其特征在于，所述氧化层为干氧氧化层或湿氧氧化层。
13.根据权利要求10或11所述的半导体结构，其特征在于，所述氧化层的厚度为2nm～10nm。
14.根据权利要求10或11所述的半导体结构，其特征在于，所述氧化层的材料为氧化硅。
15.根据权利要求10或11所述的半导体结构，其特征在于，所述第二沟道孔贯穿所述半导体层的深度为20nm～40nm。
16.根据权利要求10或11所述的半导体结构，其特征在于，所述第一沟道孔结构包括第一沟道孔、位于所述第一沟道孔侧壁表面的第一功能层，位于所述第一功能层表面以及第一沟道孔底部表面的第一沟道层；所述第二沟道孔宽度小于所述第一沟道孔宽度。
17.根据权利要求10或11所述的半导体结构，其特征在于，还包括：位于所述第二沟道层表面且填充满所述第二沟道孔的第二沟道介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810642249.0A CN108538848B (zh) | 2018-06-21 | 2018-06-21 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810642249.0A CN108538848B (zh) | 2018-06-21 | 2018-06-21 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108538848A true CN108538848A (zh) | 2018-09-14 |
| CN108538848B CN108538848B (zh) | 2024-01-16 |
Family
ID=63471395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810642249.0A Active CN108538848B (zh) | 2018-06-21 | 2018-06-21 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108538848B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109496357A (zh) * | 2018-09-27 | 2019-03-19 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
| CN109524409A (zh) * | 2018-11-23 | 2019-03-26 | 长江存储科技有限责任公司 | 形成三维存储器的方法 |
| CN109524410A (zh) * | 2018-11-23 | 2019-03-26 | 长江存储科技有限责任公司 | 三维存储器 |
| CN109768050A (zh) * | 2018-12-18 | 2019-05-17 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN110896668A (zh) * | 2018-12-18 | 2020-03-20 | 长江存储科技有限责任公司 | 多堆栈三维存储器件以及其形成方法 |
| WO2020073184A1 (en) | 2018-10-09 | 2020-04-16 | Yangtze Memory Technologies Co., Ltd. | Inter-deck plug in three-dimensional memory device and method for forming same |
| US11011539B2 (en) | 2018-12-18 | 2021-05-18 | Yangtze Memory Technologies Co., Ltd. | Multi-stack three-dimensional memory devices and methods for forming the same |
Citations (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010147125A (ja) * | 2008-12-17 | 2010-07-01 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
| US20120043593A1 (en) * | 2010-08-19 | 2012-02-23 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor Device Structure and Method for Manufacturing the same |
| US20130237025A1 (en) * | 2012-03-08 | 2013-09-12 | Ki-Hong Yang | Method for fabricating non-volatile memory device |
| JP2013232567A (ja) * | 2012-04-30 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| CN103730470A (zh) * | 2012-10-16 | 2014-04-16 | 旺宏电子股份有限公司 | 三维叠层半导体结构及其制造方法 |
| US20140112049A1 (en) * | 2012-10-22 | 2014-04-24 | SK Hynix Inc. | Semiconductor memory device and method for manufacturing the same |
| CN104157654A (zh) * | 2014-08-15 | 2014-11-19 | 中国科学院微电子研究所 | 三维存储器及其制造方法 |
| US20150155296A1 (en) * | 2013-12-03 | 2015-06-04 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
| CN105244351A (zh) * | 2014-07-01 | 2016-01-13 | 三星电子株式会社 | 半导体器件以及制造该半导体器件的方法 |
| CN105374825A (zh) * | 2014-08-13 | 2016-03-02 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| CN105374824A (zh) * | 2014-08-14 | 2016-03-02 | 三星电子株式会社 | 半导体器件 |
| CN105470260A (zh) * | 2015-12-03 | 2016-04-06 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| US20160315095A1 (en) * | 2015-04-27 | 2016-10-27 | Sandisk Technologies Inc. | Blocking oxide in memory opening integration scheme for three-dimensional memory structure |
| US20170154892A1 (en) * | 2015-11-30 | 2017-06-01 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| US20170278857A1 (en) * | 2016-03-22 | 2017-09-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
| US20170323899A1 (en) * | 2016-05-04 | 2017-11-09 | SK Hynix Inc. | 3d semiconductor memory device and manufacturing method thereof |
| CN107431071A (zh) * | 2015-04-15 | 2017-12-01 | 桑迪士克科技有限责任公司 | 用于增强在三维存储器结构中的开态电流的金属‑半导体合金区域 |
| US20170373197A1 (en) * | 2016-06-28 | 2017-12-28 | Sandisk Technologies Llc | Three-dimensional memory device with amorphous barrier layer and method of making thereof |
| CN107611128A (zh) * | 2017-08-31 | 2018-01-19 | 长江存储科技有限责任公司 | 一种三维计算机闪存设备及其制作方法及缓冲层制作方法 |
| CN107731849A (zh) * | 2017-08-25 | 2018-02-23 | 长江存储科技有限责任公司 | 3d nand闪存沟道孔的制备方法及3d nand闪存 |
| CN107863351A (zh) * | 2017-11-21 | 2018-03-30 | 长江存储科技有限责任公司 | 一种高堆叠层数3d nand闪存的制作方法及3d nand闪存 |
| CN208298829U (zh) * | 2018-06-21 | 2018-12-28 | 长江存储科技有限责任公司 | 半导体结构 |
-
2018
- 2018-06-21 CN CN201810642249.0A patent/CN108538848B/zh active Active
Patent Citations (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010147125A (ja) * | 2008-12-17 | 2010-07-01 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
| US20120043593A1 (en) * | 2010-08-19 | 2012-02-23 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor Device Structure and Method for Manufacturing the same |
| US20130237025A1 (en) * | 2012-03-08 | 2013-09-12 | Ki-Hong Yang | Method for fabricating non-volatile memory device |
| JP2013232567A (ja) * | 2012-04-30 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| CN103730470A (zh) * | 2012-10-16 | 2014-04-16 | 旺宏电子股份有限公司 | 三维叠层半导体结构及其制造方法 |
| US20140112049A1 (en) * | 2012-10-22 | 2014-04-24 | SK Hynix Inc. | Semiconductor memory device and method for manufacturing the same |
| US20150155296A1 (en) * | 2013-12-03 | 2015-06-04 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
| CN105244351A (zh) * | 2014-07-01 | 2016-01-13 | 三星电子株式会社 | 半导体器件以及制造该半导体器件的方法 |
| CN105374825A (zh) * | 2014-08-13 | 2016-03-02 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| CN105374824A (zh) * | 2014-08-14 | 2016-03-02 | 三星电子株式会社 | 半导体器件 |
| CN104157654A (zh) * | 2014-08-15 | 2014-11-19 | 中国科学院微电子研究所 | 三维存储器及其制造方法 |
| CN107431071A (zh) * | 2015-04-15 | 2017-12-01 | 桑迪士克科技有限责任公司 | 用于增强在三维存储器结构中的开态电流的金属‑半导体合金区域 |
| US20160315095A1 (en) * | 2015-04-27 | 2016-10-27 | Sandisk Technologies Inc. | Blocking oxide in memory opening integration scheme for three-dimensional memory structure |
| US20170154892A1 (en) * | 2015-11-30 | 2017-06-01 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| CN105470260A (zh) * | 2015-12-03 | 2016-04-06 | 中国科学院微电子研究所 | 三维半导体器件及其制造方法 |
| US20170278857A1 (en) * | 2016-03-22 | 2017-09-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
| US20170323899A1 (en) * | 2016-05-04 | 2017-11-09 | SK Hynix Inc. | 3d semiconductor memory device and manufacturing method thereof |
| US20170373197A1 (en) * | 2016-06-28 | 2017-12-28 | Sandisk Technologies Llc | Three-dimensional memory device with amorphous barrier layer and method of making thereof |
| CN107731849A (zh) * | 2017-08-25 | 2018-02-23 | 长江存储科技有限责任公司 | 3d nand闪存沟道孔的制备方法及3d nand闪存 |
| CN107611128A (zh) * | 2017-08-31 | 2018-01-19 | 长江存储科技有限责任公司 | 一种三维计算机闪存设备及其制作方法及缓冲层制作方法 |
| CN107863351A (zh) * | 2017-11-21 | 2018-03-30 | 长江存储科技有限责任公司 | 一种高堆叠层数3d nand闪存的制作方法及3d nand闪存 |
| CN208298829U (zh) * | 2018-06-21 | 2018-12-28 | 长江存储科技有限责任公司 | 半导体结构 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3811408A4 (en) * | 2018-09-27 | 2022-02-23 | Yangtze Memory Technologies Co., Ltd. | SEMICONDUCTOR DEVICE AND METHOD FOR MAKING IT |
| CN109496357A (zh) * | 2018-09-27 | 2019-03-19 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
| US11805643B2 (en) | 2018-09-27 | 2023-10-31 | Yangtze Memory Technologies Co., Ltd. | Method of fabrication thereof a multi-level vertical memory device including inter-level channel connector |
| KR20210028230A (ko) * | 2018-09-27 | 2021-03-11 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 반도체 소자 및 제조 방법 |
| CN111312718B (zh) * | 2018-09-27 | 2021-02-19 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
| WO2020061892A1 (en) | 2018-09-27 | 2020-04-02 | Yangtze Memory Technologies Co., Ltd. | Semiconductor device and method of fabrication thereof |
| KR102570351B1 (ko) | 2018-09-27 | 2023-08-23 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 반도체 소자 및 제조 방법 |
| CN111312718A (zh) * | 2018-09-27 | 2020-06-19 | 长江存储科技有限责任公司 | 半导体器件及其制造方法 |
| US11502094B2 (en) | 2018-09-27 | 2022-11-15 | Yangtze Memory Technologies Co., Ltd. | Multi-level vertical memory device including inter-level channel connector |
| WO2020073184A1 (en) | 2018-10-09 | 2020-04-16 | Yangtze Memory Technologies Co., Ltd. | Inter-deck plug in three-dimensional memory device and method for forming same |
| EP3815133A4 (en) * | 2018-10-09 | 2022-02-23 | Yangtze Memory Technologies Co., Ltd. | INTER-DECK PLUG IN A THREE-DIMENSIONAL STORAGE DEVICE AND METHOD FOR ITS MANUFACTURE |
| CN109524409B (zh) * | 2018-11-23 | 2020-04-10 | 长江存储科技有限责任公司 | 形成三维存储器的方法 |
| CN109524410A (zh) * | 2018-11-23 | 2019-03-26 | 长江存储科技有限责任公司 | 三维存储器 |
| CN109524410B (zh) * | 2018-11-23 | 2020-07-28 | 长江存储科技有限责任公司 | 形成三维存储器的方法 |
| CN109524409A (zh) * | 2018-11-23 | 2019-03-26 | 长江存储科技有限责任公司 | 形成三维存储器的方法 |
| CN109768050A (zh) * | 2018-12-18 | 2019-05-17 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| US10985142B2 (en) | 2018-12-18 | 2021-04-20 | Yangtze Memory Technologies Co., Ltd. | Multi-deck three-dimensional memory devices and methods for forming the same |
| US11011539B2 (en) | 2018-12-18 | 2021-05-18 | Yangtze Memory Technologies Co., Ltd. | Multi-stack three-dimensional memory devices and methods for forming the same |
| CN110896668A (zh) * | 2018-12-18 | 2020-03-20 | 长江存储科技有限责任公司 | 多堆栈三维存储器件以及其形成方法 |
| US11367737B2 (en) | 2018-12-18 | 2022-06-21 | Yangtze Memory Technologies Co., Ltd. | Multi-stack three-dimensional memory devices and methods for forming the same |
| CN109768050B (zh) * | 2018-12-18 | 2020-11-17 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108538848B (zh) | 2024-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108538848A (zh) | 半导体结构及其形成方法 | |
| CN108417577A (zh) | 3d nand闪存结构的形成方法 | |
| US8921182B2 (en) | Method for fabricating 3D nonvolatile memory device with vertical channel hole | |
| KR20120031658A (ko) | 수직형 반도체 소자 및 그 제조 방법 | |
| JP2008066689A (ja) | 半導体素子の製造方法 | |
| KR20140009189A (ko) | 수직 반도체 메모리 장치 및 이를 제조하는 방법 | |
| CN106941103A (zh) | Nand存储器的形成方法 | |
| JP2013165266A (ja) | 半導体装置及びその製造方法 | |
| JP2008010806A (ja) | Ｎａｎｄフラッシュメモリ素子の製造方法 | |
| CN108831889A (zh) | 三维存储器 | |
| CN108962896B (zh) | 存储器 | |
| CN108615733A (zh) | 半导体结构及其形成方法 | |
| CN106129008B (zh) | 快闪存储器的形成方法 | |
| CN103426826A (zh) | 闪存单元及其形成方法 | |
| CN104752361B (zh) | 半导体结构的形成方法 | |
| CN105448841A (zh) | 半导体结构的形成方法 | |
| CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
| CN208298829U (zh) | 半导体结构 | |
| CN108899324A (zh) | 三维存储器 | |
| CN108666274A (zh) | 半导体存储装置的形成方法 | |
| CN109256391A (zh) | 存储器结构的形成方法 | |
| TW201630164A (zh) | 隔離結構及具有其之非揮發性記憶體的製造方法 | |
| CN208298830U (zh) | 半导体结构 | |
| CN106206446B (zh) | 嵌入逻辑电路的快闪存储器的制作方法 | |
| CN109216372B (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |