CN108470674A - 一种利用应力调控实现纯相GaAs纳米线的制备方法 - Google Patents

一种利用应力调控实现纯相GaAs纳米线的制备方法 Download PDF

Info

Publication number
CN108470674A
CN108470674A CN201810039796.XA CN201810039796A CN108470674A CN 108470674 A CN108470674 A CN 108470674A CN 201810039796 A CN201810039796 A CN 201810039796A CN 108470674 A CN108470674 A CN 108470674A
Authority
CN
China
Prior art keywords
gaas
gaassb
gaas nano
growth
materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810039796.XA
Other languages
English (en)
Other versions
CN108470674B (zh
Inventor
魏志鹏
唐吉龙
方铉
亢玉彬
王登魁
房丹
王新伟
贾慧民
王晓华
马晓辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun University of Science and Technology
Original Assignee
Changchun University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun University of Science and Technology filed Critical Changchun University of Science and Technology
Priority to CN201810039796.XA priority Critical patent/CN108470674B/zh
Publication of CN108470674A publication Critical patent/CN108470674A/zh
Application granted granted Critical
Publication of CN108470674B publication Critical patent/CN108470674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明公开了一种利用应力调控实现纯相GaAs纳米线的制备方法。该方法通过在GaAs纳米线外包覆GaAsSb外壳，利用GaAs和GaAsSb之间晶格失配产生的应力使GaAs纳米线晶体结构由WZ/ZB(纤锌矿/闪锌矿)结构转变为ZB(闪锌矿)纯相结构，解决现有GaAs纳米线材料生长技术中所制备的GaAs纳米线材料为WZ/ZB混相结构的难题。本发明中GaAs材料是在优化的生长温度、V/III束流比条件下通过V‑L‑S(气‑液‑固)生长机制获得，在进行GaAsSb生长时保持GaAs材料的生长温度及V/III束流比，加入V族元素Sb完成V‑S(气‑固)机制生长的GaAsSb包覆层，在轴向利用GaAsSb和GaAs两种合金由于晶格失配存在的应力实现GaAs纳米线由混相转变为纯相，实现纯ZB结构GaAs纳米线制备，为高质量、高性能GaAs纳米线器件奠定材料基础。

Description

一种利用应力调控实现纯相GaAs纳米线的制备方法
技术领域
本发明涉及半导体材料领域，特别涉及III-V族半导体纳米材料制备领域中一种利用应力调控实现纯相GaAs纳米线的制备方法。
背景技术
III-V族半导体纳米材料由于具有独特的物理性质并在纳米器件方面具有广阔的应用潜力，备受人们的关注。GaAs纳米线是一种较常见的III-V族半导体纳米材料，GaAs纳米线具有较高的电子迁移率，较高吸的收系数，具有直接带隙以及与Si具有很好的兼容性特点，被广泛的应用于光电器件和纳米光电子器件领域，如光电探测器、纳米激光器、太阳能电池、LED、场效应晶体管等。为实现GaAs纳米线在光电器件及纳米光电子器件领域能够高性能、高稳定性工作的目的，高质量的GaAs纳米线材料成为首要解决的问题。因此，在制备GaAs纳米线时如何实现能够有效地控制GaAs纳米线的尺寸、形貌及晶体结构，是GaAs纳米线制备要解决的首要问题。
为实现生长可控高晶体质量的GaAs纳米线材料，在制备GaAs纳米线方面发展了一系列制备方法，包括化学气相沉积(CVD)、金属有机物气相沉积(MOVPE)、分子束外延(MBE)等。随着科技的进步和材料生长设备的不断优化，制备的GaAs纳米线材料质量在不断的得到改善，目前，虽然GaAs纳米线的制备已经取得了很大的进展，但所制备GaAs纳米线的晶体质量仍然难以有效控制。在III-V族半导体体材料中，立方体闪锌矿(ZB)结构为稳定相，然而在通常制备的GaAs纳米线中ZB晶相并不为主导相。相反，在GaAs纳米线中部分或整根GaAs纳米线中具有六方纤锌矿(WZ)结构，即WZ相。现在，大多数生长的GaAs纳米线为WZ/ZB混合相且伴有缺陷的产生，这对III-V族GaAs纳米线材料的光学性质和电学性质，比如对量子效率、载流子寿命和载流子迁移率会产生不利影响。
针对目前GaAs纳米线材料制备存在的问题及所生长材料混相及缺陷对GaAs纳米线材料光学和电学特性的不利影响，我们通过在GaAs纳米线外进行包覆的生长方式，如：在GaAs纳米线核心外包覆GaAsSb材料的外壳，由于GaAsSb与GaAs材料间的晶格失配所产生的应变使得GaAs纳米线材料由WZ/ZB(纤锌矿/闪锌矿)的混合结构转变为ZB(闪锌矿)结构。我们提出的这种方法有效的解决了现阶段所制备GaAs纳米线为混相结构的难题，实现对GaAs纳米线材料晶体结构的有效控制，获得纯ZB相GaAs纳米线材料，进而对推动GaAs纳米线器件性能的改善做出贡献。
发明内容
本发明提出一种利用应力调控实现纯相GaAs纳米线的制备方法，该方法通过在纤锌矿/闪锌矿混合结构的GaAs纳米线外包覆GaAsSb外壳，形成GaAs/GaAsSb核壳纳米线，由于GaAs材料和GaAsSb材料之间存在晶格失配，存在的这些晶格失配会产生一定的应力，产生的这些应力会使GaAs纳米线材料晶体结构由WZ/ZB(纤锌矿/闪锌矿)结构转变为ZB(闪锌矿)纯相结构，解决现有GaAs纳米线材料生长技术中所制备的GaAs纳米线材料为WZ/ZB混相结构的难题，本发明提出的这种方法在不改变GaAs纳米线生长条件参数的情况下实施，利用不同材料之间的晶格失配产生的应力解决GaAs纳米线材料的混相问题，实现纯ZB相结构GaAs纳米线材料的制备，提高了纯相GaAs纳米线材料的品质，为实现高质量高性能GaAs纳米线器件奠定材料基础。
本发明提出一种利用应力调控实现纯相GaAs纳米线的制备方法，该方法通过在现有技术制备的GaAs纳米线材料外包覆GaAsSb三元合金材料，通过晶格失配产生的应变解决了整根纳米线材料之间的相变转换，该方法中GaAs纳米线二元合金材料是在优化的生长温度、V/III束流比条件下通过V-L-S(气-液-固)生长机制获得，在进行GaAsSb三元合金生长时保持GaAs二元合金的生长温度及V/III束流比，加入了V族元素Sb，完成GaAsSb包覆层的生长，GaAsSb包覆层的生长机制为V-S(气-固)机制，在轴向GaAsSb和GaAs两种合金由于晶格失配存在的应力使整根GaAs纳米线材料转变为纯相ZB结构，实现纯相ZB结构GaAs纳米线材料的制备。
本发明提出一种利用应力调控实现纯相GaAs纳米线的制备方法，该方法将混相结构GaAs纳米线材料通过工艺处理实现纯相ZB结构GaAs纳米线材料的具体工艺步骤包括：1、Si衬底处理，在进行GaAs纳米线生长之前对Si(111)衬底进行处理，在本发明中，首先利用HF酸对Si衬底进行刻蚀2s(浓度配比HF：去离子水＝1：10)，然后用无水乙醇对HF酸刻蚀后的Si衬底超声处理5min，在超声清洗处理后，最后用去离子水(DI)冲洗干净并用氮气吹干，完成对Si(111)衬底的处理工艺；2、将初步处理后的Si(111)衬底放入分子束外延(MBE)系统进样室导轨小车的样品托上，对进样室进行抽真空处理，当进样室真空环境优于10-8Torr时，设定Si衬底的烘烤温度为200℃，烘烤时间2小时，初步除去Si衬底表面的水气及杂质气体的去除处理，在进样室初步处理后，将样品送进缓冲室(Buffer)中，对Si衬底进行400℃烘烤，烘烤时间2小时，进一步去除Si衬底表面难于去除的气体杂质，最后将处理后的Si衬底送入MBE生长室，等待GaAs纳米线生长参数设定及生长源炉参数温度稳定后进行GaAs纳米线材料的外延生长；3、GaAs纳米线材料外延生长：首先，Ga液滴在沉积温度为620℃条件下沉积26s，随后中间停顿80s，GaAs纳米线生长温度为620℃，Ga源炉温度为995℃，对应的Ga束流等效压力为6.2×10-8Torr，As2源炉裂解温度为600℃，对应的As束流等效压力为1.6×10-6Torr，As/Ga束流比为25.8，生长时间为10min，在此条件下外延生长获得GaAs纳米线材料；4、制备GaAsSb包覆材料，将GaAsSb包覆在GaAs纳米线外：GaAsSb生长温度为620℃，As/Ga束流比为25.8，Sb源炉温度为850℃，对应的Sb束流的等效压力为1.1×10-7Torr，Sb源炉温度为520℃，对应的Sb束流的等效压力为3.2×10-7Torr，Sb束流在生长过程中是通过缓变增加最后形成GaAsSb三元合金材料，生长GaAsSb的整个过程中，Sb束流为1.1×10-7Torr～3.2×10-7Torr，Sb/(As+Sb)束流比为6.43～16.67，生长时间为10min，最后完成在GaAs纳米线外制备GaAsSb外壳，使原先混相结构的GaAs纳米线在二者材料间的应力调控下转变为纯相ZB结构的GaAs纳米线，实现本发明所提出的这种纯相ZB结构GaAs纳米线的制备。
本发明提出一种利用应力调控实现纯相GaAs纳米线的制备方法，该方法利用分子束外延技术在Si(111)衬底上进行常规GaAs纳米线材料的制备，在分子束外延制备GaAs纳米线后，在相同的Ga源As源参数条件下，增加Sb源，在GaAs纳米线材料外外延GaAsSb三元合金，利用GaAsSb三元合金与GaAs二元合金之间的晶格失配产生的应力，使GaAs二元合金混相结构诱变成为纯相结构，实现本发明所提出的纯相GaAs纳米线材料的制备，为实现高性能高质量GaAs纳米线器件奠定材料基础。
附图说明
图1为本发明实现混相GaAs纳米线转变为纯相ZB结构GaAs纳米线的技术方案图。
图2为本发明生长GaAs纳米线原理图及将混相GaAs纳米线转变为纯相ZB结构GaAs纳米线的生长原理图。
图3为本发明所制备包覆GaAsSb材料的GaAs纳米线SEM图。
图4为本发明所制备混相结构GaAs纳米线HRTEM图。
图5为本发明所制备纯相GaAs纳米线HRTEM图。
具体实施方式
下面通过附图和具体实施例，对本发明所提出的这种利用应力调控实现纯相GaAs纳米线的制备方法做进一步的详细描述，利用本发明所提出的这种方法制备的纯相ZB结构的GaAs纳米线HRTEM测试结果如附图5所示。
本发明提出一种利用应力调控实现纯相GaAs纳米线的制备方法，本发明提出的这种方法通过在纤锌矿/闪锌矿混合结构的GaAs纳米线外包覆GaAsSb外壳，形成GaAs/GaAsSb核壳纳米线，由于GaAs材料和GaAsSb材料之间存在晶格失配，存在的这些晶格失配会产生一定的应力，产生的这些应力会使GaAs纳米线材料晶体结构由WZ/ZB(纤锌矿/闪锌矿)混合结构转变为ZB(闪锌矿)纯相结构，解决现有GaAs纳米线材料生长技术中所制备的GaAs纳米线材料为WZ/ZB混相结构的问题，本发明提出的这种方法在不改变GaAs纳米线生长条件参数的情况下实施，利用不同材料之间的晶格失配产生的应力解决GaAs纳米线材料的混相问题，实现纯ZB相结构GaAs纳米线材料的制备，提高了纯相GaAs纳米线材料的品质，为实现高质量、高性能GaAs纳米线器件奠定材料基础。下面以衬底为Si(111)，生长技术为分子束外延技术，所用源材料为Ga源、As源、Sb源，制备材料为GaAs纳米线，包覆材料为GaAsSb三元合金，为实施例做详细的描述。
图1所示为本发明利用应力调控实现混相GaAs纳米线转变为纯相ZB结构GaAs纳米线的技术方案图，图中混相GaAs纳米线(1)，由WZ结构GaAs(2)和ZB结构GaAs(3)构成，在混相GaAs纳米线(1)外包覆ZB结构GaAsSb外壳(5)由于GaAs材料和GaAsSb材料之间存在晶格失配，这些晶格失配会产生一定的应力，产生的这些应力使混相GaAs纳米线(1)变为纯相ZB结构的GaAs纳米线(4)，实现本发明所要达到的纯相GaAs纳米线制备的有益效果。
图2所示为本发明生长GaAs纳米线原理图及将混相GaAs纳米线转变为纯相ZB结构GaAs纳米线的生长原理图，Ga、As束流到达Si衬底上后迁移、结晶完成GaAs纳米线材料生长，GaAs纳米线生长完成后，Ga、As、Sb源同时打开，这三种源的束流到达GaAs纳米线外结晶生成GaAsSb，完成本发明所提出的方法中对GaAs纳米线包覆GaAsSb的方案。
图3所示为本发明完成GaAs纳米线生长并在GaAs纳米线外包覆GaAsSb材料的SEM图像，图中可以看到本发明已实现直立的单根GaAs纳米线制备。
图4所示为本发明所制备混相结构GaAs纳米线HRTEM图，图中可以看到未包覆GaAsSb材料的GaAs纳米线存在WZ和ZB两种结构的GaAs材料。
图5所示为本发明在混相结构GaAs纳米线外包覆GaAsSb材料后的HRTEM图，从图中可以看到GaAs纳米线在包覆GaAsSb材料后GaAs纳米线材料变为纯ZB结构，实现本发明制备纯相GaAs纳米线的目的。
实现本实施例中纯相GaAs纳米线材料制备的具体实施步骤如下：
步骤一：Si(111)衬底清洗处理，首先利用HF酸对Si衬底进行刻蚀2s(浓度配比HF：去离子水＝1：10)，然后用无水乙醇对HF酸刻蚀后的Si衬底超声处理5min，在超声清洗处理后，最后用去离子水(DI)冲洗干净并用氮气吹干，完成对Si(111)衬底的处理工艺；
步骤二：在分子束外延系统中对清洗处理的Si(111)衬底进行处理，将初步处理后的Si(111)衬底放入分子束外延(MBE)系统进样室导轨小车的样品托上，对进样室进行抽真空处理，当进样室真空环境优于10-8Torr时，设定Si衬底的烘烤温度为200℃，烘烤时间2小时，初步除去Si衬底表面的水气及杂质气体，在进样室初步处理后将样品送进缓冲室(Buffer)中，对Si衬底进行400℃烘烤，烘烤时间2小时，进一步去除Si衬底表面难于去除的气体杂质，最后将处理后的Si衬底送入MBE生长室，等待GaAs纳米线生长参数设定及生长源炉参数温度后进行GaAs纳米线材料的外延生长；
步骤三：GaAs纳米线材料外延生长，生长流程为：首先，Ga液滴在沉积温度为620℃条件下沉积26s，随后中间停顿80s，GaAs纳米线生长温度为620℃，Ga源炉温度为995℃，对应的Ga束流等效压力为6.2×10-8Torr，As2源炉裂解温度为600℃，对应的As束流等效压力为1.6×10-6Torr，As/Ga束流比为25.8，生长时间为10min，在此条件下外延生长获得GaAs纳米线；
步骤四：在GaAs纳米线外包覆GaAsSb材料，GaAsSb材料的生长流程及参数为：GaAsSb生长温度为620℃，As/Ga束流比为25.8，Sb源炉温度为850℃，对应的Sb束流的等效压力为1.1×10-7Torr，Sb源炉温度为520℃，对应的Sb束流的等效压力为3.2×10-7Torr，Sb束流在生长过程中是通过缓变增加最后形成GaAsSb三元合金，生长GaAsSb的整个过程中，Sb束流为1.1×10-7Torr～3.2×10-7Torr，Sb/(As+Sb)束流比为6.43～16.67，生长时间为10min。
步骤五：完成在GaAs纳米线外包覆GaAsSb外壳，使原先混相结构的GaAs纳米线转变为纯相ZB结构的GaAs纳米线，实现本发明所提出的这种利用应力调控实现纯相GaAs纳米线的制备，等待各源炉降温，取出样品。
通过以上步骤实现本申请所要求保护一种利用应力调控实现纯相GaAs纳米线的制备方法，该方法通过在纤锌矿/闪锌矿混合结构的GaAs纳米线外包覆GaAsSb外壳，形成GaAs/GaAsSb核壳纳米线，借助GaAs材料和GaAsSb材料之间存在晶格失配，存在的这些晶格失配会产生一定的应力，产生的这些应力会使GaAs纳米线材料晶体结构由WZ/ZB(纤锌矿/闪锌矿)结构转变为ZB(闪锌矿)纯相结构，解决现有GaAs纳米线材料生长技术中所制备的GaAs纳米线材料为WZ/ZB混相结构的难题，本发明提出的这种方法在不改变GaAs纳米线生长条件参数的情况下实施，利用不同材料之间的晶格失配产生的应力解决GaAs纳米线材料的混相问题，实现纯ZB相结构GaAs纳米线材料的制备，提高了纯相GaAs纳米线材料的品质，满足GaAs纳米线器件对纯相GaAs纳米线材料的需求，为实现高质量、高性能GaAs纳米线器件奠定材料基础。

Claims (7)

1.一种利用应力调控实现纯相GaAs纳米线的制备方法，其特征在于，该方法通过在WZ/ZB混相结构GaAs纳米线外包覆GaAsSb外壳，利用GaAs和GaAsSb之间存在的晶格失配产生的应力，产生的这些应力会使GaAs纳米线材料晶体结构由WZ/ZB结构转变为ZB纯相结构，解决现有GaAs纳米线材料生长技术中所制备的GaAs纳米线材料为WZ/ZB混相结构的问题，本发明中所述WZ/ZB混相结构GaAs纳米线材料利用分子束外延技术在最优GaAs二元合金材料的生长温度、V/III束流比条件下，通过V-L-S(气-液-固)生长机制外延生长得到，所述GaAsSb三元合金保持与GaAs二元合金相同的生长温度及V/III束流比，加入V族元素Sb完成GaAsSb包覆层的生长，生长机制为V-S(气-固)机制，在轴向GaAsSb和GaAs两种合金由于晶格失配存在的应力使整根GaAs纳米线材料转变为纯的ZB结构，实现纯相ZB结构GaAs纳米线材料的制备，本发明中所述WZ/ZB混合结构GaAs纳米线材料采用如下生长条件制备，首先，Ga液滴在沉积温度为620℃条件下沉积26s，随后中间停顿80s，GaAs纳米线生长温度为620℃，Ga源炉温度为995℃，对应的Ga束流等效压力为6.2×10-8Torr，As源炉温度为600℃，对应的As束流等效压力为1.6×10-6Torr，As/Ga束流比为25.8，生长时间为10min，所述GaAsSb外壳采用如下生长条件制备，GaAsSb生长温度为620℃，As/Ga束流比为25.8，Sb源炉温度为850℃，对应的Sb束流的等效压力为1.1×10-7Torr，Sb源炉温度为520℃，对应的Sb束流的等效压力为3.2×10-7Torr，Sb束流在生长过程中是通过缓变增加的方式在最后形成GaAsSb三元合金材料，生长GaAsSb的整个过程中，Sb束流为1.1×10-7Torr～3.2×10-7Torr，Sb/(As+Sb)束流比为6.43～16.67，生长时间为10min，本发明提出的这种方法通过在分子束外延生长的GaAs纳米线外包覆GaAsSb三元合金利用GaAs与GaAsSb存在的应力有效调控GaAs纳米线材料的晶体结构，实现纯相GaAs纳米线材料的制备，为高质量、高性能GaAs纳米线器件奠定材料基础。
2.如权利要求1所述的一种利用应力调控实现纯相GaAs纳米线的制备方法，其特征在于，所述WZ/ZB混相结构GaAs纳米线采用分子束外延技术生长完成，在完成GaAs纳米线生长后保持Ga源温度和束流强度、As源温度和束流强度、GaAs纳米线生长温度不变，打开Sb源并保持Sb源束流强度为1.1×10-7Torr～3.2×10-7Torr，实现在GaAs纳米线外包覆GaAsSb三元合金外壳，利用两种合金间存在的应力使GaAs纳米线转变为ZB结构的纯相GaAs纳米线。
3.如权利要求1所述的一种利用应力调控实现纯相GaAs纳米线的制备方法，其特征在于，利用分子束外延技术生长所述WZ/ZB混相结构GaAs纳米线的生长过程及参数为，首先Ga液滴在沉积温度为620℃条件下沉积26s，随后中间停顿80s，GaAs纳米线生长温度为620℃，Ga源炉温度为995℃，对应的Ga束流等效压力为6.2×10-8Torr，As2源炉裂解温度为600℃，对应的As束流等效压力为1.6×10-6Torr，As/Ga束流比为25.8，生长时间为10min。
4.如权利要求1所述的一种利用应力调控实现纯相GaAs纳米线的制备方法，其特征在于，完成GaAs纳米线生长后，在GaAs纳米线外制备所述GaAsSb外壳的生长过程及参数为，GaAsSb生长温度为620℃，As/Ga束流比为25.8，Sb源炉温度为850℃，对应的Sb束流的等效压力为1.1×10-7Torr，Sb源炉温度为520℃，对应的Sb束流的等效压力为3.2×10-7Torr，Sb束流在生长过程中是通过缓变增加的形式并在最后形成GaAsSb三元合金材料，生长GaAsSb的整个过程中，Sb束流为1.1×10-7Torr～3.2×10-7Torr，Sb/(As+Sb)束流比为6.43～16.67，生长时间为10min。
5.如权利要求1所述的一种利用应力调控实现纯相GaAs纳米线的制备方法，其特征在于，该方法中生长所述GaAsSb外壳用于实现纯相GaAs纳米线，GaAsSb三元合金的生长是在GaAs纳米线生长完成后直接打开Sb源完成GaAsSb包覆在GaAs纳米线上。
6.如权利要求1所述的一种利用应力调控实现纯相GaAs纳米线的制备方法，其特征在于，该方法中GaAs纳米线用V-L-S(气-液-固)生长机制生长得到，GaAsSb包覆层采用V-S(气-固)生长机制生长得到。
7.如权利要求1所述的一种利用应力调控实现纯相GaAs纳米线的制备方法，其特征在于，通过利用本发明提出的这种方法，对GaAs纳米线进行技术手段处理，获得ZB结构的纯相GaAs纳米线材料，本发明提出的这种方法对混相GaAs纳米线的处理方法简单，进一步满足GaAs纳米线器件对纯相GaAs纳米线材料的要求，为实现高质量、高性能GaAs纳米线器件奠定材料基础。
CN201810039796.XA 2018-01-16 2018-01-16 一种利用应力调控实现纯相GaAs纳米线的制备方法 Active CN108470674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810039796.XA CN108470674B (zh) 2018-01-16 2018-01-16 一种利用应力调控实现纯相GaAs纳米线的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810039796.XA CN108470674B (zh) 2018-01-16 2018-01-16 一种利用应力调控实现纯相GaAs纳米线的制备方法

Publications (2)

Publication Number Publication Date
CN108470674A true CN108470674A (zh) 2018-08-31
CN108470674B CN108470674B (zh) 2020-07-14

Family

ID=63265948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810039796.XA Active CN108470674B (zh) 2018-01-16 2018-01-16 一种利用应力调控实现纯相GaAs纳米线的制备方法

Country Status (1)

Country Link
CN (1) CN108470674B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560163A (zh) * 2018-11-26 2019-04-02 长春理工大学 一种基于量子点修饰的纳米线探测器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661507A (ja) * 1992-08-06 1994-03-04 Rikagaku Kenkyusho 量子細線及び量子箱の形成方法
JP2005530666A (ja) * 2001-11-30 2005-10-13 ザ・レジェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア 成形ナノ結晶粒子およびその製造方法
JP2005532181A (ja) * 2002-07-08 2005-10-27 ビーティージー・インターナショナル・リミテッド ナノ構造体およびその製造方法
JP2009046368A (ja) * 2007-08-22 2009-03-05 Hitachi Cable Ltd 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置
JP2010275141A (ja) * 2009-05-28 2010-12-09 Hitachi Cable Ltd 立方晶型窒化物半導体ウェハ及びその製造方法、並びに立方晶型窒化物半導体自立基板の製造方法
CN103165418A (zh) * 2013-03-13 2013-06-19 中国科学院半导体研究所 在GaAs纳米线侧壁生长同质量子结构的MBE方法
CN103320866A (zh) * 2013-06-21 2013-09-25 中国科学院上海技术物理研究所 Bi元素调控GaAs基纳米线晶体结构的分子束外延生长方法
US20170194140A1 (en) * 2014-10-02 2017-07-06 Taiwan Semiconductor Manufacturing Company Limited Nanowire Fabrication Method and Structure Thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661507A (ja) * 1992-08-06 1994-03-04 Rikagaku Kenkyusho 量子細線及び量子箱の形成方法
JP2005530666A (ja) * 2001-11-30 2005-10-13 ザ・レジェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア 成形ナノ結晶粒子およびその製造方法
JP2005532181A (ja) * 2002-07-08 2005-10-27 ビーティージー・インターナショナル・リミテッド ナノ構造体およびその製造方法
JP2009046368A (ja) * 2007-08-22 2009-03-05 Hitachi Cable Ltd 閃亜鉛鉱型窒化物半導体自立基板、閃亜鉛鉱型窒化物半導体自立基板の製造方法、及び閃亜鉛鉱型窒化物半導体自立基板を用いた発光装置
JP2010275141A (ja) * 2009-05-28 2010-12-09 Hitachi Cable Ltd 立方晶型窒化物半導体ウェハ及びその製造方法、並びに立方晶型窒化物半導体自立基板の製造方法
CN103165418A (zh) * 2013-03-13 2013-06-19 中国科学院半导体研究所 在GaAs纳米线侧壁生长同质量子结构的MBE方法
CN103320866A (zh) * 2013-06-21 2013-09-25 中国科学院上海技术物理研究所 Bi元素调控GaAs基纳米线晶体结构的分子束外延生长方法
US20170194140A1 (en) * 2014-10-02 2017-07-06 Taiwan Semiconductor Manufacturing Company Limited Nanowire Fabrication Method and Structure Thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孙冬晓等: "《退火温度对原子层沉积法制备 ＺｎＭｇＯ 薄膜结构和光学性能的影响》", 《光谱学与光谱分析》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109560163A (zh) * 2018-11-26 2019-04-02 长春理工大学 一种基于量子点修饰的纳米线探测器

Also Published As

Publication number Publication date
CN108470674B (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
CN107611004B (zh) 一种制备自支撑GaN衬底材料的方法
CN101431017B (zh) 一种改善蓝宝石衬底上GaN厚膜完整性的方法
JPH04223330A (ja) 単結晶珪素基板上への化合物半導体単結晶の作製方法
JP2009224774A (ja) 太陽電池及びその製造方法
Zhao et al. Nucleation and growth of ZnO nanorods on the ZnO-coated seed surface by solution chemical method
CN107287578A (zh) 一种大范围均匀双层二硫化钼薄膜的化学气相沉积制备方法
CN108470674A (zh) 一种利用应力调控实现纯相GaAs纳米线的制备方法
US9748095B2 (en) Controlled manufacturing method of metal oxide semiconductor and metal oxide semiconductor structure having controlled growth crystallographic plane
WO2021114910A1 (zh) 一种大面积金属氧化物纳米阵列的剥离转移方法
CN104952987B (zh) 发光二极管
CN110886019B (zh) 一种基于碱金属溶液催化的二硫化钼制备方法
CN102251277A (zh) 一种氧化锌透明导电薄膜及其制造方法
CN109183151B (zh) 石墨烯量子点掺杂氧化镓晶体材料及其制备方法
CN108470784B (zh) 提高量子点太阳电池效率的斜切衬底上多层量子点及制备
CN113735160B (zh) 一种利用Sn纳米线作为模板引导生长CdS分支结构及其催化生长方法和应用
CN110284198A (zh) 一种控制GaN纳米线结构与形貌的分子束外延生长方法
CN102560676B (zh) 一种使用减薄键合结构进行GaN单晶生长的方法
CN114959635A (zh) 一种硫化锡/二硫化钼混合维度范德华异质结的制备方法
CN109616553B (zh) 一种新型纤锌矿GaAs核壳纳米线光电探测器的制备方法
CN102820213A (zh) 利用InN纳米棒作为形核层生长单晶GaN纳米管的方法
CN109166788B (zh) 一种在硅衬底上直接外延生长锗虚拟衬底的方法
KR101433895B1 (ko) 나노와이어 제조 방법
CN111584344A (zh) 一种GeSn和SiGeSn合金材料及其外延方法
CN113292249B (zh) 一种MoS2/ZnO/Ag2S同轴纳米管阵列的制备方法
CN207834252U (zh) 生长在铜箔衬底上的InN纳米柱外延片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant