CN111584344A - 一种GeSn和SiGeSn合金材料及其外延方法 - Google Patents

一种GeSn和SiGeSn合金材料及其外延方法 Download PDF

Info

Publication number
CN111584344A
CN111584344A CN202010447660.XA CN202010447660A CN111584344A CN 111584344 A CN111584344 A CN 111584344A CN 202010447660 A CN202010447660 A CN 202010447660A CN 111584344 A CN111584344 A CN 111584344A
Authority
CN
China
Prior art keywords
atoms
silicon substrate
temperature
gesn
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010447660.XA
Other languages
English (en)
Inventor
万丰硕
薛春来
王楠
赵越
成步文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN202010447660.XA priority Critical patent/CN111584344A/zh
Publication of CN111584344A publication Critical patent/CN111584344A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Abstract

一种GeSn和SiGeSn合金材料及其外延方法。所述方法包括：对硅衬底进行清洗，根据清洗方式，对所述硅衬底进行脱氧或脱氢处理；将所述硅衬底的温度调节至第一温度，并在所述硅衬底上沉积Si原子，以外延得到Si缓冲层；将所述硅衬底的温度调节至第二温度，并在所述Si缓冲层上沉积Si原子与Ge原子，以外延得到SiGe虚衬底；将所述硅衬底的温度调节至第三温度，并在所述SiGe虚衬底上沉积Ge原子与Sn原子，以外延得到GeSn合金；或在所述SiGe虚衬底上沉积Si原子、Ge原子与Sn原子，以外延得到SiGeSn合金。本发明提供的外延方法能够使GeSn、SiGeSn材料弛豫同时降低位错密度，有利于提高GeSn、SiGeSn合金材料的质量。

Description

一种GeSn和SiGeSn合金材料及其外延方法
技术领域
本发明涉及半导体薄膜材料的制备技术，特别涉及一种GeSn和SiGeSn合金材料及其外延方法。
背景技术
GeSn合金是一种硅基IV族材料。因有希望通过GeSn合金实现与硅基CMOS工艺兼容的高效发光材料和器件，GeSn合金有着非常重要的研究价值。此外GeSn合金还在近红外通信和短波红外探测等领域有着重要的研究和应用价值。而SiGeSn合金材料则可以应用于GeSn/SiGeSn量子阱发光器件、探测器、太阳能电池等领域。由于GeSn合金与Si和Ge等衬底晶格不匹配，外延的GeSn超过一定临界厚度后会发生弛豫，在GeSn外延层中引入穿透位错，进而降低材料质量。此外，由于Sn在Ge、Si材料中的固溶度很小(小于1％)，高组分的GeSn、SiGeSn(Sn含量>10％)在外延过程中很容易发生Sn原子的表面分凝和偏析。GeSn、SiGeSn合金材料的外延有很多难点。
目前，外延GeSn或SiGeSn合金材料所选取的衬底主要是Si衬底、Ge衬底和Si上外延的Ge虚衬底，但是，通过上述衬底外延GeSn、SiGeSn合金材料时，均存在一定的不足之处。
例如，在Si衬底上外延GeSn时，由于两者之间巨大的晶格失配(例如含有15％Sn组分的GeSn与Si晶格失配为6.4％)，GeSn会在外延的最初阶段产生位错释放掉应变能，使得GeSn材料中存在大量的穿透位错密度，导致外延得到的GeSn合金材料质量较差。
当在Ge衬底或Si上外延的Ge虚衬底上外延GeSn时，由于GeSn与Ge晶格失配较小(例如15％Sn组分GeSn与Ge晶格失配为2.2％)，在外延生长的最初阶段GeSn与Ge完全共格生长，晶体质量较好，但GeSn处于压应变状态而非弛豫状态，材料不稳定。在外延得到的GeSn超过一定临界厚度后，GeSn开始部分弛豫。有研究表明，在一些外延条件下Ge衬底上外延的GeSn、SiGeSn材料倾向于通过Sn的表面分凝而不是通过产生位错来降低应变能，严重损害了材料质量。
因此，如何提高GeSn合金和SiGeSn合金的质量，成为本领域亟待解决的技术问题。
发明内容
本发明的目的是提供一种GeSn和SiGeSn合金材料及其外延方法，以提高GeSn合金和SiGeSn合金的质量。
为实现上述目的，本发明实施例提供一种GeSn和SiGeSn合金材料外延方法，包括：
对硅衬底进行清洗，
根据清洗方式，对所述硅衬底进行脱氧或脱氢处理；
将所述硅衬底的温度调节至第一温度，并在所述硅衬底上沉积Si原子，以外延得到Si缓冲层；
将所述硅衬底的温度调节至第二温度，并在所述Si缓冲层上沉积Si原子与Ge原子，以外延得到SiGe虚衬底；
将所述硅衬底的温度调节至第三温度，并在所述SiGe虚衬底上沉积Ge原子与Sn原子，以外延得到GeSn合金；或在所述SiGe虚衬底上沉积Si原子、Ge原子与Sn原子，以外延得到SiGeSn合金。
在本发明的一实施例中，若先使用浓硫酸与双氧水的混合溶液、再使用氨水与双氧水的混合溶液、然后使用氢氟酸、最后使用盐酸与双氧水的混合溶液对所述硅衬底进行清洗，则对所述硅衬底进行脱氧处理；若先使用浓硫酸与双氧水的混合溶液、再使用氨水与双氧水的混合溶液、最后使用氢氟酸对所述硅衬底进行清洗，则对所述硅衬底进行脱氢处理。
在本发明的一实施例中，若对所述硅衬底进行脱氧处理，所述硅衬底的温度被控制在600℃至900℃之间，脱氧处理的时长为5min至10min；若对所述硅衬底进行脱氢处理，所述硅衬底的温度被控制在400℃至600℃之间，脱氢处理的时长为5min至10min。
在本发明的一实施例中，所述硅衬底的衬底晶向为(100)、(110)或(111)。
在本发明的一实施例中，所述第一温度在350℃至450℃之间；所述第二温度在400℃至600℃之间；所述第三温度在150℃至300℃之间。
在本发明的一实施例中，所述Si缓冲层的厚度在50nm至200nm之间。
在本发明的一实施例中，所述SiGe虚衬底的厚度在100nm至1500nm之间。
在本发明的一实施例中，通过分子束外延、磁控溅射、电子束蒸发或化学气相沉积方法，沉积所述Si原子，或沉积所述Si原子与Ge原子，或沉积所述Ge原子与Sn原子，或沉积所述Si原子、Ge原子与Sn原子。
本发明实施例还提供一种根据如上所述的外延方法制备得到的GeSn合金。
本发明实施例还提供一种根据如上所述的外延方法制备得到的SiGeSn合金。
基于上述技术方案可知，本发明提供的外延方法可以通过改变SiGe虚衬底中Ge的组分，调节SiGe虚衬底与GeSn之间，或SiGe虚衬底与SiGeSn之间的晶格失配度，能够使GeSn、SiGeSn材料弛豫同时降低位错密度，有利于提高GeSn和SiGeSn合金材料的质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种GeSn和SiGeSn合金材料外延方法的流程图；
图2是在SiGe虚衬底上外延GeSn合金材料的横截面示意图；
图3是在SiGe虚衬底上外延SiGeSn合金材料的横截面示意图。
附图标记说明：
1-硅衬底；2-Si缓冲层；3-SiGe虚衬底；4-GeSn合金；5-SiGeSn合金。
具体实施方式
下面将结合附图和具体实施方式，对本发明的技术方案作详细说明，应理解这些实施方式仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落入本发明所附权利要求所限定的范围内。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在限制本发明。
参考图1所示，为本发明实施例提供的一种GeSn和SiGeSn合金材料外延方法，所述方法包括：
S1：对硅衬底进行清洗。
S2：根据清洗方式，对所述硅衬底进行脱氧或脱氢处理。
S3：将所述硅衬底的温度调节至第一温度，并在所述硅衬底上沉积Si原子，以外延得到Si缓冲层。
S4：将所述硅衬底的温度调节至第二温度，并在所述Si缓冲层上沉积Si原子与Ge原子，以外延得到SiGe虚衬底。
S5：将所述硅衬底的温度调节至第三温度，并在所述SiGe虚衬底上沉积Ge原子与Sn原子，以外延得到GeSn合金；或在所述SiGe虚衬底上沉积Si原子、Ge原子与Sn原子，以外延得到SiGeSn合金。
基于上述技术方案可知，本发明实施例提供的外延方法可以通过改变SiGe虚衬底中Ge的组分，调节SiGe虚衬底与GeSn之间，或SiGe虚衬底与SiGeSn之间的晶格失配度，能够使GeSn、SiGeSn材料弛豫同时降低位错密度，有利于提高GeSn或SiGeSn合金的晶体质量。
具体的，在步骤S1中，若先使用浓硫酸与双氧水的混合溶液、再使用氨水与双氧水的混合溶液、然后使用氢氟酸、最后使用盐酸与双氧水的混合溶液对所述硅衬底进行清洗，清洗后在硅衬底的表面会形成薄氧化层，因此需要对所述硅衬底进行脱氧处理。若先使用浓硫酸与双氧水的混合溶液、再使用氨水与双氧水的混合溶液、最后使用氢氟酸对所述硅衬底进行清洗，清洗后使得硅衬底表面氢钝化，因此需要对所述硅衬底进行脱氢处理。
在本发明的一实施例中，若对所述硅衬底进行脱氧处理，则将所述硅衬底送入超高真空的生长腔室的衬底加热器上，使所述硅衬底的温度被控制在600℃至900℃之间，脱氧处理的时长为5min至10min；若对所述硅衬底进行脱氢处理，所述硅衬底的温度被控制在400℃至600℃之间，脱氢处理的时长为5min至10min。
在本发明的一实施例中，所述硅衬底的衬底晶向为(100)、(110)或(111)。
在本发明的一实施例中，所述第一温度在350℃至450℃之间；所述第二温度在400℃至600℃之间；所述第三温度在150℃至300℃之间。
在本发明的一实施例中，所述Si缓冲层的厚度在50nm至200nm之间。
在本发明的一实施例中，所述SiGe虚衬底的厚度在100nm至1500nm之间。
在本发明的一实施例中，通过分子束外延、磁控溅射、电子束蒸发或化学气相沉积方法，沉积所述Si原子，或沉积所述Si原子与Ge原子，或沉积所述Ge原子与Sn原子，或沉积所述Si原子、Ge原子与Sn原子。
本发明实施例还提供一种根据如上所述的外延方法制备得到的GeSn合金。
本发明实施例还提供一种根据如上所述的外延方法制备得到的SiGeSn合金。
下面通过具体的实施例，来进一步地说明本发明的技术方案。
在一个实施例中，参考图2所示，为在SiGe虚衬底上外延GeSn合金材料的横截面示意图，外延的步骤如下：
步骤1：选取硅衬底1，依次使用浓硫酸与双氧水的混合溶液、氨水与双氧水的混合溶液、氢氟酸、盐酸与双氧水的混合溶液对硅衬底1进行清洗，再用去离子水冲洗，最后用氮气枪吹干硅衬底1。
步骤2：将硅衬底1送入超高真空的生长腔室的衬底加热器上，调节衬底加热器温度，对硅衬底1进行脱氧处理，脱氧时的温度为850℃，时长为10min。
步骤3：将硅衬底1温度调节至400℃，并在硅衬底1上外延厚度为50nm的Si缓冲层2。
步骤4：将硅衬底1温度调节至550℃，并在Si缓冲层2上外延厚度为200nm的SiGe虚衬底3。
步骤5：将硅衬底1温度调节至180℃，在SiGe虚衬底3上共同沉积Ge、Sn原子，从而外延得到厚度为200nm的GeSn合金4。
在另一个实施例中，参考图3所示，为在SiGe虚衬底上外延SiGeSn合金材料的横截面示意图，外延的步骤如下：
步骤1：选取硅衬底1，依次使用浓硫酸与双氧水的混合溶液、氨水与双氧水的混合溶液、氢氟酸、盐酸与双氧水的混合溶液对硅衬底1进行清洗，再用去离子水冲洗，最后用氮气枪吹干硅衬底1。
步骤2：将硅衬底1送入超高真空的生长腔室的衬底加热器上，调节衬底加热器温度，对硅衬底1进行脱氧处理，脱氧时的温度为850℃，时长为10min。
步骤3：将硅衬底1温度调节至400℃，并在硅衬底1上外延厚度为50nm的Si缓冲层2。
步骤4：将硅衬底1温度调节至550℃，并在Si缓冲层2上外延厚度为200nm的SiGe虚衬底3。
步骤5：将硅衬底1温度调节至180℃，在SiGe虚衬底3上共同沉积Si、Ge、Sn原子，从而外延得到厚度为200nm的SiGeSn合金5。
本说明书中的上述各个实施方式均采用递进的方式描述，各个实施方式之间相同相似部分相互参照即可，每个实施方式重点说明的都是与其他实施方式不同之处。
以上所述仅为本发明的几个实施方式，虽然本发明所揭露的实施方式如上，但所述内容只是为了便于理解本发明的技术方案而采用的实施方式，并非用于限定本发明。任何本发明所属技术领域的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施方式的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附权利要求书所界定的范围为准。

Claims (10)

1.一种GeSn和SiGeSn合金材料外延方法，其特征在于，包括：
对硅衬底进行清洗，
根据清洗方式，对所述硅衬底进行脱氧或脱氢处理；
将所述硅衬底的温度调节至第一温度，并在所述硅衬底上沉积Si原子，以外延得到Si缓冲层；
将所述硅衬底的温度调节至第二温度，并在所述Si缓冲层上沉积Si原子与Ge原子，以外延得到SiGe虚衬底；
将所述硅衬底的温度调节至第三温度，并在所述SiGe虚衬底上沉积Ge原子与Sn原子，以外延得到GeSn合金；或在所述SiGe虚衬底上沉积Si原子、Ge原子与Sn原子，以外延得到SiGeSn合金。
2.根据权利要求1所述的外延方法，其特征在于，若先使用浓硫酸与双氧水的混合溶液、再使用氨水与双氧水的混合溶液、然后使用氢氟酸、最后使用盐酸与双氧水的混合溶液对所述硅衬底进行清洗，则对所述硅衬底进行脱氧处理；若先使用浓硫酸与双氧水的混合溶液、再使用氨水与双氧水的混合溶液、最后使用氢氟酸对所述硅衬底进行清洗，则对所述硅衬底进行脱氢处理。
3.根据权利要求1所述的外延方法，其特征在于，若对所述硅衬底进行脱氧处理，所述硅衬底的温度被控制在600℃至900℃之间，脱氧处理的时长为5min至10min；若对所述硅衬底进行脱氢处理，所述硅衬底的温度被控制在400℃至600℃之间，脱氢处理的时长为5min至10min。
4.根据权利要求1所述的外延方法，其特征在于，所述硅衬底的衬底晶向为(100)、(110)或(111)。
5.根据权利要求1所述的外延方法，其特征在于，所述第一温度在350℃至450℃之间；所述第二温度在400℃至600℃之间；所述第三温度在150℃至300℃之间。
6.根据权利要求1所述的外延方法，其特征在于，所述Si缓冲层的厚度在50nm至200nm之间。
7.根据权利要求1所述的外延方法，其特征在于，所述SiGe虚衬底的厚度在100nm至1500nm之间。
8.根据权利要求1所述的外延方法，其特征在于，通过分子束外延、磁控溅射、电子束蒸发或化学气相沉积方法，沉积所述Si原子，或沉积所述Si原子与Ge原子，或沉积所述Ge原子与Sn原子，或沉积所述Si原子、Ge原子与Sn原子。
9.一种根据权利要求1至8任一项所述的外延方法制备得到的GeSn合金。
10.一种根据权利要求1至8任一项所述的外延方法制备得到的SiGeSn合金。
CN202010447660.XA 2020-05-25 2020-05-25 一种GeSn和SiGeSn合金材料及其外延方法 Pending CN111584344A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010447660.XA CN111584344A (zh) 2020-05-25 2020-05-25 一种GeSn和SiGeSn合金材料及其外延方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010447660.XA CN111584344A (zh) 2020-05-25 2020-05-25 一种GeSn和SiGeSn合金材料及其外延方法

Publications (1)

Publication Number Publication Date
CN111584344A true CN111584344A (zh) 2020-08-25

Family

ID=72112276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010447660.XA Pending CN111584344A (zh) 2020-05-25 2020-05-25 一种GeSn和SiGeSn合金材料及其外延方法

Country Status (1)

Country Link
CN (1) CN111584344A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113512A (zh) * 2021-04-15 2021-07-13 中国科学院半导体研究所 定向异质外延方法及硅基锗锡合金材料

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609797A (zh) * 2009-07-13 2009-12-23 清华大学 一种降低SiGe虚拟衬底表面粗糙度的方法
CN103594506A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件
CN103594419A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件制造方法
US10133094B1 (en) * 2017-07-05 2018-11-20 Rockley Photonics Limited Optoelectronic device
CN109545682A (zh) * 2018-11-14 2019-03-29 复旦大学 基于硅衬底的硅锗合金微盘的制备方法
CN110943095A (zh) * 2018-09-21 2020-03-31 上海新微技术研发中心有限公司 一种硅基单片红外像素传感器及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609797A (zh) * 2009-07-13 2009-12-23 清华大学 一种降低SiGe虚拟衬底表面粗糙度的方法
CN103594506A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件
CN103594419A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件制造方法
US10133094B1 (en) * 2017-07-05 2018-11-20 Rockley Photonics Limited Optoelectronic device
CN110943095A (zh) * 2018-09-21 2020-03-31 上海新微技术研发中心有限公司 一种硅基单片红外像素传感器及其制造方法
CN109545682A (zh) * 2018-11-14 2019-03-29 复旦大学 基于硅衬底的硅锗合金微盘的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113512A (zh) * 2021-04-15 2021-07-13 中国科学院半导体研究所 定向异质外延方法及硅基锗锡合金材料

Similar Documents

Publication Publication Date Title
US6537370B1 (en) Process for obtaining a layer of single-crystal germanium on a substrate of single-crystal silicon, and products obtained
US20070134901A1 (en) Growth of GaAs expitaxial layers on Si substrate by using a novel GeSi buffer layer
CN108573878A (zh) 无氧化层半导体低温键合方法
CN112831768B (zh) 一种高结晶质量的氮化铪薄膜制备方法及应用
KR20210035782A (ko) 우수한 성능, 안정성 및 제조성을 갖는 무선 주파수 실리콘-온-인슐레이터 웨이퍼 플랫폼
JPH0864527A (ja) 電子部品用複合構造
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
CN111584344A (zh) 一种GeSn和SiGeSn合金材料及其外延方法
CN105977135B (zh) 基于二硫化锡和磁控溅射氮化铝的氮化镓生长方法
CN100388519C (zh) 在硅衬底上制备高质量发光半导体薄膜的方法
CN110777436A (zh) 硅基iv族合金材料及其外延方法
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
CN114717657B (zh) 基于等离子体辅助激光分子束外延生长氧化镍单晶薄膜的方法
JPH04233219A (ja) 半導体デバイスからなる製品の製造方法
CN111312807B (zh) 硅基iv族合金条及其制备方法
CN113871473A (zh) 一种控制范德瓦耳斯外延与远程外延生长模式的装置及方法
CN114899258A (zh) 非极性AlGaN基深紫外光电探测器外延结构及其制备方法
Lai et al. Deposition of high-quality Ge film on Si by PECVD using GeCl4/H2 for fabricating near-infrared photodiodes
CN110804727A (zh) 应变薄膜异质结、制备方法及应用
CN116623293B (zh) 一种复合碳化硅衬底及其制备方法和应用
Noto et al. Growth of GaAs on Si using AlGaP intermediate layer
WO2023163078A1 (ja) 単結晶半導体膜の製造方法、単結晶半導体膜の積層膜の製造方法及び半導体素子
TWI221001B (en) A method for growing a GaAs epitaxial layer on Ge/GeSi/Si substrate
Yamamoto et al. Influence of Annealing Condition on Threading Dislocation Density of Ge Grown by RPCVD
Thwaites et al. Growth of single-crystal Si, Ge and SiGe layers using plasma-assisted CVD

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200825