JPH0864527A - 電子部品用複合構造 - Google Patents

電子部品用複合構造

Info

Publication number
JPH0864527A
JPH0864527A JP7142342A JP14234295A JPH0864527A JP H0864527 A JPH0864527 A JP H0864527A JP 7142342 A JP7142342 A JP 7142342A JP 14234295 A JP14234295 A JP 14234295A JP H0864527 A JPH0864527 A JP H0864527A
Authority
JP
Japan
Prior art keywords
intermediate layer
layer
growth substrate
diamond
lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7142342A
Other languages
English (en)
Other versions
JP3180207B2 (ja
Inventor
Reinhard Zachai
ラインハルト・ツアハイ
Hans-Juergen Fuesser
ハンス−ユルゲン・フユーセル
Tim Gutheit
テイム・グートハイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daimler Benz AG
Original Assignee
Daimler Benz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daimler Benz AG filed Critical Daimler Benz AG
Publication of JPH0864527A publication Critical patent/JPH0864527A/ja
Application granted granted Critical
Publication of JP3180207B2 publication Critical patent/JP3180207B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 （修正有） 【目的】成長基板とその上に設けられる中間層及びダイ
ヤモンド層を持つ電子部品用複合構造のダイヤモンド層
の品質の改善。 【構成】電子部品用複合構造は、成長基板１と、この上
に設けられ結晶学的格子構造を持つ中間層１０と、この
上に設けられるダイヤモンド層２とを持つ。品質的にす
ぐれたダイヤモンド層２を得るため、中間層は大体にお
いて閃亜鉛鉱構造又はダイヤモンド構造又は弗化カルシ
ウム構造を持ち、中間層の始めにおいて、この中間層の
格子定数と成長基板１の格子定数との差が、成長基板１
の格子定数に関して２０％より小さく、特に１０％より
小さく、中間層からダイヤモンド層２への移行部におい
て、中間層の格子定数及びダイヤモンド層の格子定数に
対して、式 の値が０．２より小さく、特に０．１より小さく、ここ
でｎ及びｍは自然数、ａＤはダイヤモンド層の格子定
数、ａＺＳはダイヤモンド層への移行部における中間層
の格子定数。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、成長基板と、この成長
基板上に設けられかつ大体において結晶学的格子構造を
持つ中間層と、この中間層上に設けられるダイヤモンド
層とを有する電子部品用複合構造、及び成長基板の表面
を浄化し、成長基板の成長側に結晶学的格子構造を持つ
中間層を設け、この中間層上にダイヤモンド層を設ける
この複合構造の製造方法に関する。
【０００２】
【従来の技術】このような電子部品用複合構造及びこの
ような複合構造の製造方法は欧州特許出願公開第２８２
０５４号明細書から公知である。複合構造は結晶性シリ
コン（Ｓｉ）結晶性ガリウムひ素（ＧａＡｓ）から成る
成長基板を含み、この成長基板上に結晶性炭化珪素（Ｓ
ｉＣ）から成る中間層が析出され、この中間層上に更に
ダイヤモンド層が析出され、これらの層は気相反応（Ｃ
ＶＤ）により成長基板上に析出される。この場合ＳｉＣ
から成る中間層は、約５２％又は約５８％のダイヤモン
ド層の格子定数に対して、約５．４３Å（Ｓｉ）又は
５．６５Åの格子定数を持つ成長基板とその上に設けら
れて約３．５Åの格子定数を持つダイヤモンド層との間
に存在する格子不整合を減少し、それによりこのような
成長基板上へダイヤモンド層の容認できる成長を可能に
するのに役立つ。ＳｉＣは約４．３６Åの格子定数を持
つているので、その格子不整合は、成長基板の格子定数
に関して約２５％（Ｓｉ）又は３０％（ＧａＡｓ）、ま
たダイヤモンド層に関して２２％であり、この場合差は
ダイヤモンド層の格子定数に関している。結晶性ＳｉＣ
基板へ応力をかけることにより、存在する格子不整合が
析出されるダイヤモンド層へ及ぼす影響が減少される。
しかしこの手段にもかかわらず、析出されるダイヤモン
ド層の品質はまだ満足すべきものではない。
【０００３】
【発明が解決すべき課題】本発明の課題は、最初にあげ
た種類の複合構造を発展させて、成長基板上に設けられ
るダイヤモンド層の品質を改善することである。更に本
発明の課題は、このような成長基板上に設けられるダイ
ヤモンド層の製造方法を開発することである。
【０００４】
【課題を解決するための手段】この課題を解決するた
め、複合構造に関して本発明によれば、中間層が結晶学
的に大体において閃亜鉛鉱構造又はダイヤモンド構造又
は弗化カルシウム構造を持ち、この中間層が、成長基板
の結晶格子に対して中間層の結晶格子の固定した方位を
持ち、中間層の始めにおいて、この中間層の格子定数と
成長基板の格子定数との差が、中間層の格子定数に関し
て２０％より小さく、特に１０％より小さく、中間層か
らダイヤモンド層への移行部において、中間層の格子定
数及びダイヤモンド層の格子定数に対して、式 の値が０．２より小さく、特に０．１より小さく、ここ
でｎ及びｍは自然数、ａＤはダイヤモンド層の格子定
数、ａＺＳはダイヤモンド層への移行部における中間層
の格子定数である。
【０００５】本発明による複合構造の製造方法は、大体
において閃亜鉛鉱構造又はダイヤモンド構造又は弗化カ
ルシウム構造を持つ中間層を設け、中間層の格子定数を
持つ中間層を設け、それにより、ダイヤモンド層と中間
層との間の移行部において、中間層及びダイヤモンド層
のそれぞれの格子定数に対して、式 の値が０．２より小さく、特に０．１より小さくなるよ
うにし、ここでｎ及びｍは自然数、ａＤはダイヤモンド
層の格子定数、ａＺＳはダイヤモンド層への移行部にお
ける中間層の格子定数であることを特徴としている。
【０００６】
【発明の効果】中間層の格子定数はこの中間層の厚さに
わたつて一定ではなく、始めにおいて成長基板の格子定
数に大幅に合わされ、中間層の厚さの増大につれて、ダ
イヤモンドの格子定数に対して整数比例えば１：１又は
２：３の比を持つ格子定数に近づく。そうでない場合中
間層に対して、例えば小さい変化格子不整合を持つ材料
（例えばＳｉ基板では二珪化コバルト）を使用すること
ができる。いずれの場合も、それぞれの層の間（成長基
板の成長側と成長基板との間及び成長基板とダイヤモン
ド層との間）の境界面における応力が大輻に減少せしめ
られる。これは、良好な品質特に析出されるダイヤモン
ド層の方位づけられる析出の改善を可能にする。この場
合個々の層の析出は公知のエピタキシー法により行うこ
とができ、分子線エピタキシー（ＭＢＥ）及び無線周波
数又はマイクロ波のプラズマＭＢＥ又は気相反応が特に
推奨される。
【０００７】本発明においては、良好な品質のダイヤモ
ンド層で複合構造が、成長基板として市販の安価な成長
基板特にダイヤモンドの格子定数に関して２５％以上ダ
イヤモンド層の格子定数とは異なる格子定数を持つシリ
コン又はガリウムひ素から成る成長基板を使用すること
ができるので、このような複合構造は安価に製造するこ
とができる。
【０００８】中間層からダイヤモンド層への移行部にお
いて、中間層の格子定数の整数倍とダイヤモンド層の格
子定数の整数倍との差が、中間層の格子定数の同じ整数
倍に関して、１０％より小さく、理想的には０であるよ
うに、中間層の格子定数が変更されていると特に有利で
ある。
【０００９】この場合中間層が成長基板の成長側全体に
わたつて析出される必要はない。むしろいわゆる島成長
で充分であり、即ち中間層を限られた区域で析出するこ
とができる。若干の場合、特に高い炭素割合においてお
こるこの島成長は、ダイヤモンド成長を更に促進するこ
とができる。
【００１０】本発明の有利な実施態様は従属請求項から
わかる。図面に示されている実施例に基いて本発明を以
下に更に説明する。
【００１１】
【実施例】図１には電子部品用の本発明による複合構造
１１の断面が示されている。この複合構造１１は大幅に
単結晶の成長基板１を持ち、この成長基板１の前もつて
浄化されている成長側３上にシリコン−炭素合金が析出
される。この合金は、結晶学的な点で、大体において閃
亜鉛鉱又はダイヤモンド又は弗化カルシウム（Ｃａ
Ｆ２）に類似な結晶構造を持ち、合金原子（シリコン及
び炭素）は合金格子に統計的に分布している。合金とし
て構成される中間層１０の結晶格子は、成長基板１の結
晶格子に対して固定的な方位を持ち、中間層の結晶格子
において、０．１ないし２００μｍの寸法を持つダイヤ
モンド層２の結晶の晶子の２０ないし１００％が方位を
定められている。この場合１０°以下のおこり得る不正
方位の範囲内で、中間層１０及び晶子において互いに一
致する結晶方向（ミユラー指数ｈｋｌ）が互いに平行で
あるように、晶子の方位が選ばれている。この合金上に
続いてダイヤモンド層２が設けられる。
【００１２】図２には複合構造１１の格子定数が示さ
れ、ｘ軸に沿つて複合構造１１の厚さが記入され、ｙ軸
に沿つてそれぞれの層従つて成長基板１、シリコン−炭
素合金（中間層１０）及びダイヤモンド層２の範囲にお
ける格子定数が記入されている。異なる層の間の境界が
次のように示され、即ち０で成長基板１の始めが示さ
れ、ａで中間層１０の始めが示され、またｂでダイヤモ
ンド層２の始めが示されている。
【００１３】図２による線図によれば、合金格子の格子
定数は中間層１０の厚さの増大につれて変化し、従つて
成長基板１からの距離の増大につれて変化し、合金中の
炭素割合は増大し、シリコン割合は減少している。合金
の組成の変化に伴つて合金格子の格子定数ａＺＳが小さ
くなり、それにより合金格子の格子定数ａＺＳは、始め
において、即ちシリコンから成る成長基板１の範囲にお
いて、成長基板１の格子定数ａＷにほぼ等しく、また終
りにおいて、即ち成長基板１からの合金の最大距離の範
囲において、中間層１０に続いて析出されるダイヤモン
ド層２の格子定数ａＤにほぼ等しい。それによりシリコ
ンから成る成長基板１とダイヤモンド層２との間に存在
しかつダイヤモンド層２の格子定数ａＤに関して５０％
以上に達して低品質のダイヤモンド層２を生ずる格子不
整合は著しく少なくなる。
【００１４】中間層１０をシリコン−炭素合金として構
成すると、結晶性シリコンの結晶構造が有利に維持され
るので、合金上にダイヤモンド層２のエピタキシー成長
を行うことが可能になる。このようにして製造されるダ
イヤモンド層２は、高い定方位度を持つ少なくとも１つ
の多結晶成長を示す。
【００１５】合金による格子定数の本発明による変化に
よつて、析出すべきダイヤモンド層２の側からはシリコ
ンから成る変化成長基板１の成長側３とみなされる中間
層１０上に、ダイヤモンド層２をよい品質で析出するこ
とができる。
【００１６】本発明による複合構造１１の可能な製造方
法を以下に説明する。成長基板１が分子線エピタキシー
（ＭＢＥ）反応装置へ入れられ、この反応装置が排気さ
れる。反応装置内の圧力は１★１０−６ｍｂａｒ以下と
なるようにする。約１０−８ｍｂａｒの圧力がよい。成
長基板１の表面をまず湿式化学的に浄化することができ
る。ＭＢＥ反応装置内で成長基板１を再度浄化し、成長
基板１を７００℃以上の温度に加熱することにより、こ
の浄化段階を簡単に行うことができる。更に無線周波又
はマイクロ波により発生されるプラズマによつて浄化を
行うことができる。この場合も成長基板１を加熱し、か
つ／又は成長基板１に特定の電位を印加することができ
る。
【００１７】複合構造１１を例えばマイクロ波で援助さ
れるマイクロ波気相反応（ＭＷＣＶＤ）により製造する
場合、このようなＭＷＣＶＤ反応装置内でプロセスガス
により成長基板１の表面の浄化を行うことができる。
【００１８】ＭＢＥ反応装置において成長基板１を浄化
した後、シリコン固体源により、成長基板１の成長側３
上に純シリコンを析出し、炭素固体源から供給される炭
素でこの純シリコンを次第に置換する。炭素及びシリコ
ンの混合析出中に、閃亜鉛鉱又はダイヤモンドに類似の
合金格子を持つシリコン−炭素合金が成長基板１上に形
成され、この合金格子中に炭素原子及びシリコン原子が
統計的に分布している。
【００１９】合金の始めにおいてシリコンから成る成長
基板１の格子定数ａＷにほぼ等しい合金格子の格子定数
を、ダイヤモンドの格子定数ａＤの値に減少させること
ができるようにするため、それぞれの固体源の適当な制
御により、合金の層厚の増大につれて、合金従つて中間
層１０中のシリコンの割合をほぼ０まで減少すると共
に、合金従つて中間層２０中の炭素の割合を高められ
る。
【００２０】この場合０．１ないし０．２μｍの厚さ内
における合金の組成を変化すると有利なことがわかつ
た。固体物質源は極めて純粋なシリコン（９９．９９９
％）又は炭素（９９．９９％）から成つている。極めて
純粋な黒鉛が特に有利である。中間層の析出は、反応装
置内の１０−６ｍｂａｒ以下の圧力で行われる。成長基
板１の温度は２００ないし１２００℃特に４５０ないし
７５０℃である。成長中に成長する中間層の表面を、低
エネルギーのイオン、特に最大約１００ｅＶの平均エネ
ルギーを持つアルゴンイオン窒素イオンの流れにさらし
て、成長する中間層の表面反応に影響を与えることがで
きる。保護のため、続いて中間層をシリコン層で覆い、
それからダイヤモンド析出前にこのシリコン層を腐食除
去することができる。これによりダイヤモンド成長の始
めに中間層が除去されるのを防止することができる。
【００２１】ダイヤモンド層の析出は、０．１ないし１
０％のメタンを含む炭素メタンガス流中で、２００ない
し９００℃なるべく６００℃以上で行われる。この場合
核形成段階は、＋５０ないし−３００Ｖ特に−１５０Ｖ
のバイアス電圧の印加により援助することができる。
【００２２】本発明による方法の利点は、それにより製
造される復合構造１１がそれぞれの層の移行部において
５％以下特に３％以下の変化格子不整合を示すことであ
る。
【００２３】図３には別の複合構造２１が示され、成長
基板の面に対して直角なこの複合構造２１の格子定数の
推移が図４に示されている。ここで不要な反覆を避ける
ため、図１及び２による実施例との相違についてのみ説
明する。
【００２４】図３及び４による複合構造２１の中間層２
０は、図１及び２による実施例とは異なり、互いに特に
弾性的に応力をかけられる複数の個別層２０ａ，２０ｂ
及び２０ｃから形成されている。これらの個別層２０
ａ，２０ｂ及び２０ｃは、二元（例えばＣｏＳｉ，Ａｌ
Ｎ，ＧａＡｓ，ＩｎＰ）及び／又は三元（例えばＩｎＧ
ａＡｓ，ＩｎＧａＰ，ＩｎＡｌＡｓ）及び／又は多成分
（例えばＩｎＧａＡｓＰ）の結晶性物質及び／又は同じ
又は異なる組成の合金からも形成することができる。個
別層２０ａ，２０ｂ及び２０ｃは、それらの相互格子不
整合が最大２０％特に量大１０％であるように、互いに
合わされている。成長基板１に面する個別層２０ａの格
子不整合はこの場合１０％より小さい。
【００２５】成長基板１の格子定数ａＷＳとダイヤモン
ド層２の格子定数ａＤとの差が大きい場合、中間層２０
の厚さが大きすぎる値をとらないようにするため、この
ような場合請求項１又は１２に定義した式による変化格
子整合が使用される。このような変化格子整合では、こ
のような中間層２０にあつてダイヤモンド層２に面する
最後の個別層２０ｃの格子定数が、ダイヤモンド層２の
格子定数ａＤに対して、２０％特に１０％の間隔内で、
整数比を持ち、この比の整数は１０より小さく、特に５
より小さいのがよい。図３及び４による実施例では、こ
の比ば２：３である。これは、ダイヤモンド層２の３つ
の単位セルが中間層２０の最後の個別層２０ｃの２つの
単位セル上に設けられていることを意味し、最後の個別
層２０ｃの２つの単位セルの長さとダイヤモンド層２の
３つの単位セルの長さとの差は、最後の個別層２０ｃの
格子定数の３倍に関して、２０％より小さく、特に１０
％より小さい。
【００２６】中間層２０を製造するため、シリコンから
成る浄化された成長基板１の成長側３上に、個別層２０
ａ，２０ｂ及び２０ｃの数の増大につれて小さくなる格
子定数を持つ複数の個別層２０ａ，２０ｂ及び２０ｃが
析出される。
【００２７】本発明による複合構造３１の別の例が図５
に示され、この複合構造３１の厚さにわたるその格子
定数の推移が図６に示されている。ここでも不要な反覆
を避けるため、図１及び２又は図３及び４による実施例
との相違について説明する。
【００２８】この実施例の中間層３０は、炭素原子を含
む成長基板１の範囲により形成されている。これらの炭
素原子は、この範囲における成長基板１の格子定数ａＷ
を変化し、成長基板１の格子構造は大幅に維持される。
成長基板１のこのような成長側３は、この実施例では、
その上に析出すべきダイヤモンド層２の格子定数ａＤに
対して約２：３の比の格子定数ａＺＳを持つている。こ
こでも図３及び４による実施例におけるように、成長基
板１の表面へ入れられる炭素原子により形成される中間
層３０とダイヤモンド層２との間に変形格子整合が得ら
れる。
【００２９】このような中間層３０の製造は、炭素原子
を成長基板１の成長側へ公知のように拡散するか、又は
イオン注入により入れることによつて、有利に行われ
る。拡散プロフイルの最大値及びイオン注入プロフイル
の最大値は、成長基板１の処理される面の表面より若干
の原子層だけ下に設けられているので、いずれの場合
も、適当に変北された格子整合を可能にする格子定数を
この新しい表面が持つまで、表面の若干の原子層を除去
するのが有利である。この表面範囲の特定の層厚だけの
除去は、腐食除去によつて行うのがよい。
【図面の簡単な説明】
【図１】中間層として合金を持つ本発明の複合構造の概
略断面図である。
【図２】中間層とダイヤモンド層との間に１：１の変更
格子整合を持つ図１の複合構造の格子定数の推移を示す
線図である。
【図３】複数の個別層から構成される中間層を持つ本発
明の複合構造の概略断面図である。
【図４】中間層とダイヤモンド層との間に２：３の変更
格子整合を持つ図３の複合構造の格子定数の推移を示す
線図である。
【図５】炭素原子を入れられる成長基板の範囲から形成
される中間層を持つ本発明の複合構造の概略断面図であ
る。
【図６】中間層とダイヤモンド層との間に２：３の変化
格子整合を持つ図５の複合構造の格子定数の推移を示す
線図である。
【符号の説明】
１ 成長基板 ２ ダイヤモンド層 １０，２０，３０ 中間層 １１，２１，３１ 複合構造
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハンス−ユルゲン・フユーセル ドイツ連邦共和国ゲルシユテツテン−デツ テインゲン・クヴエルシユトラーセ２ (72)発明者 テイム・グートハイト ドイツ連邦共和国ウルム・プフアウエンガ ツセ12

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 成長基板と、この成長基板上に設けられ
    かつ大体において結晶学的格子構造を持つ中間層と、こ
    の中間層上に設けられるダイヤモンド層とを有するもの
    において、 中間層（１０，２０，３０）が結晶学的に大体において
    閃亜鉛鉱構造又はダイヤモンド構造又は弗化カルシウム
    （ＣａＦ２）構造を持ち、 この中間層（１０，２０，３０）が、成長基板（１）の
    結晶格子に対して中間層（１０，２０，３０）の結晶格
    子の固定した方位を持ち、 中間層（１０，２０，３０）の始めにおいて、この中間
    層（１０，２０，３０）の格子定数（ａＺＳ）と成長基
    板（１）の格子定数（ａＷＳ）との差が、中間層（１
    ０，２０，３０）の格子定数（ａＺＳ）に関して２０％
    より小さく、特に１０％より小さく、 中間層（１０，２０，３０）からダイヤモンド層（２）
    への移行部において、中間層（１０，２０，３０）の格
    子定数（ａＺＳ）及びダイヤモンド層（２）の格子定数
    （ａＤ）に対して、式 の値が０．２より小さく、特に０．１より小さく、 ここでｎ及びｍは自然数、ａＤはダイヤモンド層（２）
    の格子定数、ａＺＳはダイヤモンド層（２）への移行部
    における中間層（１０，２０，３０）の格子定数である
    ことを特徴とする、電子部品用複合構造。
  2. 【請求項２】 ダイヤモンド層の０．１μｍないし２０
    ０μｍの寸法を持つ個々の晶子が、中間層（１０，２
    ０，３０）の結晶格子の所で２０％ないし３０％方位を
    定められていることを持徴とする、請求項１に記載の複
    合構造。
  3. 【請求項３】 ミラー指数（ｈｋｌ）により特徴づけら
    れるダイヤモンド層及び中間層の晶子の結晶方向が、互
    いに最大１０°傾斜していることを特徴とする、請求項
    １に記載の複合構造。
  4. 【請求項４】 中間層（１０，２０，３０）の格子定数
    （ａＺＳ）がこの中間層の厚さの増大につれて変化する
    ことを特徴とする、請求項１に記載の複合構造。
  5. 【請求項５】 中間層（１０）が合金格子に統計的に分
    布する合金原子を持つ合金であり、合金原子の組成が中
    間層（１０）の厚さにわたつて変化していることを特徴
    とする、請求項１に記載の複合構造。。
  6. 【請求項６】 中間層（１０）が、合金格子に統計的に
    分布する合金原子を持ち炭素を含む合金であり、中間層
    （１０）内の炭素割合が、成長基板（１）からの距離の
    増大につれて増大していることを特徴とする、請求項１
    に記載の複合構造。
  7. 【請求項７】 成長基板（１）が大幅に単結晶のシリコ
    ン又はガリウムひ素から形成されていることを特徴とす
    る、ことを特徴とする、１に記載の複合構造。
  8. 【請求項８】 成長基板（１）が大幅に単結晶のシリコ
    ンから形成され、中間層（１０）が合金格子に統計的に
    分布する合金原子を持つシリコン−炭素合金から形成さ
    れ、中間層（１０）内のシリコン割合が、成長基板
    （１）からの距離の増大につれて減少することを特徴と
    する、請求項１に記載の複合構造。
  9. 【請求項９】 中間層（２０）が複数の個別層（２０
    ａ，２０ｂ，２０ｃ）により形成されていることを特徴
    とする、請求項１に記載の複合構造。
  10. 【請求項１０】 中間層（３０）が、炭素を含む成長基
    板（１）の表面範囲により形成されていることを特徴と
    する、請求項１に記載の複合構造。
  11. 【請求項１１】 中間層（２０）が二珪化コバルト（Ｃ
    ｏＳｉ２）により形成されていることを特徴とする、請
    求項１に記載の複合構造。
  12. 【請求項１２】 成長基板の表面を浄化し、成長基板の
    成長側に結晶学的格子構造を持つ中間層を設け、この中
    間層上にダイヤモンド層を設ける、複合構造の製造方法
    において、大体において閃亜鉛鉱構造又はダイヤモンド
    構造又は弗化カルシウム（ＣａＦ２）構造を持つ中間層
    （１０，２０，３０）を設け、中間層（１０，２０，３
    ０）の格子定数（ａＺＳ）を持つ中間層（１０，２０，
    ３０）を設け、それによりダイヤモンド層（２）と中間
    層（１０，２０，３０）との間の移行部において、中間
    層（１０，２０，３０）及びダイヤモンド層（２）のそ
    れぞれの格子定数（ａＺＳ，ａＤ）に対して、式 の値が０．２より小さく、特に０．１より小さくなるよ
    うにし、 ここでｎ及びｍは自然数、ａＤはダイヤモンド層（２）
    の格子定数、ａＺＳはダイヤモンド層（２）への移行部
    における中間層（１０，２０，３０）の格子定数である
    ことを特徴とする、電子部品用複合構造の製造方法。
  13. 【請求項１３】 成長基板（１）の成長側（３）に、中
    間層（１０）として合金格子に統計的に分布する合金原
    子を持つ合金を設け、この合金の組成を中間層（１０）
    の厚さの増大につれて変化することを特徴とする、請求
    項１２に記載の方法。
  14. 【請求項１４】 中間層として炭素を含む合金を設け、
    この合金の炭素割合を中間層の厚さの増大につれて高め
    ることを特徴とする、請求項１２に記載の方法。
  15. 【請求項１５】 大幅に単結晶のシリコンから成る成長
    基板（１）を使用し、中間層（１０）として合金格子に
    統計的に分布する合金原子を持つシリコン−炭素を設
    け、シリコン割合を成長基板（１）からの中間層（１
    ０）の距離の増大につれて減少することを特徴とする、
    請求項１２に記載の方法。
  16. 【請求項１６】 中間層（２０）として１つ又は複数の
    互いに応力をかけられる個別層（２０ａ，２０ｂ，２０
    ｃ）が設けられ、２つの個別層（２０ａ，２０ｂ，２０
    ｃ）の間の移行部におけるこれらの個別層の格子定数
    が、量大２０％特に最大１０％相違していることを特徴
    とする、請求項１２に記載の方法。
  17. 【請求項１７】 中間層（３０）を形成するため、成長
    基板（１）の成長側へ炭素原子を特にイオン注入及び／
    又は拡散により入れることを特徴とする、請求項１２に
    記載の方法。
  18. 【請求項１８】 炭素を入れた後、成長基板（１）の成
    長側を特定の層厚だけ除去特に腐食除去することを特徴
    とする、請求項１７に記載の方法。
  19. 【請求項１９】 中間層（１０，２０）及び／又はダイ
    ヤモンド層（２）を、固体物質源を用いる分子線エピタ
    キシー（ＭＢＥ）により設けることを特徴とする、請求
    項１２に記載の方法。
  20. 【請求項２０】 シリコンから成る成長基板（１）上に
    中間層（１０）を設けるため、まず１つの物質を添加
    し、成長基板（１）の成長側（３）上にこの物質を析出
    し、成長基板（１）からの中間層（１０）の距離の増大
    につれてこの物質の割合を減少し、中間層（１０）の厚
    さの増大につれて少なくとも１つの別の物質を添加し、
    中間層（１０）の厚さの増大につれてこの別の物質の割
    合を高めることを特徴とする、請求項１２に記載の方
    法。
  21. 【請求項２１】 中間層（１０，２０，３０）の析出中
    に、低エネルギーイオン特に窒素イオン及び／又はアル
    ゴンイオンの流れをこの中間層（１０，２０，３０）に
    当てることを特徴とする、請求項１２に記載の方法。
  22. 【請求項２２】 中間層（１０，２０，３０）の析出後
    この中間層を１つの層特にシリコンで覆い、ダイヤモン
    ド層の析出前にこの層を除去特に腐食除去することを持
    徴とする、請求項１２に記載の方法。
  23. 【請求項２３】 成長基板（１）から遠い方にある中間
    層（１０，２０，３０）の側で、ダイヤモンド層（２）
    の析出前に、この中間層（１０，２０，３０）を５ｍｍ
    より大きい粗さで析出することを特徴とする、請求項１
    ２に記載の方法。
  24. 【請求項２４】 核形成過程を促進するため、中間層
    （１０，２０，３０）の表面エネルギーを成長基板
    （１）の表面エネルギーより高めることを特徴とする、
    請求項１２に記載の方法。
JP14234295A 1994-05-04 1995-05-02 電子部品用複合構造及びその製造方法 Expired - Fee Related JP3180207B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4415601A DE4415601C2 (de) 1994-05-04 1994-05-04 Komposit-Struktur für elektronische Bauteile und Verfahren zu deren Herstellung
DE4415601.4 1994-05-04

Publications (2)

Publication Number Publication Date
JPH0864527A true JPH0864527A (ja) 1996-03-08
JP3180207B2 JP3180207B2 (ja) 2001-06-25

Family

ID=6517190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14234295A Expired - Fee Related JP3180207B2 (ja) 1994-05-04 1995-05-02 電子部品用複合構造及びその製造方法

Country Status (4)

Country Link
US (2) US5525537A (ja)
EP (1) EP0681314B1 (ja)
JP (1) JP3180207B2 (ja)
DE (2) DE4415601C2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596225B1 (en) 2000-01-31 2003-07-22 Diamicron, Inc. Methods for manufacturing a diamond prosthetic joint component
US6494918B1 (en) 2000-01-30 2002-12-17 Diamicron, Inc. Component for a prosthetic joint having a diamond load bearing and articulation surface
US6800095B1 (en) 1994-08-12 2004-10-05 Diamicron, Inc. Diamond-surfaced femoral head for use in a prosthetic joint
US6398815B1 (en) 2000-01-30 2002-06-04 Diamicron, Inc. Prosthetic joint having at least one superhard articulation surface
US6676704B1 (en) 1994-08-12 2004-01-13 Diamicron, Inc. Prosthetic joint component having at least one sintered polycrystalline diamond compact articulation surface and substrate surface topographical features in said polycrystalline diamond compact
US6514289B1 (en) 2000-01-30 2003-02-04 Diamicron, Inc. Diamond articulation surface for use in a prosthetic joint
DE19514542C2 (de) * 1995-04-20 1997-07-31 Daimler Benz Ag Komposit-Struktur und Verfahren zu deren Herstellung
DE19615740A1 (de) * 1996-04-20 1997-06-05 Daimler Benz Ag Komposit-Struktur mit einer Diamantschicht und/oder einer diamantähnlichen Schicht sowie Verfahren zur Oberflächenbehandlung der Komposit-Struktur
US6063187A (en) * 1997-08-13 2000-05-16 City University Of Hong Kong Deposition method for heteroepitaxial diamond
DE10043587B4 (de) * 1999-09-17 2006-03-30 MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung eines Substrats, nach diesem Verfahren hergestelltes Substrat
US6589333B1 (en) 1999-09-17 2003-07-08 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E.V. Method for the manufacture of a substrate, substrate manufactured in accordance with this method, carrier wafer and diamond jewel
JP4529212B2 (ja) * 2000-01-19 2010-08-25 住友電気工業株式会社 ダイヤモンド配線基板およびその製造方法
US6709463B1 (en) 2000-01-30 2004-03-23 Diamicron, Inc. Prosthetic joint component having at least one solid polycrystalline diamond component
DE10043511A1 (de) * 2000-09-01 2002-04-04 Fraunhofer Ges Forschung Kompositstruktur für elektronische Mikrosysteme sowie Verfahren zur Herstellung der Kompositstruktur
JP2002343717A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
DE102004018468A1 (de) * 2004-04-16 2006-02-16 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zum strukturierten Aufbringen einer laminierbaren Folie auf ein Substrat für ein Halbleitermodul
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01317197A (ja) * 1988-06-16 1989-12-21 Kanegafuchi Chem Ind Co Ltd ダイヤモンド薄膜基板およびその製法
JPH0492893A (ja) * 1990-08-04 1992-03-25 Fine Ceramics Center ダイヤモンド単結晶薄膜の気相合成方法
JPH04114995A (ja) * 1990-09-04 1992-04-15 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜の堆積方法
JPH04132692A (ja) * 1990-09-25 1992-05-06 Semiconductor Energy Lab Co Ltd ダイヤモンド薄膜とその作製方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177321A (en) * 1972-07-25 1979-12-04 Semiconductor Research Foundation Single crystal of semiconductive material on crystal of insulating material
US3821033A (en) * 1972-08-03 1974-06-28 Ibm Method for producing flat composite semiconductor substrates
JPS61107721A (ja) * 1984-10-31 1986-05-26 Matsushita Electric Ind Co Ltd ３−５化合物単結晶薄膜をそなえたＳｉ基板およびその製造方法
US4863529A (en) * 1987-03-12 1989-09-05 Sumitomo Electric Industries, Ltd. Thin film single crystal diamond substrate
US5006203A (en) * 1988-08-12 1991-04-09 Texas Instruments Incorporated Diamond growth method
JPH06103757B2 (ja) * 1989-06-22 1994-12-14 株式会社半導体エネルギー研究所 ダイヤモンド電子装置
US5243199A (en) * 1990-01-19 1993-09-07 Sumitomo Electric Industries, Ltd. High frequency device
JP2961812B2 (ja) * 1990-05-17 1999-10-12 住友電気工業株式会社 半導体装置
WO1992001314A1 (en) * 1990-07-06 1992-01-23 Advanced Technology Materials, Inc. N-type semiconducting diamond, and method of making the same
JPH04197431A (ja) * 1990-11-29 1992-07-17 Sumitomo Electric Ind Ltd ダイヤモンドの合成方法
US5173761A (en) * 1991-01-28 1992-12-22 Kobe Steel Usa Inc., Electronic Materials Center Semiconducting polycrystalline diamond electronic devices employing an insulating diamond layer
US5254862A (en) * 1991-08-14 1993-10-19 Kobe Steel U.S.A., Inc. Diamond field-effect transistor with a particular boron distribution profile
US5236545A (en) * 1992-10-05 1993-08-17 The Board Of Governors Of Wayne State University Method for heteroepitaxial diamond film development

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01317197A (ja) * 1988-06-16 1989-12-21 Kanegafuchi Chem Ind Co Ltd ダイヤモンド薄膜基板およびその製法
JPH0492893A (ja) * 1990-08-04 1992-03-25 Fine Ceramics Center ダイヤモンド単結晶薄膜の気相合成方法
JPH04114995A (ja) * 1990-09-04 1992-04-15 Matsushita Electric Ind Co Ltd ダイヤモンド薄膜の堆積方法
JPH04132692A (ja) * 1990-09-25 1992-05-06 Semiconductor Energy Lab Co Ltd ダイヤモンド薄膜とその作製方法

Also Published As

Publication number Publication date
DE59504533D1 (de) 1999-01-28
EP0681314A2 (de) 1995-11-08
US5525537A (en) 1996-06-11
DE4415601C2 (de) 1997-12-18
US5744825A (en) 1998-04-28
JP3180207B2 (ja) 2001-06-25
DE4415601A1 (de) 1995-11-09
EP0681314A3 (de) 1996-09-04
EP0681314B1 (de) 1998-12-16

Similar Documents

Publication Publication Date Title
JPH0864527A (ja) 電子部品用複合構造
US5571603A (en) Aluminum nitride film substrate and process for producing same
EP0730044B1 (en) Boron-aluminum nitride coating and method of producing same
US6313016B1 (en) Method for producing epitaxial silicon germanium layers
CN103228827B (zh) 外延碳化硅单晶基板的制造方法
He et al. Synthesis of epitaxial Sn x Ge1− x alloy films by ion‐assisted molecular beam epitaxy
US5334283A (en) Process for selectively etching diamond
Ho et al. MOVPE of AlN and GaN by using novel precursors
JP3716440B2 (ja) ホウ素含有窒化アルミニウム薄膜および製造方法
JP3121102B2 (ja) 平板ダイヤモンド結晶、及びその形成方法
Liliental-Weber et al. TEM study of defects in laterally overgrown GaN layers
JP2023532799A (ja) 窒化された界面層を有する半導体基板
JPS6226569B2 (ja)
Chubarov et al. Growth of aluminum nitride on flat and patterned Si (111) by high temperature halide CVD
Li et al. Molecular beam epitaxial growth of Si 1− x Ge x/Si pseudomorphic layers using disilane and germanium
JP2018078322A (ja) 格子調整ドメイン−マッチングエピタキシーを用いた化合物半導体のエピタキシャル成長
EP4052899A1 (en) Multilayer film structure and method for producing same
WO2023163078A1 (ja) 単結晶半導体膜の製造方法、単結晶半導体膜の積層膜の製造方法及び半導体素子
JP2814503B2 (ja) 単結晶ダイアモンド膜複合体の製造方法
JPS5982744A (ja) Ｓｏｓ基板の製造法
KR100416664B1 (ko) 아연이 첨가된 산화마그네슘 박막 및 이의 제조방법
US6099917A (en) Pretreatment method for a substrate surface using ion beam radiation and nitride thin film forming method using thereof
JPH07288231A (ja) 単結晶成長用基体
Liu et al. Fabrication of thick AlN film by low pressure hydride vapor phase epitaxy
JPS63239936A (ja) 多結晶薄膜半導体の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees