CN103594419A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN103594419A
CN103594419A CN201210293349.XA CN201210293349A CN103594419A CN 103594419 A CN103594419 A CN 103594419A CN 201210293349 A CN201210293349 A CN 201210293349A CN 103594419 A CN103594419 A CN 103594419A
Authority
CN
China
Prior art keywords
material layer
high mobility
substrate
mobility material
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210293349.XA
Other languages
English (en)
Other versions
CN103594419B (zh
Inventor
马小龙
殷华湘
付作振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210293349.XA priority Critical patent/CN103594419B/zh
Priority to US13/812,502 priority patent/US20140057418A1/en
Priority to PCT/CN2012/001375 priority patent/WO2014026304A1/zh
Publication of CN103594419A publication Critical patent/CN103594419A/zh
Application granted granted Critical
Publication of CN103594419B publication Critical patent/CN103594419B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02452—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种高迁移率材料层制造方法，包括：在衬底中和/或上形成多种前驱物；脉冲激光处理，使得多种前驱物相互反应形成高迁移率材料层。此外还提供了一种半导体器件制造方法，包括：在绝缘衬底上形成缓冲层；采用上述高迁移率材料层制造方法，在缓冲层上形成第一高迁移率材料层；采用上述高迁移率材料层制造方法，在第一高迁移率材料层上形成第二高迁移率材料层；在第一和第二高迁移率材料层中形成沟槽隔离并定义有源区。依照本发明的半导体器件制造方法，通过调整激光处理的脉冲个数和能量密度，在绝缘衬底上分多次形成了多层高迁移率材料以用作器件沟道区，有效提高了器件载流子迁移率并进一步提高了器件驱动能力。

Description

半导体器件制造方法
技术领域
本发明涉及半导体集成电路制造领域，更具体地，涉及一种在绝缘体上具有高迁移率沟道区的半导体结构的制造方法。
背景技术
随着集成电路工艺持续发展，特别是器件尺寸不断等比例缩减，器件的各个关键参数例如阈值电压等也随之减小，功耗减小、集成度提高这些优点促进了器件整体性能提高。然而与此同时，器件的驱动能力却受制于传统的硅材料工艺的限制，载流子迁移率较低，面临了器件驱动能力相比而言不足的问题。因此，高迁移率沟道器件在未来具有重要应用背景。
现有的高迁移率沟道器件通常是采用Si1-xGex或Si1-xCx来作为应力源漏区向Si的沟道区施加应力，或者直接采用这些材料作为衬底和沟道区。在Si1-xGex中引入压应变能够进一步提高空穴的迁移率，相应地在在Si1-xCx中引入张应变能够进一步提高电子的迁移率。然而，这两种材料晶格常数与Si差别仍不够大，能够提供的应变有限，难以应用在需要更高驱动能力的器件中。
一种可选的替代材料是GeSn合金，该薄膜具有很高的载流子迁移率，并且可以通过调节Sn的含量调节合金的能带结构，因此广泛应用于先进的CMOS器件和光电子器件中。
然而传统的GeSn合金需要用分子束外延或者CVD，目前仍不成熟或者与CMOS不兼容。此外，由于Sn在Ge中的平衡固溶度非常的低，因此用常规的方法很难得到Sn的含量大于1％的Ge1-xSnx。
此外，其他高迁移率材料，诸如GaAs、InSb等也存在类似问题，难以与Si基的CMOS工艺兼容。
发明内容
有鉴于此，本发明的目的在于提供一种衬底上制作高迁移率材料层以用作沟道区的方法，克服上述传统工艺的缺陷，有效提高器件沟道区载流子迁移率。
实现本发明的上述目的，是通过提供一种高迁移率材料层制造方法，包括：在衬底中和/或上形成多种前驱物；脉冲激光处理，使得多种前驱物相互反应形成高迁移率材料层。
其中，形成多种前驱物的步骤进一步包括：对衬底注入掺杂剂以在衬底中形成前驱物。
其中，注入能量为10KeV～300KeV，注入剂量为1E15～1E17/cm2。
其中，调整多种前驱物中的一个的注入剂量和能量，从而控制高迁移率材料层的成分。
其中，形成多种前驱物的步骤进一步包括：在衬底上沉积前驱物。
其中，调整脉冲激光处理的脉冲个数、能量密度、脉冲时间以及多种前驱物中的一个的厚度，从而控制高迁移率材料层的厚度。
其中，在形成多种前驱物之后还包括：在前驱物上形成保护层。
其中，形成保护层的方法包括低温沉积、旋涂、丝网印刷、喷涂。
其中，衬底包括Si、SOI、Ge、GeOI、SiGe、InP、InGaAs、GaAs、GaN、InSb。
其中，衬底的晶格常数在
Figure BDA00002022626000021
之间。
其中，衬底是单晶材料，晶向包括(100)、(110)、(111)。
其中，前驱物包括：Ge、Sn、In、Ga、Si、As、P、N、Sb。
其中，高迁移率材料层包括：GeSn、SiGeSn、InGeSn、GaGeSn、InGaAs。
此外，本发明还提供了一种采用上述高迁移率材料层制造方法的半导体器件制造方法，包括：在绝缘衬底上形成缓冲层；采用上述高迁移率材料层制造方法，在缓冲层上形成第一高迁移率材料层；采用上述高迁移率材料层制造方法，在第一高迁移率材料层上形成第二高迁移率材料层；在第一和第二高迁移率材料层中形成沟槽隔离并定义有源区。
其中，第一高迁移率材料层和/或第二高迁移率材料层包括GeSn。
其中，在绝缘衬底上形成缓冲层的步骤进一步包括：在衬底上形成绝缘层；在绝缘层中形成暴露衬底的绝缘层开口；在绝缘层开口中选择性外延生长缓冲层。
其中，采用热氧化法形成绝缘层。
其中，缓冲层包括SiGe，衬底包括Si。
其中，形成第一高迁移率材料层的步骤进一步包括：在缓冲层上依次形成第一材料层和第二材料层；执行第一激光处理，采用激光脉冲照射第一材料层和第二材料层，使得第一材料层和第二材料层反应形成第一高迁移率材料层。
其中，形成第二高迁移率材料层的步骤进一步包括：在第一高迁移率材料层上依次形成第三材料层和第四材料层；执行第二激光处理，采用激光脉冲照射第三材料层和第四材料层，使得第三材料层和第四材料层反应形成第二高迁移率材料层。
其中，第一材料层和/或第三材料层包括Ge，第二材料层和/或第四材料层包括Sn。
其中，形成沟槽隔离并定义有源区的步骤进一步包括：在第二高迁移率材料层上形成光刻胶图形，具有光刻胶开口，其中光刻胶开口与缓冲层相对应；依次刻蚀第二高迁移率材料层、第一高迁移率材料层、缓冲层直至暴露衬底，形成沟槽；在沟槽中沉积绝缘材料形成沟槽隔离，沟槽隔离包围的第二高迁移率材料层、第一高迁移率材料层构成有源区。
依照本发明的半导体器件制造方法，通过调整激光处理的脉冲个数和能量密度，在绝缘衬底上分多次形成了多层高迁移率材料以用作器件沟道区，有效提高了器件载流子迁移率并进一步提高了器件驱动能力。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图12为根据本发明实施例的半导体器件制造方法各步骤的剖面示意图；
图13为根据本发明实施例的半导体器件制造方法的流程图；以及
图14为根据本发明实施例的高迁移率材料层的制造方法的流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。
首先，参照图14，示出了制造高迁移率材料层的方法的流程。
提供衬底。衬底可以是体Si、SOI、体Ge、GeOI、SiGe、GeSb，也可以是其他III-V族或者II-VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb、InGaAs等等。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，衬底1优选地为体Si也即硅晶片。优选地，衬底的晶格常数在
Figure BDA00002022626000041
之间。优选地，衬底是单晶材料，其晶向可以是(100)、(110)、(111)。
在衬底中/上形成前驱物。
在本发明一个实施例中，可以在衬底中形成前驱物。例如执行离子注入，在衬底中注入高剂量的Ge以及Sn，用于形成GeSn。此外，对于其他材料，例如InGeSn、GaGeSn等，可以形成多种前驱物。注入能量例如为10KeV～300KeV，注入剂量例如为1E15～1E17/cm2。在注入前驱物的同时，这些注入的离子使得衬底表面一定厚度的区域非晶化，以利于稍后激光照射处理时前驱物的扩散。非晶化区域距离衬底上表面的距离(厚度)例如是1～100nm。
在本发明另一个实施例中，可以在衬底上形成两种前驱物。例如先在衬底表面通过PECVD、HDPCVD、MBE、ALD等方式沉积Ge层，其厚度例如为1～50nm。随后，在Ge层上通过溅射、MOCVD、MBE等方法沉积金属Sn层，其厚度例如为5～40nm。
优选地，在前驱物上形成保护层。例如采用PECVD、LPCVD等方法并且降低沉积温度从而形成低温保护层，也即低温沉积保护层，例如低温氧化硅(LTO)，沉积温度例如低于400℃以避免此时Ge与Sn提前反应。或者通过旋涂、丝网印刷、喷涂等方法，采用PSG、BPSG等玻璃材料，甚至可以是光刻胶等树脂材料来形成保护层，用于避免稍后的激光处理过度而损坏材料。自然，如果能良好调整激光处理参数，保护层也可以省略。
然后，执行激光处理，采用激光脉冲照射两种前驱物，使得两种前驱物表面快速升温融化并且相互反应，并且在冷却的过程中以相同于衬底的晶向结晶，最终形成合金而作为高迁移率层。其中所谓高迁移率指的是材料层中空穴或者电子的迁移率要大于传统CMOS工艺中硅材料衬底沟道区中空穴或者电子的迁移率，并且优选地，高迁移率是Si中迁移率的1.5倍以上。在本发明一个实施例中，高迁移率层是GeSn。激光处理的脉冲个数为m1(例如是1～100的整数)，能量密度为f1(例如100mJ/cm2～1J/cm2)，激光波长为157nm～10.6μm，脉冲时间宽度为t1(例如1ns～10μs)。调节上述激光脉冲参数，可以控制合金层的厚度。
此外，在注入形成前驱物的过程中，调节注入前驱物中一个(例如Sn)的剂量和能量，可以相应调节合金(例如GeSn)的成分，例如调节配比。具体地，高迁移率层可以是Ge1-xSnx，其中优选地0<x<0.3，厚度例如是5nm～200nm。
以上参照流程图14说明了本发明的高迁移率材料的制造方法，以下参流程图13以及附图1至12来详细说明应用了上述高迁移率材料制造方法来形成半导体器件的方法各个具体步骤。
参照图13以及图1至图4，在绝缘衬底上形成缓冲层。
如图1所示，提供衬底1，其可以是体Si、SOI、体Ge、GeOI、SiGe、GeSb，也可以是III-V族或者II-VI族化合物半导体衬底，例如GaAs、GaN、InP、InSb等等。此外，也可以是玻璃、塑料、树脂等透明基板。为了与现有的CMOS工艺兼容以应用于大规模数字集成电路制造，衬底1优选地为体Si也即硅晶片。优选地，衬底的晶格常数在
Figure BDA00002022626000051
之间。优选地，衬底是单晶材料，其晶向可以是(100)、(110)、(111)。
如图2所示，在衬底1上形成绝缘层2。例如通过LPCVD、PECVD、HDPCVD、热氧化等工艺形成氧化硅材质的绝缘层2，以用于绝缘隔离衬底从而减小衬底泄漏电流和/或寄生效应。优选地，采用热氧化法来形成氧化硅层2，以便提高绝缘层2的质量、减小缺陷。绝缘层2的厚度依照器件隔离绝缘性能需要而定，例如是10～500nm。
如图3所示，光刻/刻蚀绝缘层2，直至暴露衬底1，在绝缘层2中形成多个绝缘层开口2A。该多个绝缘层开口2A在图3中显示为左右两个，然而实际上在顶视图(未示出)中则为在对应于未来器件有源区的区域外围的环形开口框，换言之，绝缘层开口2A内侧的区域上未来将形成并且定义有源区，而绝缘层开口2A外侧的区域则对应于器件隔离区。绝缘层开口2A的宽度(也即环形框内外侧边间距)依照器件尺寸需要而定，具体地依照有源区宽度、晶格过渡调整的需要而确定，例如是50～1000nm。
如图4所示，在绝缘层2中的多个绝缘层开口2A内，选择性外延生长缓冲层3。由于衬底1的Si材质与绝缘层2的氧化硅材质不同，采用MBE、ALD等外延工艺形成的缓冲层3将优选地仅在绝缘层开口2A内生长，也即选择性外延生长。缓冲层3材质的晶格常数要介于衬底1与稍后将要形成的高迁移率材料的晶格常数之间。例如，当衬底1是Si并且高迁移率材料是GeSn时，缓冲层3可以是SiGe，以便控制GeSn生长晶向并且降低衬底1和未来高迁移率材料沟道层之间的晶格失配。SiGe具体地可以依照调节晶格失配需要而确定，例如Si1-zGez，其中Ge原子百分比可以大于等于50％也即0.5<z<1。优选地，在选择性外延生长缓冲层3之后执行CMP等平坦化工艺直至暴露绝缘层2，以使得缓冲层3的厚度与绝缘层开口2A厚度相同。
然后，参照图13以及图5至图7，选用图14所示的方法，在缓冲层上形成第一高迁移率材料层，以用作未来器件沟道区的一部分，因此也可以称为第一沟道层。其中所谓高迁移率指的是材料层中空穴或者电子的迁移率要大于传统CMOS工艺中硅材料衬底沟道区中空穴或者电子的迁移率，并且优选地，高迁移率是Si中迁移率的1.5倍以上。
如图5所示，在绝缘层2和缓冲层3上依次沉积形成第一材料层4A和第二材料层5A。沉积方法包括PECVD、MBE、ALD、溅射等。对于第一高迁移率材料层是GeSn而言，第一材料层4A是非晶Ge并且具有厚度t1，第二材料层5A是金属Sn并且具有厚度t2，两者厚度依照合金配比而任意设定。优选地，在第二材料层5A上采用PECVD、LPCVD等方法并且降低沉积温度从而形成低温保护层，例如低温氧化硅(LTO)，沉积温度例如低于400℃以避免此时Ge与Sn提前反应。或者旋涂PSG、BPSG等玻璃材料，甚至可以是光刻胶等树脂材料来形成保护层，用于避免稍后的激光处理过度而损坏材料。自然，如果能良好调整激光处理参数，保护层也可以省略。
如图6和图7所示，执行第一激光处理，采用激光脉冲照射第一材料层4A和第二材料层5A，使得样品表面快速升温而融化反应，并且在冷却的过程中以相同于衬底的晶向结晶，最终形成图7所示的第一高迁移率层6A。激光处理的脉冲个数为m1(例如是1～100的整数)，能量密度为f1(例如100mJ/cm2～1J/cm2)，激光波长为157nm～10.6μm，脉冲时间宽度为t1(例如1ns～10μs)。如果层4A是Ge并且层5A是Sn，则反应形成的第一高迁移率层6A可以是Ge1-xSnx，其中优选地0<x<0.1，第一高迁移率层6A的厚度例如是5nm～200nm。此时，虽然可以调节激光脉冲的个数和能量密度来控制Ge1-xSnx中Sn含量，然而受限于其底层缓冲层3的SiGe的晶格和晶向，Sn含量即便提升也通常不会高于0.1，这对于需要更高迁移率沟道区的器件而言是不够的，因此需要本发明后续的进一步处理。
接着，参照图13以及图8至图10，在第一高迁移率材料层上形成第二高迁移率材料层，用作未来沟道区的第二部分，因此也称为第二沟道层。其中，第二高迁移率材料层的载流子迁移率大于第一高迁移率材料层的载流子迁移率。
与图5至图7类似地，可以采用相同方法形成第二高迁移率材料层。
具体地，如图8所示，在第一高迁移率材料层6A上依次沉积形成第三材料层4B和第四材料层5B。沉积方法包括PECVD、MBE、ALD、溅射等。其中，如果第二高迁移率材料层与第一高迁移率材料层材质相同，则第三材料层4B与第一材料层4A材质相同，并且第四材料层5B与第二材料层5A材质相同。例如，第三材料层4B是非晶Ge并且具有厚度t3，第二材料层5A是金属Sn并且具有厚度t4，两者厚度依照合金配比而任意设定。此外，第二高迁移率材料层材质也可以与第一高迁移率材料层不同，例如是SiGeSn合金、GaGeSn合金、InGeSn、GeSnAs合金等等，因此第三材料层4B可以是Si、Ge、In、Ga等，而第四材料层5B可以是Sn、As等。同样优选地，在第四材料层5B上也可以形成与上述相同的保护层。
如图9和图10所示，执行第二激光处理，采用激光脉冲照射第三材料层4B和第四材料层5B，使得样品表面快速升温而融化反应，并且在冷却的过程中以相同于第一高迁移率材料层的晶向结晶，最终形成图10所示的第二高迁移率层6B。激光处理的脉冲个数为不同于上述m1的m2(例如为10～200)，能量密度为不同于上述f1的f2(例如400mJ/cm2～2J/cm2)。如果层4A是Ge并且层5A是Sn，则反应形成的第二高迁移率层6A可以是Ge1-ySny，其中y要大于上述x，优选地0.1<y<0.3。第二高迁移率层6B的厚度例如是5nm～200nm。此时，由于有了第一高迁移率层6A作为过渡和缓冲并且改变了激光脉冲处理参数，第二高迁移率层6B的晶格排列更加合理，其Sn含量可以大幅提高，从而有效提高了器件驱动能力。
此外，虽然本发明实施例中仅列举了两层高迁移率材料层叠作为沟道区，但是也可以依照需要设置更多层，例如三层、四层乃至更多层GeSn的堆叠结构，或者是SiGe、GaAs、GeSn、InSb等不同高迁移率材料层的三层以上的混杂堆叠结构，只要能满足由下至上各层中载流子迁移率逐渐提高的需求。
此后，参照图13以及图11、图12，在第一和第二高迁移率材料层中形成沟槽隔离并定义有源区。
如图11所示，在第二高迁移率材料层6B上涂覆光刻胶7，曝光/显影而形成了光刻胶图形，具有多个光刻胶开口7A，开口7A暴露了第二高迁移率材料层6B。其中，光刻胶开口7A与前述的绝缘层开口2A位置对应，也即构成环形框。光刻胶开口7A的宽度可以如图11所示与绝缘层开口2A/缓冲层3宽度相等，也可以优选地大于绝缘层开口2A。
如图12所示，采用等离子体刻蚀、反应离子刻蚀等各向异性的干法刻蚀，依次刻蚀第二高迁移率材料层6B、第一高迁移率材料层6A、缓冲层3，直至暴露衬底1，而形成了沟槽。在沟槽中通过LPCVD、PECVD、HDPCVD、旋涂等方法沉积例如氧化硅、氮氧化硅、BPSG、PSG等绝缘材料而形成沟槽隔离8。沟槽隔离8与光刻胶开口7A、绝缘层开口2A共型，因此具有环形框结构，其内侧包围的第二高迁移率材料层6B、第一高迁移率材料层6A成为器件的源漏区和沟道区，也即沟槽隔离8定义了有源区。
此后，完成器件制造。例如对于MOSFET而言，可以采用CMOS兼容工艺在沟槽隔离8内的有源区上形成栅极堆叠、在有源区中掺杂注入形成源漏区、在源漏区上形成源漏接触层、在整个器件上形成层间介质层、刻蚀层间介质层形成源漏接触孔、沉积金属形成源漏接触塞等等。
依照本发明的半导体器件制造方法，通过调整激光处理的脉冲个数和能量密度，在绝缘衬底上分多次形成了多层高迁移率材料以用作器件沟道区，有效提高了器件载流子迁移率并进一步提高了器件驱动能力。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对形成器件结构的方法做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (18)

1.一种高迁移率材料层制造方法，包括：
在衬底中和/或上形成多种前驱物；
脉冲激光处理，使得多种前驱物相互反应形成高迁移率材料层。
2.如权利要求1的方法，其中，形成多种前驱物的步骤进一步包括：
对衬底注入掺杂剂以在衬底中形成前驱物。
3.如权利要求2的方法，其中，注入能量为10KeV～300KeV，注入剂量为1E15～1E17/cm2。
4.如权利要求2的方法，其中，调整多种前驱物中的一个的注入剂量和能量，从而控制高迁移率材料层的成分。
5.如权利要求1的方法，其中，形成多种前驱物的步骤进一步包括：
在衬底上沉积多种前驱物。
6.如权利要求5的方法，其中，调整脉冲激光处理的脉冲个数、能量密度、脉冲时间以及多种前驱物中的一个的厚度，从而控制高迁移率材料层的厚度。
7.如权利要求1的方法，其中，在形成多种前驱物之后还包括：在前驱物上形成保护层。
8.如权利要求7的方法，其中，形成保护层的方法包括低温沉积、旋涂、丝网印刷、喷涂。
9.如权利要求1的方法，其中，衬底包括Si、SOI、Ge、GeOI、SiGe、InP、InGaAs、GaAs、GaN、InSb；前驱物包括：Ge、Sn、In、Ga、Si、As、P、N、Sb；高迁移率材料层包括：GeSn、SiGeSn、InGeSn、GaGeSn、InGaAs。
10.一种半导体器件制造方法，包括：
在绝缘衬底上形成缓冲层；
采用权利要求1至9任一项的方法，在缓冲层上形成第一高迁移率材料层；
采用权利要求1至9任一项的方法，在第一高迁移率材料层上形成第二高迁移率材料层；
在第一和第二高迁移率材料层中形成沟槽隔离并定义有源区。
11.如权利要求10的方法，其中，第一高迁移率材料层和/或第二高迁移率材料层包括GeSn。
12.如权利要求10的方法，其中，在绝缘衬底上形成缓冲层的步骤进一步包括：
在衬底上形成绝缘层；
在绝缘层中形成暴露衬底的绝缘层开口；
在绝缘层开口中选择性外延生长缓冲层。
13.如权利要求13的方法，其中，采用热氧化法形成绝缘层。
14.如权利要求10的方法，其中，缓冲层包括SiGe，衬底包括Si。
15.如权利要求10的方法，其中，形成第一高迁移率材料层的步骤进一步包括：
在缓冲层上依次形成第一材料层和第二材料层；
执行第一激光处理，采用激光脉冲照射第一材料层和第二材料层，使得第一材料层和第二材料层反应形成第一高迁移率材料层。
16.如权利要求10的方法，其中，形成第二高迁移率材料层的步骤进一步包括：
在第一高迁移率材料层上依次形成第三材料层和第四材料层；
执行第二激光处理，采用激光脉冲照射第三材料层和第四材料层，使得第三材料层和第四材料层反应形成第二高迁移率材料层。
17.如权利要求16或17的方法，其中，第一材料层和/或第三材料层包括Ge，第二材料层和/或第四材料层包括Sn。
18.如权利要求10的方法，其中，形成沟槽隔离并定义有源区的步骤进一步包括：
在第二高迁移率材料层上形成光刻胶图形，具有光刻胶开口，其中光刻胶开口与缓冲层相对应；
依次刻蚀第二高迁移率材料层、第一高迁移率材料层、缓冲层直至暴露衬底，形成沟槽；
在沟槽中沉积绝缘材料形成沟槽隔离，沟槽隔离包围的第二高迁移率材料层、第一高迁移率材料层构成有源区。
CN201210293349.XA 2012-08-16 2012-08-16 半导体器件制造方法 Active CN103594419B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210293349.XA CN103594419B (zh) 2012-08-16 2012-08-16 半导体器件制造方法
US13/812,502 US20140057418A1 (en) 2012-08-16 2012-10-12 Method for manufacturing a semiconductor device
PCT/CN2012/001375 WO2014026304A1 (zh) 2012-08-16 2012-10-12 半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210293349.XA CN103594419B (zh) 2012-08-16 2012-08-16 半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN103594419A true CN103594419A (zh) 2014-02-19
CN103594419B CN103594419B (zh) 2018-02-13

Family

ID=50084503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210293349.XA Active CN103594419B (zh) 2012-08-16 2012-08-16 半导体器件制造方法

Country Status (3)

Country Link
US (1) US20140057418A1 (zh)
CN (1) CN103594419B (zh)
WO (1) WO2014026304A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839774A (zh) * 2014-02-25 2014-06-04 清华大学 SiGeSn层及其形成方法
CN103839829A (zh) * 2014-02-25 2014-06-04 清华大学 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法
CN103839775A (zh) * 2014-02-25 2014-06-04 清华大学 选区GeSn层及其形成方法
CN103839786A (zh) * 2014-02-25 2014-06-04 清华大学 选区SiGeSn层及其形成方法
WO2015127697A1 (en) * 2014-02-25 2015-09-03 Tsinghua University Method for forming fin field effect transistor
CN106537558A (zh) * 2014-07-08 2017-03-22 应用材料公司 用于先进通道器件的半导体栅极堆叠层的原子层外延
CN108122754A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 制造半导体元件的方法
CN111584344A (zh) * 2020-05-25 2020-08-25 中国科学院半导体研究所 一种GeSn和SiGeSn合金材料及其外延方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299566B2 (en) * 2014-02-25 2016-03-29 Tsinghua University Method for forming germanium-based layer
JP2015162604A (ja) * 2014-02-27 2015-09-07 株式会社東芝 Ｃｍｏｓイメージセンサ
CN106024717B (zh) * 2016-05-24 2019-02-19 西安电子科技大学 带隙改性Ge CMOS集成器件及其制备方法
CN107452682A (zh) * 2016-08-25 2017-12-08 西北大学 激光再晶化Ge CMOS器件及其制备方法
CN114438454A (zh) * 2022-01-26 2022-05-06 西安科技大学 一种类锗锡三元合金及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101169A (zh) * 1993-06-12 1995-04-05 株式会社半导体能源研究所 半导体器件
CN1123470A (zh) * 1994-09-13 1996-05-29 株式会社东芝 具有窄带隙-源区结构的绝缘栅器件及其制造方法
WO2005001902A2 (en) * 2003-06-13 2005-01-06 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Gesn alloys and ordered phases with direct tunable bandgaps grown directly on silicon
CN1934711A (zh) * 2004-03-12 2007-03-21 惠普开发有限公司 具有包括多成分氧化物的沟道的半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030013319A1 (en) * 2001-07-10 2003-01-16 Motorola, Inc. Semiconductor structure with selective doping and process for fabrication
US20030015722A1 (en) * 2001-07-17 2003-01-23 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for dispersing a radiant energy transmission
JP4867137B2 (ja) * 2004-05-31 2012-02-01 住友化学株式会社 化合物半導体エピタキシャル基板
CN101962802A (zh) * 2010-07-14 2011-02-02 中国科学院半导体研究所 在Si衬底上分子束外延生长GeSn合金的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101169A (zh) * 1993-06-12 1995-04-05 株式会社半导体能源研究所 半导体器件
CN1123470A (zh) * 1994-09-13 1996-05-29 株式会社东芝 具有窄带隙-源区结构的绝缘栅器件及其制造方法
WO2005001902A2 (en) * 2003-06-13 2005-01-06 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Gesn alloys and ordered phases with direct tunable bandgaps grown directly on silicon
CN1934711A (zh) * 2004-03-12 2007-03-21 惠普开发有限公司 具有包括多成分氧化物的沟道的半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GRACE HUIQI WANG ET AL: "Silicon-Germanium-Tin (SiGeSn) Source and Drain Stressors formed by Sn Implant and Laser Annealing for Strained Silicon-Germanium Channel P-MOSFETs", 《ELECTRON DEVICES MEETING》 *
S.SETFANOV ET AL: "Laser assisted formation of binary and ternary Ge/Si/Sn alloys", 《THIN SOLID FILMS》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839829A (zh) * 2014-02-25 2014-06-04 清华大学 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法
CN103839775A (zh) * 2014-02-25 2014-06-04 清华大学 选区GeSn层及其形成方法
CN103839786A (zh) * 2014-02-25 2014-06-04 清华大学 选区SiGeSn层及其形成方法
WO2015127697A1 (en) * 2014-02-25 2015-09-03 Tsinghua University Method for forming fin field effect transistor
CN103839774A (zh) * 2014-02-25 2014-06-04 清华大学 SiGeSn层及其形成方法
TWI694494B (zh) * 2014-07-08 2020-05-21 美商應用材料股份有限公司 處理基板之方法及設備
CN106537558A (zh) * 2014-07-08 2017-03-22 应用材料公司 用于先进通道器件的半导体栅极堆叠层的原子层外延
CN108122754A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 制造半导体元件的方法
US11063149B2 (en) 2016-11-29 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN108122754B (zh) * 2016-11-29 2021-09-14 台湾积体电路制造股份有限公司 半导体元件及其制造方法
TWI757373B (zh) * 2016-11-29 2022-03-11 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US11791410B2 (en) 2016-11-29 2023-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN111584344A (zh) * 2020-05-25 2020-08-25 中国科学院半导体研究所 一种GeSn和SiGeSn合金材料及其外延方法

Also Published As

Publication number Publication date
WO2014026304A1 (zh) 2014-02-20
CN103594419B (zh) 2018-02-13
US20140057418A1 (en) 2014-02-27

Similar Documents

Publication Publication Date Title
CN103594419A (zh) 半导体器件制造方法
US8889519B2 (en) Semiconductor device and method for manufacturing the same
CN103594496B (zh) 半导体器件及其制造方法
TWI411100B (zh) 用於增進通道載子移動性之具有高應力襯料之基於Ｓｉ-Ｇｅ的半導體裝置
US5879996A (en) Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth
US8124467B2 (en) Reducing silicide resistance in silicon/germanium-containing drain/source regions of transistors
US8653560B2 (en) Semiconductor device and fabrication method thereof
US9590051B2 (en) Heterogeneous layer device
US20060267017A1 (en) Semi-conductor-on-insulator structure, semiconductor devices using the same and method of manufacturing the same
US9954077B2 (en) Apparatus and method for multiple gate transistors
US9484459B2 (en) Performance enhancement in transistors by providing an embedded strain-inducing semiconductor material on the basis of a seed layer
US20080116487A1 (en) Methods of fabricating transistors having high carrier mobility and transistors fabricated thereby
JP2000031491A (ja) 半導体装置，半導体装置の製造方法，半導体基板および半導体基板の製造方法
CN104600070A (zh) 衬底结构、cmos器件和制造cmos器件的方法
KR20050013163A (ko) 재결합 영역을 갖는 ｓｏｉ 전계 효과 트랜지스터 요소 및그 제조 방법
US20070290263A1 (en) Semiconductor device and method for manufacturing the same
US8853752B2 (en) Performance enhancement in transistors by providing a graded embedded strain-inducing semiconductor region with adapted angles with respect to the substrate surface
US20200051812A1 (en) Preventing delamination at silicon/dielectic interface
US8803250B2 (en) Metal-oxide-semiconductor field-effect transistor and method for manufacturing the same
US11121254B2 (en) Transistor with strained superlattice as source/drain region
EP3244440A1 (en) Semiconductor structure and fabrication method thereof
KR20120044800A (ko) 반도체 소자 및 이의 제조 방법
US20110248282A1 (en) Semiconductor structure and manufacturing method of the same
JPH0750416A (ja) 半導体装置の製造方法
JPH03211739A (ja) 接合型電界効果トランジスタ装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant